JP5273158B2

JP5273158B2 - Ｐｆｃコンバータ

Info

Publication number: JP5273158B2
Application number: JP2010540403A
Authority: JP
Inventors: 良之鵜野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2008-11-25
Filing date: 2009-05-28
Publication date: 2013-08-28
Anticipated expiration: 2029-05-28
Also published as: US20110211375A1; WO2010061653A1; CN102187559B; CN102187559A; JPWO2010061653A1; US8179703B2

Description

この発明は、交流電源を入力して直流電圧を出力するＡＣ−ＤＣコンバータに関し、特に高調波電流を抑制するＰＦＣコンバータに関するものである。

商用電源に接続される電気機器は、その電力容量に応じて高調波電流規制があり、商用電源を入力とするスイッチング電源装置はそれをクリアするためにＰＦＣ（力率改善回路）コンバータを備えている場合が多い。

商用交流電源を入力電源とする一般的なスイッチング電源装置は、商用交流電源を整流平滑して直流電圧に変換した後、それをＤＣ−ＤＣコンバータでスイッチングするので入力電流は不連続となり、正弦波から大きく歪む。このことが高調波電流の原因である。

そこで、この高調波電流を抑制することを目的として、全波整流回路の後段で且つ平滑コンデンサによる平滑回路の手前にＰＦＣコンバータが設けられている。

このＰＦＣコンバータはチョッパ回路で構成され、入力電流波形が入力電圧波形に相似形で同位相の正弦波状になるように動作する。そのため高調波電流が一定レベル以下に抑えられ、力率も改善される。

制御理論として、Ｐ（Proportional：比例）制御、ＰＩ（proportional-Integral：比例＆積分）制御、ＰＩＤ（Proportional-Integral-Differential：比例＆積分＆微分）制御などが一般的に知られているが、ＰＦＣコンバータでは出力電圧の定常特性よりは応答性が優先されるため、Ｐ制御が用いられることが一般的である。

Ｐ制御を行うＰＦＣコンバータの例として特許文献１がある。図１は特許文献１に示されているＰＦＣコンバータの回路図である。ここで、図１を参照して特許文献１のＰＦＣコンバータについて説明する。

図１はいわゆる昇圧形の電圧コンバータを構成している。このコンバータは、商用電源の交流電圧Ｖａを整流回路１で整流した電圧Ｖｒをリアクトル２に与え、それに流す電流をスイッチングトランジスタ３によって断続しながら、電流遮断時にリアクトル２に発生する電圧を、ダイオード４を介して出力電圧Ｖｏとして取り出すとともにキャパシタ５により平滑化しかつ安定化させる。

出力電圧Ｖｏの分圧回路６による検出値ｖｏを誤差増幅回路７に与え、その設定値ｖｓとの差を示す誤差電圧ｖｅを出力させる。乗算回路８は誤差電圧ｖｅと整流電圧Ｖｒを受け、両者の乗算によって誤差電圧ｖｅに比例しかつ整流電圧Ｖｒと同じ脈動波形をもつ電圧誤差信号Ｓｅを出力する。

スイッチングトランジスタ３のオン時に流れる電流とその波形を検出抵抗９によって検出し、この電流波形信号Ｓｃ及び上述の電圧誤差信号Ｓｅを電流誤差検出回路１０に与えて両信号の波形差を表す電流誤差信号Ｓ１を、コンパレータ２０の非反転入力に出力させる。コンパレータ２０は、この電流誤差信号Ｓ１を、高周波発振回路２１から受けているスイッチングトランジスタ３の断続周期を指定する鋸歯状波の周期信号Ｓ０と比較し、ＰＷＭ信号であるオンオフ指令信号Ｓｗをスイッチングトランジスタ３に出力する。このことにより、リアクトル２に流す電流をこのオンオフ指令Ｓｗにより指定されるデューティ比で断続させる。

特開平７−８７７４４号公報特開２００７−１２９８４９号公報

特許文献１に示されているＰＦＣコンバータは、低周波数領域では高ゲインであるが、有限のゲインである。すなわち安定状態においても誤差が存在する。図１に示されている出力電圧誤差veが大きくなるほど、出力電圧Voと目標電圧vsとの差は大きくなり、出力電圧が低下する。

特許文献２に示されているＰＦＣコンバータは、直流でゲインが無限大となるため、安定状態での誤差をゼロにすることができるが、負荷急変などの過渡状態においては、コンデンサの充放電に時間が掛かるので、出力電圧が収束するまでの時間は、図１に示されているＰ制御のＰＦＣコンバータに比べて大きくなる。

そこで、この発明の目的は、Ｐ制御の応答性とＰＩ制御の安定性を併せ持つものであり、過渡応答性を劣化させることなく、且つ入力電圧や負荷の変動による出力電圧の変動を抑制できるようにしたＰＦＣコンバータを提供することにある。

前記課題を解決するために、この発明は次のように構成する。
（１）交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の次段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列接続された整流平滑回路と、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子をオン／オフ制御するスイッチング制御手段と、を備えたＰＦＣコンバータであって、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れる電流を検出するインダクタ電流検出手段と、
前記整流平滑手段の出力電圧を検出する出力電圧検出手段と、を備え、
前記スイッチング制御手段は、出力電圧目標値に対する前記出力電圧の検出値の誤差である出力電圧誤差に所定の比例係数を乗じて得た電流基準振幅値と、前記入力電圧の検出値との積を電流基準値とし、この電流基準値と前記インダクタに流れる電流との差に応じて前記スイッチング素子のオン時間を制御する手段であり、
前記出力電圧目標値または前記出力電圧誤差を前記電流基準振幅値の比例値で補正する出力電圧制御値補正手段を設けたことを特徴とする。

（２）前記スイッチング制御手段及び前記出力電圧制御値補正手段は、前記出力電圧目標値に相当するディジタル値を保持するＤＳＰ（Digital Signal Processor）で構成され、前記出力電圧制御値補正手段は、前記ディジタル値を前記電流基準振幅値の比例値で補正するようにしたことを特徴とする。

この発明によれば、過渡応答性を劣化させることなく、入力電圧や負荷の変動に因る出力電圧の変動が抑制される。

特許文献１に示されているＰＦＣコンバータの回路図である。第１の実施形態に係るＰＦＣコンバータの回路図である。電流連続モードで制御が行われている状態におけるスイッチング周期の単位でのＰＦＣコンバータ１０１の電圧・電流の波形図である。図２に示したディジタル信号処理回路１３の処理内容をブロック化して表した図である。出力電圧のフィードバック制御に関するブロック図である。第２の実施形態に係る出力電圧誤差増幅器の回路図である。

《第１の実施形態》
第１の実施形態に係るＰＦＣコンバータについて図２〜図６を参照して説明する。
図２は第１の実施形態に係るＰＦＣコンバータの回路図である。図２において符号Ｐ１１，Ｐ１２はＰＦＣコンバータ１０１の入力ポート、符号Ｐ２１，Ｐ２２はＰＦＣコンバータ１０１の出力ポートである。入力ポートＰ１１−Ｐ１２には商用交流電源である交流入力電源Ｖａｃが入力され、出力ポートＰ２１−Ｐ２２には負荷回路１００が接続される。

負荷回路１００は例えばＤＣ−ＤＣコンバータ及びそのＤＣ−ＤＣコンバータによって電源供給を受ける電子機器の回路である。

ＰＦＣコンバータ１０１の入力段には交流入力電源Ｖａｃの交流電圧を全波整流するダイオードブリッジＢ１を設けている。ダイオードブリッジＢ１はこの発明の「整流回路」に相当する。ダイオードブリッジＢ１の出力側にはインダクタＬ１及びスイッチング素子Ｑ１、さらに電流検出用抵抗Ｒｃｄの直列回路を接続している。スイッチング素子Ｑ１の両端には、ダイオードＤ１及び平滑コンデンサＣ１で構成される整流平滑回路を並列接続している。このインダクタＬ１、スイッチング素子Ｑ１、ダイオードＤ１及び平滑コンデンサＣ１によっていわゆる昇圧チョッパ回路を構成している。
電流検出用抵抗Ｒｃｄ及びその信号を入力するディジタル信号処理回路１３の入力部は、この発明の「インダクタ電流検出手段」に相当する。

ダイオードブリッジＢ１の出力側の両端間には入力電圧検出回路１１を設けている。また出力ポートＰ２１−Ｐ２２間に出力電圧検出回路１２を設けている。ディジタル信号処理回路１３はＤＳＰで構成していて、ディジタル信号処理によってこのＰＦＣコンバータ１０１を制御する。すなわち、ディジタル信号処理回路１３は入力電圧検出回路１１の出力信号を入力し、交流入力電源の電圧の位相を検知する。また出力電圧検出回路１２の出力信号を入力して出力電圧を検知する。さらにスイッチング素子Ｑ１を所定のスイッチング周波数でオン／オフする。

ディジタル信号処理回路１３は、この発明の「スイッチング制御手段」に相当する。前記入力電圧検出回路１１及びその信号を入力するディジタル信号処理回路１３の入力部は、この発明の「入力電圧検出手段」に相当する。また、前記出力電圧検出回路１２及びその信号を入力するディジタル信号処理回路１３の入力部は、この発明の「出力電圧検出手段」に相当する。

さらに、ディジタル信号処理回路１３は負荷回路１００との間で通信を行うためのポートを備えていて、たとえばデータの通信または信号の入出力を行い、負荷回路（電子機器）に対してコンバータの状態等を常に送信したり、入力電圧、出力電圧、出力電流等を送信したり、負荷回路側から負荷状態等を受信してスイッチング制御に反映したりする。

図３は、電流連続モードで制御が行われている状態におけるスイッチング周期の単位でのＰＦＣコンバータ１０１の電圧・電流の波形図である。
ディジタル信号処理回路１３は、ＰＦＣコンバータ１０１に対する入力電流、すなわちインダクタＬ１に流れる電流の平均値、が全波整流波形に相似形となるようにスイッチング制御を行う。このようにして入力電圧と相似形の入力電流が流れることにより、高調波が抑制され、力率が改善される。

図３において（Ａ）は商用電源周波数の半周期単位での、インダクタＬ１に流れる電流の平均値Ｉｉの電流波形、（Ｂ）はその一部の時間軸を拡大して表した、スイッチング周期の単位でのインダクタＬ１に流れる電流ＩＬの波形図、（Ｃ）はスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓの波形図である。

スイッチング素子Ｑ１のオン期間ＴｏｎではインダクタＬ１に電流ＩＬが流れ、インダクタＬ１の両端間電圧及びインダクタＬ１のインダクタンスに応じて定まる傾きで電流ＩＬは上昇する。その後、スイッチング素子Ｑ１のオフ期間Ｔｏｆｆで、インダクタＬ１の両端電圧とそのインダクタンスによって定まる傾きで電流ＩＬは下降する。このように電流リップルΔＩＬの幅でインダクタＬ１に流れる電流ＩＬがスイッチング周期で変動する。

図４は、図２に示したディジタル信号処理回路１３の処理内容をブロック化して表した図である。
図４において、加算要素３１は、後述する出力電圧目標値Ｖｒｅｆに対する出力電圧検出値ｖｏの誤差ｅｖを求める。出力電圧誤差増幅器３２は、誤差ｅｖに対して所定の比例係数を乗じて電流基準振幅値ｖｍを求める（通常、ＰＦＣにおける誤差増幅器は、出力電圧が入力電圧のリップルに応答しないようにする必要があるため、高域遮断特性を持つ）。乗算器３３は、電流基準振幅値ｖｍに対して入力電圧検出値ｖｉを乗じて電流基準値ｉｒを求める。加算要素３４は、電流基準値ｉｒに対するインダクタ電流検出値ｉＬの差分である入力電流誤差値ｅｉを求める。入力電流誤差増幅器３５は入力電流誤差値ｅｉに対して所定の比例係数を乗じて、パルス生成器に対する変調信号Ｄを発生する。パルス生成器３６は前記変調信号Ｄに基づいて、二値論理信号であるパルス信号を出力する。このパルス信号はスイッチング素子Ｑ１に対するスイッチング制御信号である。すなわちスイッチング制御信号を前記電流誤差値ｅｉに比例した値でＰＷＭ変調する。これによりスイッチング素子Ｑ１のオン時間が制御される。

係数要素３８は前記電流基準振幅値ｖｍに対して所定の係数を乗じた値を発生する。加算要素３９は、係数要素３８が発生する値を基準値ｖｒ０に加算して出力電圧目標値Ｖｒｅｆを求める。この係数要素３８及び加算要素３９が、この発明の「出力電圧制御値補正手段」に相当する。

係数要素３８は、出力電圧誤差増幅器３２の出力ｖｍに応じて出力電圧目標値Ｖｒｅｆを変化させる。そのため、条件によっては異常発振することがある。そのような場合は係数要素３８に高域遮断特性をもたせる。このことにより、電流基準振幅値ｖｍが急激に変化する場合でもＶｒｅｆの変化は低速になって、過渡的な応答が回避できる。

図５は、出力電圧のフィードバック制御に関するブロック図である。図５（Ａ）は、図４に示した、加算要素３１、出力電圧誤差増幅器３２、係数要素３８、加算要素３９によるフィードバック系のブロック図である。図５（Ｂ）は、比較例であり、図４に示した係数要素３８及び加算要素３９を設けない場合のブロック図である。

図５（Ｂ）に示す比較例のフィードバック系では、出力電圧目標値Ｖｒｅｆに対する出力電圧検出値ｖｏの誤差ｅｖが求められ、出力電圧誤差増幅器３２は電流基準振幅値ｖｍを出力し、制御対象（ＰＦＣコンバータ）５０は電流基準振幅値ｖｍを基にして出力電圧（出力電圧検出値ｖｏ）を制御する。

一方、図５（Ａ）に示すフィードバック系では、更に係数要素３８が電流基準振幅値ｖｍに対して係数を乗じた値を基準の（固定の）目標値ｖｒ０に加算して出力電圧目標値Ｖｒｅｆを修正する。

このように、電流基準振幅値ｖｍに応じて目標値ｖｒ０を変動させることによって、基本的にＰ制御でありながら、残差（定常状態での出力電圧検出値ｖｏと出力電圧目標値Ｖｒｅｆとの差）が生じない制御が可能となる。

以上に示したように、ディジタル信号処理回路１３をＤＳＰで構成することにより、信号の劣化やノイズの混入、素子バラツキの影響がないため、高精度な目標値の補正が行える。また、条件判断や条件分岐を細かく複雑に行える。例えば負荷が大きいときは目標値も大きくなっているが、この状態で負荷が急激に小さくなったことを検出すると、出力電圧目標値Ｖｒｅｆを初期値にリセットする。このことによって、負荷が急激に小さくなったときの出力電圧の跳ね上がりを抑制する。

《第２の実施形態》
第１の実施形態では、図２及び図４に示したように、ＤＳＰによるディジタル信号処理回路１３を用いてスイッチング制御を行うようにしたが、第２の実施形態は、図４に示した出力電圧誤差増幅器３２をアナログ素子で構成する例である。

図６は第２の実施形態に係る出力電圧誤差増幅器の回路図である。オペアンプＯＰの非反転入力端子（＋）の入力電圧Ｖｒｅｆは次の（１）式で表される。ここでｖｍはオペアンプＯＰの出力電圧（出力電圧誤差増幅器の出力）、ｖｏは出力電圧検出値、Ｖｒｅｆは出力電圧目標値である。

Vref＝（vr0／Rr1＋vm／Rr3）／（1／Rr1＋1／Rr2＋1／Rr3） …（１）
但し、抵抗Ｒｒ２に対してコンデンサＣｒｅｆが並列接続されているので、このコンデンサＣｒｅｆの容量が大きくなるほど、時間経過あたりの出力電圧目標値Ｖｒｅｆの変化は小さくなる。すなわちローパスフィルタの作用を備えることになる。

以上の２つの実施形態で示したように、誤差増幅器に比例器を用いてＰ制御を行うと、定常状態では、出力電圧目標値Vrefに対して出力電圧Ｖｏに残差が生じる。よって、残差に応じて出力電圧目標値Vrefを変更する。vmと残差とは比例関係にあるため、vmに比例した値でVrefを補正することで、出力電圧を一定値に制御できる。但し、Vrefが急激に変化すると系が安定しないような場合には、ローパスフィルタ特性をもたせてVrefを低速に変化させる。

その結果、過渡応答性を劣化させることなく、入力電圧や負荷によらず出力電圧を一定にすることができる。

１０１…ＰＦＣコンバータ
１１…入力電圧検出回路
１２…出力電圧検出回路
１３…ディジタル信号処理回路
３１…加算要素
３２…出力電圧誤差増幅器
３３…乗算器
３４…加算要素
３５…入力電流誤差増幅器
３６…パルス生成器
３８…係数要素
３９…加算要素
Ｂ１…ダイオードブリッジ
Ｃ１…平滑コンデンサ
Ｃｒｅｆ…コンデンサ
Ｄ…変調信号
Ｄ１…ダイオード
ｅｉ…入力電流誤差値
ｅｖ…誤差
ｉＬ…インダクタ電流検出値
ｉｒ…電流基準値
Ｌ１…インダクタ
ＯＰ…オペアンプ
Ｑ１…スイッチング素子
Ｒｃｄ…電流検出用抵抗
Ｔｏｆｆ…オフ期間
Ｔｏｎ…オン期間
Ｖａｃ…交流入力電源
Ｖｄｓ…ソース間電圧
ｖｉ…入力電圧検出値
ｖｍ…電流基準振幅値
ｖｏ…出力電圧検出値
ｖｒ０…基準値
Ｖｒｅｆ…出力電圧目標値

Claims

交流入力電源から入力される交流電圧を整流する整流回路と、前記整流回路の次段に接続された、インダクタ及びスイッチング素子を含む直列回路と、前記スイッチング素子に並列接続された整流平滑回路と、前記交流入力電源から入力される入力電流が前記交流電圧に対して相似形となるように前記スイッチング素子をオン／オフ制御するスイッチング制御手段と、を備えたＰＦＣコンバータであって、
前記交流入力電源から入力される入力電圧を検出する入力電圧検出手段と、
前記インダクタに流れる電流を検出するインダクタ電流検出手段と、
前記整流平滑回路の出力電圧を検出する出力電圧検出手段と、を備え、
前記スイッチング制御手段は、出力電圧目標値に対する前記出力電圧の検出値の誤差である出力電圧誤差に所定の比例係数を乗じて得た電流基準振幅値と、前記入力電圧の検出値との積を電流基準値とし、この電流基準値と前記インダクタに流れる電流との差に応じて前記スイッチング素子のオン時間を制御する手段であり、
前記出力電圧目標値または前記出力電圧誤差を前記電流基準振幅値の比例値で補正する出力電圧制御値補正手段を設けたＰＦＣコンバータ。
前記スイッチング制御手段及び前記出力電圧制御値補正手段は、前記出力電圧目標値に相当するディジタル値を保持するＤＳＰ（Digital Signal Processor）で構成され、前記出力電圧制御値補正手段は、前記ディジタル値を前記電流基準振幅値の比例値で補正するようにした、請求項１に記載のＰＦＣコンバータ。