JP4016719B2 - 力率改善回路 - Google Patents
力率改善回路 Download PDFInfo
- Publication number
- JP4016719B2 JP4016719B2 JP2002149431A JP2002149431A JP4016719B2 JP 4016719 B2 JP4016719 B2 JP 4016719B2 JP 2002149431 A JP2002149431 A JP 2002149431A JP 2002149431 A JP2002149431 A JP 2002149431A JP 4016719 B2 JP4016719 B2 JP 4016719B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- resistor
- detection circuit
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、力率改善回路の保護回路に関するものである。
【０００２】
【従来の技術】
従来のこの種の力率改善回路の一例を図４に示す。図４において、交流電源１からの正弦波電圧はフィルタ２を通過して全波整流回路３で全波整流され、全波整流波形がフィルタ４を通過して力率改善回路５に供給される。力率改善回路５は、チョークコイル６７の主巻線６７ａ、スイッチング素子６８、ダイオード７０、出力コンデンサ７１からなる昇圧型アクティブフィルタ方式であり、制御系として制御回路６を有している。
【０００３】
次に、図４に示す力率改善回路５の動作を説明する。初めに、チョークコイル６７の臨界検出用巻線６７ｂの一端がＧＮＤに接続されており、その他端が抵抗６６及びＤＥＴ端子を介してコンパレータ５４の＋入力端子に入力され、同時に、コンパレータ５４の−入力端子に第３の基準電圧５３が入力されている。コンパレータ５４は、両入力電圧を比較し、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力される。
【０００４】
フリップフロップ６２がコンパレータ５４からのセット信号に応じてセットされると、アンド回路６４を介してスイッチング素子６８のゲート端子にハイレベルのドライブ信号がＱ出力端子から供給されて、スイッチング素子６８がオンする。スイッチング素子６８がオンすると、交流電源１からチョークコイル６７の主巻線６７ａ，スイッチング素子６８のドレイン−ソース、電流検出用抵抗６９を介してＧＮＤへとスイッチング電流が流れて、チョークコイル６７にエネルギが蓄えられる。
【０００５】
このとき、スイッチング素子６８に流れるスイッチング電流は、スイッチング素子６８のソース−ＧＮＤ間に設けられた電流検出用抵抗６９により電圧に変換されてコンパレータ５６の＋入力端子に入力され、コンパレータ５６で乗算器５５から出力される電流目標値Ｖｍと比較される。
【０００６】
スイッチング電流が電流目標値Ｖｍに達すると、コンパレータ５６からハイレベルのリセット信号がオア回路６１を介してフリップフロップ６２に出力される。フリップフロップ６２はコンパレータ５６からのリセット信号に応じてリセットされ、Ｑ出力端子から出力されていたハイレベルのドライブ信号がローレベルに切り替わり、スイッチング素子６８がオフされる。
【０００７】
スイッチング素子６８がオフすると、チョークコイル６７に蓄えられていたエネルギーとフィルタ４から供給される電圧とが合成され、ダイオード７０を通して出力コンデンサ７１に充電される。この結果、出力コンデンサ７１には、フィルタ４から供給された全波整流波形のピーク値より高く昇圧された電圧が出力される。
【０００８】
チョークコイル６７に蓄えられていたエネルギーの放出が終了すると、チョークコイル６７の巻線電圧が反転する。この巻線電圧をチョークコイル６７の臨界検出用巻線６７ｂにより検出し、抵抗６６及びＤＥＴ端子を介してコンパレータ５４に入力する。コンパレータ５４は、ＤＥＴ端子からの電圧と第３の基準電圧５３とを比較し、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力される。この結果、コンパレータ５４からのセット信号に応じてフリップフロップ６２がセットされ、再びハイレベルのドライブ信号がスイッチング素子６８のゲート端子に入力されてスイッチング素子６８がオンする。すなわち、チョークコイル６７のエネルギの放出が終了した時点で、フリップフロップ６２を再びセットし、スイッチング素子６８をオンさせる。
【０００９】
出力コンデンサ７１からの出力電圧は、抵抗７３，抵抗７４，抵抗７５によって分圧されてＣＶ端子を介してオペアンプ５７に入力され、オペアンプ５７により、第１の基準電圧５８との差信号が増幅されて出力される誤差信号が乗算器５５に供給される。
【００１０】
フィルタ４からの全波整流波形は抵抗５１，５２により分圧され、ＡＣ端子を介して乗算器５５に入力され、乗算器５５により全波整流波形とこの誤差信号が乗算され、乗算出力は、コンパレータ５６の−入力端子へ供給される。乗算器５５の出力は、全波整流波形（脈流波形）を出力電圧に応じて大小するもので、ＣＳ端子を介して検出されるスイッチング電流の電流目標値Ｖｍとなる。
【００１１】
以後、このような動作の繰り返しにより力率改善回路５の出力コンデンサ７１の出力電圧は一定に保たれる。同時に、交流電源１に流れる電流が交流電源１の電圧に追従した正弦波電流波形となる。
【００１２】
また、力率改善回路５は、故障等により出力電圧が過電圧となった場合に、力率改善回路５を停止させるラッチ型出力過電圧検出回路８１を有する。ラッチ型出力過電圧検出回路８１は、出力電圧を抵抗８３と抵抗８４とで分圧し、分圧電圧を基準電圧８６とコンパレータ８５により比較し、過電圧時にはコンパレータ８５からラッチ回路８７にハイレベルを出力し、ラッチ回路８７をセットし、制御回路６のＯＦＦ端子に停止信号を送出し、力率改善回路５を停止させる。
【００１３】
また、力率改善回路５は、出力電圧を一定にするために、抵抗７３，抵抗７４，抵抗７５からなる出力電圧検出回路７２の抵抗７５の電圧をオペアンプ５７に入力して、フィードバック制御を行っているが、交流電源１に流れる電流を正弦波状とするために、正弦波の周波数に対応して応答を十分に遅くする必要がある。このため、ＦＢ端子−ＣＶ端子間に比較的大きな位相補償用コンデンサ７６を接続している。これにより、正弦波の周波数に対応して応答を十分に遅くすることができるが、応答が遅いために、入力急変、負荷急変等により出力電圧が短い期間に上昇する問題がある。
【００１４】
この問題を解決するために、制御回路６にはＯＶＰ端子が設けられており、ＯＶＰ端子は、出力電圧検出回路７２の抵抗７３と抵抗７４との接続点の電圧を入力し、該電圧は、ＣＶ端子の電圧より少し高い電圧に設定されている。ＯＶＰ端子から第２の基準電圧６０より大きな電圧が入力されると、コンパレータ５９がハイレベルを出力する。コンパレータ５９の出力は、オア回路６１を介してフリップフロップ６２をリセットし、スイッチング素子６８をオフさせる。これにより、入力急変や負荷急変により出力電圧が過電圧状態となって上昇している期間のみスイッチング素子６８をオフさせ、出力電圧が上昇することを防止している。
【００１５】
しかしながら、図４に示す力率改善回路では、比較的大きな位相補償用コンデンサ７６を有するため、ＦＢ端子の電圧がＯＶＰ端子の電圧にも影響を及ぼし、ＯＶＰ端子の応答速度が少し遅くなり、出力電圧が過渡的に上昇する欠点があった。
【００１６】
この欠点を回避するために、図５に示す力率改善回路では、出力電圧検出回路７２の他に、抵抗７８，抵抗７９からなる非ラッチ型出力過電圧検出回路７７を追加し、抵抗７８と抵抗７９との接続点の電圧をＯＶＰ端子に入力している。即ち、位相補償用コンデンサ７６の影響を全く受けない構成となり、速度応答が可能となる。
【００１７】
【発明が解決しようとする課題】
しかしながら、図５に示す力率改善回路では、以下のような問題を有していた。例えば、出力電圧検出回路７２の抵抗７３が開放（ＯＰＥＮ）となった場合に、図４に示す力率改善回路では、ＯＶＰ端子もＯＰＥＮとなって、コンパレータ５９が機能しないため、出力電圧が上昇する。このような故障の場合には、ラッチ型出力過電圧検出回路８１が作動して、力率改善回路を安全に停止させる。
【００１８】
ところが、図５に示す力率改善回路では、抵抗７３がＯＰＥＮとなった場合、抵抗７８と抵抗７９との分圧電圧がＯＶＰ端子に印加されるため、ＯＶＰ端子の設定電圧で出力電圧が定電圧化される。即ち、ＣＶ端子への電圧印加停止により力率改善回路が正常に機能しないにもかかわらず、ＯＶＰ端子への電圧印加により力率改善回路は、作動しつづける欠点があった。また、この時の出力電圧は、ＯＶＰ端子の設定電圧であるため、通常の値より大きく、力率改善回路の後段に接続される機器に悪影響を与える欠点がある。
【００１９】
本発明の目的は、出力電圧検出回路の動作が不良となった場合には、ラッチ型出力過電圧検出回路を確実に作動させることにより、安全に確実に停止させることができる力率改善回路を提供することにある。
【００２０】
【課題を解決するための手段】
前記課題を解決するために、請求項１の発明は、交流電源から供給される交流電圧を整流して得られる全波整流波形をチョークコイルを介して入力し、スイッチング素子によりオンオフし、整流平滑して直流の出力電圧を得る力率改善回路であって、前記出力電圧を一定値に制御するために前記出力電圧を検出して第１の検出電圧を得る出力電圧検出回路と、前記出力電圧が前記一定値よりも大きい所定の過電圧値に達したか否かを検出するために使用する第２の検出電圧を得る非ラッチ型出力過電圧検出回路と、前記出力電圧と前記出力電圧の過電圧状態を検出するための過電圧基準電圧とを比較し、前記出力電圧が前記過電圧基準電圧に達したことを示す出力をラッチするラッチ型出力過電圧検出回路と、前記出力電圧検出回路で得られた第１の検出電圧と前記非ラッチ型出力過電圧検出回路で得られた第２の検出電圧と前記ラッチ型出力過電圧検出回路からのラッチ出力とに基づき前記スイッチング素子をオンオフ制御する制御回路と、前記出力電圧検出回路が不動作となったとき、該不動作に連動して前記非ラッチ型過電圧検出回路を不動作にさせる連動素子とを備えることを特徴とする。
【００２１】
請求項２の発明では、前記連動素子は、前記出力電圧検出回路と前記非ラッチ型過電圧検出回路とを接続するダイオードであることを特徴とする。
【００２２】
請求項３の発明では、前記出力電圧検出回路は、第１の抵抗と第２の抵抗とが直列に接続されてなり、前記非ラッチ型過電圧検出回路は、第３の抵抗と第４の抵抗とが直列に接続されてなり、前記第１の抵抗と前記第２の抵抗との接続点に前記ダイオードのカソードが接続され、前記第３の抵抗と前記第４の抵抗との接続点に前記ダイオードのアノードが接続されてなることを特徴とする。
【００２３】
請求項４の発明では、前記制御回路は、前記出力電圧検出回路で得られた第１の検出電圧と第１の基準電圧との差信号を増幅して誤差信号を出力する誤差信号生成手段と、前記交流電源から供給される交流電圧を整流して得られる全波整流波形と前記誤差信号生成手段からの誤差信号とから該全波整流波形と連動した電流目標値を生成する電流目標値生成手段と、前記スイッチング素子のオン期間に流れるスイッチング電流の値が前記電流目標値生成手段からの電流目標値に達したときに該スイッチング素子をオフする第１のオフ制御手段と、前記非ラッチ型出力過電圧検出回路からの第２の検出電圧が第２の基準電圧に達したときに前記スイッチング素子をオフする第２のオフ制御手段と、前記ラッチ型出力過電圧検出回路からラッチ出力を入力したときに前記スイッチング素子をオフする第３のオフ制御手段とを備えることを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明に係る力率改善回路の実施の形態を図面を参照しながら説明する。図１は本発明の力率改善回路の実施の形態の構成を示す図である。実施の形態の力率改善回路は、図５に示す従来の力率改善回路に、さらにダイオード８０をＯＶＰ端子−ＣＶ端子間に追加したことを特徴とする。
【００２５】
図１において、交流電源１からフィルタ２に正弦波電圧が供給されており、フィルタ２を通過した正弦波電圧は全波整流回路３で全波整流されてフィルタ４を通過し、フィルタ４からの全波整流波形が力率改善回路５に供給される。フィルタ２，４は、力率改善回路５から交流電源１側に漏洩するノイズ成分を除去する。また、フィルタ２，４は、省略することも可能である。
【００２６】
次に、力率改善回路５の構成について詳細に説明する。力率改善回路５は、チョークコイル６７の主巻線６７ａ、スイッチング素子６８、ダイオード７０、出力コンデンサ７１からなる昇圧型アクティブフィルタ方式である。
【００２７】
チョークコイル６７には、主巻線６７ａと臨界検出用巻線６７ｂが設けられている。主巻線６７ａの一端はフィルタ４の一端と抵抗５１に接続され、主巻線６７ａの他端はスイッチング素子６８のドレインとダイオード７０のアノードに接続されている。また、臨界検出用巻線６７ｂの一端は抵抗６６及びＤＥＴ端子を介してコンパレータ５４の＋入力端子に接続され、臨界検出用巻線６７ｂの他端はＧＮＤに接続されている。ダイオード７０のカソードは出力コンデンサ７１の一端、抵抗７３の一端、抵抗７８の一端、抵抗８３の一端に接続されている。
【００２８】
抵抗７３と抵抗７４と抵抗７５とは、出力電圧検出回路７２を構成し、出力電圧検出回路７２は、出力コンデンサ７１の出力電圧を一定値に制御するために出力電圧を検出して抵抗７５の電圧を第１の検出電圧としてＣＶ端子に出力する。
【００２９】
抵抗７８と抵抗７９ａとは、非ラッチ型出力過電圧検出回路７７を構成し、非ラッチ型出力過電圧検出回路７７は、出力電圧が一定値よりも大きい所定の過電圧値に達したか否かを検出するために使用する第２の検出電圧として抵抗７９ａの電圧をＯＶＰ端子に出力する。
【００３０】
また、抵抗７４と抵抗７５との接続点にダイオード８０のカソードが接続され、抵抗７８と抵抗７９ａとの接続点にダイオード８０のアノードが接続されている。なお、通常時にダイオード８０をオフ状態とするために、抵抗７５の電圧が抵抗７９ａの電圧よりも高くなるように抵抗７９ａの抵抗値が設定されている。
【００３１】
ラッチ型出力過電圧検出回路８１は、出力電圧を抵抗８３と抵抗８４とで分圧し、分圧電圧を基準電圧８６とコンパレータ８５により比較し、過電圧時にはコンパレータ８５からラッチ回路８７にハイレベルを出力し、ラッチ回路８７をセットし、制御回路６のＯＦＦ端子に停止信号を送出し、力率改善回路５を停止させる。
【００３２】
次に、力率改善回路５の制御系である制御回路６の構成について説明する。コンパレータ５４の＋入力端子は、ＤＥＴ端子、抵抗６６、臨界検出用巻線６７ｂを介してＧＮＤに接続されている。また、コンパレータ５４の−入力端子には第３の基準電圧５３が入力されている。コンパレータ５４は、両入力電圧を比較し、＋入力端子に入力されている臨界検出用巻線６７ｂに生じた電圧が第３の基準電圧５３よりも低い場合に、ローレベルのセット信号をフリップフロップ６２のセット端子に出力する。
【００３３】
フリップフロップ６２のセット端子には、コンパレータ５４の出力端子が接続され、リセット端子にはオア回路６１を介してコンパレータ５６の出力端子が接続され、Ｑ出力端子にはアンド回路６４を介してスイッチング素子６８のゲート端子が接続されている。フリップフロップ６２は、ローレベルのセット信号がコンパレータ５４から入力された場合に、ハイレベルのドライブ信号をＱ出力端子に出力する。ハイレベルのリセット信号がオア回路６１を介してコンパレータ５６から入力された場合に、Ｑ出力端子にローレベルを出力する。
【００３４】
オペアンプ５７の−入力端子には出力コンデンサ７１の端子間電圧が抵抗７３，７４，７５によって分圧されて入力され、＋入力端子には第１の基準電圧５８が入力され、オペアンプ５７の−入力端子と出力端子との間に位相補償用コンデンサ７６が接続されている。オペアンプ５７は、抵抗７３，７４，７５及び位相補償用コンデンサ７６により増幅ゲインが設定され、出力コンデンサ７１の出力電圧に対応する分圧電圧と第１の基準電圧５８との差信号を増幅して誤差信号を乗算器５５に供給する。
【００３５】
乗算器５５の一方の入力端子には全波整流回路３からの全波整流波形が抵抗５１，５２により分圧された電圧が入力され、他方の入力端子にはオペアンプ５７からの誤差信号が入力され、乗算器５５は、全波整流波形と誤差信号とを乗算し、全波整流波形と連動した電流目標値Ｖｍとしてコンパレータ５６の−入力端子へ供給する。
【００３６】
コンパレータ５６の−入力端子には乗算器５５からスイッチング電流の電流目標値Ｖｍが供給され、コンパレータ５６の＋入力端子にはＣＳ端子を介して電流検出用抵抗６９が接続され、スイッチング素子６８がオン期間にあるときのドレイン−ソース電流に対応する電圧が電流検出値として入力されている。スイッチング電流が全波整流波形と連動した電流目標値Ｖｍに達すると、コンパレータ５６からハイレベルのリセット信号がオア回路６１を介してフリップフロップ６２に出力される。
【００３７】
コンパレータ５９の−入力端子には第２の基準電圧６０が入力され、コンパレータ５９の＋入力端子には抵抗７８と抵抗７９ａとの分圧電圧がＯＶＰ端子を介して入力され、分圧電圧が第２の基準電圧６０に達するとハイレベルのリセット信号がオア回路６１を介してフリップフロップ６２に出力される。
【００３８】
インバータ回路６３は、ＯＦＦ端子を介してラッチ回路８７から入力される停止信号を反転してローレベルのドライブ信号をアンド回路６４を介してスイッチング素子６８のゲート端子に送出し、スイッチング素子６８をオフさせる。
【００３９】
次に、力率改善回路の動作について説明する。交流電源１が印加されると、交流電源１から供給される正弦波電圧が全波整流回路３で全波整流されて、力率改善回路５に全波整流波形が供給される。
【００４０】
（１）起動時の動作
まず、コンパレータ５４の＋入力端子は、抵抗６６、臨界検出用巻線６７ｂを介して接地された状態になっており、同時に、コンパレータ５４の−入力端子に第３の基準電圧５３が入力されている。コンパレータ５４では、両入力電圧が比較され、＋入力端子の電圧の方が低電位であるので、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力されている。
【００４１】
フリップフロップ６２は、コンパレータ５４からのセット信号に応じてセットされ、図２に示すタイミングｔ１のように、Ｑ出力端子からハイレベルのドライブ信号が出力されてアンド回路６４を介してスイッチング素子６８がオンされる。
【００４２】
スイッチング素子６８がオンすると、図２に示すタイミングｔ１のように、スイッチング素子６８のドレイン電圧Ｖｄは０Ｖ近くに低下する。そして、全波整流回路３から主巻線６７ａ，スイッチング素子６８のドレイン−ソース、電流検出用抵抗６９を介してＧＮＤへとスイッチング電流が流れ、チョークコイル６７にエネルギーが蓄えられる。
【００４３】
このとき、スイッチング素子６８に流れるスイッチング電流は、図２に示すように、スイッチング素子６８のソース−ＧＮＤ間に設けられた電流検出用抵抗６９により電圧Ｖｓに変換されてコンパータ５６の＋入力端子に入力され、コンパータ５６で乗算器５５から出力される全波整流波形と連動した電流目標値Ｖｍと比較される。
【００４４】
（２）電流目標値Ｖｍ
ＣＶ端子とＦＢ端子との間には比較的大きな位相補償用の例えば０．６８μＦからなるコンデンサ７６が設けられ、出力コンデンサ７１からの出力電圧は、抵抗７３，７４，抵抗７５によって分圧されてＣＶ端子を介してオペアンプ５７の−入力端子に入力され、出力電圧の分圧値と第１の基準電圧５８との差信号を増幅して出力される誤差信号をオペアンプ５７から乗算器５５に供給される。
【００４５】
一方、全波整流回路３からの全波整流波形は抵抗５１，５２により分圧されて乗算器５５に入力される。
【００４６】
乗算器５５では、オペアンプ５７からの誤差信号と全波整流回路３からの全波整流波形を乗算した電圧が生成され、全波整流波形と連動した電流目標値Ｖｍとしてコンパレータ５６の−入力端子へ供給される。
【００４７】
（３）スイッチング素子のオフ制御
図２に示すタイミングｔ２のように、スイッチング電流の電流検出値が全波整流波形と連動した電流目標値Ｖｍに達すると、コンパレータ５６からオア回路６１を介してハイレベルのリセット信号がフリップフロップ６２に出力される。フリップフロップ６２はコンパレータ５６からのリセット信号に応じてリセットされ、Ｑ出力端子から出力されていたハイレベルのドライブ信号がローレベルに切り替わり、スイッチング素子６８がオフされる。
【００４８】
スイッチング素子６８がオフすると、チョークコイル６７に蓄えられていたエネルギーとフィルタ４から供給される電圧とが合成され、ダイオード７０を通して出力コンデンサ７１に充電される。
【００４９】
この結果、出力コンデンサ７１には、フィルタ４から供給された全波整流波形のピーク値より高く昇圧された電圧が出力される。
【００５０】
（４）スイッチング素子のオン制御
次に、チョークコイル６７に蓄えられていたエネルギーの放出が終了すると、臨界検出用巻線６７ｂにリンギング電圧が発生し、臨界検出用巻線６７ｂの電圧が反転する。この電圧は第３の基準電圧５３とコンパレータ５４により比較され、図２に示すタイミングｔ３において、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力される。
【００５１】
この結果、コンパレータ５４からのセット信号に応じてフリップフロップ６２がセットされ、図２に示すタイミングｔ３のように、再びハイレベルのドライブ信号がスイッチング素子６８のゲート端子に入力されてスイッチング素子６８がオンされる。
【００５２】
以後、このような動作の繰り返しにより、力率改善回路５の出力コンデンサ７１における出力電圧は、一定に保たれる。同時に、交流電源１に流れる電流が交流電源１の電圧に追従した正弦波電流波形となる。
【００５３】
（５）出力電圧検出回路７２が通常動作しているとき
次に出力電圧検出回路７２の通常動作を説明する。この場合には、抵抗７５の電圧が抵抗７９ａの電圧よりも高くなっているので、ダイオード８０はオフ状態となる。このため、出力電圧検出回路７２と非ラッチ型過電圧検出回路７７とが全く切離されるため、ＯＶＰ端子側が位相補償用コンデンサ７６の影響を全く受けなくなる。
【００５４】
その結果、コンパレータ５９の＋入力端子には抵抗７８と抵抗７９ａとの分圧電圧がＯＶＰ端子を介して入力されるため、コンパレータ５９は、高速に作動して、入力急変、負荷急変においても、図３に示すように、ＯＶＰ端子の設定電圧であるＯＶＰレベルで出力電圧が定電圧化される。このため、出力過電圧を確実に防止することができる。
【００５５】
（６）出力電圧検出回路７２の動作が不良となったとき
ここでは、出力電圧検出回路７２の動作が不良となった一例として、抵抗７３がＯＰＥＮとなった時の動作を説明する。抵抗７３がＯＰＥＮとなった場合には、抵抗７３、抵抗７４、抵抗７５の経路に電流が流れないため、ＣＶ端子の電圧が低下する。これにより、ダイオード８０がオンして、電流が抵抗７８からダイオード８０を介して抵抗７５に流れるとともに、電流が抵抗７８から抵抗７９ａにも流れる。このため、ＯＶＰ端子の抵抗は、抵抗７５と抵抗７９ａとの並列抵抗となり、小さい抵抗値となるため、抵抗７３のＯＰＥＮに対して、ＯＶＰ端子が機能しなくなる。即ち、過電圧時に、コンパレータ５９が機能しないため、出力電圧は過電圧となるが、ラッチ型出力過電圧検出回路８１が作動して、力率改善回路５を安全に確実に停止させることができる。
【００５６】
【発明の効果】
以上、説明したように本発明によれば、出力電圧検出回路の動作が不良となった場合には、非ラッチ型出力過電圧検出回路の作動を禁止して、ラッチ型出力過電圧検出回路を確実に作動させることにより、力率改善回路を安全に確実に停止させることができる。
【図面の簡単な説明】
【図１】本発明の力率改善回路の実施の形態の構成を示す図である。
【図２】実施の形態の力率改善回路の動作を説明するためのタイミングチャートである。
【図３】力率改善回路の動作を説明するための波形である。
【図４】従来の力率改善回路の一例の構成を示す図である。
【図５】従来の力率改善回路の他の一例の構成を示す図である。
【符号の説明】
１ 交流電源
２，４ フィルタ
３ 全波整流回路
５ 力率改善回路
６ 制御回路
５４，５６，５９，８５ コンパレータ
５５ 乗算器
６２ フリップフロップ
５７ オペアンプ
６３ インバータ回路
６１ オア回路
６４ アンド回路
６７ チョークコイル
６８ スイッチング素子
７０ ダイオード
７１ 出力コンデンサ
５１，５２，６６，７３〜７５，７８，７９，７９ａ，８３，８４ 抵抗
７６ 位相補償用コンデンサ
８０ ダイオード
７２ 出力電圧検出回路
７７ 非ラッチ型出力過電圧検出回路
８１ ラッチ型出力過電圧検出回路
８７ ラッチ回路
６９ 電流検出用抵抗
【発明の属する技術分野】
本発明は、力率改善回路の保護回路に関するものである。
【０００２】
【従来の技術】
従来のこの種の力率改善回路の一例を図４に示す。図４において、交流電源１からの正弦波電圧はフィルタ２を通過して全波整流回路３で全波整流され、全波整流波形がフィルタ４を通過して力率改善回路５に供給される。力率改善回路５は、チョークコイル６７の主巻線６７ａ、スイッチング素子６８、ダイオード７０、出力コンデンサ７１からなる昇圧型アクティブフィルタ方式であり、制御系として制御回路６を有している。
【０００３】
次に、図４に示す力率改善回路５の動作を説明する。初めに、チョークコイル６７の臨界検出用巻線６７ｂの一端がＧＮＤに接続されており、その他端が抵抗６６及びＤＥＴ端子を介してコンパレータ５４の＋入力端子に入力され、同時に、コンパレータ５４の−入力端子に第３の基準電圧５３が入力されている。コンパレータ５４は、両入力電圧を比較し、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力される。
【０００４】
フリップフロップ６２がコンパレータ５４からのセット信号に応じてセットされると、アンド回路６４を介してスイッチング素子６８のゲート端子にハイレベルのドライブ信号がＱ出力端子から供給されて、スイッチング素子６８がオンする。スイッチング素子６８がオンすると、交流電源１からチョークコイル６７の主巻線６７ａ，スイッチング素子６８のドレイン−ソース、電流検出用抵抗６９を介してＧＮＤへとスイッチング電流が流れて、チョークコイル６７にエネルギが蓄えられる。
【０００５】
このとき、スイッチング素子６８に流れるスイッチング電流は、スイッチング素子６８のソース−ＧＮＤ間に設けられた電流検出用抵抗６９により電圧に変換されてコンパレータ５６の＋入力端子に入力され、コンパレータ５６で乗算器５５から出力される電流目標値Ｖｍと比較される。
【０００６】
スイッチング電流が電流目標値Ｖｍに達すると、コンパレータ５６からハイレベルのリセット信号がオア回路６１を介してフリップフロップ６２に出力される。フリップフロップ６２はコンパレータ５６からのリセット信号に応じてリセットされ、Ｑ出力端子から出力されていたハイレベルのドライブ信号がローレベルに切り替わり、スイッチング素子６８がオフされる。
【０００７】
スイッチング素子６８がオフすると、チョークコイル６７に蓄えられていたエネルギーとフィルタ４から供給される電圧とが合成され、ダイオード７０を通して出力コンデンサ７１に充電される。この結果、出力コンデンサ７１には、フィルタ４から供給された全波整流波形のピーク値より高く昇圧された電圧が出力される。
【０００８】
チョークコイル６７に蓄えられていたエネルギーの放出が終了すると、チョークコイル６７の巻線電圧が反転する。この巻線電圧をチョークコイル６７の臨界検出用巻線６７ｂにより検出し、抵抗６６及びＤＥＴ端子を介してコンパレータ５４に入力する。コンパレータ５４は、ＤＥＴ端子からの電圧と第３の基準電圧５３とを比較し、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力される。この結果、コンパレータ５４からのセット信号に応じてフリップフロップ６２がセットされ、再びハイレベルのドライブ信号がスイッチング素子６８のゲート端子に入力されてスイッチング素子６８がオンする。すなわち、チョークコイル６７のエネルギの放出が終了した時点で、フリップフロップ６２を再びセットし、スイッチング素子６８をオンさせる。
【０００９】
出力コンデンサ７１からの出力電圧は、抵抗７３，抵抗７４，抵抗７５によって分圧されてＣＶ端子を介してオペアンプ５７に入力され、オペアンプ５７により、第１の基準電圧５８との差信号が増幅されて出力される誤差信号が乗算器５５に供給される。
【００１０】
フィルタ４からの全波整流波形は抵抗５１，５２により分圧され、ＡＣ端子を介して乗算器５５に入力され、乗算器５５により全波整流波形とこの誤差信号が乗算され、乗算出力は、コンパレータ５６の−入力端子へ供給される。乗算器５５の出力は、全波整流波形（脈流波形）を出力電圧に応じて大小するもので、ＣＳ端子を介して検出されるスイッチング電流の電流目標値Ｖｍとなる。
【００１１】
以後、このような動作の繰り返しにより力率改善回路５の出力コンデンサ７１の出力電圧は一定に保たれる。同時に、交流電源１に流れる電流が交流電源１の電圧に追従した正弦波電流波形となる。
【００１２】
また、力率改善回路５は、故障等により出力電圧が過電圧となった場合に、力率改善回路５を停止させるラッチ型出力過電圧検出回路８１を有する。ラッチ型出力過電圧検出回路８１は、出力電圧を抵抗８３と抵抗８４とで分圧し、分圧電圧を基準電圧８６とコンパレータ８５により比較し、過電圧時にはコンパレータ８５からラッチ回路８７にハイレベルを出力し、ラッチ回路８７をセットし、制御回路６のＯＦＦ端子に停止信号を送出し、力率改善回路５を停止させる。
【００１３】
また、力率改善回路５は、出力電圧を一定にするために、抵抗７３，抵抗７４，抵抗７５からなる出力電圧検出回路７２の抵抗７５の電圧をオペアンプ５７に入力して、フィードバック制御を行っているが、交流電源１に流れる電流を正弦波状とするために、正弦波の周波数に対応して応答を十分に遅くする必要がある。このため、ＦＢ端子−ＣＶ端子間に比較的大きな位相補償用コンデンサ７６を接続している。これにより、正弦波の周波数に対応して応答を十分に遅くすることができるが、応答が遅いために、入力急変、負荷急変等により出力電圧が短い期間に上昇する問題がある。
【００１４】
この問題を解決するために、制御回路６にはＯＶＰ端子が設けられており、ＯＶＰ端子は、出力電圧検出回路７２の抵抗７３と抵抗７４との接続点の電圧を入力し、該電圧は、ＣＶ端子の電圧より少し高い電圧に設定されている。ＯＶＰ端子から第２の基準電圧６０より大きな電圧が入力されると、コンパレータ５９がハイレベルを出力する。コンパレータ５９の出力は、オア回路６１を介してフリップフロップ６２をリセットし、スイッチング素子６８をオフさせる。これにより、入力急変や負荷急変により出力電圧が過電圧状態となって上昇している期間のみスイッチング素子６８をオフさせ、出力電圧が上昇することを防止している。
【００１５】
しかしながら、図４に示す力率改善回路では、比較的大きな位相補償用コンデンサ７６を有するため、ＦＢ端子の電圧がＯＶＰ端子の電圧にも影響を及ぼし、ＯＶＰ端子の応答速度が少し遅くなり、出力電圧が過渡的に上昇する欠点があった。
【００１６】
この欠点を回避するために、図５に示す力率改善回路では、出力電圧検出回路７２の他に、抵抗７８，抵抗７９からなる非ラッチ型出力過電圧検出回路７７を追加し、抵抗７８と抵抗７９との接続点の電圧をＯＶＰ端子に入力している。即ち、位相補償用コンデンサ７６の影響を全く受けない構成となり、速度応答が可能となる。
【００１７】
【発明が解決しようとする課題】
しかしながら、図５に示す力率改善回路では、以下のような問題を有していた。例えば、出力電圧検出回路７２の抵抗７３が開放（ＯＰＥＮ）となった場合に、図４に示す力率改善回路では、ＯＶＰ端子もＯＰＥＮとなって、コンパレータ５９が機能しないため、出力電圧が上昇する。このような故障の場合には、ラッチ型出力過電圧検出回路８１が作動して、力率改善回路を安全に停止させる。
【００１８】
ところが、図５に示す力率改善回路では、抵抗７３がＯＰＥＮとなった場合、抵抗７８と抵抗７９との分圧電圧がＯＶＰ端子に印加されるため、ＯＶＰ端子の設定電圧で出力電圧が定電圧化される。即ち、ＣＶ端子への電圧印加停止により力率改善回路が正常に機能しないにもかかわらず、ＯＶＰ端子への電圧印加により力率改善回路は、作動しつづける欠点があった。また、この時の出力電圧は、ＯＶＰ端子の設定電圧であるため、通常の値より大きく、力率改善回路の後段に接続される機器に悪影響を与える欠点がある。
【００１９】
本発明の目的は、出力電圧検出回路の動作が不良となった場合には、ラッチ型出力過電圧検出回路を確実に作動させることにより、安全に確実に停止させることができる力率改善回路を提供することにある。
【００２０】
【課題を解決するための手段】
前記課題を解決するために、請求項１の発明は、交流電源から供給される交流電圧を整流して得られる全波整流波形をチョークコイルを介して入力し、スイッチング素子によりオンオフし、整流平滑して直流の出力電圧を得る力率改善回路であって、前記出力電圧を一定値に制御するために前記出力電圧を検出して第１の検出電圧を得る出力電圧検出回路と、前記出力電圧が前記一定値よりも大きい所定の過電圧値に達したか否かを検出するために使用する第２の検出電圧を得る非ラッチ型出力過電圧検出回路と、前記出力電圧と前記出力電圧の過電圧状態を検出するための過電圧基準電圧とを比較し、前記出力電圧が前記過電圧基準電圧に達したことを示す出力をラッチするラッチ型出力過電圧検出回路と、前記出力電圧検出回路で得られた第１の検出電圧と前記非ラッチ型出力過電圧検出回路で得られた第２の検出電圧と前記ラッチ型出力過電圧検出回路からのラッチ出力とに基づき前記スイッチング素子をオンオフ制御する制御回路と、前記出力電圧検出回路が不動作となったとき、該不動作に連動して前記非ラッチ型過電圧検出回路を不動作にさせる連動素子とを備えることを特徴とする。
【００２１】
請求項２の発明では、前記連動素子は、前記出力電圧検出回路と前記非ラッチ型過電圧検出回路とを接続するダイオードであることを特徴とする。
【００２２】
請求項３の発明では、前記出力電圧検出回路は、第１の抵抗と第２の抵抗とが直列に接続されてなり、前記非ラッチ型過電圧検出回路は、第３の抵抗と第４の抵抗とが直列に接続されてなり、前記第１の抵抗と前記第２の抵抗との接続点に前記ダイオードのカソードが接続され、前記第３の抵抗と前記第４の抵抗との接続点に前記ダイオードのアノードが接続されてなることを特徴とする。
【００２３】
請求項４の発明では、前記制御回路は、前記出力電圧検出回路で得られた第１の検出電圧と第１の基準電圧との差信号を増幅して誤差信号を出力する誤差信号生成手段と、前記交流電源から供給される交流電圧を整流して得られる全波整流波形と前記誤差信号生成手段からの誤差信号とから該全波整流波形と連動した電流目標値を生成する電流目標値生成手段と、前記スイッチング素子のオン期間に流れるスイッチング電流の値が前記電流目標値生成手段からの電流目標値に達したときに該スイッチング素子をオフする第１のオフ制御手段と、前記非ラッチ型出力過電圧検出回路からの第２の検出電圧が第２の基準電圧に達したときに前記スイッチング素子をオフする第２のオフ制御手段と、前記ラッチ型出力過電圧検出回路からラッチ出力を入力したときに前記スイッチング素子をオフする第３のオフ制御手段とを備えることを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明に係る力率改善回路の実施の形態を図面を参照しながら説明する。図１は本発明の力率改善回路の実施の形態の構成を示す図である。実施の形態の力率改善回路は、図５に示す従来の力率改善回路に、さらにダイオード８０をＯＶＰ端子−ＣＶ端子間に追加したことを特徴とする。
【００２５】
図１において、交流電源１からフィルタ２に正弦波電圧が供給されており、フィルタ２を通過した正弦波電圧は全波整流回路３で全波整流されてフィルタ４を通過し、フィルタ４からの全波整流波形が力率改善回路５に供給される。フィルタ２，４は、力率改善回路５から交流電源１側に漏洩するノイズ成分を除去する。また、フィルタ２，４は、省略することも可能である。
【００２６】
次に、力率改善回路５の構成について詳細に説明する。力率改善回路５は、チョークコイル６７の主巻線６７ａ、スイッチング素子６８、ダイオード７０、出力コンデンサ７１からなる昇圧型アクティブフィルタ方式である。
【００２７】
チョークコイル６７には、主巻線６７ａと臨界検出用巻線６７ｂが設けられている。主巻線６７ａの一端はフィルタ４の一端と抵抗５１に接続され、主巻線６７ａの他端はスイッチング素子６８のドレインとダイオード７０のアノードに接続されている。また、臨界検出用巻線６７ｂの一端は抵抗６６及びＤＥＴ端子を介してコンパレータ５４の＋入力端子に接続され、臨界検出用巻線６７ｂの他端はＧＮＤに接続されている。ダイオード７０のカソードは出力コンデンサ７１の一端、抵抗７３の一端、抵抗７８の一端、抵抗８３の一端に接続されている。
【００２８】
抵抗７３と抵抗７４と抵抗７５とは、出力電圧検出回路７２を構成し、出力電圧検出回路７２は、出力コンデンサ７１の出力電圧を一定値に制御するために出力電圧を検出して抵抗７５の電圧を第１の検出電圧としてＣＶ端子に出力する。
【００２９】
抵抗７８と抵抗７９ａとは、非ラッチ型出力過電圧検出回路７７を構成し、非ラッチ型出力過電圧検出回路７７は、出力電圧が一定値よりも大きい所定の過電圧値に達したか否かを検出するために使用する第２の検出電圧として抵抗７９ａの電圧をＯＶＰ端子に出力する。
【００３０】
また、抵抗７４と抵抗７５との接続点にダイオード８０のカソードが接続され、抵抗７８と抵抗７９ａとの接続点にダイオード８０のアノードが接続されている。なお、通常時にダイオード８０をオフ状態とするために、抵抗７５の電圧が抵抗７９ａの電圧よりも高くなるように抵抗７９ａの抵抗値が設定されている。
【００３１】
ラッチ型出力過電圧検出回路８１は、出力電圧を抵抗８３と抵抗８４とで分圧し、分圧電圧を基準電圧８６とコンパレータ８５により比較し、過電圧時にはコンパレータ８５からラッチ回路８７にハイレベルを出力し、ラッチ回路８７をセットし、制御回路６のＯＦＦ端子に停止信号を送出し、力率改善回路５を停止させる。
【００３２】
次に、力率改善回路５の制御系である制御回路６の構成について説明する。コンパレータ５４の＋入力端子は、ＤＥＴ端子、抵抗６６、臨界検出用巻線６７ｂを介してＧＮＤに接続されている。また、コンパレータ５４の−入力端子には第３の基準電圧５３が入力されている。コンパレータ５４は、両入力電圧を比較し、＋入力端子に入力されている臨界検出用巻線６７ｂに生じた電圧が第３の基準電圧５３よりも低い場合に、ローレベルのセット信号をフリップフロップ６２のセット端子に出力する。
【００３３】
フリップフロップ６２のセット端子には、コンパレータ５４の出力端子が接続され、リセット端子にはオア回路６１を介してコンパレータ５６の出力端子が接続され、Ｑ出力端子にはアンド回路６４を介してスイッチング素子６８のゲート端子が接続されている。フリップフロップ６２は、ローレベルのセット信号がコンパレータ５４から入力された場合に、ハイレベルのドライブ信号をＱ出力端子に出力する。ハイレベルのリセット信号がオア回路６１を介してコンパレータ５６から入力された場合に、Ｑ出力端子にローレベルを出力する。
【００３４】
オペアンプ５７の−入力端子には出力コンデンサ７１の端子間電圧が抵抗７３，７４，７５によって分圧されて入力され、＋入力端子には第１の基準電圧５８が入力され、オペアンプ５７の−入力端子と出力端子との間に位相補償用コンデンサ７６が接続されている。オペアンプ５７は、抵抗７３，７４，７５及び位相補償用コンデンサ７６により増幅ゲインが設定され、出力コンデンサ７１の出力電圧に対応する分圧電圧と第１の基準電圧５８との差信号を増幅して誤差信号を乗算器５５に供給する。
【００３５】
乗算器５５の一方の入力端子には全波整流回路３からの全波整流波形が抵抗５１，５２により分圧された電圧が入力され、他方の入力端子にはオペアンプ５７からの誤差信号が入力され、乗算器５５は、全波整流波形と誤差信号とを乗算し、全波整流波形と連動した電流目標値Ｖｍとしてコンパレータ５６の−入力端子へ供給する。
【００３６】
コンパレータ５６の−入力端子には乗算器５５からスイッチング電流の電流目標値Ｖｍが供給され、コンパレータ５６の＋入力端子にはＣＳ端子を介して電流検出用抵抗６９が接続され、スイッチング素子６８がオン期間にあるときのドレイン−ソース電流に対応する電圧が電流検出値として入力されている。スイッチング電流が全波整流波形と連動した電流目標値Ｖｍに達すると、コンパレータ５６からハイレベルのリセット信号がオア回路６１を介してフリップフロップ６２に出力される。
【００３７】
コンパレータ５９の−入力端子には第２の基準電圧６０が入力され、コンパレータ５９の＋入力端子には抵抗７８と抵抗７９ａとの分圧電圧がＯＶＰ端子を介して入力され、分圧電圧が第２の基準電圧６０に達するとハイレベルのリセット信号がオア回路６１を介してフリップフロップ６２に出力される。
【００３８】
インバータ回路６３は、ＯＦＦ端子を介してラッチ回路８７から入力される停止信号を反転してローレベルのドライブ信号をアンド回路６４を介してスイッチング素子６８のゲート端子に送出し、スイッチング素子６８をオフさせる。
【００３９】
次に、力率改善回路の動作について説明する。交流電源１が印加されると、交流電源１から供給される正弦波電圧が全波整流回路３で全波整流されて、力率改善回路５に全波整流波形が供給される。
【００４０】
（１）起動時の動作
まず、コンパレータ５４の＋入力端子は、抵抗６６、臨界検出用巻線６７ｂを介して接地された状態になっており、同時に、コンパレータ５４の−入力端子に第３の基準電圧５３が入力されている。コンパレータ５４では、両入力電圧が比較され、＋入力端子の電圧の方が低電位であるので、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力されている。
【００４１】
フリップフロップ６２は、コンパレータ５４からのセット信号に応じてセットされ、図２に示すタイミングｔ１のように、Ｑ出力端子からハイレベルのドライブ信号が出力されてアンド回路６４を介してスイッチング素子６８がオンされる。
【００４２】
スイッチング素子６８がオンすると、図２に示すタイミングｔ１のように、スイッチング素子６８のドレイン電圧Ｖｄは０Ｖ近くに低下する。そして、全波整流回路３から主巻線６７ａ，スイッチング素子６８のドレイン−ソース、電流検出用抵抗６９を介してＧＮＤへとスイッチング電流が流れ、チョークコイル６７にエネルギーが蓄えられる。
【００４３】
このとき、スイッチング素子６８に流れるスイッチング電流は、図２に示すように、スイッチング素子６８のソース−ＧＮＤ間に設けられた電流検出用抵抗６９により電圧Ｖｓに変換されてコンパータ５６の＋入力端子に入力され、コンパータ５６で乗算器５５から出力される全波整流波形と連動した電流目標値Ｖｍと比較される。
【００４４】
（２）電流目標値Ｖｍ
ＣＶ端子とＦＢ端子との間には比較的大きな位相補償用の例えば０．６８μＦからなるコンデンサ７６が設けられ、出力コンデンサ７１からの出力電圧は、抵抗７３，７４，抵抗７５によって分圧されてＣＶ端子を介してオペアンプ５７の−入力端子に入力され、出力電圧の分圧値と第１の基準電圧５８との差信号を増幅して出力される誤差信号をオペアンプ５７から乗算器５５に供給される。
【００４５】
一方、全波整流回路３からの全波整流波形は抵抗５１，５２により分圧されて乗算器５５に入力される。
【００４６】
乗算器５５では、オペアンプ５７からの誤差信号と全波整流回路３からの全波整流波形を乗算した電圧が生成され、全波整流波形と連動した電流目標値Ｖｍとしてコンパレータ５６の−入力端子へ供給される。
【００４７】
（３）スイッチング素子のオフ制御
図２に示すタイミングｔ２のように、スイッチング電流の電流検出値が全波整流波形と連動した電流目標値Ｖｍに達すると、コンパレータ５６からオア回路６１を介してハイレベルのリセット信号がフリップフロップ６２に出力される。フリップフロップ６２はコンパレータ５６からのリセット信号に応じてリセットされ、Ｑ出力端子から出力されていたハイレベルのドライブ信号がローレベルに切り替わり、スイッチング素子６８がオフされる。
【００４８】
スイッチング素子６８がオフすると、チョークコイル６７に蓄えられていたエネルギーとフィルタ４から供給される電圧とが合成され、ダイオード７０を通して出力コンデンサ７１に充電される。
【００４９】
この結果、出力コンデンサ７１には、フィルタ４から供給された全波整流波形のピーク値より高く昇圧された電圧が出力される。
【００５０】
（４）スイッチング素子のオン制御
次に、チョークコイル６７に蓄えられていたエネルギーの放出が終了すると、臨界検出用巻線６７ｂにリンギング電圧が発生し、臨界検出用巻線６７ｂの電圧が反転する。この電圧は第３の基準電圧５３とコンパレータ５４により比較され、図２に示すタイミングｔ３において、コンパレータ５４からローレベルのセット信号がフリップフロップ６２に出力される。
【００５１】
この結果、コンパレータ５４からのセット信号に応じてフリップフロップ６２がセットされ、図２に示すタイミングｔ３のように、再びハイレベルのドライブ信号がスイッチング素子６８のゲート端子に入力されてスイッチング素子６８がオンされる。
【００５２】
以後、このような動作の繰り返しにより、力率改善回路５の出力コンデンサ７１における出力電圧は、一定に保たれる。同時に、交流電源１に流れる電流が交流電源１の電圧に追従した正弦波電流波形となる。
【００５３】
（５）出力電圧検出回路７２が通常動作しているとき
次に出力電圧検出回路７２の通常動作を説明する。この場合には、抵抗７５の電圧が抵抗７９ａの電圧よりも高くなっているので、ダイオード８０はオフ状態となる。このため、出力電圧検出回路７２と非ラッチ型過電圧検出回路７７とが全く切離されるため、ＯＶＰ端子側が位相補償用コンデンサ７６の影響を全く受けなくなる。
【００５４】
その結果、コンパレータ５９の＋入力端子には抵抗７８と抵抗７９ａとの分圧電圧がＯＶＰ端子を介して入力されるため、コンパレータ５９は、高速に作動して、入力急変、負荷急変においても、図３に示すように、ＯＶＰ端子の設定電圧であるＯＶＰレベルで出力電圧が定電圧化される。このため、出力過電圧を確実に防止することができる。
【００５５】
（６）出力電圧検出回路７２の動作が不良となったとき
ここでは、出力電圧検出回路７２の動作が不良となった一例として、抵抗７３がＯＰＥＮとなった時の動作を説明する。抵抗７３がＯＰＥＮとなった場合には、抵抗７３、抵抗７４、抵抗７５の経路に電流が流れないため、ＣＶ端子の電圧が低下する。これにより、ダイオード８０がオンして、電流が抵抗７８からダイオード８０を介して抵抗７５に流れるとともに、電流が抵抗７８から抵抗７９ａにも流れる。このため、ＯＶＰ端子の抵抗は、抵抗７５と抵抗７９ａとの並列抵抗となり、小さい抵抗値となるため、抵抗７３のＯＰＥＮに対して、ＯＶＰ端子が機能しなくなる。即ち、過電圧時に、コンパレータ５９が機能しないため、出力電圧は過電圧となるが、ラッチ型出力過電圧検出回路８１が作動して、力率改善回路５を安全に確実に停止させることができる。
【００５６】
【発明の効果】
以上、説明したように本発明によれば、出力電圧検出回路の動作が不良となった場合には、非ラッチ型出力過電圧検出回路の作動を禁止して、ラッチ型出力過電圧検出回路を確実に作動させることにより、力率改善回路を安全に確実に停止させることができる。
【図面の簡単な説明】
【図１】本発明の力率改善回路の実施の形態の構成を示す図である。
【図２】実施の形態の力率改善回路の動作を説明するためのタイミングチャートである。
【図３】力率改善回路の動作を説明するための波形である。
【図４】従来の力率改善回路の一例の構成を示す図である。
【図５】従来の力率改善回路の他の一例の構成を示す図である。
【符号の説明】
１ 交流電源
２，４ フィルタ
３ 全波整流回路
５ 力率改善回路
６ 制御回路
５４，５６，５９，８５ コンパレータ
５５ 乗算器
６２ フリップフロップ
５７ オペアンプ
６３ インバータ回路
６１ オア回路
６４ アンド回路
６７ チョークコイル
６８ スイッチング素子
７０ ダイオード
７１ 出力コンデンサ
５１，５２，６６，７３〜７５，７８，７９，７９ａ，８３，８４ 抵抗
７６ 位相補償用コンデンサ
８０ ダイオード
７２ 出力電圧検出回路
７７ 非ラッチ型出力過電圧検出回路
８１ ラッチ型出力過電圧検出回路
８７ ラッチ回路
６９ 電流検出用抵抗
Claims (4)
- 交流電源から供給される交流電圧を整流して得られる全波整流波形をチョークコイルを介して入力し、スイッチング素子によりオンオフし、整流平滑して直流の出力電圧を得る力率改善回路であって、
前記出力電圧を一定値に制御するために前記出力電圧を検出して第１の検出電圧を得る出力電圧検出回路と、
前記出力電圧が前記一定値よりも大きい所定の過電圧値に達したか否かを検出するために使用する第２の検出電圧を得る非ラッチ型出力過電圧検出回路と、
前記出力電圧と前記出力電圧の過電圧状態を検出するための過電圧基準電圧とを比較し、前記出力電圧が前記過電圧基準電圧に達したことを示す出力をラッチするラッチ型出力過電圧検出回路と、
前記出力電圧検出回路で得られた第１の検出電圧と前記非ラッチ型出力過電圧検出回路で得られた第２の検出電圧と前記ラッチ型出力過電圧検出回路からのラッチ出力とに基づき前記スイッチング素子をオンオフ制御する制御回路と、
前記出力電圧検出回路が不動作となったとき、該不動作に連動して前記非ラッチ型過電圧検出回路を不動作にさせる連動素子と、
を備えることを特徴とする力率改善回路。 - 前記連動素子は、前記出力電圧検出回路と前記非ラッチ型過電圧検出回路とを接続するダイオードであることを特徴とする請求項１記載の力率改善回路。
- 前記出力電圧検出回路は、第１の抵抗と第２の抵抗とが直列に接続されてなり、前記非ラッチ型過電圧検出回路は、第３の抵抗と第４の抵抗とが直列に接続されてなり、前記第１の抵抗と前記第２の抵抗との接続点に前記ダイオードのカソードが接続され、前記第３の抵抗と前記第４の抵抗との接続点に前記ダイオードのアノードが接続されてなることを特徴とする請求項２記載の力率改善回路。
- 前記制御回路は、
前記出力電圧検出回路で得られた第１の検出電圧と第１の基準電圧との差信号を増幅して誤差信号を出力する誤差信号生成手段と、
前記交流電源から供給される交流電圧を整流して得られる全波整流波形と前記誤差信号生成手段からの誤差信号とから該全波整流波形と連動した電流目標値を生成する電流目標値生成手段と、
前記スイッチング素子のオン期間に流れるスイッチング電流の値が前記電流目標値生成手段からの電流目標値に達したときに該スイッチング素子をオフする第１のオフ制御手段と、
前記非ラッチ型出力過電圧検出回路からの第２の検出電圧が第２の基準電圧に達したときに前記スイッチング素子をオフする第２のオフ制御手段と、
前記ラッチ型出力過電圧検出回路からラッチ出力を入力したときに前記スイッチング素子をオフする第３のオフ制御手段と、
を備えることを特徴とする請求項項１乃至請求項３のいずれか１項記載の力率改善回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149431A JP4016719B2 (ja) | 2002-05-23 | 2002-05-23 | 力率改善回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002149431A JP4016719B2 (ja) | 2002-05-23 | 2002-05-23 | 力率改善回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003348848A JP2003348848A (ja) | 2003-12-05 |
| JP4016719B2 true JP4016719B2 (ja) | 2007-12-05 |
Family
ID=29767608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002149431A Expired - Fee Related JP4016719B2 (ja) | 2002-05-23 | 2002-05-23 | 力率改善回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4016719B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3801184B2 (ja) * | 2004-05-07 | 2006-07-26 | サンケン電気株式会社 | スイッチング電源装置 |
| JP5273158B2 (ja) | 2008-11-25 | 2013-08-28 | 株式会社村田製作所 | Ｐｆｃコンバータ |
| JP5424031B2 (ja) * | 2009-08-31 | 2014-02-26 | サンケン電気株式会社 | 力率改善回路 |
| JP6199503B2 (ja) * | 2014-09-29 | 2017-09-20 | シャープ株式会社 | 電源装置、及びそれを備えた照明器具 |
-
2002
- 2002-05-23 JP JP2002149431A patent/JP4016719B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003348848A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10879791B2 (en) | DC/DC resonant converters and power factor correction using resonant converters, and corresponding control methods | |
| JP3969390B2 (ja) | スイッチング電源装置 | |
| TWI321272B (en) | Power factor correction circuit and controlling method of output voltage thereof | |
| JP5277952B2 (ja) | スイッチング電源回路 | |
| CN108702085B (zh) | Dc/dc谐振转换器和使用谐振转换器的功率因数校正以及对应的控制方法 | |
| US20050219871A1 (en) | Piecewise on-time modulation apparatus and method for a power factor corrector | |
| JP2006067730A (ja) | 力率改善回路 | |
| US10291119B2 (en) | Control circuit for switching power supply | |
| JP4363067B2 (ja) | 力率改善回路 | |
| CN108702086B (zh) | Dc/dc谐振转换器和使用谐振转换器的功率因数校正以及对应的控制方法 | |
| US7688050B2 (en) | Switching power supply controller with unidirectional transient gain change | |
| JP2010136493A (ja) | 電源装置 | |
| US20110037443A1 (en) | Parallel connected pfc converter | |
| JP2007037297A (ja) | 力率改善回路 | |
| JP3307814B2 (ja) | 直流電源装置 | |
| JP4016719B2 (ja) | 力率改善回路 | |
| JP2011182494A (ja) | スイッチング電源装置およびその制御回路 | |
| JP2007295800A (ja) | 電源回路 | |
| JP3496525B2 (ja) | 電源装置 | |
| JP3196554B2 (ja) | 電流モード型スイッチング安定化電源装置 | |
| JPH11332220A (ja) | 直流電源回路 | |
| JPH07222448A (ja) | Ａｃ−ｄｃコンバータ | |
| JP3627573B2 (ja) | 電源装置 | |
| JP4289000B2 (ja) | 力率改善回路 | |
| WO2017137342A1 (en) | Dc/dc resonant converters and power factor correction using resonant converters, and corresponding control methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |