JP5268865B2 - 画像処理用集積回路、及び画像処理装置 - Google Patents

Description

本発明は、複数の画像処理を実行可能な画像処理用集積回路、及びこれを用いた画像処理装置に関する。

従来、スキャナ、プリンタ、デジタル複写機、及び複合機（Multi Functional Peripherals）等の画像処理装置では、画像処理を高速で実行するために、専用の画像処理用集積回路（ＡＳＩＣ）を用いている。このような画像処理装置は、それぞれ製品の仕様に応じて画像処理の内容、例えば処理対象となる画像データのデータ量が異なるため、仕様の異なる機種毎に専用の画像処理用集積回路を開発、設計する必要があった。しかしながら、集積回路の開発、設計コストは極めて高額であり、かつ開発に時間がかかるため、画像処理装置の開発コストを増大させ、開発リードタイムを長期化させる要因ともなっていた。

そこで、例えばＤＳＰ（Digital Signal Processor）等の汎用の画像処理ユニットを複数用いて画像処理を実行することで、画像処理内容が変わったときは、汎用の画像処理ユニットの数を増減して処理能力を調節することで、システムに汎用性、融通性を持たせるようにした技術が知られている（例えば、特許文献１参照。）。

特開２００５−３２３１５９号公報

しかしながら、上述のように汎用の画像処理ユニットを複数用いた場合、所望する画像処理内容に最適化して作られた専用の画像処理用集積回路と比べると、目的の画像処理に最適化されていないために、処理に無駄が生じて性能が得られにくかったり、不必要な回路を含んで回路規模が増大し、結局専用の画像処理用集積回路より高価になったりするという、不都合があった。

本発明の目的は、素子の開発設計をやり直すことなく、画像処理内容の変更に対応することが容易な画像処理用集積回路、及びこれを用いた画像処理装置を提供することである。

本発明に係る画像処理用集積回路は、
外部から画像データを取得する画像データ取得部と、
処理対象の画像データに対して、第１の画像処理を施す第１画像処理部と、
処理対象の画像データに対して、前記第１の画像処理とは異なる第２の画像処理を施す第２画像処理部１と第２画像処理部２と、
少なくとも前記第１画像処理部による前記第１の画像処理のために用いられる第１メモリ１と第１メモリ２とを含む第１メモリと、
前記第２画像処理部１による前記第２の画像処理のために用いられる第２メモリ１と、
前記第２画像処理部２による前記第２の画像処理のために用いられる第２メモリ２と、
前記第１の画像処理を実行する通常モードと当該第１の画像処理を実行しない拡張モードとのモード設定指示を受け付ける設定受付部と、
前記設定受付部によって前記通常モードを指示するモード設定指示が受け付けられた場合、前記画像データ取得部によって取得された画像データを前記第１画像処理部へ処理対象の画像データとして供給させ、当該第１画像処理部により前記第１の画像処理が施されたデータを、前記第２画像処理部１と前記第２画像処理部２のうちの少なくとも一方へ処理対象の画像データとして供給させる通常モードに設定し、前記設定受付部によって前記拡張モードを指示するモード設定指示が受け付けられた場合、前記画像データ取得部によって取得された画像データを前記第２画像処理部１と前記第２画像処理部２のうちの少なくとも一方へ供給させ、かつ前記第１メモリ１を、前記第２メモリ１と一体的に前記第２画像処理部１による前記第２の画像処理に用いさせ、前記第１メモリ２を、前記第２メモリ２と一体的に前記第２画像処理部２による前記第２の画像処理に用いさせる拡張モードの設定を行う制御部と
が一つの素子に集積されて構成されている。

この構成によれば、設定受付部によって通常モードを指示するモード設定指示が受け付けられた場合、画像データ取得部によって取得された画像データが、第１画像処理部へ処理対象の画像データとして供給される。そして、第１画像処理部により第１メモリを用いて第１の画像処理が施されたデータが、第２画像処理部のうち少なくとも一つへ処理対象の画像データとして供給され、当該第２画像処理部のうち少なくとも一つによって、第２メモリを用いて第２の画像処理が実行される。

そして、画像処理内容を変更する際には、設定受付部に対して拡張モードのモード設定指示を入力することで、画像データ取得部によって取得された画像データが第２画像処理部のうち少なくとも一つへ供給され、第１メモリの少なくとも一部が、第２メモリと共に当該少なくとも一つの第２画像処理部による第２の画像処理に用いられるので、第２の画像処理で使用可能なメモリ容量が増加される。このように、画像処理内容の変更によって第２の画像処理に必要とされるメモリ容量が増大した場合であっても、拡張モードにおいて、第２の画像処理で使用可能なメモリ容量が増加されるので、画像処理用集積回路の開発設計をやり直すことなく、画像処理内容の変更に対応して第２の画像処理を実行することが容易となる。
この構成によれば、拡張モードとすれば、第１メモリが複数の第２画像処理部に分配して用いられ、複数の第２画像処理部において使用可能なメモリ容量が増加されるので、画像処理内容の変更によって第２の画像処理に必要とされるメモリ容量が増大した場合であっても、画像処理用集積回路の開発設計をやり直すことなく、画像処理内容の変更に対応して複数の第２の画像処理を実行することが容易となる。この場合、拡張モードにおいても、画像処理用集積回路は複数の画像処理を実行することができるので、画像処理内容が変更された場合にこの画像処理用集積回路を使用可能となることの効果が増大する。

また、前記第２画像処理部１と前記第２画像処理部２とは、
互いに異なる画像処理を、前記第２の画像処理として順次実行し、
前記制御部は、
前記拡張モードにおいて、前記第２画像処理部１と前記第２画像処理部２の二つの処理部のうち最初に画像処理を実行する処理部へ、前記画像データ取得部によって取得された画像データを供給させることが好ましい。

この構成によれば、拡張モードにおいて、画像データ取得部によって取得された画像データに、複数の第２画像処理部によって順次異なる画像処理が施される。従って、画像データに複数種類の画像処理を施す必要がある用途に適している。

また、前記画像データ取得部、前記第１画像処理部、前記第２画像処理部１、前記第２画像処理部２、及び前記第１メモリ相互間の接続関係を切り替える切替部をさらに備え、
前記制御部は、
前記設定受付部によって前記通常モードを指示するモード設定指示が受け付けられた場合、前記切替部によって、前記画像データ取得部と前記第１画像処理部、及び前記第１画像処理部と前記第２画像処理部１及び前記第２画像処理部２のうち少なくとも一つ、をそれぞれ接続させ、かつ前記第１メモリをアクセス可能に前記第１画像処理部へ接続させることによって、前記通常モードに設定し、
前記設定受付部によって、前記拡張モードを指示するモード設定指示が受け付けられた場合、前記切替部によって、前記画像データ取得部と前記第２画像処理部１及び前記第２画像処理部２のうち少なくとも一つとを接続させ、かつ前記第１メモリ１を前記第２画像処理部１からアクセス可能に前記第２メモリ１に接続させ、前記第１メモリ２を前記第２画像処理部２からアクセス可能に前記第２メモリ２に接続させることによって、前記拡張モードの設定を行うことが好ましい。

この構成によれば、設定受付部によって通常モードを指示するモード設定指示が受け付けられた場合、制御部は、切替部によって、画像データ取得部と第１画像処理部、及び第１画像処理部と第２画像処理部のうち少なくとも一つ、をそれぞれ接続させることによって、画像データ取得部によって取得された画像データを第１画像処理部へ処理対象の画像データとして供給させ、当該第１画像処理部により第１の画像処理が施されたデータを、第２画像処理部のうち少なくとも一つへ処理対象の画像データとして供給させる。このとき、制御部は、切替部によって、第１メモリをアクセス可能に第１画像処理部へ接続させるので、第１画像処理部は、第１メモリを用いて第１の画像処理を実行することが可能となる。

そして、設定受付部によって、拡張モードを指示するモード設定指示が受け付けられた場合、制御部は、切替部によって、画像データ取得部と少なくとも一つの第２画像処理部のうち少なくとも一つとを接続させることによって、画像データ取得部によって取得された画像データを第２画像処理部のうち少なくとも一つへ供給させる。このとき、制御部は、切替部によって、第１メモリをアクセス可能に少なくとも一つの第２画像処理部に接続させるので、当該第２画像処理部は、第１及び第２メモリを用いて第２の画像処理を実行することが可能となる。

また、前記第１の画像処理は、シェーディング処理であることが好ましい。

この構成によれば、通常モードでは画像データ取得部によって取得された画像データに最初にシェーディング処理が施され、拡張モードではシェーディング処理が実行されない。

また、前記第２の画像処理は、誤差拡散を含むことが好ましい。

この構成によれば、第２画像処理部は、通常モードでは第２メモリを用いて誤差拡散を実行し、拡張モードでは第２メモリと共に第１メモリの少なくとも一部を用いて誤差拡散を実行することができるので、拡張モードにおいては誤差拡散に用いることのできるメモリ容量を増加させることができる。

また、前記第２の画像処理は、圧縮処理を含むことが好ましい。

この構成によれば、第２画像処理部は、通常モードでは第２メモリを用いて圧縮処理を実行し、拡張モードでは第２メモリと共に第１メモリの少なくとも一部を用いて圧縮処理を実行することができるので、拡張モードにおいては圧縮処理に用いることのできるメモリ容量を増加させることができる。

また、本発明に係る画像処理装置は、上述の画像処理用集積回路と、原稿の画像を表す画像データを取得し、前記画像データ取得部へ送信する原稿画像取得部と、前記設定受付部へ、前記通常モードを指示するモード設定指示を設定するモード設定部とを備える。

この構成によれば、画像処理用集積回路が通常モードに設定される。そして、原稿画像取得部によって取得された画像データに対して、画像処理用集積回路によって、第１の画像処理と第２の画像処理とが施される。

また、本発明に係る画像処理装置は、上述の画像処理用集積回路と、原稿の画像を表す画像データを取得する原稿画像取得部と、前記原稿画像取得部によって取得された画像データに対して第３の画像処理を施して、前記画像データ取得部へ送信する外部画像処理部と、前記設定受付部へ、前記拡張モードを指示するモード設定指示を設定するモード設定部とを備える。

この構成によれば、画像処理用集積回路が拡張モードに設定される。そして、外部画像処理部によって、原稿画像取得部によって取得された画像データに対して第３の画像処理が施され、当該第３の画像処理が施された画像データに対して、画像処理用集積回路によって、第２の画像処理が施される。このとき、拡張モードでは、第２画像処理部が第２の画像処理に用いることのできるメモリ容量が、通常モードよりも増加されているので、通常モードよりも大きなサイズの画像データに対して第２の画像処理を施すことが可能となる。

このような構成の画像処理用集積回路、及び画像処理装置は、画像処理内容を変更する際には、設定受付部に対して拡張モードのモード設定指示を入力することで、画像データ取得部によって取得された画像データが第２画像処理部のうち少なくとも一つへ供給され、第１メモリが、第２メモリと共に当該少なくとも一つの第２画像処理部による第２の画像処理に用いられるので、第２の画像処理で使用可能なメモリ容量が増加される。このように、画像処理内容の変更によって第２の画像処理に必要とされるメモリ容量が増大した場合であっても、拡張モードにおいて、第２の画像処理で使用可能なメモリ容量が増加されるので、画像処理用集積回路の開発設計をやり直すことなく、画像処理内容の変更に対応して第２の画像処理を実行することが容易となる。

本発明の一実施形態に係る画像処理装置の一例である複合機の内部構成を概略的に示す側面図である。 図１に示す複合機の電気的構成の一例を示すブロック図である。 図２に示す画像処理部の構成の一例を示すブロック図である。 図２に示す画像処理部の構成の一例を示すブロック図である。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明の一実施形態に係る画像処理装置の一例である複合機の内部構成を概略的に示す側面図である。図２は、図１に示す複合機１の電気的構成の一例を示すブロック図である。

なお、画像処理装置は、複合機に限られず、例えば複写機、プリンタ、ファクシミリ、スキャナ装置等であってもよい。

複合機１は、コピー機能、プリンタ機能、スキャナ機能及びファクシミリ機能等の機能を兼ね備えたものである。この複合機１は、本体部２と、本体部２の左方に配設されたスタックトレイ３と、本体部２の上部に配設された原稿読取部５（原稿画像取得部）と、原稿読取部５の上方に配設された原稿給送部６と、本体部２の内部に配設された装置制御部１００とを有している。また、複合機１のフロント部には、略長方形の操作パネル部４７が設けられている。

原稿読取部５は、ＣＣＤ（Charge Coupled Device）５１２及び露光ランプ５１１等からなるスキャナ部５１と、ガラス等の透明部材により構成された原稿台５２及び原稿読取スリット５３とを備える。スキャナ部５１は、図略の駆動部によって移動可能に構成され、原稿台５２に載置された原稿を読み取るときは、原稿台５２に対向する位置で原稿面に沿って移動され、原稿画像を走査しつつ取得した画像データを後述の画像処理部８へ出力する。

また、原稿読取部５は、原稿給送部６により給送された原稿を読み取るときは、原稿読取スリット５３と対向する位置に移動され、原稿読取スリット５３を介して原稿給送部６による原稿の搬送動作と同期して原稿の画像を取得し、その画像データを後述の画像処理部８へ出力する。

原稿給送部６は、原稿を載置するための原稿載置部６１と、画像読み取り済みの原稿を排出するための原稿排出部６２と、原稿載置部６１に載置された原稿を１枚ずつ繰り出して原稿読取スリット５３に対向する位置へ搬送し、原稿排出部６２へ排出するための給紙ローラ（図略）、搬送ローラ（図略）等からなる原稿搬送機構６３を備える。原稿搬送機構６３は、さらに原稿を表裏反転させて原稿読取スリット５３と対向する位置へ再搬送する用紙反転機構（図略）を備え、原稿の両面の画像を原稿読取スリット５３を介してスキャナ部５１から読取可能にしている。

また、原稿給送部６は、その前面側が上方に移動可能となるように本体部２に対して回動自在に設けられている。原稿給送部６の前面側を上方に移動させて原稿台５２上面を開放することにより、原稿台５２の上面に読み取り原稿、例えば見開き状態にされた書籍等をユーザが載置できるようになっている。

本体部２は、複数の給紙カセット４６１と、給紙カセット４６１から記録紙を１枚ずつ繰り出して記録部４０へ搬送する給紙ローラ４６２と、給紙カセット４６１から搬出されてきた記録紙に画像を形成する記録部４０とを備える。

記録部４０は、スキャナ部５１で取得された画像データに基づきレーザ光等を出力して感光体ドラム４３を露光する光学ユニット４２、感光体ドラム４３、感光体ドラム４３上にトナー像を形成する現像部４４、及び感光体ドラム４３上のトナー像を記録紙に転写する転写部４１からなる画像形成部４１２と、トナー像が転写された記録紙を加熱してトナー像を記録紙に定着させる定着部４５と、記録部４０内の用紙搬送路中に設けられ、記録紙をスタックトレイ３又は排出トレイ４８まで搬送する搬送ローラ４６３，４６４等からなる用紙搬送部４１１とを備える。

図２を参照して、複合機１は、さらに、画像処理部８、画像メモリ１４０、ファクシミリ通信部１７０（原稿画像取得部）、ネットワークＩ／Ｆ部２１０（原稿画像取得部）、パラレルＩ／Ｆ部１８１（原稿画像取得部）、シリアルＩ／Ｆ部１８２（原稿画像取得部）、及びＨＤＤ（Hard Disk Drive）１５０を備え、これら各部の動作が装置制御部１００によって制御される。

画像処理部８は、スキャナ部５１による原稿読み取り時には、スキャナ部５１から出力されるアナログ画像信号をデジタル画像に変換し、画質を向上させる画像処理を施した後、圧縮画像に変換する。この圧縮画像は画像メモリ１４０に記憶される。装置制御部１００は、画像メモリ１４０に記憶された圧縮画像を、文書管理の対象となるファイルを構成するデータとしてＨＤＤ１５０に格納する。

プリントアウト時には、画像メモリ１４０に記憶された画像データ（圧縮画像）が例えば画像処理部８によって伸張処理され、さらに光学ユニット４２で露光を行うための露光制御信号、例えば露光装置から発光されるレーザ光線を制御するための露光制御信号に変換される。この制御信号に基づいて記録部４０でプリントアウトされる。

装置制御部１００は、装置全体の動作制御を司るもので、例えば所定の演算処理を実行するＣＰＵ（Central Processing Unit）と、所定の制御プログラムが記憶されたＲＯＭ（Read Only Memory）と、データを一時的に記憶するＲＡＭ（Random Access Memory）と、これらの周辺回路等とを備えて構成され、ＲＯＭに記憶された制御プログラムを実行することにより、スキャナコントローラ１０１、ファクシミリコントローラ１０２、プリンタコントローラ１０３、コピーコントローラ１０４、及びネットワークコントローラ１０５として機能する。

スキャナコントローラ１０１は、スキャナ部動作に必要な各部の動作制御を行うものである。例えば、スキャナコントローラ１０１は、原稿読取部５によって原稿の画像を読み取らせて画像データを取得させ、その画像データに画像処理部８で画像処理を施させた後、画像メモリ１４０又はＨＤＤ１５０に記憶させることで、複合機１をスキャナ装置として機能させる。

コピーコントローラ１０４は、スキャナコントローラ１０１と同様の処理により画像メモリ１４０又はＨＤＤ１５０に記憶された画像データに基づき、画像処理部８で露光制御信号を生成させて記録部４０へ送信させ、用紙への画像形成を行わせる。これにより、複合機１を複写装置として機能させる。

ファクシミリコントローラ１０２は、ファクシミリ動作に必要な各部の動作制御を行うものであり、ファクシミリ通信に必要なデータの調整を行うファクシミリ通信部１７０を制御する。ファクシミリ通信部１７０には、データ送受信相手である相手先ファクシミリとの電話回線の接続を制御するＮＣＵ（Network Control Unit）が備えられている。

ファクシミリ通信部１７０は、原稿画像取得部の一例であり、相手先ファクシミリから電話回線を介して送信されてきた原稿の画像を表す画像データを受信して、画像処理部８へ出力する。

プリンタコントローラ１０３は、プリンタ動作に必要な各部の動作制御を行うものである。このプリンタコントローラ１０３には、複数の信号線を用いて同時に数ビットまとめてデータを送るパラレル伝送で外部機器と接続するパラレルＩ／Ｆ部１８１と、単一の信号線を用いて１ビットずつ順次データを送るシリアル伝送で外部機器と接続するシリアルＩ／Ｆ部１８２とが接続されている。

パラレルＩ／Ｆ部１８１及びシリアルＩ／Ｆ部１８２は、それぞれ原稿画像取得部の一例であり、外部機器から原稿の画像を表す画像データを受信して、画像処理部８へ出力する。

ネットワークコントローラ１０５は、ネットワークＩ／Ｆ部２１０を介して接続されたネットワーク上の外部機器、例えばＰＣ（パーソナルコンピュータ）や、インターネット上のサイト（サーバー）との間で行われるデータ送受信を制御するものである。ネットワークＩ／Ｆ部２１０は、原稿画像取得部の一例であり、ネットワークに接続された外部機器から原稿の画像を表す画像データを受信して、画像処理部８へ出力する。

図３は、図２に示す画像処理部８の構成の一例を示すブロック図である。図３に示す画像処理部８は、本発明の一実施形態に係る画像処理用集積回路８０と、ＡＦＥ（アナログフロントエンド）回路８１とを備えている。

ＡＦＥ回路８１は、ＣＣＤ５１２から出力された画像信号を１画素毎にサンプリングし、デジタル値に変換して１ライン毎の画像データとして画像処理用集積回路８０へ出力する。

画像処理用集積回路８０は、例えば、シェーディング回路８０１（第１画像処理部）、誤差拡散回路８０２（第２画像処理部）、圧縮回路８０３（第２画像処理部）、制御部８０４、ラインメモリ８１１（第１メモリ）、ラインメモリ８１２（第２メモリ）、ラインメモリ８１３（第２メモリ）、切替部８２１，８２２，８２３，８２４，８２５、画像入力端子８２６（画像データ取得部）、画像出力端子８２７、及びモード設定端子８２８（設定受付部）が、１チップに集積されて構成されたＡＳＩＣ（Application Specific Integrated Circuit）である。

画像入力端子８２６は、ＡＦＥ回路８１と接続され、ＡＦＥ回路８１から出力された画像データの入力を受け付ける。画像入力端子８２６は、切替部８２１を介してシェーディング回路８０１に接続され、シェーディング回路８０１は切替部８２２を介して誤差拡散回路８０２に接続されている。また、誤差拡散回路８０２は、圧縮回路８０３と接続され、圧縮回路８０３は、画像出力端子８２７と接続されている。

そして、画像出力端子８２７は、画像メモリ１４０と接続されて、圧縮回路８０３から出力された画像データが画像メモリ１４０に記憶されるようになっている。

なお、図３においては、画像メモリ１４０から圧縮された画像データを読み出して伸張したり、露光制御信号を生成したりする回路等はその記載を省略している。

誤差拡散回路８０２には、ラインメモリ８１２が接続され、圧縮回路８０３には、ラインメモリ８１３が接続されている。また、シェーディング回路８０１には、切替部８２３を介してラインメモリ８１１が接続されている。

ラインメモリ８１１は、それぞれ独立してアクセス可能なメモリブロックＡとメモリブロックＢとから構成されている。そして、メモリブロックＡは、切替部８２４を介してラインメモリ８１２と接続され、メモリブロックＢは、切替部８２５を介してラインメモリ８１３と接続されている。

ラインメモリ８１１，８１２，８１３は、例えば、１ライン分の画像データを記憶するように構成されたＲＡＭである。なお、第１及び第２メモリは、必ずしもラインメモリに限られず、それぞれ第１及び第２の画像処理のために用いられるメモリであればよい。

また、ラインメモリ８１１は、メモリブロックＡ、及びメモリブロックＢの二つのブロックに分割し、各ブロックを独立したメモリとしてアクセスできるようになっている。ラインメモリ８１２は、誤差拡散回路８０２と接続されてアクセス可能にされ、ラインメモリ８１３は、圧縮回路８０３と接続されてアクセス可能にされている。

シェーディング回路８０１は、原稿読取部５で読み取られた画像データに、１ライン毎にシェーディング補正を施すことで、主走査方向の画像データの濃度ムラを低減する画像処理回路である。

原稿読取部５は、原稿の画像を、ＣＣＤ５１２によって主走査方向に１ライン毎に読み取らせるのであるが、ＣＣＤ５１２によって取得される画像データは、例えば露光ランプ５１１の配光特性やＣＣＤ５１２の各画素の特性バラツキ等により、主走査方向に並んだ各画素の濃度にバラツキが生じて濃度ムラとなる場合がある。

そこで、例えば濃度が均一な白色の基準板の画像をＣＣＤ５１２によって読み取らせ、得られた１ライン分の画像データにおける各画素の濃度値を基準となる白色の濃度に合わせるために必要となる各画素の補正値（係数）を、予め算出しておき、これをシェーディング補正値として例えば画像メモリ１４０等の記憶部に予め記憶しておく。

そして、シェーディング回路８０１は、ＡＦＥ回路８１から画像入力端子８２６に入力された１ライン分の画像データにおける各画素の濃度値に、例えば画像メモリ１４０に記憶されている各画素のシェーディング補正値を、それぞれ乗算することで、シェーディング補正を行う。そしてこのようにして得られたシェーディング補正後の１ライン分の画像データをラインメモリ８１１に記憶させる。

そして、シェーディング回路８０１は、例えば制御部８０４からの制御信号に応じて、ラインメモリ８１１に記憶されたシェーディング補正後の画像データを、切替部８２２を介して誤差拡散回路８０２へ出力する。

このように、シェーディング補正は、１ライン毎に実行されるので、ラインメモリ８１１は、少なくとも１ライン分の画像データを記憶できる容量を有している必要があり、例えば複数ライン記憶するように構成されていてもよい。

誤差拡散回路８０２は、シェーディング回路８０１によってシェーディング補正が施された画像データに、誤差拡散法による画像処理を施す画像処理回路である。電子写真方式の画像形成装置やインクジェット方式の画像形成装置は、１ドットの濃度そのものを、画素の濃度値に応じて自由に変更することはできないから、ドットの有無によって、例えばモノクロの場合であれば、画像の面積あたりの白黒のドット密度により、白色から黒色に変化するまでの灰色などの中間調を表現し、擬似的に、滑らかな変化のある画像であるかのように認識させる。

このように、誤差拡散法は、各画素が多階調の濃度値を有する画像データを、ドットの有無を表す二値化データによって中間調を表現するようにした画像データに変換する画像処理である。具体的には、誤差拡散法では、注目画素の変換前の濃度と二値化後の画素濃度との差（２値化誤差）を、以降に２値化する画素の画像信号に対して分配して加算することにより、広い範囲で見た場合に、２値画像の平均階調を多値画像の階調に近づける。

そして、誤差拡散回路８０２は、このような誤差拡散法による画像処理を、シェーディング回路８０１においてシェーディング処理が施された画像データ、あるいは画像入力端子８２６によって受信された画像データのいずれかに対して、ラインメモリ８１２を用いて実行する。

そうすると、誤差拡散回路８０２の前工程では、１ライン毎に画像処理が実行されているから、前工程で実行された画像データを受け入れるためには、ラインメモリ８１２は、少なくとも１ライン分の画像データを記憶できる容量を有している必要があり、例えば複数ライン分の記憶容量を有するように構成されていてもよい。

圧縮回路８０３は、誤差拡散回路８０２によって誤差拡散処理が施された画像データを、例えばＪＰＥＧ（Joint Photographic Expert Group）やＭＭＲ（Modified Modified Read）等の圧縮形式で圧縮し、画像出力端子８２７の外部に接続された画像メモリ１４０に記憶させる。圧縮回路８０３は、その圧縮処理を、ラインメモリ８１３を用いて実行する。

そうすると、圧縮回路８０３の前工程となる誤差拡散回路８０２では、１ライン（又は複数ライン）分の容量を有するラインメモリ８１２を用いて、１ライン（又は複数ライン）単位で画像処理が実行されるから、前工程で実行された画像データを受け入れるためには、ラインメモリ８１３は、１ライン（又は複数ライン）分の画像データを記憶できる容量を有している必要がある。

切替部８２１，８２２，８２３，８２４，８２５は、画像入力端子８２６、シェーディング回路８０１、誤差拡散回路８０２、及びラインメモリ８１１，８１２，８１３相互間の接続関係を切り替える切替回路である。図３においては、説明を判りやすくするため、切替部８２１，８２２，８２３，８２４，８２５を概念的にスイッチング素子の図記号で記載しているが、切替部８２１，８２２，８２３，８２４，８２５としては、例えばマルチプレクサやセレクタ回路等を用いることができる。

あるいは、切替部８２３，８２４，８２５としては、例えばラインメモリ８１１（メモリブロックＡ，メモリブロックＢ）のアクセスを制御するアクセス制御回路を用いて、例えばラインメモリ８１１（メモリブロックＡ，メモリブロックＢ）が配置されるアドレスを変更する等の手段によって、機能的に、ラインメモリ８１１（メモリブロックＡ，メモリブロックＢ）へのアクセスが可能な画像処理回路を変更することで、機能的に、ラインメモリ８１１（メモリブロックＡ，メモリブロックＢ）と、シェーディング回路８０１、誤差拡散回路８０２（ラインメモリ８１２）、及び圧縮回路８０３（ラインメモリ８１３）との間の接続関係を切り替えるものであってもよい。

以下の説明においては、例えばマルチプレクサやセレクタ回路等によるデータの入出力経路の切替や、アクセス制御によるアクセスの可否の切替といった概念を含んだ表現として、切替部８２１，８２２，８２３，８２４，８２５の、切り替えあるいは接続（アクセス可）、切り離し（アクセス不可）と表記する。

切換部８２１は、制御部８０４からの制御信号に応じて、画像入力端子８２６とシェーディング回路８０１とを接続して画像入力端子８２６によって受信された画像データをシェーディング回路８０１へ供給するか、画像入力端子８２６とシェーディング回路８０１とを切り離して画像入力端子８２６と切換部８２２とを接続するかを切り替える。

切換部８２２は、制御部８０４からの制御信号に応じて、シェーディング回路８０１と誤差拡散回路８０２とを接続してシェーディング回路８０１から出力された画像データを誤差拡散回路８０２へ供給するか、切換部８２１と誤差拡散回路８０２とを接続して画像入力端子８２６から切換部８２１，８２２を介して得られた画像データを誤差拡散回路８０２へ供給するかを切り替える。

切替部８２３は、制御部８０４からの制御信号に応じて、メモリブロックＡとメモリブロックＢとが連結されたラインメモリ８１１を、シェーディング回路８０１に接続したり切り離したりする。

切替部８２４は、制御部８０４からの制御信号に応じて、ラインメモリ８１２とメモリブロックＡとを接続したり切り離したりする。ラインメモリ８１２と接続されたメモリブロックＡは、ラインメモリ８１２と連結された一体のラインメモリとして誤差拡散回路８０２からアクセス可能とされる。

切替部８２５は、制御部８０４からの制御信号に応じて、ラインメモリ８１３とメモリブロックＢとを接続したり切り離したりする。ラインメモリ８１３と接続されたメモリブロックＢは、ラインメモリ８１３と連結された一体のラインメモリとして、圧縮回路８０３からアクセス可能とされる。

制御部８０４は、モード設定端子８２８によって受け付けられた指示信号に応じて、切替部８２１，８２２，８２３，８２４，８２５の動作を制御する。具体的には、制御部８０４は、通常モードを指示するモード設定指示としてモード設定端子８２８が例えばローレベルにされた場合、通常モードとして、切換部８２１によって画像入力端子８２６とシェーディング回路８０１とを接続させ、切換部８２２によって、シェーディング回路８０１と誤差拡散回路８０２とを接続させ、切替部８２３によって、ラインメモリ８１１をシェーディング回路８０１に接続させ、切替部８２４，８２５によって、ラインメモリ８１２，ラインメモリ８１３とメモリブロックＡ，メモリブロックＢとを切り離させる。

図３に示す画像処理部８は、モード設定端子８２８が、配線８２を介して回路グラウンドに接続されてローレベルにされている。この場合、配線８２は、通常モードを指示するモード設定部の一例に相当している。

これにより、制御部８０４は、通常モードの設定を行うようになっている。そして、図３においては、切替部８２１，８２２，８２３，８２４，８２５が、通常モードの設定にされた状態を示している。

このように、通常モードの設定にされた画像処理用集積回路８０は、ＡＦＥ回路８１から画像入力端子８２６へ入力された画像データに対し、シェーディング回路８０１がラインメモリ８１１を用いてシェーディング処理を施し、誤差拡散回路８０２がラインメモリ８１２を用いて誤差拡散処理を施し、圧縮回路８０３がラインメモリ８１３を用いて圧縮処理を施すので、シェーディング、誤差拡散、及び圧縮という複数の画像処理を、それぞれ最適化された専用の回路で実行することができる。

従って、背景技術のように汎用の画像処理ユニットを複数用いた場合と比べて、性能を向上させることが容易であり、かつ不必要な回路を含んで回路規模が増大するおそれを低減することが容易である。

ところで、上述したように、画像処理用集積回路８０のラインメモリ８１１，８１２，８１３は、それぞれ少なくとも１ライン分の記憶容量を有している必要がある。そして、例えばＡ４サイズ以下の原稿画像を読み取る仕様となっている画像処理装置においては、ラインメモリ８１１，８１２，８１３は、Ａ４サイズにおける１ライン分の記憶容量を有していればよい。従って、ラインメモリ８１１，８１２，８１３は、例えばＡ４サイズにおける１ライン分の記憶容量（あるいはＡ４サイズにおける複数ライン分の記憶容量）にされている。

そうすると、画像処理用集積回路８０を例えばＡ４サイズより大きいＡ３サイズの原稿画像を読み取る仕様となっている画像処理装置に用いようとすると、ラインメモリ８１１，８１２，８１３の記憶容量が不足してしまう。従来、このような場合には、画像処理用集積回路を新たに設計、製造し直す必要があった。また、シェーディング回路８０１の処理内容を変更したい場合においても、画像処理用集積回路を新たに設計、製造し直す必要があった。

しかしながら、図３に示す画像処理用集積回路８０は、このような場合であっても、モード設定を切り替えることにより、画像処理用集積回路を新たに設計、製造し直すことなく対応することが可能である。

図４は、例えばＡ３サイズの原稿画像等、サイズが大きい原稿画像を読み取る仕様の画像処理装置に画像処理用集積回路８０を用いる場合の画像処理部８ａの構成の一例を示すブロック図である。このような画像処理装置は、例えば図２に示す画像処理部８として、図３に示す画像処理部８の代わりに図４に示す画像処理部８ａを用いることで、実現が可能となる。

図４に示す画像処理部８ａは、画像処理用集積回路８０と、ＡＦＥ回路８１と、画像処理回路８３（外部画像処理部）とを備えている。そして、画像処理用集積回路８０のモード設定端子８２８は、配線８２ａを介して回路電源に接続されて、モード設定端子８２８がハイレベルにされている。

図４に示すＡＦＥ回路８１は、例えばＡ３サイズの１ライン毎の画像を示す画像データを画像処理回路８３へ出力する。

画像処理回路８３は、例えばＦＰＧＡ（Field Programmable Gate Array）を用いて構成され、シェーディング回路８３１と、シェーディング回路８３１からアクセス可能に接続されたラインメモリ８３２とを備えている。ラインメモリ８３２は、ラインメモリ８１１より記憶容量が大きく、例えばＡ３サイズの１ライン分の記憶容量を有している。

シェーディング回路８３１は、ラインメモリ８３２を用いて、ＡＦＥ回路８１から出力された画像データに対して、例えばＡ３サイズの１ライン毎にシェーディング処理を実行する。シェーディング回路８３１が実行するシェーディング処理の方法は、シェーディング回路８０１と同様であってもよく、シェーディング回路８０１とは異なる方法でシェーディングを行うものであってもよい。

また、画像処理回路８３は、シェーディング回路８３１の代わりに、シェーディングとは異なる画像処理を行う画像処理回路を備えるものであってもよい。このように、画像処理用集積回路８０は、拡張モードに設定することで、シェーディング回路８３１の代わりに任意の画像処理回路を外部に設けることが可能となるので、画像処理用集積回路８０を設計変更することなく画像処理部８ａの画像処理内容を変更することが容易である。

このように構成された画像処理部８ａは、まずＡＦＥ回路８１から例えばＡ３サイズの１ライン分の画像データが出力され、この画像データに、シェーディング回路８３１によって、シェーディングが施される。このとき、ラインメモリ８３２は、ラインメモリ８１１より記憶容量が大きくされているから、画像処理部８よりも原稿サイズが大きい画像データにシェーディングを施すことが可能となる。

画像処理用集積回路８０は、モード設定端子８２８が、配線８２ａを介して回路電源に接続されてハイレベルにされている。この場合、配線８２ａは、拡張モードを指示するモード設定部の一例に相当している。

制御部８０４は、拡張モードを指示するモード設定指示としてモード設定端子８２８が例えばハイレベルにされた場合、拡張モードとして、切換部８２１によって画像入力端子８２６と切替部８２２とを接続させ、切替部８２２によって切換部８２１（画像入力端子８２６）と誤差拡散回路８０２とを接続させ、切替部８２３によって、ラインメモリ８１１をシェーディング回路８０１から切り離させ、切替部８２４によって、ラインメモリ８１２とメモリブロックＡとを接続させ、切替部８２５によって、ラインメモリ８１３とメモリブロックＢとを接続させる。

これにより、制御部８０４は、拡張モードの設定を行うようになっている。そして、図４においては、切替部８２１，８２２，８２３，８２４，８２５が、拡張モードの設定にされた状態を示している。

このように、拡張モードの設定にされた画像処理用集積回路８０は、画像処理回路８３から画像入力端子８２６へ入力された画像データに対し、誤差拡散回路８０２がラインメモリ８１２とメモリブロックＡとからなるラインメモリを用いて誤差拡散処理を施す。この場合、誤差拡散回路８０２が使用できるラインメモリの容量は、ラインメモリ８１２とメモリブロックＡとを合わせた容量となるので、通常モード時よりも大きな画像データ、例えばＡ３サイズの画像データについても誤差拡散処理を施すことが可能となる。

次に、誤差拡散回路８０２によって誤差拡散が施された画像データに対し、圧縮回路８０３がラインメモリ８１３とメモリブロックＢとからなるラインメモリを用いて圧縮処理を施した後、画像メモリ１４０に記憶させる。この場合、圧縮回路８０３が使用できるラインメモリの容量は、ラインメモリ８１３とメモリブロックＢとを合わせた容量となるので、通常モード時よりも大きな画像データ、例えばＡ３サイズの画像データについても圧縮処理を施すことが可能となる。

画像処理部８ａにおいて、画像処理回路８３は、画像処理用集積回路８０のように複数の画像処理を行う必要がないから、画像処理用集積回路８０より回路規模を小さくできる結果、例えばＦＰＧＡを用いて構成することが容易である。ＦＰＧＡは、ユーザが自由に回路をプログラムできるので、ＡＳＩＣのような専用の集積回路を新たに設計、製造するために必要な期間やコストが不要である。

そして、画像処理用集積回路８０は、通常モードから拡張モードに切り替えることによって、誤差拡散回路８０２、及び圧縮回路８０３が使用可能なラインメモリの記憶容量を増加させることができるので、例えば画像処理用集積回路８０を画像処理装置の異なる機種に用いるためにラインメモリの記憶容量を増加させる必要がある場合であっても、ラインメモリの記憶容量を増加させた画像処理用集積回路を新たに設計、製造するために必要な期間やコストが不要である。

また、画像処理用集積回路８０は、拡張モードに切り替えることによって、最初に画像処理を行う画像処理回路であるシェーディング回路８０１を切り離して、外部に設けられた画像処理回路８３のような外部画像処理部で処理された画像データを、二番目以降の画像処理回路、例えば誤差拡散回路８０２、及び圧縮回路８０３によって画像処理させることができるので、画像処理用集積回路を新たに設計、製造することなく、最初に行う画像処理を変更することが容易である。

なお、最初に画像処理を行う第１画像処理部として、シェーディング回路８０１を用いる例を示したが、第１画像処理部はシェーディングを実行するものに限られず、他の画像処理を実行するものであってもよい。また、第２画像処理部として、誤差拡散回路８０２と圧縮回路８０３とを備える例を示したが、第２画像処理部は一つであってもよく、三つ以上であってもよい。また、第２画像処理部の処理内容も、誤差拡散や圧縮処理に限らない。

また、複数の第２画像処理部が直列接続されて順次画像形成を行う例を示したが、複数の第２画像処理部が並列接続され、切替部８２２によって、シェーディング回路８０１又は画像入力端子８２６のいずれかから出力された画像データが、各第２画像処理部に分配されて供給される構成であってもよい。

また、図３、図４におけるＡＦＥ回路８１の出力データの代わりに、ファクシミリ通信部１７０、パラレルＩ／Ｆ部１８１、シリアルＩ／Ｆ部１８２、及びネットワークＩ／Ｆ部２１０によって取得された画像データが用いられる構成としてもよい。

また、画像出力端子８２７から出力された画像データは、必ずしも画像メモリ１４０へ出力される例に限られず、例えばさらに他の画像処理回路によって画像処理される構成であってもよい。

１ 複合機
２ 本体部
５ 原稿読取部
８，８ａ 画像処理部
４０ 記録部
４２ 光学ユニット
４３ 感光体ドラム
５１ スキャナ部
５２ 原稿台
５３ 原稿読取スリット
８０ 画像処理用集積回路
８１ ＡＦＥ回路
８２，８２ａ 配線
８３ 画像処理回路
１００ 装置制御部
１４０ 画像メモリ
１７０ ファクシミリ通信部
１８１ パラレルＩ／Ｆ部
１８２ シリアルＩ／Ｆ部
２１０ ネットワークＩ／Ｆ部
４１２ 画像形成部
５１１ 露光ランプ
５１２ ＣＣＤ
８０１ シェーディング回路
８０２ 誤差拡散回路
８０３ 圧縮回路
８０４ 制御部
８１１，８１２，８１３ ラインメモリ
８１１ａ 第１メモリブロック
８１１ｂ 第２メモリブロック
８２１，８２２，８２３，８２４，８２５ 切換部
８２６ 画像入力端子
８２７ 画像出力端子
８２８ モード設定端子
８３１ シェーディング回路
８３２ ラインメモリ

Claims (8)

1. 外部から画像データを取得する画像データ取得部と、
   処理対象の画像データに対して、第１の画像処理を施す第１画像処理部と、
   処理対象の画像データに対して、前記第１の画像処理とは異なる第２の画像処理を施す第２画像処理部１と第２画像処理部２と、
   少なくとも前記第１画像処理部による前記第１の画像処理のために用いられる第１メモリ１と第１メモリ２とを含む第１メモリと、
   前記第２画像処理部１による前記第２の画像処理のために用いられる第２メモリ１と、
   前記第２画像処理部２による前記第２の画像処理のために用いられる第２メモリ２と、
   前記第１の画像処理を実行する通常モードと当該第１の画像処理を実行しない拡張モードとのモード設定指示を受け付ける設定受付部と、
   前記設定受付部によって前記通常モードを指示するモード設定指示が受け付けられた場合、前記画像データ取得部によって取得された画像データを前記第１画像処理部へ処理対象の画像データとして供給させ、当該第１画像処理部により前記第１の画像処理が施されたデータを、前記第２画像処理部１と前記第２画像処理部２のうちの少なくとも一方へ処理対象の画像データとして供給させる通常モードに設定し、前記設定受付部によって前記拡張モードを指示するモード設定指示が受け付けられた場合、前記画像データ取得部によって取得された画像データを前記第２画像処理部１と前記第２画像処理部２のうちの少なくとも一方へ供給させ、かつ前記第１メモリ１を、前記第２メモリ１と一体的に前記第２画像処理部１による前記第２の画像処理に用いさせ、前記第１メモリ２を、前記第２メモリ２と一体的に前記第２画像処理部２による前記第２の画像処理に用いさせる拡張モードの設定を行う制御部と
   が一つの素子に集積されて構成されていること
   を特徴とする画像処理用集積回路。
2. 前記第２画像処理部１と前記第２画像処理部２とは、
   互いに異なる画像処理を、前記第２の画像処理として順次実行し、
   前記制御部は、
   前記拡張モードにおいて、前記第２画像処理部１と前記第２画像処理部２の二つの処理部のうち最初に画像処理を実行する処理部へ、前記画像データ取得部によって取得された画像データを供給させること
   を特徴とする請求項１記載の画像処理用集積回路。
3. 前記画像データ取得部、前記第１画像処理部、前記第２画像処理部１、前記第２画像処理部２、及び前記第１メモリ相互間の接続関係を切り替える切替部をさらに備え、
   前記制御部は、
   前記設定受付部によって前記通常モードを指示するモード設定指示が受け付けられた場合、前記切替部によって、前記画像データ取得部と前記第１画像処理部、及び前記第１画像処理部と前記第２画像処理部１及び前記第２画像処理部２のうち少なくとも一つ、をそれぞれ接続させ、かつ前記第１メモリをアクセス可能に前記第１画像処理部へ接続させることによって、前記通常モードに設定し、
   前記設定受付部によって、前記拡張モードを指示するモード設定指示が受け付けられた場合、前記切替部によって、前記画像データ取得部と前記第２画像処理部１及び前記第２画像処理部２のうち少なくとも一つとを接続させ、かつ前記第１メモリ１を前記第２画像処理部１からアクセス可能に前記第２メモリ１に接続させ、前記第１メモリ２を前記第２画像処理部２からアクセス可能に前記第２メモリ２に接続させることによって、前記拡張モードの設定を行うこと
   を特徴とする請求項１または２に記載の画像処理用集積回路。
4. 前記第１の画像処理は、シェーディング処理であること
   を特徴とする請求項１〜３のいずれか１項に記載の画像処理用集積回路。
5. 前記第２の画像処理は、誤差拡散を含むこと
   を特徴とする請求項１〜４のいずれか１項に記載の画像処理用集積回路。
6. 前記第２の画像処理は、圧縮処理を含むこと
   を特徴とする請求項１〜５のいずれか１項に記載の画像処理用集積回路。
7. 請求項１〜６のいずれか１項に記載の画像処理用集積回路と、
   原稿の画像を表す画像データを取得し、前記画像データ取得部へ送信する原稿画像取得部と、
   前記設定受付部へ、前記通常モードを指示するモード設定指示を設定するモード設定部と
   を備えることを特徴とする画像処理装置。
8. 請求項１〜６のいずれか１項に記載の画像処理用集積回路と、
   原稿の画像を表す画像データを取得する原稿画像取得部と、
   前記原稿画像取得部によって取得された画像データに対して第３の画像処理を施して、前記画像データ取得部へ送信する外部画像処理部と、
   前記設定受付部へ、前記拡張モードを指示するモード設定指示を設定するモード設定部と
   を備えることを特徴とする画像処理装置。
   

Images