JP5265309B2 - スパッタリング方法 - Google Patents

スパッタリング方法 Download PDF

Info

Publication number
JP5265309B2
JP5265309B2 JP2008283679A JP2008283679A JP5265309B2 JP 5265309 B2 JP5265309 B2 JP 5265309B2 JP 2008283679 A JP2008283679 A JP 2008283679A JP 2008283679 A JP2008283679 A JP 2008283679A JP 5265309 B2 JP5265309 B2 JP 5265309B2
Authority
JP
Japan
Prior art keywords
sputtering
substrate
target
plasma
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008283679A
Other languages
English (en)
Other versions
JP2010111892A (ja
Inventor
好之 門倉
城司 廣石
文生 中村
東信 金
智保 近藤
英人 長嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2008283679A priority Critical patent/JP5265309B2/ja
Publication of JP2010111892A publication Critical patent/JP2010111892A/ja
Application granted granted Critical
Publication of JP5265309B2 publication Critical patent/JP5265309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、スパッタリング方法に関し、より詳しくは、高アスペクト比の微細ホールに対して高いボトムカバレッジ率で成膜できるものに関する。
半導体デバイスの製作工程においては、各種配線膜の形成や異種層の相互拡散を防止するバリア膜の形成にスパッタリング(以下、「スパッタ」という)装置を用いることが一般に知られており、この種のスパッタ装置には、近年の配線パターンの微細化に伴い、高アスペクト比の微細ホールに対して高いボトムカバレッジ率(ホールの周囲の面への成膜速度に対するホール底面への成膜速度の比)を達成できることが強く要求されている。
ボトムカバレッジ率を向上し得るスパッタ装置として、Cu、TaやTi等の金属材料からなるスパッタ粒子をイオン化して成膜に利用する所謂イオン化スパッタ装置が例えば特許文献1で知られている。
上記特許文献1のものでは、ターゲットに電力投入するスパッタ電源として、周波数が13.56MHzで出力8〜10kWの高周波電源(高周波スパッタを行う電源としてはかなり大出力のもの)を使用し、導入されたArなどのスパッタガスにスパッタ放電を生じさせてターゲットと基板との間の空間にプラズマを発生させる。そして、ターゲットから放出されたスパッタ粒子をプラズマ中でイオン化すると共に、基板を保持するステージに高周波バイアス電力を投入してイオン化されたスパッタ粒子を基板に引き込んで入射させる。
ここで、高周波電源を用いたスパッタ装置では、高周波電源から出力周波数(例えば60MHz)を高めれば、それに伴ってプラズマが高密度化することが一般に知られている。このことから、このように周波数を高めることを上記特許文献1記載のものに適用して、一層高密度化されたプラズマによりイオン化されるスパッタ粒子の量(イオン化率)を増加させ、更なるボトムカバレッジ率の向上を図ることが考えられる。
然し、このような高出力、高周波数の高周波電源では、出力を効率よくプラズマ負荷に供給するために入力インピーダンスと負荷インピーダンスとを整合させる高性能なインピーダンス整合器が必要となり、装置構成が複雑になると共に装置自体のコスト高を招来するという問題がある。
特開2007−197840号公報
そこで、本発明は、以上の点に鑑み、高アスペクト比の微細ホールに対して高いボトムカバレッジ率で成膜できるスパッタリング方法を提供することを課題とするものである。
記課題を解決するために、本発明のスパッタリング方法は、真空チャンバ内で処理すべき基板の保持を可能とするステージと、前記ステージに対向配置されたターゲットと、前記ターゲットに直流電力を投入する第1のスパッタ電源と、前記ステージで保持された基板に高周波電力を投入する第2のスパッタ電源と、前記真空チャンバ内にスパッタガスを導入するガス導入手段とを備え、両スパッタ電源から電力投入すると、ターゲット側の直流プラズマと、基板側の高周波バイアスプラズマとが重畳されたプラズマが前記ターゲットと基板との間に発生するように、ターゲット及び基板を近接配置したスパッタリング装置を用いステージで基板を保持させた状態で真空チャンバ内にスパッタガスを導入し、前記第1及び第2の各スパッタ電源から電力投入してプラズマ雰囲気を形成し、金属製のターゲットをスパッタリングして基板に成膜するスパッタリング方法であって、スパッタリング中、真空チャンバ内の圧力が10〜30Paに保持されるようにスパッタガスを導入することを特徴とする。
本発明によれば、10〜30Paの圧力範囲下で第1及び第2の両スパッタ電源から電力投入すると、ターゲット及び基板間に重畳した高密度プラズマが発生し、イオンシース領域が基板近傍に存するようになる。そして、ターゲットから放出されたスパッタ粒子が高密度プラズマで一層効率よくイオン化され、ステージに高周波バイアス電力を投入することで基板近傍のイオンシース領域からイオン化されたスパッタ粒子が引き出される。このとき、この引き出されたスパッタ粒子は、イオン化され、イオンシース領域及び基板間の間隔が短いため、基板に略垂直に入射されるようになる。
このことから、本発明のスパッタ法をコンタクトホールの底面にバリア膜を形成することに適用すれば、高アスペクト比の微細ホールに対して高いボトムカバレッジ率で成膜できるようになる。また、本発明のスパッタ法は、スパッタガスと共に所定の反応性ガスを導入して反応性スパッタにより成膜する場合にも適用できる。尚、10Paより低い圧力では、高いボトムカバレッジ率で成膜することができず、他方、30Paより高い圧力では、スパッタ放電を継続させることができない。
また、上記スパッタ法によれば、ターゲットから基板に転写されるが如くスパッタ粒子が基板に到達するようになるため、ターゲットの寸法を小さくしても基板の外周縁部までその全面に亘って均一な膜厚で形成できる。しかも、ターゲットを小さくできることで、真空チャンバの容積や、ターゲット及び基板間の空間を囲う防着板の面積を小さくでき、結果として、装置の初期コストやランニングコスト低減にも寄与する。
なお、本発明においては、前記金属製のターゲットがCu、Ti、Co、Ni、Al、WまたはTaの単体金属、またはこれらの中から選択された二種以上の合金から構成される場合に最適である。
以下、図面を参照して、処理すべき基板Sとして、シリコンウエハ等の基板に形成した絶縁膜に高アスペクト比の微細ホールが形成されているものを用い、この微細ホールに対して高いボトムカバレッジ率で成膜できる本発明のスパッタ装置Mについて説明する。
図1に示すように、スパッタ装置Mは、所定容積の真空チャンバ1を備える。真空チャンバ1の底部近傍の側壁には、図示省略の排気管を介して真空ポンプが接続され、所定圧力(例えば10−5Pa)まで真空引きして保持できるようになっている。
真空チャンバ1の上部には、カソードユニットが設けられている。カソードユニットは、スパッタ室1aを臨むように配置され、基板Sの外形より一回り大きい外形(例えば、平面視で円形)のターゲット2を有する。ターゲット2は、Cu、TaやTiなどの金属製のものであり、基板S表面に成膜しようとする薄膜の組成に応じて公知の方法でそれぞれ作製されている。
ターゲット2は、スパッタリング中、ターゲット2を冷却するバッキングプレート3にインジウムやスズなどのボンディング材を介して接合され、バッキングプレート3にターゲット2を接合した状態で絶縁板4を介して真空チャンバ1に装着される。このようにターゲット2を装着した後、ターゲット2の周囲には、グランド接地されたアノードとしての役割を果たす図示省略のシールドが取付けられる。また、ターゲット2には、真空チャンバ1外に配置される第1のスパッタ電源たる直流電源5からの出力が接続され、負の直流電圧(投入電力が、1〜30kWの範囲)が印加できるようになっている。
ターゲット2の後方(図1中、スパッタ面と反対の上側)には、公知の構造の磁石ユニット6が設けられ、ターゲット2の前方(スパッタ面側たる下側)に、釣り合った閉ループのトンネル状の磁束を形成してターゲット2の前方で電離した電子及びスパッタリングによって生じた二次電子を捕捉することで、ターゲット2前方での電子密度を高くしてプラズマ密度を高くできるようにしている。
真空チャンバ1の底部には、ターゲット2に対向した位置で基板Sを保持するステージ7が絶縁材料7aを介して設けられている。ステージ7の基板載置面たる上面には、図示省略の静電チャックが設けられ、この静電チャックにより基板Sが位置決めされた後、吸着保持される。また、ステージ7には、第2のスパッタ電源たる高周波電源8からの出力が接続され、基板Sに高周波バイアス電圧を印加できる。高周波電源8としては、周波数が13.56MHzで、その出力が0.1〜2.0kWである既存のものが用いられる。
ここで、ターゲット2とステージ7(ひいては基板S)とは、スパッタガス雰囲気中で両スパッタ電源5、8から電力投入したときに、ターゲット2側の直流プラズマと、基板S側の高周波バイアスプラズマとが重畳するように近接配置されている。このように重畳したプラズマをターゲット2及び基板S間に発生するために、本実施の形態においては、両者の間隔Dを40〜70mmの範囲に設定されている。なお、前記間隔Dを変更自在とするために、ステージ2に、直動モータ付きの昇降手段(図示せず)設けるようにしてもよい。
このように本実施の形態のスパッタ装置Mによれば、既存のスパッタ電源を利用して簡単な構成でターゲット2及び基板S間に発生するプラズマを高密度化できる。なお、上記スパッタ装置Mにおいて、上記間隔が40mmより小さいと、膜厚均一性を確保できず、70mmを超えると、プラズマを高密度化できない。これにより、ターゲット2及び基板S間の間隔を短くしたことと、ターゲット側に直流電力を投入することとが相俟って高いスパッタレートが得られ、生産性の向上を図ることが可能となる。
真空チャンバ1の側壁には、上下一対の防着板9u、9dが設けられ、真空チャンバ1内にスパッタ室1aを画成しつつ、真空チャンバ1の内壁面等へのスパッタ粒子の付着を防止している。また、真空チャンバ1の側壁には、ガス源10a、10bに連通し、マスフローコントローラ11が介設されたガス管12が接続され、Arなどの希ガスからなるスパッタガスや反応性スパッタリングの際に用いる反応ガスが上下一対の防着板9u、9dの隙間を通してスパッタ室1a内に一定の流量で導入できるようになっている。
次に、上記スパッタ装置Mを用いた基板Sへの成膜について、ターゲットとしてTi製のものを用いたものを例に説明する。先ず、上記のようにターゲット2が装着された状態で、図外の搬送ロボットにより基板Sを搬送してステージ7に吸着保持させる。そして、真空チャンバ1を密閉して真空ポンプにより所定の真空度まで真空引きする。
真空チャンバ1内の圧力が所定値に達すると、ガス管12からArガス(スパッタガス)を所定の流量(2〜200sccm)で導入すると共に、第1及び第2のスパッタ電源5、8によりターゲット2には負の設定直流電圧を、基板Sには高周波バイアス電圧をそれぞれ印加する。このとき、マスフローコントローラ11を制御して真空チャンバ1内の圧力が10〜30Paの範囲に保持する。
これにより、ターゲット2及び基板S間に重畳した高密度プラズマが発生し、イオンシース領域が基板S近傍に存するようになる。そして、ターゲット2から放出されたスパッタ粒子が高密度プラズマで効率よくイオン化され、ステージ7に投入された高周波バイアス電圧により、上記イオンシース領域からイオン化されたスパッタ粒子(Ti)が引き出される。このとき、引き出されたスパッタ粒子は、イオンシース領域及び基板間の間隔が短いため、基板Sに略垂直に引き込まれて入射されるようになる。その結果、高アスペクト比の微細ホールに対しても高いボトムカバレッジ率でTi膜が成膜される。
また、上記スパッタ法によれば、ターゲット2から基板Sに転写されるが如くスパッタ粒子が基板に到達するようになるため、ターゲット2の寸法を小さくしても基板の外周縁部までその全面に亘って均一な膜厚で形成できる。例えば、上記と同一の磁石ユニット6を備え、φ300mmの基板Sに対して成膜するための従来のスパッタ装置では、膜厚分布の面内均一性を高めるために、約1.5倍の直径を有する円形ターゲットを用いる必要があったが、本実施の形態では、1.2倍の程度の直径に設定しても同等以上の膜厚分布が得られることが確認できた。また、ターゲット2及び基板S間の間隔Dを小さくすることと、ターゲット2寸法が小さくできることとが相俟って、真空チャンバ1の容積や防着板9u、9dのサイズを小さくでき、結果として、装置の初期コストやランニングコスト低減にも寄与する。
以上の効果を確認するために、図1のスパッタ装置MでTi製のターゲット(組成比99%)を用い、 処理すべき基板Wとして、φ300mmのシリコンウエハ表面全体に亘ってシリコン酸化物膜が形成され、このシリコン酸化物膜中に公知の方法でアスペクト比2の微細ホールがパターニング形成されたものにTiからなるバリア層を形成した。
スパッタ条件として、ターゲット2として、その直径が340mmのTi製(組成比99%)のものを用い、ターゲット2及び基板S間の間隔を45mmに設定した。また、第1のスパッタ電源5からの投入電力を14kW、第2のスパッタ電源8からの投入電力を100Wに設定した。そして、スパッタ中の真空チャンバ1内の圧力をスパッタガスの導入量を変化させて0.5〜30Paの範囲に保持しながら成膜した。
図2は、圧力を変化させて成膜したときのボトムカバレッジ率を示したものであり、図2中、−○−は基板S中心(センター)におけるボトムカバレッジ率の変化、−▲−は、基板S中心から半径方向で147mmの位置(エッジ)におけるボトムカバレッジ率の変化を示す。これによれば、スパッタ中の圧力を10〜30Paの範囲に保持すれば、基板S全面に亘って高いボトムカバレッジ率(センター60%以上、エッジでTi膜を成膜できることが判る。なお、スパッタ中の圧力が30Paを超えると、スパッタ放電が消失し、成膜できないことが判明した。また、成膜速度を測定したところ、上記圧力範囲では、圧力が低くなる程、スパッタレートが高くなることが判った。例えば、20Paでは約2nm/secのスパッタレートが得られ、これは、従来この種の成膜に用いられている自己バイアス式のスパッタ(SIS)装置におけるスパッタレートの約3倍であった。
次に、第1のスパッタ電源5からの投入電力を14kW、第2のスパッタ電源8からの投入電力を100W、スパッタ中の真空チャンバ1内の圧力を20Paに設定し、ターゲット及び基板間の間隔を45〜70mmの間で変化させて他の実験を行った。
図3には、上記間隔を変化させて成膜したときの基板S中心でのボトムカバレッジ率を示したものである。これによれば、基板S面内における膜厚の均一性が約±8%で、70%以上の高いボトムカバレッジ率が得られていることが確認できた。
更に、他の試験として、φ300mmのシリコンウエハ表面全体に亘ってシリコン酸化物膜が形成され、このシリコン酸化物膜中に公知の方法で相互に異なる形状で微細ホールがパターニング形成されたもの(試料1乃至試料4)にTiからなるバリア層を形成した。
ここで、試料1は、ホール開口径が720nm、深さが71nmでアスペクト比10.1、試料2は、ホール開口径が675nm、深さが152nmでアスペクト比4.4、試料3は、ホール開口径が488nm、深さが116nmでアスペクト比4.2、そして、資料4は、ホール開口径が319nm、深さが161nmでアスペクト比2.0であった。
また、スパッタ条件として、ターゲット2として、その直径が340mmのTi製(組成比99%)のものを用い、ターゲット2及び基板S間の間隔を45mmに設定した。また、第1のスパッタ電源5からの投入電力を14kW、第2のスパッタ電源8からの投入電力を400Wに設定した。そして、スパッタ中の真空チャンバ1内の圧力を20Paの範囲に保持した。
図4には、アスペクト比の異なる試料(1乃至4)に成膜したときのボトムカバレッジ率を示したものであり、図4中、−◇−は基板S中心(センター)におけるボトムカバレッジ率、−○−は、微細ホール側壁のボトムカバレッジ率を示す。
これによれば、アスペクト比4.4以下の微細ホールに対しては、70%を超えるボトムカバレッジ率を達成でき、また、アスペクト比10の微細ホールに対しても、50%を超えるボトムカバレッジ率を達成できることが判る。
なお、本実施の形態では、ターゲットとしてTiを用いた実験例について説明したが、プラズマでイオン化されたスパッタ粒子を引き込んで成膜するものであれば特に制限されず、Cu、Co、Ni、Al、WまたはTaの単体金属、またはTiを含むこれらの中から選択された二種以上の合金からなるターゲットの場合にも上記効果を得ることができる。
本発明のスパッタリング装置の構成を説明する模式図。 スパッタ時の真空チャンバ内の圧力を変化させた実験の結果を示すグラフ。 スパッタ時のターゲット及び基板間の間隔を変化させた実験の結果を示すグラフ。 試料を代えてスパッタによる成膜を行った実験の結果を示すグラフ。
符号の説明
M スパッタリング装置
1 真空チャンバ
2 ターゲット
5 直流電源(第1のスパッタ電源)
7 ステージ
8 高周波電源(第2のスパッタ電源)
10a、10b ガス源(スパッタガスまたは不活性ガス)
11 マスフローコントローラ
12 ガス管
S 基板

Claims (2)

  1. 真空チャンバ内で処理すべき基板の保持を可能とするステージと、前記ステージに対向配置されたターゲットと、前記ターゲットに直流電力を投入する第1のスパッタ電源と、前記ステージで保持された基板に高周波電力を投入する第2のスパッタ電源と、前記真空チャンバ内にスパッタガスを導入するガス導入手段とを備え、両スパッタ電源から電力投入すると、ターゲット側の直流プラズマと、基板側の高周波バイアスプラズマとが重畳されたプラズマが前記ターゲットと基板との間に発生するように、ターゲット及び基板を近接配置したスパッタリング装置を用い
    ステージで基板を保持させた状態で真空チャンバ内にスパッタガスを導入し、前記第1及び第2の各スパッタ電源から電力投入してプラズマ雰囲気を形成し、金属製のターゲットをスパッタリングして基板に成膜するスパッタリング方法であって、
    スパッタリング中、真空チャンバ内の圧力が10〜30Paに保持されるようにスパッタガスを導入することを特徴とするスパッタリング方法
  2. 前記金属製のターゲットがCu、Ti、Co、Ni、Al、WまたはTaの単体金属、またはこれらの中から選択された二種以上の合金から構成されることを特徴とする請求項記載のスパッタリング方法。
JP2008283679A 2008-11-04 2008-11-04 スパッタリング方法 Active JP5265309B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008283679A JP5265309B2 (ja) 2008-11-04 2008-11-04 スパッタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008283679A JP5265309B2 (ja) 2008-11-04 2008-11-04 スパッタリング方法

Publications (2)

Publication Number Publication Date
JP2010111892A JP2010111892A (ja) 2010-05-20
JP5265309B2 true JP5265309B2 (ja) 2013-08-14

Family

ID=42300677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008283679A Active JP5265309B2 (ja) 2008-11-04 2008-11-04 スパッタリング方法

Country Status (1)

Country Link
JP (1) JP5265309B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5634289B2 (ja) * 2011-02-08 2014-12-03 株式会社アルバック 真空処理方法
US9741584B1 (en) * 2016-05-05 2017-08-22 Lam Research Corporation Densification of dielectric film using inductively coupled high density plasma

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355036B2 (ja) * 1997-03-18 2009-10-28 キヤノンアネルバ株式会社 イオン化スパッタリング装置
KR100672101B1 (ko) * 1999-01-08 2007-01-19 어플라이드 머티어리얼스, 인코포레이티드 개선된 피처 표면 커버리지를 향상시키는 구리 시드층을증착시키는 방법
US6461483B1 (en) * 2000-03-10 2002-10-08 Applied Materials, Inc. Method and apparatus for performing high pressure physical vapor deposition

Also Published As

Publication number Publication date
JP2010111892A (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
KR101449081B1 (ko) 기판 처리 방법
JP4344019B2 (ja) イオン化スパッタ方法
JP6171108B2 (ja) 成膜装置及び成膜方法
TWI780173B (zh) 濺鍍裝置
KR100284248B1 (ko) 스퍼터링장치
WO2010070845A1 (ja) スパッタリング装置及びスパッタリング方法
CN102428209A (zh) 成膜方法以及成膜装置
TW202015128A (zh) 微電子工件製造用之矽氮化物層的區域選擇性蝕刻方法
JP5265309B2 (ja) スパッタリング方法
JP2007197840A (ja) イオン化スパッタ装置
TWI632246B (zh) 用於反應性再濺射介電材料的pvd腔室中之腔室糊貼方法
JPWO2008032627A1 (ja) ドライエッチング方法
JP5558020B2 (ja) 成膜方法
JP4902051B2 (ja) バイアススパッタリング装置
JP6509553B2 (ja) スパッタリング装置
JP4164154B2 (ja) イオン化スパッタリング装置
JP5914786B1 (ja) 絶縁物ターゲット
US20120121818A1 (en) Coating surface processing method and coating surface processing apparatus
JP4526139B2 (ja) 基板処理装置及びスパッタリング装置
JP2007221171A (ja) 異種薄膜作成装置
JPH05243155A (ja) スパッタ装置
JP2010084211A (ja) スパッタリング方法
JPH10130832A (ja) 低圧遠隔スパッタ装置
JP2009114510A (ja) スパッタリング方法
KR20140076924A (ko) 저손상 스퍼터 장치 및 이 장치를 이용한 스퍼터링 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5265309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250