JPH0918533A - バースト信号用ａｇｃ回路 - Google Patents
バースト信号用ａｇｃ回路Info
- Publication number
- JPH0918533A JPH0918533A JP18843895A JP18843895A JPH0918533A JP H0918533 A JPH0918533 A JP H0918533A JP 18843895 A JP18843895 A JP 18843895A JP 18843895 A JP18843895 A JP 18843895A JP H0918533 A JPH0918533 A JP H0918533A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- gain amplifier
- variable gain
- detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】バースト信号到来時のＡＧＣループ応答の高速
化と、応答後のループ内雑音の軽減を両立させ、Ａ／Ｄ
変換データのダイナミックレンジを確保する。 【構成】バースト変調信号は第１の可変利得増幅器１に
入力され、検波器２、可変帯域低域通過フィルタ３を介
して増幅器１の利得を制御する。第２の可変利得増幅器
４の出力は、準同期復調器５、復号器９を介して復号デ
ータとなる。フレーム検出器１０はフレームとデータ終
了パターンを検出する。復調信号は２乗器１１、１２、
加算器１３を介して減算器１５に入力される。バースト
検出器１６は、加算器１３の出力を監視し、ある値を越
えたらバースト検出信号を出力する。第２の切換器１８
はバースト、フレームが検出されない時は基準値を、検
出された場合は減算器１５の出力を選択し、増幅器４に
加える。第１の切換器１９はバースト検出、フレーム検
出の状態に応じてフィルタ３の帯域を制御する。
化と、応答後のループ内雑音の軽減を両立させ、Ａ／Ｄ
変換データのダイナミックレンジを確保する。 【構成】バースト変調信号は第１の可変利得増幅器１に
入力され、検波器２、可変帯域低域通過フィルタ３を介
して増幅器１の利得を制御する。第２の可変利得増幅器
４の出力は、準同期復調器５、復号器９を介して復号デ
ータとなる。フレーム検出器１０はフレームとデータ終
了パターンを検出する。復調信号は２乗器１１、１２、
加算器１３を介して減算器１５に入力される。バースト
検出器１６は、加算器１３の出力を監視し、ある値を越
えたらバースト検出信号を出力する。第２の切換器１８
はバースト、フレームが検出されない時は基準値を、検
出された場合は減算器１５の出力を選択し、増幅器４に
加える。第１の切換器１９はバースト検出、フレーム検
出の状態に応じてフィルタ３の帯域を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、信号待ち受け時から信
号入力開始時にかけてのＡＧＣ応答を高速にして、信号
検出と復調開始を確実にすると共に、信号受信中のＡＧ
Ｃループ帯域を狭くして雑音の影響を軽減する、バース
ト信号用ＡＧＣ回路に関する。
号入力開始時にかけてのＡＧＣ応答を高速にして、信号
検出と復調開始を確実にすると共に、信号受信中のＡＧ
Ｃループ帯域を狭くして雑音の影響を軽減する、バース
ト信号用ＡＧＣ回路に関する。
【０００２】
【従来の技術】ＴＤＭＡ等で使用する受信機では、バー
スト変調信号を確実に受信する復調器が必要である。し
かし、伝送路の状態の変動により受信レベルが変動す
る。その場合、復調器の搬送再生回路やクロック再生回
路の入力信号レベルが変動し、安定な復調動作ができな
くなり、振幅を一定に保つためのＡＧＣ操作が必要とな
る。
スト変調信号を確実に受信する復調器が必要である。し
かし、伝送路の状態の変動により受信レベルが変動す
る。その場合、復調器の搬送再生回路やクロック再生回
路の入力信号レベルが変動し、安定な復調動作ができな
くなり、振幅を一定に保つためのＡＧＣ操作が必要とな
る。
【０００３】（従来の技術１）図４に従来の技術の構成
を示す。可変利得増幅器１０１は、変調信号を入力と
し、検波回路１０２はその出力信号を検波する。低域通
過フィルタ１０３は帯域幅設定信号によってその帯域幅
が切り換えられ、検波回路１０２の出力信号を帯域制限
し可変利得増幅器１０１の利得を制御する。また、可変
利得増幅器１０１の出力信号を準同期復調回路１０４
は、ベースバンド信号に変換し、その信号をＡ／Ｄ変換
回路１０５、１０６がデジタル信号に変換して復調器１
０７が復調する。このようなＡＧＣ回路は、低域通過フ
ィルタの帯域幅を広くすればループの応答速度は速くな
り、狭くすれば遅くなる。
を示す。可変利得増幅器１０１は、変調信号を入力と
し、検波回路１０２はその出力信号を検波する。低域通
過フィルタ１０３は帯域幅設定信号によってその帯域幅
が切り換えられ、検波回路１０２の出力信号を帯域制限
し可変利得増幅器１０１の利得を制御する。また、可変
利得増幅器１０１の出力信号を準同期復調回路１０４
は、ベースバンド信号に変換し、その信号をＡ／Ｄ変換
回路１０５、１０６がデジタル信号に変換して復調器１
０７が復調する。このようなＡＧＣ回路は、低域通過フ
ィルタの帯域幅を広くすればループの応答速度は速くな
り、狭くすれば遅くなる。
【０００４】（従来の技術２）図５に特開平６−２１６
９５４号公報の従来例として開示されたＡＧＣ回路の構
成を示す。準同期復調回路２１は、間欠的に送信される
バースト変調波信号（ＩＦ入力信号）を入力とし、その
搬送波周波数にほぼ等しい直交した搬送波信号により準
同期復調して２系列のアナログ信号に変換する。Ａ／Ｄ
変換回路２２、２３は、準同期復調回路２１からの出力
信号を複数ビットのデジタルデータ列に変換する。Ａ／
Ｄ変換回路２２、２３からのデジタルデータ列は乗算回
路２４に入力された後デジタル処理型の復調器３１に入
力されると共に２乗回路２５、２６に入力される。乗算
回路２４の出力は受信信号を２乗した出力を生成するた
めに各データ列の電力を求める。この乗算回路２４から
の各データ列の電力は加算回路２７により加算され乗算
回路２４の出力の受信信号の電力が求められる。加算回
路２７の出力受信電力を受けた減算回路２８は、ＡＧＣ
ループが設定しようとしている電力の基準値１との差を
求める。この減算回路２８により得られた差はループの
利得を決定する乗算回路２９で固定定数ｋが乗算された
後、積分回路３０に入力される。積分回路３０は乗算回
路２９の出力を積分し乗算回路２４を駆動し減算回路２
８の出力がゼロとなるようにＡＧＣループが構成され
る。
９５４号公報の従来例として開示されたＡＧＣ回路の構
成を示す。準同期復調回路２１は、間欠的に送信される
バースト変調波信号（ＩＦ入力信号）を入力とし、その
搬送波周波数にほぼ等しい直交した搬送波信号により準
同期復調して２系列のアナログ信号に変換する。Ａ／Ｄ
変換回路２２、２３は、準同期復調回路２１からの出力
信号を複数ビットのデジタルデータ列に変換する。Ａ／
Ｄ変換回路２２、２３からのデジタルデータ列は乗算回
路２４に入力された後デジタル処理型の復調器３１に入
力されると共に２乗回路２５、２６に入力される。乗算
回路２４の出力は受信信号を２乗した出力を生成するた
めに各データ列の電力を求める。この乗算回路２４から
の各データ列の電力は加算回路２７により加算され乗算
回路２４の出力の受信信号の電力が求められる。加算回
路２７の出力受信電力を受けた減算回路２８は、ＡＧＣ
ループが設定しようとしている電力の基準値１との差を
求める。この減算回路２８により得られた差はループの
利得を決定する乗算回路２９で固定定数ｋが乗算された
後、積分回路３０に入力される。積分回路３０は乗算回
路２９の出力を積分し乗算回路２４を駆動し減算回路２
８の出力がゼロとなるようにＡＧＣループが構成され
る。
【０００５】（従来の技術３）特開平６−２１６９５４
号公報の発明を図６に示す。バースト変調信号をベース
バンド信号に周波数推移させる準同期復調回路２１の出
力信号をＡ／Ｄ変換回路２２、２３でデジタル信号に変
換する。乗算回路２４は、これらのデジタル信号と積分
回路３０の出力信号とを入力とし、乗算操作を行う。加
算回路２７は、乗算回路２４の出力信号を２乗回路２
５、２６を介して受ける。減算回路２８は、その加算値
と基準値１との差を出力する。領域判定回路３３は、減
算回路２８が出力したレベルを、基準値２と基準値３で
区分される３種類の領域に判定する。領域判定回路３３
からの信号を受ける選択回路３２は、３種類の定数Ｋ
１、Ｋ２、Ｋ３を選択する。積分回路３０は、選択回路
３２の出力信号と減算回路２８の出力信号とを乗算する
乗算回路２９の出力信号を、積分し乗算回路２４を駆動
する。
号公報の発明を図６に示す。バースト変調信号をベース
バンド信号に周波数推移させる準同期復調回路２１の出
力信号をＡ／Ｄ変換回路２２、２３でデジタル信号に変
換する。乗算回路２４は、これらのデジタル信号と積分
回路３０の出力信号とを入力とし、乗算操作を行う。加
算回路２７は、乗算回路２４の出力信号を２乗回路２
５、２６を介して受ける。減算回路２８は、その加算値
と基準値１との差を出力する。領域判定回路３３は、減
算回路２８が出力したレベルを、基準値２と基準値３で
区分される３種類の領域に判定する。領域判定回路３３
からの信号を受ける選択回路３２は、３種類の定数Ｋ
１、Ｋ２、Ｋ３を選択する。積分回路３０は、選択回路
３２の出力信号と減算回路２８の出力信号とを乗算する
乗算回路２９の出力信号を、積分し乗算回路２４を駆動
する。
【０００６】
【発明が解決しようとする課題】従来の技術１のような
バースト信号ＡＧＣ回路においては、ループの応答速度
は帯域幅設定信号で低域通過フィルタの帯域幅を切り換
えることによって、あらかじめあるいは信号が継続して
いる間に切り換えることができる。しかし、バースト信
号に対応して、信号到来直後はループ応答を速くすると
共に、追従後はループ内雑音を減らすためすばやくルー
プ帯域を狭くする、というようなバースト信号に適応し
た制御はできない。
バースト信号ＡＧＣ回路においては、ループの応答速度
は帯域幅設定信号で低域通過フィルタの帯域幅を切り換
えることによって、あらかじめあるいは信号が継続して
いる間に切り換えることができる。しかし、バースト信
号に対応して、信号到来直後はループ応答を速くすると
共に、追従後はループ内雑音を減らすためすばやくルー
プ帯域を狭くする、というようなバースト信号に適応し
た制御はできない。
【０００７】従来の技術２のようなバースト信号ＡＧＣ
回路においては、ＡＧＣループの応答速度はループ利得
ｋによって決定される。ｋが大きければ大きいほどルー
プの応答速度は速くなり、小さくなればなるほど応答速
度は遅くなる。従来の技術２においてバーストバースト
信号に対応させるには一般にループの応答速度を速くす
る必要があるが、ループ応答を速くすることはループ帯
域を大きくする事と等価であるため、ループ内を通過す
る信号の振幅変動成分や受信信号に重畳される雑音成分
もループを通過し、乗算回路にて受信信号に付加される
ため、信号品質の劣化も生じる。このことから、バース
ト信号に高速に対応させるには限界があった。
回路においては、ＡＧＣループの応答速度はループ利得
ｋによって決定される。ｋが大きければ大きいほどルー
プの応答速度は速くなり、小さくなればなるほど応答速
度は遅くなる。従来の技術２においてバーストバースト
信号に対応させるには一般にループの応答速度を速くす
る必要があるが、ループ応答を速くすることはループ帯
域を大きくする事と等価であるため、ループ内を通過す
る信号の振幅変動成分や受信信号に重畳される雑音成分
もループを通過し、乗算回路にて受信信号に付加される
ため、信号品質の劣化も生じる。このことから、バース
ト信号に高速に対応させるには限界があった。
【０００８】従来の技術２の課題を解決するために発明
された従来の技術３のバースト信号ＡＧＣ回路におけ
る、Ａ／Ｄ変換をした後に利得制御を行う方法は、Ａ／
Ｄ変換前に行う方法と比べると、等価のようにみえる
が、例えば変調信号のレベルが小さかった場合にはＡ／
Ｄ変換データのダイナミックレンジまで小さくなり、復
調性能が劣化する恐れもある。
された従来の技術３のバースト信号ＡＧＣ回路におけ
る、Ａ／Ｄ変換をした後に利得制御を行う方法は、Ａ／
Ｄ変換前に行う方法と比べると、等価のようにみえる
が、例えば変調信号のレベルが小さかった場合にはＡ／
Ｄ変換データのダイナミックレンジまで小さくなり、復
調性能が劣化する恐れもある。
【０００９】本発明は、このような事情に鑑みてなされ
たものであり、バースト信号到来時のＡＧＣループ応答
の高速化と、応答後のループ内雑音の軽減を両立させる
と共に、Ａ／Ｄ変換データのダイナミックレンジを確保
することができるバースト信号用ＡＧＣ回路を提供する
ことを課題とする。
たものであり、バースト信号到来時のＡＧＣループ応答
の高速化と、応答後のループ内雑音の軽減を両立させる
と共に、Ａ／Ｄ変換データのダイナミックレンジを確保
することができるバースト信号用ＡＧＣ回路を提供する
ことを課題とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に請求項１のバースト信号用ＡＧＣ回路においては、下
記１）〜１１）の構成とした。 １）断続的に到来する変調信号であるバースト変調信号
を入力とし、該バースト変調信号を増幅する第１の可変
利得増幅器と、 ２）第１の可変利得増幅器の出力信号を検波する検波器
と、 ３）検波器の出力信号を入力とし前記第１の可変利得増
幅器へ制御信号を出力する可変帯域低域通過フィルタ
と、 ４）第１の可変利得増幅器の出力信号を入力としベース
バンド信号に周波数変換する準同期復調器と、 ５）準同期復調器の出力信号をデジタル信号に変換する
Ａ／Ｄ変換器と、 ６）Ａ／Ｄ変換器の出力信号を入力とし同期復調を行う
同期復調器と、 ７）同期復調器の出力信号を入力とし復号データを出力
する復号器と、 ８）同期復調器の出力信号を２乗する２乗器と、 ９）２乗器の出力信号を入力としバースト信号の到来を
検出するバースト検出器と、 １０）復号器の出力した復号データよりフレームとデー
タ終了パターンを検出するフレーム検出器と、 １１）バースト検出器およびフレーム検出器の出力信号
を入力として前記可変帯域低域通過フィルタの帯域幅を
切り換える第１の切換器とを備えた。
に請求項１のバースト信号用ＡＧＣ回路においては、下
記１）〜１１）の構成とした。 １）断続的に到来する変調信号であるバースト変調信号
を入力とし、該バースト変調信号を増幅する第１の可変
利得増幅器と、 ２）第１の可変利得増幅器の出力信号を検波する検波器
と、 ３）検波器の出力信号を入力とし前記第１の可変利得増
幅器へ制御信号を出力する可変帯域低域通過フィルタ
と、 ４）第１の可変利得増幅器の出力信号を入力としベース
バンド信号に周波数変換する準同期復調器と、 ５）準同期復調器の出力信号をデジタル信号に変換する
Ａ／Ｄ変換器と、 ６）Ａ／Ｄ変換器の出力信号を入力とし同期復調を行う
同期復調器と、 ７）同期復調器の出力信号を入力とし復号データを出力
する復号器と、 ８）同期復調器の出力信号を２乗する２乗器と、 ９）２乗器の出力信号を入力としバースト信号の到来を
検出するバースト検出器と、 １０）復号器の出力した復号データよりフレームとデー
タ終了パターンを検出するフレーム検出器と、 １１）バースト検出器およびフレーム検出器の出力信号
を入力として前記可変帯域低域通過フィルタの帯域幅を
切り換える第１の切換器とを備えた。
【００１１】また請求項２のバースト信号用ＡＧＣ回路
においては、請求項１の構成に下記〜を加えた構成
とした。 第１の可変利得増幅器と準同期復調器との間に、第２
の可変利得増幅器と、 ２乗器の出力信号を入力とし、あらかじめ設定された
基準値との差を求める減算器と、 バースト検出器およびフレーム検出器の出力信号を入
力として基準値もしくは減算器の出力信号のいずれかを
選択して第２の可変利得増幅器を制御する第２の切換器
とを備えた。
においては、請求項１の構成に下記〜を加えた構成
とした。 第１の可変利得増幅器と準同期復調器との間に、第２
の可変利得増幅器と、 ２乗器の出力信号を入力とし、あらかじめ設定された
基準値との差を求める減算器と、 バースト検出器およびフレーム検出器の出力信号を入
力として基準値もしくは減算器の出力信号のいずれかを
選択して第２の可変利得増幅器を制御する第２の切換器
とを備えた。
【００１２】
【作用】このように構成されたバースト信号用ＡＧＣ回
路によれば、バーストおよびフレーム検出状態に応じた
ＡＧＣループの制御により、常に最適なループ応答とル
ープ内雑音の低減が実現される。
路によれば、バーストおよびフレーム検出状態に応じた
ＡＧＣループの制御により、常に最適なループ応答とル
ープ内雑音の低減が実現される。
【００１３】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は本発明の一実施例を示すブロック図であ
る。図２は本発明の動作を説明するための波形図であ
る。図３はバースト変調信号の一例を示すデータフォー
マットである。
する。図１は本発明の一実施例を示すブロック図であ
る。図２は本発明の動作を説明するための波形図であ
る。図３はバースト変調信号の一例を示すデータフォー
マットである。
【００１４】（構成）受信したバースト変調信号は第１
の可変利得増幅器１に入力され、その出力の一方は検波
器２、可変帯域低域通過フィルタ３を介して第１の可変
利得増幅器１の利得を制御する。第１の可変利得増幅器
１の出力は第２の可変利得増幅器４にも入力され、その
出力は準同期復調器５によってベースバンドに周波数変
換され、Ａ／Ｄ変換器６、７を通って同期復調器８に入
力される。同期復調器８による復調信号の一方は、復号
器９で復号データとなり、そこからフレーム検出器１０
はフレームとデータ終了パターンを検出する。同期復調
器８の出力の他方は２乗器１１、２乗器１２、加算器１
３、低域通過フィルタ１４を介して減算器１５に入力さ
れる。減算器１５は、低域通過フィルタ１４の出力値を
基準値で減算する。バースト検出器１６は、低域通過フ
ィルタ１７を通過させた加算器１３の出力を監視し、そ
れがある値を越えたらバースト検出信号を出力する。
の可変利得増幅器１に入力され、その出力の一方は検波
器２、可変帯域低域通過フィルタ３を介して第１の可変
利得増幅器１の利得を制御する。第１の可変利得増幅器
１の出力は第２の可変利得増幅器４にも入力され、その
出力は準同期復調器５によってベースバンドに周波数変
換され、Ａ／Ｄ変換器６、７を通って同期復調器８に入
力される。同期復調器８による復調信号の一方は、復号
器９で復号データとなり、そこからフレーム検出器１０
はフレームとデータ終了パターンを検出する。同期復調
器８の出力の他方は２乗器１１、２乗器１２、加算器１
３、低域通過フィルタ１４を介して減算器１５に入力さ
れる。減算器１５は、低域通過フィルタ１４の出力値を
基準値で減算する。バースト検出器１６は、低域通過フ
ィルタ１７を通過させた加算器１３の出力を監視し、そ
れがある値を越えたらバースト検出信号を出力する。
【００１５】第２の切換器１８はバースト、フレームの
いずれも検出されない時は基準値を、バーストおよびフ
レームの検出状態に応じて減算器１５の出力を選択し、
第２の可変利得増幅器４の制御入力に加える。第１の切
換器１９はバースト検出、フレーム検出の状態に応じて
可変帯域低域通過フィルタ３の帯域を制御する。
いずれも検出されない時は基準値を、バーストおよびフ
レームの検出状態に応じて減算器１５の出力を選択し、
第２の可変利得増幅器４の制御入力に加える。第１の切
換器１９はバースト検出、フレーム検出の状態に応じて
可変帯域低域通過フィルタ３の帯域を制御する。
【００１６】（動作説明）本実施例が例えば、図２、図
３に示すようなバースト変調信号を受信する場合の動作
を説明する。バースト到来前の入力は伝送路雑音のみで
あり、バースト検出器１６の入力は小さくバースト検出
信号は出力されない。またフレーム検出器１０の出力も
フレーム未検出を示す。このときは、第１の可変利得増
幅器１を中心に構成されるＡＧＣループ帯域は広帯域
に、第２の切換器１８の出力は基準値が選択される。
３に示すようなバースト変調信号を受信する場合の動作
を説明する。バースト到来前の入力は伝送路雑音のみで
あり、バースト検出器１６の入力は小さくバースト検出
信号は出力されない。またフレーム検出器１０の出力も
フレーム未検出を示す。このときは、第１の可変利得増
幅器１を中心に構成されるＡＧＣループ帯域は広帯域
に、第２の切換器１８の出力は基準値が選択される。
【００１７】バースト変調信号が到来し、図２の搬送波
再生部においては無変調であるため、２乗器１１、１２
の入力である復調信号は一定値となる。このためバース
ト検出器１６の入力はバースト到来直後に増大し、決め
られたしきい値を越えバースト検出信号を出力する。第
１の切換器１９はバースト検出信号の入力により可変帯
域低域通過フィルタ３の帯域幅を狭帯域にする。
再生部においては無変調であるため、２乗器１１、１２
の入力である復調信号は一定値となる。このためバース
ト検出器１６の入力はバースト到来直後に増大し、決め
られたしきい値を越えバースト検出信号を出力する。第
１の切換器１９はバースト検出信号の入力により可変帯
域低域通過フィルタ３の帯域幅を狭帯域にする。
【００１８】第２の切換器１８は、バースト検出信号の
入力後、少し遅れてから入力信号を基準値から減算器１
５の出力に切り換えもう一つのＡＧＣループを形成す
る。これは、第１の切換器１９の切り換えに伴う影響が
収束してから切り換えを行うようにするためである。そ
れら切換器は、少なくともバースト開始から始めのフレ
ームまでに相当する時間ｔだけは切り換えた状態を保持
する。以降フレーム信号が検出されている間はその状態
を保持し続ける。
入力後、少し遅れてから入力信号を基準値から減算器１
５の出力に切り換えもう一つのＡＧＣループを形成す
る。これは、第１の切換器１９の切り換えに伴う影響が
収束してから切り換えを行うようにするためである。そ
れら切換器は、少なくともバースト開始から始めのフレ
ームまでに相当する時間ｔだけは切り換えた状態を保持
する。以降フレーム信号が検出されている間はその状態
を保持し続ける。
【００１９】バースト終了時は、フレーム検出器１０が
データ終了パターンを検出し、フレーム検出信号の出力
を未検出とする。それに伴い、第１の切換器１９は、可
変帯域低域通過フィルタ３の帯域幅を広帯域にする。少
し遅れて第２の切換器１８は入力を基準値側に切り換
え、ＡＧＣループを解消させる。
データ終了パターンを検出し、フレーム検出信号の出力
を未検出とする。それに伴い、第１の切換器１９は、可
変帯域低域通過フィルタ３の帯域幅を広帯域にする。少
し遅れて第２の切換器１８は入力を基準値側に切り換
え、ＡＧＣループを解消させる。
【００２０】
【発明の効果】以上説明したように本発明のバースト信
号用ＡＧＣ回路によれば、バーストおよびフレームの検
出状態に応じたＡＧＣループの制御により、常に最適な
ループ応答が実現される。
号用ＡＧＣ回路によれば、バーストおよびフレームの検
出状態に応じたＡＧＣループの制御により、常に最適な
ループ応答が実現される。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の動作を説明するための波形図である。
【図３】バースト変調信号の一例を示すデータフォーマ
ットである。
ットである。
【図４】従来の技術１を示すブロック図である。
【図５】従来の技術２を示すブロック図である。
【図６】従来の技術３を示すブロック図である。
１…第１の可変利得増幅器、２…検波器、３…可変帯域
低域通過フィルタ、４…第２の可変利得増幅器、５…準
同期復調器、６…Ａ／Ｄ変換器、７…Ａ／Ｄ変換器、８
…同期復調器、９…復号器、１０…フレーム検出器、１
１…２乗器、１２…２乗器、１３…加算器、１４…低域
通過フィルタ、１５…減算器、１６…バースト検出器、
１７…低域通過フィルタ、１７…第２の切換器、１９…
第１の切換器。
低域通過フィルタ、４…第２の可変利得増幅器、５…準
同期復調器、６…Ａ／Ｄ変換器、７…Ａ／Ｄ変換器、８
…同期復調器、９…復号器、１０…フレーム検出器、１
１…２乗器、１２…２乗器、１３…加算器、１４…低域
通過フィルタ、１５…減算器、１６…バースト検出器、
１７…低域通過フィルタ、１７…第２の切換器、１９…
第１の切換器。
Claims (2)
- 【請求項１】断続的に到来する変調信号であるバースト
変調信号を入力とし、該バースト変調信号を増幅する第
１の可変利得増幅器（１）と、該第１の可変利得増幅器
の出力信号を検波する検波器（２）と、該検波器の出力
信号を入力とし前記第１の可変利得増幅器へ制御信号を
出力する可変帯域低域通過フィルタ（３）と、前記第１
の可変利得増幅器の出力信号を入力としベースバンド信
号に周波数変換する準同期復調器（５）と、該準同期復
調器の出力信号をデジタル信号に変換するＡ／Ｄ変換器
（６、７）と、該Ａ／Ｄ変換器の出力信号を入力とし同
期復調を行う同期復調器（８）と、該同期復調器の出力
信号を入力とし復号データを出力する復号器（９）と、
前記同期復調器の出力信号を２乗する２乗器（１１、１
２）と、該２乗器の出力信号を入力としバースト信号の
到来を検出するバースト検出器（１６）と、前記復号器
の出力した復号データよりフレームとデータ終了パター
ンを検出するフレーム検出器（１０）と、バースト検出
器およびフレーム検出器の出力信号を入力として前記可
変帯域低域通過フィルタの帯域幅を切り換える第１の切
換器（１９）とを備えたバースト信号用ＡＧＣ回路。 - 【請求項２】前記第１の可変利得増幅器と準同期復調器
との間に、第２の可変利得増幅器（４）を備え、前記２
乗器の出力信号を入力とし、あらかじめ設定された基準
値との差を求める減算器（１５）と、バースト検出器お
よびフレーム検出器の出力信号を入力として基準値もし
くは減算器の出力信号のいずれかを選択して第２の可変
利得増幅器を制御する第２の切換器（１８）とを備えた
請求項１記載のバースト信号用ＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18843895A JPH0918533A (ja) | 1995-06-30 | 1995-06-30 | バースト信号用ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18843895A JPH0918533A (ja) | 1995-06-30 | 1995-06-30 | バースト信号用ａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0918533A true JPH0918533A (ja) | 1997-01-17 |
Family
ID=16223687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18843895A Pending JPH0918533A (ja) | 1995-06-30 | 1995-06-30 | バースト信号用ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0918533A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019673A1 (fr) * | 1998-09-28 | 2000-04-06 | Matsushita Electric Industrial Co., Ltd. | Recepteur a bande laterale residuelle |
| JP2001103394A (ja) * | 1999-10-01 | 2001-04-13 | Matsushita Electric Ind Co Ltd | デジタル放送受信装置 |
| WO2005112381A1 (ja) * | 2004-05-17 | 2005-11-24 | Mitsubishi Denki Kabushiki Kaisha | 無線通信装置及び復調方法及び周波数偏差補正回路 |
| JP2010183314A (ja) * | 2009-02-05 | 2010-08-19 | Sumitomo Electric Ind Ltd | クロックデータ再生回路及び再生方法並びにｐｏｎシステム |
-
1995
- 1995-06-30 JP JP18843895A patent/JPH0918533A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019673A1 (fr) * | 1998-09-28 | 2000-04-06 | Matsushita Electric Industrial Co., Ltd. | Recepteur a bande laterale residuelle |
| US6671002B1 (en) | 1998-09-28 | 2003-12-30 | Matsushita Electric Industrial Co., Ltd. | VSB receiver |
| JP2001103394A (ja) * | 1999-10-01 | 2001-04-13 | Matsushita Electric Ind Co Ltd | デジタル放送受信装置 |
| WO2005112381A1 (ja) * | 2004-05-17 | 2005-11-24 | Mitsubishi Denki Kabushiki Kaisha | 無線通信装置及び復調方法及び周波数偏差補正回路 |
| US8018914B2 (en) | 2004-05-17 | 2011-09-13 | Mitsubishi Electric Corporation | Radio communication device, demodulation method, and frequency deflection correction circuit |
| JP2010183314A (ja) * | 2009-02-05 | 2010-08-19 | Sumitomo Electric Ind Ltd | クロックデータ再生回路及び再生方法並びにｐｏｎシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950024572A (ko) | 텔레비젼 신호에 실려있는 이진 위상 이동 변조의 "전치-프레임-콤" 및 "전치-라인-콤" 부분-응답 필터링 | |
| JP2671595B2 (ja) | 復調装置 | |
| US7149263B2 (en) | AGC method and circuit for digital radio receiver | |
| EP0607944B1 (en) | An AGC circuit for burst signal | |
| JP3822163B2 (ja) | Ａｇｃシステム | |
| JPH0918533A (ja) | バースト信号用ａｇｃ回路 | |
| JP4422116B2 (ja) | Ａｇｃ制御方法及びａｇｃ回路 | |
| JPH1056343A (ja) | ディジタルａｇｃ方式 | |
| JPH02284547A (ja) | 直交信号復調装置 | |
| JP2500577B2 (ja) | バ―スト信号用ａｇｃ回路 | |
| JP3966523B2 (ja) | 自動周波数制御回路及び自動周波数制御方法 | |
| JP2500578B2 (ja) | バ―スト信号用ａｇｃ回路 | |
| JPH0794981A (ja) | 自動利得制御回路 | |
| JP2001244861A (ja) | 無線受信装置及び方法 | |
| JP2570126B2 (ja) | 復調装置 | |
| JPS6137813B2 (ja) | ||
| JP2669322B2 (ja) | 復調装置 | |
| JP4281260B2 (ja) | Ｆｍ復調器および受信機 | |
| JP2000252898A (ja) | ダイバーシティ受信機 | |
| US5615411A (en) | Method and apparatus for composite signal separation and FM demodulation | |
| JP2005323123A (ja) | 自動利得制御装置、受信機及び自動利得制御方法 | |
| JP2560979B2 (ja) | クロック同期回路 | |
| JP2912217B2 (ja) | 復調器 | |
| JP2003249863A (ja) | 受信機のトラッキングフィルタ制御方式 | |
| JPH10173626A (ja) | 直接拡散ｃｄｍａ伝送方式の受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |