JP5255751B2 - 液晶表示装置の駆動装置及びこれを備えた液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置の駆動装置及びこれを備えた液晶表示装置に関する。

一般の液晶表示装置（ＬＣＤ）は、画素電極及び共通電極を備える二つの表示板と、その間に挿入された誘電率異方性を有する液晶層とを備える。画素電極は、行列状に配列され、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子に接続されて一行ずつ順次にデータ電圧の印加を受ける。共通電極は、表示板の全面に形成され、共通電圧の印加を受ける。画素電極と共通電極及びその間の液晶層は、回路的には、液晶キャパシタを構成し、この液晶キャパシタは、これに接続されたスイッチング素子と共に画素を構成する基本単位となる。

このような液晶表示装置は、二つの電極に電圧を印加して液晶層に電界を形成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。このとき、液晶層に一方向の電界が長く印加されることによって発生する劣化現象を防止するために、フレーム毎に、行毎に、またはドット毎に共通電圧に対するデータ電圧の極性を反転させる。

液晶表示装置において、特に携帯電話などに使用される中小型表示装置として、セットの外部と内部、すなわち両面に、それぞれ表示板部を備えているデュアル表示装置の開発が進んでいる。

このようなデュアル表示装置は、内部に装着される主表示板部と、外部に装着される副表示板部と、外部からの入力信号を伝達する配線が備えられた駆動フレキシブルプリント回路基板（ＦＰＣ）と、主表示板部と副表示板部を接続する補助ＦＰＣと、これらを制御するための統合チップとを備える。

このとき、液晶表示装置は、スイッチング素子を備える画素と表示信号線を有する表示板と、表示信号線のうちのゲート線にゲートオン電圧とゲートオフ電圧を送出して画素のスイッチング素子を導通／遮断させるゲート駆動部と、表示信号線のうちのデータ線にデータ電圧を送出して導通したスイッチング素子を介して画素に印加するデータ駆動部とを備え、統合チップは、主表示板部と副表示板部のゲート駆動部とデータ駆動部を制御するための制御信号及び駆動信号を生成し、主に主表示板部にＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）形態に装着されている。また、ゲート駆動部は、表示板部の一側に画素のスイッチング素子と同一工程で形成されて集積される場合がある。また、統合チップはゲート電圧生成部を備え、ゲートオン電圧とゲートオフ電圧を生成してゲート駆動部に供給する。

一方、このような液晶表示装置の製造工程において、静電破壊の発生を防止するために、表示板部の周辺に沿って内側と外側に各々高電圧線と低電圧線を配置する。高電圧線と低電圧線の間には複数のダイオードからなる静電破壊防止用ダイオード部を接続し、このダイオード部にデータ線を接続し、表示板部の中央に浸透する静電気を一定の経路を経て外部に放出することで表示板部を保護する。

このような高電圧線と低電圧線は、統合チップとゲート駆動部の間に接続されており、例えば、携帯電話の場合、一般動作モードでゲートオン電圧とゲートオフ電圧を各々伝達する。

このような液晶表示装置で電源をオンにすれば、ゲート電圧生成部でゲートオン電圧とゲートオフ電圧を生成し始めるが、正常電圧に到達するまで時間がかかる。このとき、高電圧線と低電圧線にはゲートオン電圧とゲートオフ電圧に到達する前の状態の過渡電圧が伝達され、二つの電圧線の間に接続されたダイオード、例えば２つのダイオードが一定の抵抗として作用して過渡電圧を分圧する役割を果たす。これにより、二つのダイオードの間に接続されたデータ線にこの分圧された電圧がかかって一定の電流が画素のスイッチング素子に流れ、スイッチング素子の遮断状態で漏洩電流が液晶キャパシタに流れて充電される。このような充電で液晶が動作し、電源をオンにする動作により、データ線に沿って画面が表示される縦縞不良、またはゲート線に沿って画面が表示される横縞不良が発生する問題点がある。

本発明の目的は、縦縞不良または横縞不良を解決できる液晶表示装置の駆動装置及びこれを備えた液晶表示装置を提供することにある。

前述した目的を達成するために、本発明の一実施形態の液晶表示装置の駆動装置は、ゲート電圧を伝達する電圧線と、前記ゲート電圧を生成するゲート電圧生成部と、前記ゲート電圧生成部と前記電圧線の間に位置するスイッチング部と、前記スイッチング部を制御するための制御信号を生成する信号制御部とを備える。

このとき、前記スイッチング部は、前記ゲート電圧が正常状態に到達した後に導通するように制御される。

ここで、前記液晶表示装置の駆動装置は、一端が前記ゲート電圧生成部と前記スイッチング部の間に接続され、他端が接地されている第１キャパシタ、並びに一端が前記電圧線に接続され、他端が接地されている第２キャパシタをさらに備えることができ、前記第１キャパシタの静電容量は前記第２キャパシタより大きいことが好ましいが、前記第１キャパシタの容量と前記第２キャパシタの静電容量の比は１００：１以上であることが好ましい。

一方、前記ゲート電圧生成部は、ゲートオン電圧を生成するゲートオン電圧生成部とゲートオフ電圧を生成するゲートオフ電圧生成部を備え、前記電圧線は、前記ゲートオン電圧を伝達する第１電圧線と前記ゲートオフ電圧を伝達する第２電圧線とを備える。

前記スイッチング部は、前記ゲートオン電圧生成部に接続されている第１スイッチング素子と、前記ゲートオフ電圧生成部に接続されている第２スイッチング素子とを備える。

このとき、前記液晶表示装置の駆動装置は、一端が前記ゲートオン電圧生成部と前記第１スイッチング素子の間に接続され、他端が接地されている第１キャパシタと、一端が前記ゲートオフ電圧生成部と前記第２スイッチング素子の間に接続され、他端が接地されている第２キャパシタと、一端が前記第１電圧線に接続され、他端が接地されている第３キャパシタと、一端が前記第２電圧線に接続され、他端が接地されている第４キャパシタとをさらに備える。

ここで、前記第１及び第２キャパシタの静電容量は、前記第３及び第４キャパシタより大きいことが好ましいが、前記第１キャパシタの静電容量と前記第３キャパシタの静電容量の比と前記第２キャパシタの静電容量と前記第４キャパシタの静電容量の比は各々１００：１以上であることが好ましい。

また、前記第１及び第２スイッチング素子は、前記第１及び第２キャパシタが充電された後に導通するように制御される。

一方、前記液晶表示装置は、複数の画素とこれに接続されているゲート線及びデータ線を有する表示板部を備え、前記表示板部を駆動する駆動回路チップをさらに備えることが好ましい。

このとき、前記駆動回路チップは前記スイッチング部を備えることが好ましい。

本発明の一実施形態による液晶表示装置は、行列形態に配列された複数の画素と、前記画素に接続されているゲート線及びデータ線を有する表示板部と、前記ゲート線にゲート信号を印加するゲート駆動部と、前記データ線にデータ電圧を印加する駆動回路チップと、第１電圧線と、第２電圧線と、前記駆動回路チップから遠い所に位置し、前記第１電圧線と第２電圧線の間に直列に接続され、複数のダイオードからなる第１ダイオード群を有する第１ダイオード部と、前記駆動回路チップから近い所に位置し、前記第１電圧線と第２電圧線の間に直列に接続され、複数のダイオードからなる第２ダイオード群を有する第２ダイオード部と、ゲートオン電圧及びゲートオフ電圧を生成し、それぞれ前記第１及び第２電圧線を介して前記ゲート駆動部に印加するゲート電圧生成部と、前記ゲート電圧生成部と前記第１及び第２電圧線の間にそれぞれ接続されている第１及び第２スイッチング素子とを備える。

このとき、前記データ線の一端は前記第１ダイオード群の間に接続され、前記データ線の他端は前記伝送ゲートを経て前記第２ダイオード群の間に接続されている。

前記液晶表示装置は、前記第１及び第２スイッチング素子を導通及び遮断させるスイッチング制御信号を生成する信号制御部をさらに備えることが好ましい。

前記ゲート電圧生成部は、前記ゲートオン電圧を生成するゲートオン電圧生成部と、前記ゲートオフ電圧を生成するゲートオフ電圧生成部とを備えることが好ましい。

ここで、前記液晶表示装置は、一端が前記ゲートオン電圧生成部と前記第１スイッチング素子の間に接続され、他端が接地されている第１キャパシタ、一端が前記ゲートオフ電圧生成部と前記第２スイッチング素子の間に接続され、他端が接地されている第２キャパシタ、一端が前記第１電圧線に接続され、他端が接地されている第３キャパシタ、並びに一端が前記第２電圧線に接続され、他端が接地されている第４キャパシタをさらに備えることが好ましい。

一方、前記第１キャパシタ及び第２キャパシタの静電容量は、前記第３キャパシタ及び第４キャパシタより大きいことが好ましく、前記第１キャパシタの静電容量と前記第３キャパシタの静電容量の比は１００：１以上であることが好ましい。さらに、前記第２キャパシタの静電容量と前記第４キャパシタの静電容量の比も１００：１であることが好ましい。

このとき、前記第１及び第２スイッチング素子は、前記第１及び第２キャパシタが充電された後に導通する。

前記第１及び第２ダイオード群が逆方向に接続されることが好ましく、前記データ線の一端は前記第１ダイオード群の間に接続され、前記データ線の他端は前記伝送ゲートを経て前記第２ダイオード群の間に接続されることが好ましい。

一方、前記駆動回路チップは前記ゲート電圧生成部を備えたり、前記第１及び第２スイッチング素子を備えることが好ましい。

また、前記駆動回路チップは前記信号制御部を備えることが好ましい。

一方、前記液晶表示装置は、前記データ線と前記駆動回路チップの間に接続されている複数の伝送ゲートをさらに備えることが好ましい。

前記第１電圧線は、前記表示板の周辺に沿って環状に配置され、前記第２電圧線は、前記第１電圧線の外側に配置されることが好ましい。

以下、添付した各図面を参照して本発明の実施例について詳細に説明することによって本発明のさまざまな効果を明らかにする。

電圧線ＨＬ、ＬＬに異常電圧が誘起される時間を大幅に減少することにより、縦縞不良または横縞不良を防止することができる。

添付した図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。

図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一の参照符号を付けている。層、膜、領域、板などの部分が、他の部分の「上に」あるとする時、これは他の部分の「すぐ上に」ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上に」あるとする時、これは中間に他の部分がない場合を意味する。

以下、本発明の実施形態による液晶表示装置について図面を参照して詳細に説明する。

図１は、本発明の一実施形態による液晶表示装置の概略図であり、図２は、本発明の一実施形態による液晶表示装置のブロック図であり、図３は、本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。図１を参照すれば、本発明の一実施形態による表示装置は、主表示板部３００Ｍと副表示板部３００Ｓ、主表示板部３００Ｍに付着されたＦＰＣ６５０、主表示板部３００Ｍと副表示板部３００Ｓの間に付着された補助ＦＰＣ６８０、並びに表示板部３００Ｍ上に装着された統合チップ７００を備える。

ＦＰＣ６５０は、主表示板部３００Ｍの一辺付近に付着されている。また、組立状態でＦＰＣ６５０を折り畳んだ時、副表示板部３００Ｓを露出させる開口部６９０を有する。開口部６９０の下側には外部からの信号が入力される入力部６６０が備えられ、その他の入力部６６０と統合チップ７００、統合チップ７００と主表示板部３００Ｍの電気的接続のために複数の信号線（図示せず）を備えているが、これら信号線は、統合チップ７００に接続される地点及び主表示板部３００Ｍと付着される地点で通常は幅が広くなってパッド（図示せず）を形成する。

補助ＦＰＣ６８０は、主表示板部３００Ｍの他の辺と副表示板部３００Ｓの一辺の間に付着され、統合チップ７００と副表示板部３００Ｓの電気的接続のために信号線ＳＬ２、ＤＬを備える。

各表示板部３００Ｍ、３００Ｓは、画面をなす表示領域３１０Ｍ、３１０Ｓと周辺領域３２０Ｍ、３２０Ｓを有し、周辺領域３２０Ｍ、３２０Ｓには光を遮断するための遮光層（図示せず）（ブラックマトリックス）が備えられる。ＦＰＣ６５０及び補助ＦＰＣ６８０は、この遮光領域３２０Ｍ、３２０Ｓに付着されている。

図２に示すように、各表示板部３００Ｍ、３００Ｓは、複数のゲート線（Ｇ_１〜Ｇ_ｎ）と複数のデータ線（Ｄ_１〜Ｄ_ｍ）を有する複数の表示信号線と、これに接続されて略行列状に配列された複数の画素、並びにゲート線（Ｇ_１〜Ｇ_ｎ）に信号を供給するゲート駆動部４００を有し、画素と表示信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）の殆どは表示領域３１０Ｍ、３１０Ｓ内に位置し、ゲート駆動部４００Ｍ、４００Ｓは周辺領域３２０Ｍ、３２０Ｓに各々位置する。ゲート駆動部４００Ｍ、４００Ｓが位置したところの周辺領域３２０Ｍ、３２０Ｓはより大きい幅を有する。

また、図１に示すように、主表示板部３００Ｍのデータ線（Ｄ_１〜Ｄ_ｍ）のうちの一部は、補助ＦＰＣ６８０を介して副表示板部３００Ｓに接続されている。即ち、二つの表示板部３００Ｍ、３００Ｓは、データ線（Ｄ_１〜Ｄ_ｍ）のうちの一部を共有する形態であり、図ではそのうちの一つ（ＤＬ）を示している。

表示信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）は、ゲート信号（走査信号とも言う。）を伝達する複数のゲート線（Ｇ_１〜Ｇ_ｎ）とデータ信号を伝達するデータ線（Ｄ_１〜Ｄ_ｍ）を有する。ゲート線（Ｇ_１〜Ｇ_ｎ）は略行方向に延びて互いに略平行であり、データ線（Ｄ_１〜Ｄ_ｍ）は略列方向に延びて互いに略平行である。表示信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）は、ＦＰＣ６５０、６８０に接続される地点で大概幅が広くなってパッド（図示せず）を形成し、表示板部３００Ｍ、３００ＳとＦＰＣ６５０、６８０は、そのパッドの電気的接続のために、異方性導電膜（図示せず）や半田づけ等で接続されている。

各画素は、表示信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）に接続されたスイッチング素子Ｑとこれに接続された液晶キャパシタＣ_ＬＣ及びストレージキャパシタＣ_ＳＴを有する。ストレージキャパシタＣ_ＳＴは必要に応じて省略することが好ましい。

薄膜トランジスタなどスイッチング素子Ｑは、下部表示板１００に備えられ、三端子素子としてその制御端子及び入力端子は各々ゲート線（Ｇ_１〜Ｇ_ｎ）及びデータ線（Ｄ_１〜Ｄ_ｍ）に接続されており、出力端子は液晶キャパシタＣ_ＬＣ及びストレージキャパシタＣ_ＳＴに接続されている。

図３に示すように、表示板部３００は、下部表示板１００と上部表示板２００及びその間の液晶層３を有し、表示信号線（Ｇ_１〜Ｇ_ｎ、Ｄ_１〜Ｄ_ｍ）とスイッチング素子Ｑは下部表示板１００に備えられている。

液晶キャパシタＣ_ＬＣは、下部表示板１００の画素電極１９０と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０は、スイッチング素子Ｑに接続され、共通電極２７０は、上部表示板２００の全面に形成されて共通電圧Ｖｃｏｍの印加を受ける。図３と異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、その場合、二つの電極１９０、２７０は全て線形または棒形に形成される。

ストレージキャパシタＣ_ＳＴは、下部表示板１００に備えられた別個の信号線（図示せず）と画素電極１９０が重なっており、この別個の信号線には共通電圧（Ｖｃｏｍ）などの定められた電圧が印加される。もっとも、ストレージキャパシタＣ_ＳＴは、画素電極１９０が絶縁体を媒介としてすぐ上の前段ゲート線と重ならせることもできる。

一方、色表示を実現するために、各画素が色相を表示すべきであり、これは、画素電極１９０に対応する領域に三原色、例えば、赤色、緑色、または青色のカラーフィルタ２３０を備えることによって可能である。図３で、カラーフィルタ２３０は、上部表示板２００に形成されているが、これと異なって、下部表示板１００の画素電極１９０上または下に形成することも可能である。

表示板部３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には、光を偏光させる偏光子（図示せず）が付着されている。

ゲート駆動部４００Ｍ、４００Ｓは、ゲート線（Ｇ_１〜Ｇ_ｎ）に接続され、スイッチング素子Ｑを導通させることができるゲートオン電圧（Ｖｏｎ）と、スイッチング素子Ｑを遮断させることができるゲートオフ電圧（Ｖｏｆｆ）をゲート電圧生成部７５０から受信して、これらの組み合わせからなるゲート信号をゲート線（Ｇ_１〜Ｇ_ｎ）に印加する。ゲート駆動部４００Ｍ、４００Ｓは、画素のスイッチング素子Ｑと同一工程で形成されて集積されており、信号線ＳＬ１、ＳＬ２を介して統合チップ７００とそれぞれ接続されている。

統合チップ７００は、連結部６６０とＦＰＣ６５０に備えられた信号線を介して外部信号を受信し、処理した信号を主表示板部３００Ｍの周辺領域３２０Ｍと補助ＦＰＣ６８０に備えられた配線を介して、主表示板部３００Ｍ及び副表示板部３００Ｓに供給することによってこれらを制御し、また、図２に示されたゲート電圧生成部７５０、階調電圧生成部８００、データ駆動部５００及び信号制御部６００などを有する。

階調電圧生成部８００は、画素の輝度に関連する一組または二組の複数階調電圧を生成する。二組である場合、そのうちの一組は共通電圧Ｖｃｏｍに対してプラスの値を有し、もう一組はマイナスの値を有する。

データ駆動部５００は、表示板部３００の伝送ゲートＴＧ１−ＴＧ６を介してデータ線（Ｄ_１〜Ｄ_ｍ）に接続され、階調電圧生成部８００からの階調電圧を選択してデータ信号として画素に印加する。

信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。

次に、このような液晶表示装置の表示動作についてより詳細に説明する。

信号制御部６００は、外部のＭＰＵ（ｍｏｂｉｌｅ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）（図示せず）から入力映像信号Ｒ、Ｇ、Ｂ及びその表示を制御する入力制御信号、例えば、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、データイネーブル信号ＤＥなどの提供を受けて、入力制御信号及び入力映像信号Ｒ、Ｇ、Ｂに基づいてゲート制御信号ＣＯＮＴ１、データ制御信号ＣＯＮＴ２及びスイッチング制御信号ＣＯＮＴ３、ＣＯＮＴ４などを生成し、映像信号Ｒ、Ｇ、Ｂを表示板部３００の動作条件に合うように適切に処理した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００Ｍ、４００Ｓのうちの一つに送出し、データ制御信号ＣＯＮＴ２と処理した映像信号ＤＡＴをデータ駆動部５００に送出し、スイッチング制御信号ＣＯＮＴ３、ＣＯＮＴ４を伝送ゲートＴＧ１−ＴＧ６とスイッチング素子ＳＷ１、ＳＷ２にそれぞれ送出する。

ゲート制御信号ＣＯＮＴ１は、ゲートオン電圧（Ｖｏｎ）の出力開始を指示する走査開始信号ＳＴＶ、ゲートオン電圧（Ｖｏｎ）の出力時期を制御するゲートクロック信号ＣＰＶ、及びゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号ＯＥなどを含む。

データ制御信号ＣＯＮＴ２は、映像データＤＡＴの入力開始を知らせる水平同期開始信号ＳＴＨとデータ線（Ｄ_１〜Ｄ_ｍ）に当該データ電圧の印加を指示するロード信号ＬＯＡＤ、共通電圧（Ｖｃｏｍ）に対するデータ電圧の極性（以下、共通電圧に対するデータ電圧の極性を略してデータ電圧の極性という。）を反転させる反転信号ＲＶＳ及びデータクロック信号ＨＣＬＫなどを含む。

スイッチング制御信号ＣＯＮＴ３、ＣＯＮＴ４は、伝送ゲートＴＧ１−ＴＧ６とスイッチング素子ＳＷ１、ＳＷ２の導通及び遮断を制御し、ハイレバル及びローレベルの各レベルを有する。

データ駆動部５００は、信号制御部６００からのデータ制御信号ＣＯＮＴ２に従って一つの行の画素に対応する映像データＤＡＴを順次に受信し、階調電圧生成部８００からの階調電圧のうちの各映像データＤＡＴに対応する階調電圧を選択することによって、映像データＤＡＴを当該データ電圧に変換し、導通した伝送ゲートＴＧ１−ＴＧ６を介してデータ線（Ｄ_１〜Ｄ_ｍ）に印加する。

ゲート駆動部４００は、信号制御部６００からのゲート制御信号ＣＯＮＴ１に従ってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ_１〜Ｇ_ｎ）に印加して、このゲート線（Ｇ_１〜Ｇ_ｎ）に接続されたスイッチング素子Ｑを導通させる。データ線（Ｄ_１〜Ｄ_ｍ）に供給されたデータ電圧は、導通したスイッチング素子Ｑを介して当該画素に印加される。

画素に印加されたデータ電圧と共通電圧（Ｖｃｏｍ）の差は、液晶キャパシタＣ_ＬＣの充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさによってその配列が異なる。そのため、液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された偏光子によって光透過率の変化として現れる。

１水平周期（または１Ｈ）（水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ゲートクロックＣＰＶの一周期）が経過すれば、データ駆動部５００とゲート駆動部４００は、次行の画素に対して同一動作を繰り返す。このような方法で、１フレーム期間の間に全てのゲート線（Ｇ_１〜Ｇ_ｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加し、全ての画素にデータ電圧を印加する。更に、１フレームが終了すれば次のフレームが開始され、各画素に印加されるデータ電圧の極性が直前のフレームにおける極性と逆になるようにデータ駆動部５００に印加される反転信号ＲＶＳの状態が制御される（フレーム反転）。このとき、１フレーム内でも反転信号ＲＶＳの特性によって一つのデータ線を通じて流れるデータ電圧の極性が変わったり（例：列反転、ドット反転）、一つの画素行に印加されるデータ電圧の極性も互いに異ならせてもよい。（例：行反転、ドット反転）。

次に、本発明の実施形態による液晶表示装置について図４乃至図７を参照して詳細に説明する。

図４は、図１に示す本発明の一実施形態による液晶表示装置の主表示板部のブロック図であり、図５は、図４に示す主表示板部の拡大図である。図６は、図５に示す液晶表示装置の駆動装置の等価回路図であり、図７は、図５に示すゲートオン電圧及びスイッチング制御信号のタイミング図である。

図４は、図１に示す主表示板部３００Ｍを示す。以下、主表示板部３００Ｍについて説明する。

図４に示すように、表示板部３００Ｍの下側に統合チップ７００が配置されており、右側にはゲート駆動部４００Ｍが集積され、統合チップ７００とゲート駆動部４００Ｍの間には高電圧線３１、３１ａ、３１ｂと低電圧線３２、３２ａ、３２ｂが表示領域ＤＡ外側の周辺領域に環状形態に接続されている。

電圧線３１、３２は、統合チップ７００の一端とゲート駆動部４００Ｍの一端との間に接続されており、電圧線３１ａ、３２ａは、ゲート駆動部４００Ｍの他の一端と統合チップ７００の他の一端との間に接続され、電圧線３１ｂ、３２ｂは、電圧線３１、３２と電圧線３１ａ、３２ａの間に接続されている。このとき、高電圧線３１、３１ａ、３１ｂは内側に、低電圧線３２、３２ａ、３２ｂは外側に位置し、高電圧線３１と高電圧線３１ａ、低電圧線３２、３２ａは、ゲート駆動部４００Ｍを介して互いに接続されている。

統合チップ７００の各チャンネル３３には三個の伝送ゲートＴＧが接続され、各伝送ゲートＴＧには一つのデータ線（Ｄ_１〜Ｄ_ｍ）が接続されている。

また、二つの電圧線３１ａ、３２ａの間及び二つの電圧線３１ｂ、３２ｂの間には、各々ダイオード部３５、３６が接続されている。

ダイオード部３５は、低電圧線３２ａから高電圧線３１ａに逆方向に接続されている複数のダイオードｄ１、ｄ２を有し、ダイオード部３６も低電圧線３２ｂから高電圧線３１ｂに逆方向に接続されている複数のダイオードｄ３、ｄ４を有する。

このとき、ダイオード部３５にはデータ線（Ｄ_１〜Ｄ_ｍ）が接続され、ダイオード部３６にはチャンネル３３が接続されている。データ線（Ｄ_１〜Ｄ_ｍ）は、二つのダイオードｄ１、ｄ２の間に接続され、チャンネル３３は、二つのダイオードｄ３、ｄ４の間に接続されている。

このようにすれば、高電圧線３１ａ、３１ｂから低電圧線３２ａ、３２ｂで電流が流れることがなく、静電気が表示板部３００Ｍの中央に浸透する場合、ダイオードｄ１、ｄ２の間またはダイオードｄ３、ｄ４の間に接続されたデータ線（Ｄ_１〜Ｄ_ｍ）、またはチャンネル３３を通じて静電気が放出される。

このとき、液晶表示装置の電源をオンにすれば、ゲート電圧生成部７５０は、ゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）を生成し始めるが、これについて図６及び図７を参照して詳細に説明する。

以下、図面符号Ｃはキャパシタを示すと共に、当該キャパシタが有する静電容量を示す。

図６は、図５に示す液晶表示装置の等価回路図で、ゲート電圧生成部７５０は、ゲートオン電圧生成部７５１とゲートオフ電圧生成部７５２を有する。
ゲートオン電圧生成部７５１及びゲートオフ電圧生成部７５２に、図４及び図５において各々図面符号３１、３１ａ及び３１ｂと３２、３２ａ及び３２ｂで示される高電圧線ＨＬ及び低電圧線ＬＬが接続され、二つの電圧線ＨＬ、ＬＬの間にはダイオード部３５６が接続されている。ダイオード部３５６は、逆方向に接続されている二つのダイオードｄｉ、ｄｊを有する。ここで、ダイオード部３５６は、ダイオード部３５またはダイオード部３６であり、ダイオードｄｉはｄ２、ｄ３のうちのいずれか一つを意味する、ダイオードｄｊはダイオードｄ１、ｄ４のうちのいずれか一つを意味する。また、データ線Ｄｘはデータ線（Ｄ_１〜Ｄ_ｍ）のうちのいずれか一つを意味する。

また、高電圧線ＨＬにはスイッチング素子ＳＷ１が、低電圧線ＳＷ２にはスイッチング素子ＳＷ２が接続され、ゲートオン電圧生成部７５１とスイッチング素子ＳＷ１の間にはキャパシタＣ_ｅｑ１が接続され、ゲートオフ電圧生成部７５２とスイッチング素子ＳＷ２の間にはキャパシタＣ_ｅｑ２が接続されている。

ここで、キャパシタＣ_ｅｑ１は、ゲートオン電圧生成部７５１とスイッチング素子ＳＷ１の間に存在する等価静電容量であり、ゲートオン電圧生成部７５１に存在する静電容量と、ゲートオン電圧生成部７５１とスイッチング素子ＳＷ１の間の配線に存在する寄生容量を有する。同様に、キャパシタＣ_ｅｑ２は、ゲートオフ電圧生成部７５２とスイッチング素子ＳＷ２の間に存在する等価静電容量であり、ゲートオフ電圧生成部７５２に存在する静電容量と、ゲートオフ電圧生成部７５２とスイッチング素子ＳＷ２の間の配線に存在する寄生容量を有する。

また、キャパシタＣＰ１とキャパシタＣＰ２は、各々高電圧線ＨＬ及び低電圧線ＬＬに存在する寄生容量を示す。

一方、液晶表示装置の電源をオンにすれば、例えばゲートオン電圧生成部７５１はゲートオン電圧（Ｖｏｎ）を生成する。このとき、図７に示すように、ゲートオン電圧（Ｖｏｎ）が一定となる値、つまり正常状態に到達する時間ｔ_１である、キャパシタＣ_ｅｑ１にゲートオン電圧（Ｖｏｎ）が完全に充電される時間は、次式（１）により求めることができる。

ｔ_１＝Ｃ_ｅｑ１×Ｖｏｎ／Ｉ_１ ・・・（１）

ここで、Ｉ_１はゲートオン電圧生成部７５１においてキャパシタＣ_ｅｑ１に流れる電流である。

このとき、スイッチング素子ＳＷ１、ＳＷ２がＮ型トランジスタである場合、スイッチング制御信号ＣＯＮＴ４が時間ｔ_１にハイレベルになれば、スイッチング素子ＳＷ１がターンオンされ、キャパシタＣ_ｅｑ１に充電されたゲートオン電圧（Ｖｏｎ）がキャパシタＣＰ１に充電される。

このとき、キャパシタＣＰ１が時間ｔ_２に完全に充電された場合、充電時間ｔ_３は時間ｔ_１と時間ｔ_２の差であり、これは次式（２）により求めることができる。

ｔ_３＝ＣＰ１×Ｖｏｎ／Ｉ_２ ・・・（２）

ここで、Ｉ_２はキャパシタＣ_ｅｑ１からキャパシタＣＰ１に流れる電流を示す。

このとき、式（１）と式（２）によれば、二つの電流Ｉ_１、Ｉ_２は同一電圧（Ｖｏｎ）を伝達するので実質的に同一であり、よって、充電時間を決定するものは、二つのキャパシタの静電容量であることが分かる。ここで、二つの静電容量Ｃ_ｅｑ１、ＣＰ１の比が、例えば１００：１である場合、時間ｔ_１、ｔ_３の比も１００：１であることが分かる。ここで、静電容量Ｃ_ｅｑ１、Ｃ_ｅｑ２と寄生容量ＣＰ１、ＣＰ２の比を調節することによって充電時間をさらに短縮することができる。

また、ゲートオフ電圧（Ｖｏｆｆ）の場合も式（１）及び式（２）と同様に算出することができる。

このように、ゲート電圧生成部７５０と電圧線ＨＬ、ＬＬの間にスイッチング素子ＳＷ１、ＳＷ２を設けることによって、充電時間を著しく短縮できることが分かる。

例えば、スイッチング素子ＳＷ１、ＳＷ２がない場合、電圧線ＨＬ、ＬＬの充電時間が時間ｔ_１となる。電圧線ＨＬ、ＬＬの寄生容量を考えれば、時間ｔ_１より大きくなることができる。このとき、充電時間が長くなれば、高電圧線ＨＬと低電圧線ＬＬの間に接続されているダイオード部３５６には過渡電圧が印加される時間が長くなり、この過渡電圧は、ダイオードｄｉ、ｄｊを介して分圧されてデータ線Ｄｘに印加されることによって縦縞不良が発生する。即ち、充電時間が長くなれば、異常電圧がデータ線に誘起されることによって縦縞不良が発生する。

しかし、本発明の実施形態によれば、スイッチング素子ＳＷ１、ＳＷ２をゲート電圧生成部７５０と電圧線ＨＬ、ＬＬの間に配置し、完全に充電された後、これを電圧線ＨＬ、ＬＬに印加することにより、前述した充電時間を略１／１００以上に短縮することができる。即ち、電圧線ＨＬ、ＬＬに異常電圧が誘起される時間を大幅に減少することで、縦縞不良が発生する可能性を顕著に低減させる。

以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。

本発明の一実施形態による液晶表示装置の概略図である。 本発明の一実施形態による液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。 図１に示した主表示板部のブロック図である。 図４に示した主表示板の一部の拡大図である。 本発明の一実施形態による液晶表示装置の駆動装置の等価回路図である。 本発明の一実施形態による液晶表示装置の駆動装置におけるゲートオン電圧及びスイッチング制御信号のタイミング図である。

符号の説明

３００、３００Ｍ、３００Ｓ 表示板部
４００、４００Ｍ、４００Ｓ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
６５０ ＦＰＣ
６６０ 連結部
６８０ 補助ＦＰＣ
６９０ 開口部
７００ 統合チップ
７５０ ゲート電圧生成部
７５１ ゲートオン電圧生成部
７５２ ゲートオフ電圧生成部
８００ 階調電圧生成部
３ 液晶層
１００ 下部表示板
２００ 上部表示板
１９０ 画素電極
２３０ カラーフィルタ
２７０ 共通電極
３１、３１ａ、３１ｂ、ＨＬ 高電圧線
３２、３２ａ、３２ｂ、ＬＬ 低電圧線
３５、３６ ダイオード部
ＴＧ 伝送ゲート
Ｒ、Ｇ、Ｂ 入力映像データ
ＤＥ データイネーブル信号
ＭＣＬＫ メインクロック
Ｈｓｙｎｃ 水平同期信号
Ｖｓｙｎｃ 垂直同期信号
ＣＯＮＴ１ ゲート制御信号
ＣＯＮＴ２ データ制御信号
ＤＡＴ 出力映像データ
Ｃ_ＬＣ 液晶キャパシタ
Ｃ_ＳＴ ストレージキャパシタ
Ｑ スイッチング素子

Claims (3)

1. 行列状に配列された複数の画素、前記画素に接続されているゲート線及びデータ線を有する表示板部と、
   前記ゲート線にゲート信号を印加するゲート駆動部と、
   前記データ線にデータ電圧を印加するデータ駆動部及びゲート電圧を生成するゲート電圧生成部を有する駆動回路チップと、
   前記ゲート駆動部と前記駆動回路チップを連結し、ゲートオン電圧を伝達する第１電圧線と、ゲートオフ電圧を伝達する第２電圧線とを有する電圧線と、
   前記データ線と前記駆動回路チップとの間に接続されている複数の伝送ゲートと、
   前記駆動回路チップ内で前記ゲート電圧生成部と前記電圧線の間に位置し、前記ゲート電圧が正常状態に到達した後に導通するスイッチング部と、
   前記駆動回路チップ内に設けられ、前記スイッチング部を制御するための制御信号を生成する信号制御部と、
   前記駆動回路チップから遠い所に位置し、前記第１電圧線と第２電圧線の間に、前記第１電圧線と第２電圧線のうち高電圧が印加される電圧線から低電圧が印加される電圧線への方向に対して逆方向に直列に接続され、複数のダイオードからなる第１ダイオード群を有する第１ダイオード部と、
   前記駆動回路チップから近い所に位置し、前記第１電圧線と第２電圧線の間に、前記第１電圧線と第２電圧線のうち高電圧が印加される電圧線から低電圧が印加される電圧線への方向に対して逆方向に直列に接続され、複数のダイオードからなる第２ダイオード群を有する第２ダイオード部とを備え、
   前記データ線の一端は前記第１ダイオード群の間に接続され、前記データ線の他端は前記伝送ゲートを経て前記第２ダイオード群の間に接続されており、
   前記スイッチング部は、ゲートオン電圧生成部に接続されている第１スイッチング素子と、ゲートオフ電圧生成部に接続されている第２スイッチング素子とを備える液晶表示装置であって、
   前記ゲートオン電圧生成部と前記スイッチング素子の間に存在する静電容量と等価な静電容量を有し、前記ゲートオン電圧生成部と前記第１スイッチング素子の配線間に存在する寄生容量である第１キャパシタと、
   前記ゲートオフ電圧生成部と前記スイッチング素子の間に存在する静電容量と等価な静電容量を有し、前記ゲートオフ電圧生成部と前記第２スイッチング素子の配線間に存在する寄生容量である第２キャパシタと、
   前記第１電圧線に存在する寄生容量に等価な静電容量を有し、前記第１電圧線に存在する寄生容量である前記第３キャパシタと、
   前記第２電圧線に存在する寄生容量に等価な静電容量を有し、前記第２電圧線に存在する寄生容量である前記第４キャパシタは、
   前記第１及び第２キャパシタの静電容量が、前記第３及び第４キャパシタより大きい関係を有することを特徴とする液晶表示装置。
2. 前記第１キャパシタの容量と前記第３キャパシタの静電容量の比と、前記第２キャパシタの静電容量と前記第４キャパシタの静電容量の比は各々１００：１以上であることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１及び第２スイッチング素子は、前記第１及び第２キャパシタが充電された後に導通することを特徴とする請求項２に記載の液晶表示装置。

Images