JP4037029B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4037029B2 JP4037029B2 JP2000042893A JP2000042893A JP4037029B2 JP 4037029 B2 JP4037029 B2 JP 4037029B2 JP 2000042893 A JP2000042893 A JP 2000042893A JP 2000042893 A JP2000042893 A JP 2000042893A JP 4037029 B2 JP4037029 B2 JP 4037029B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- protection circuit
- signal line
- semiconductor integrated
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 230000015556 catabolic process Effects 0.000 claims description 37
- 238000004891 communication Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 47
- 230000005540 biological transmission Effects 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 230000003068 static effect Effects 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 25
- 230000005611 electricity Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 20
- 235000012239 silicon dioxide Nutrition 0.000 description 13
- 239000000377 silicon dioxide Substances 0.000 description 13
- 239000012212 insulator Substances 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000007786 electrostatic charging Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路装置に係わり、例えば、中間周波数帯から高周波帯を含む信号の処理を行う回路を有する半導体集積回路装置において、半導体集積回路を構成する回路素子の静電破壊を防止する保護技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
ディジタルセルラーシステム等の無線通信装置（無線通信移動体端末機器、以下、端末機器と称す）は、多くのディスクリートＩＣ（半導体集積回路）によって送・受信系の回路が構成されている。ディスクリートＩＣによって送・受信系の回路が構成された端末機器の代表的な例を図９に示す。ディスクリートＩＣはＮＥＣ，RF Micro Device等の半導体部品メーカにより提供されている。
また、送受信部をワンチップ化した技術については、例えば、日立評論社発行「日立評論」、Vol.81,No.10(1999-10),PP.17〜20に記載されている。
一方、ＩＣの静電破壊保護回路については、例えば、特開平1-230266号公報に開示されている。この文献には、集積回路の端子と電源電圧線または接地線との間にダイオードを複数個直列に接続した静電破壊防止回路が開示されている。
また、特開平7-202583号公報には、複数電源電圧の混在化に伴うＣＭＯＳ回路に対応したＣＭＯＳ保護回路が開示されている。
【０００３】
ここで、従来技術について図を用いて説明する。図９は従来の端末機器に内蔵されている送受信用回路等を示す模式的ブロック図である。ＩＣはそれぞれ機能毎にディスクリートに作られており、それぞれ四角で囲まれた部分がディスクリートＩＣである。
【０００４】
このブロック図では、アンテナ１にデュプレクサ２を介して接続する送信系と、受信系とを示してあり、送信系及び受信系はいずれも図示しないベースバンドに接続されるものである。
【０００５】
受信系は、アンテナ１，デュプレクサ２に内蔵しているバンドパスフィルタ３，低雑音増幅器４，バンドパスフィルタ５，受信ミキサ６，バンドパスフィルタ７，可変利得制御増幅器８，復調器９を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。
【０００６】
送信系は、変調器１１，可変利得制御増幅器１２，送信ミキサ１３，バンドパスフィルタ１４，送信前段増幅器１５，高出力増幅器１６，デュプレクサ２に内蔵しているバンドパスフィルタ１７，アンテナ１を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。また、復調器９及び変調器１１はＶＣＯ１８から入力する局発信号により周波数変換を行う。受信ミキサ６及び送信ミキサ１３も同様にＶＣＯ１９からの局発信号により周波数変換を行う。
【０００７】
アンテナ１で受信された信号（電波）１０は、受信系の各素子で順次処理されてベースバンドに送られる。また、ベースバンドから送られた信号は、送信系の各素子で順次処理されてアンテナ１から電波１０として放射される。
【０００８】
前述のように、四角で囲まれた部分がディスクリートＩＣである。また、その中の小さい四角部分が、静電破壊保護回路２０（以下、保護回路と称す）である。
このような従来の構成では、各半導体部品メーカのＩＣカタログ記載の取り扱い注意事項から、数百ＭＨｚの中間周波数帯ＩＣである可変利得制御増幅器８，１２、復調器９、変調器１１には、数１０Ｖから数１００Ｖに及ぶ静電気帯電による回路破壊を防止するよう保護回路２０が設けられ、高耐圧化を図っていると推察される。
【０００９】
一方、１ＧＨｚ近傍の高周波帯ＩＣである低雑音増幅器４，受信ミキサ６，送信ミキサ１３，送信前段増幅器１５，高出力増幅器１６は、ユーザが静電気に配慮して使用するよう記載されており、保護回路は設けられていないと推察される。
保護回路の一例として前述のように特開平7-202583号公報に記載された保護回路が知られている。図１０はこの公報に記載された保護回路の図に、説明をし易くするために一部を追加した模式図である。
【００１０】
図１０において、４１が保護回路である。Ｖは集積回路への入力あるいは出力信号であり、信号線４４を経て内部回路４５へ入力あるいは、内部回路４５より出力される。保護回路４１は、ダイオード接続されたＮＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３からなる。すなわち、トランジスタ４２はゲートとドレインを短絡して信号線４４に接続し、ソースを電源電圧ＶCCに接続する。また、トランジスタ４３はドレインを信号線４４に接続し、ゲートとソースを短絡してグランドに接続する。
また、多段接続されたダイオードで構成する保護回路の一例が前述のように特開平1-230266号公報に開示されている。図１１及び図１２はこの公報に記載された保護回路と静電破壊防止回路を形成するダイオードの図に、説明をし易くするために一部を追加した模式図である。
【００１１】
図１１に示すように、内部回路５４の信号線５３と接地線５５との間に２個のダイオード５１，５２が順方向に２段直列に接続されている。信号線５３により、内部回路５４に信号が伝送される。図１１では電源側の保護回路が省略されているが、保護回路の動作は、図１０で示したものと同じである。
【００１２】
２段構成とすることにより、Ｖon電圧を上げ、保護回路に流れる電流を抑圧している。図１２に２段接続で構成する保護回路素子の断面構造を示す。集積回路を形成するＰ型基板６１の一面にはＮ型エピタキシャル層６２が設けられているとともに、このＮ型エピタキシャル層６２の表面側にはウエルとなるＰ型拡散層６３が複数（図では２個）設けられている。また、Ｐ型拡散層６３の表層部分にはＮ型拡散層６４が形成されている。これにより、Ｐ型拡散層６３とＮ型拡散層６４によってＰＮ接合ダイオード（５１，５２）が形成される。
【００１３】
また、上記各Ｐ型拡散層６３とＰ型拡散層６３との間にはチャネルストッパーとしてのＰ型分離拡散層６５が設けられている。このＰ型分離拡散層６５はＮ型エピタキシャル層６２の厚さ方向全域に亘って延在し、その下端はＰ型基板６１に到達している。
【００１４】
また、上記Ｐ型基板６１の一面側表面には二酸化シリコン膜６６が設けられている。この二酸化シリコン膜６６の上記Ｐ型拡散層６３及びＮ型拡散層６４に対面する一部は除去されてコンタクト窓が設けられている。そして、これらコンタクト窓をも含み上記二酸化シリコン膜６６上にはアルミ蒸着層６７が所定パターンに形成されている。
【００１５】
この結果、二つのダイオード５１，５２はアルミ蒸着層６７によって順方向に直列に接続され、一方のダイオード５１のカソード電極６８が内部回路の信号線５３に接続され、他方のダイオード５２のアノード電極６９が接地線５５に接続される。
【００１６】
【発明が解決しようとする課題】
近年、無線通信移動体端末機器の小型化により、図９に示す、低雑音増幅器４，受信ミキサ６，可変利得制御増幅器８，復調器９，変調器１１，可変利得制御増幅器１２，送信ミキサ１３及び送信前段増幅器１５等にあたる送受信帯の変復調回路から高周波増幅までを統合した１チップＩＣが望まれ開発されており、チップ全体の高耐圧化が必要である。
しかし、従来の保護回路を組み込んだワンチップＩＣでは、以下のような問題が派生することが判明した。
【００１７】
（１）低雑音増幅器４，受信ミキサ６，送信ミキサ１３及び送信前段増幅器１５等の高周波回路においては、入出力回路に容量、インダクタを含む整合回路が用いられている。この整合回路のインピーダンス変換効果により、集積回路入出力部での信号電圧振幅が増幅される。更に各回路の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路として適用すると、保護回路に電流が流れるバイアス条件が発生し、信号が歪む問題点がある。
【００１８】
（２）また従来の保護回路を付けると寄生容量が大きく、利得が劣化する問題点もあり、従来の保護回路を高周波部の回路に適用することはでき難い。
【００１９】
（３）また、従来のトランジスタ二段構成による保護回路では、その素子構造がサイリスタを構成することから、高い静電気が印加されると、電源を落とさない限り過大電流が流れ続け、ＩＣ動作が不能になる。
【００２０】
以下、本発明者等による検討の結果判明した高周波回路に対する保護回路によって生じる問題点について、図１３以降を用いて説明する。まず、線形性の劣化について回路出力の場合を説明する。
【００２１】
図１３（ａ），（ｂ）は、図１０におけるＮＭＯＳトランジスタ４２，４３の静特性と高周波信号の動作を示している。図１０に示すような回路構成において、ＩＣの電源、接地が基板上に接続されている通常の動作状態においては、信号線４４に回路が所望する信号電圧ＶCCが印加されると、保護回路のトランジスタにはほとんど電流は流れず、内部回路４５に所望の信号電圧が印加される。
【００２２】
次に、ＩＣの基板実装中のような取り扱い時にトランジスタがオンとなる電圧Ｖon＋電源電圧ＶCCより高い正の静電気Ｖ１が信号線４４に印加されると、ＮＭＯＳトランジスタ４２には、図１３（ａ）に示すように、ダイオード順方向電流Ｉが流れて、内部回路に過電流が流れず、内部回路４５は保護される。
負の高い静電気も同様に、図１３（ｂ）に示すように、−Ｖon以下の静電気電圧Ｖ２’が印加されると、トランジスタ４３にダイオード順方向電流Ｉ’が流れて、内部回路４５は保護される。
【００２３】
ここで、まず、線形性の劣化について回路出力の場合を説明する。上記高周波回路は、出力を大振幅とするために、ソース端子を直接ＩＣ外に接続し、容量、インダクタを用いて整合をとる方式が適用されており、ＩＣ出力端子には電源電圧が印加される。
図１０の内部回路４５は、例えば、図９の低雑音増幅器４、または受信ミキサ６、送信ミキサ１３、または送信前段増幅器１５が相当する。信号線４４に電源電圧ＶCCが印加し、高周波信号が重畳すると、トランジスタ４２には、図１３（ａ）のグラフ原点を中心に高周波電圧４６が印加する。高周波電圧振幅がＶon以下であれば、トランジスタ４２に高周波電流はほとんど流れず、内部回路の電流振幅が出力される。しかし、電圧振幅がＶonを越えて大振幅となると、トランジスタ４２に流れる非線形な高周波電流４７が流れ、内部回路の出力電流振幅に重畳して出力信号を歪ませる。
このような動作条件において、受信回路の希望波の入力振幅は小さいため、Ｖon以下の電圧振幅であり、歪みはほとんど問題とならないが、回路前段のフィルタで除去できない近傍帯域の妨害波が大きく、Ｖon以上の電圧振幅となると、妨害波が歪みを発生して受信帯域内のＳ／Ｎ特性を劣化させる。また、送信回路においては、希望波が大出力振幅となるので、希望波による歪みの発生で同様にＳ／Ｎ劣化が起きる。
次に、入力点での場合を説明する。回路がＳｉバイポーラトランジスタのようなエンハンスメント型トランジスタ入力点で、バイアス電圧＋１Ｖ前後の場合では、高周波電圧振幅が入力しても、保護回路は通常ＯＦＦであるため、高周波電流は流れず、入力信号を歪ませない。しかしながら、ＧａＡｓＦＥＴのようなディプレッション型の場合では、図１３（ｂ）に示すように、信号線に負の電圧Ｖ３’が印加し、高周波信号が重畳すると、トランジスタ４３には、Ｖ３’を中心に高周波電圧４８が印加する。高周波電圧が−Ｖon以下であれば、トランジスタ４３に高周波電流はほとんど流れず、信号がそのまま内部回路へ入力する。
【００２４】
しかし、電圧が−Ｖonを越えて大振幅となると、トランジスタ４３に流れる非線形な高周波電流４９が流れ、内部回路の入力電流振幅に重畳して入力信号を歪ませる。
入力信号に歪みがあれば、内部回路で歪みは増幅され、本来の信号で生じる歪みと重畳して線形性は劣化する。上記出力信号の時と同様にＳ／Ｎの劣化をもたらす。このような作用は、信号線に対して、電源側、及び接地側に一段ずつのダイオード接続されたトランジスタの保護回路を設けているからである。
この問題を解決するために、ダイオード接続したトランジスタを直列に接続し、Ｖonを上げて内部回路が動作すべき所望の電圧では、ほとんど電流を流さないようにする方法が、前述図１１の２段構成の保護回路である。また、直列接続とすることにより、寄生容量が削減され、周波数特性の劣化は低減される。
【００２５】
しかしながら、この構造ではチャネルストッパーのＰ型拡散層の挿入により、図１２の７０で示す部分が、サイリスタ構造となる。サイリスタの動作原理を図１４で示す。サイリスタは順方向電圧状態で、電圧が低いときは、電流がほとんど流れず、ターンオフの状態であるが、電圧が高くなると、ターンオンして大電流が流れる。このため、多段接続のダイオード構成の保護回路では、静電気の大電圧でターンオン状態になることがあり、これを解消するには電源断としなければならない。このため、従来のトランジスタ構造では実現が難しい。
さらに、図１０のように、接地から電源に向かって電流が流れる構成では、ＩＣの電源、接地が取られているときは問題ないが、ＩＣが組立作業等取り扱い中のときに帯電した場合、保護回路が機能しない場合がある。例えば、ＩＣがフローティング状態で、接地が開放状態でＶCCと信号線４４の間にプラス（＋），マイナス（−）の電位差が生じたとすると、信号線のマイナス側からプラス側のＶCCは逆電圧となり保護回路に電流は流れない。即ち、ＶCCに対して負の静電気に弱く、大きな負の静電気によって内部回路が破壊される恐れがある。
本発明の目的は、正・負の静電気でもＩＣを確実に保護できる静電破壊保護回路を有する無線通信用の半導体集積回路装置を提供することにある。
【００２６】
本発明の他の目的は、低周波回路（含む中間周波数帯の回路）及び高周波数帯の回路を静電破壊から保護できる保護回路を有する無線通信用の半導体集積回路装置を提供することにある。
【００２７】
本発明の他の目的は、高周波回路の線型性及び利得を劣化させることのない耐静電破壊に優れた無線通信用の半導体集積回路装置を提供することにある。
【００２８】
本発明の上記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００３０】
（１）ＩＣの中間周波数帯の回路（低周波回路）に対しては、電源線及び接地線に、それぞれ一段のダイオード接続されたトランジスタからなる保護回路を設ける。ＩＣの高周波帯の回路に対しては、寄生容量が小さく、かつ信号の特性を劣化させない保護回路として、適用する回路の動作点に応じて、電源電圧以上の出力信号が印加されてもＶonを越えない多段の保護回路、及び負のバイアス電位を越えて入力信号が印加されてもオンしない多段の保護回路を組み込む構成になっている。また、上記保護回路は、ＩＣ取り扱い中に生じる静電気の極性に関わらず、ＩＣを保護する回路構成になっている。即ち、保護回路は、静電破壊保護時に、電源線から信号線に向かって電流が流れる第１の保護回路と、信号線から接地線に向かって電流が流れる第２の保護回路と、信号線から電源線に向かって電流が流れる第３の保護回路と、接地線から信号線に向かって電流が流れる第４の保護回路とを有する。更に、多段接続のダイオード接続のトランジスタは、サイリスタ動作を防止できる絶縁物で素子（ダイオード接続したトランジスタ）間を分離した構造である。
【００３１】
上記（１）の手段によれば、（ａ）半導体集積回路装置において、高周波数帯の各内部回路の入出力部分には多段構成の保護回路が設けられていることから大きな正・負の静電気に起因する内部回路の静電破壊は防止できる。また、低周波数帯の各内部回路の入出力部分には一段構成の保護回路が設けられていることから正・負の静電気に起因する内部回路の静電破壊は防止できる。
【００３２】
（ｂ）高周波数帯の各内部回路の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路とした場合には、保護回路に電流が流れるバイアス条件が発生し、信号が歪むが、本発明では多段構造の保護回路を採用することから信号の歪みを抑止することができる。
【００３３】
（ｃ）トランジスタはそれぞれ電気的に絶縁された半導体領域に形成されていることから、従来例のようなトランジスタ二段構成によるサイリスタを防止することができる。
【００３４】
（ｄ）高周波数帯の各内部回路の入出力部分に設ける保護回路は、ダイオード接続されたトランジスタを多段接続構成してあることから、寄生容量が小さくなり、高周波回路の線形性や利得を劣化させなくなる。
【００３５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３６】
（実施形態１）
図１乃至図７は本発明の一実施形態（実施形態１）である半導体集積回路装置に係わる図であり、図１乃至図５は保護回路に係わる図である。
【００３７】
本実施形態１では、携帯電話用の信号処理ＩＣに本発明を適用した例について説明する。ここで、携帯電話の構成について説明する。図５は携帯電話のシステム構成の一部を示すブロック図である。
【００３８】
このブロック図は、図９と同様にアンテナ１にデュプレクサ２を介して接続する送信系と、受信系とを示してあり、送信系及び受信系はいずれも図示しないベースバンドに接続されるものである。
【００３９】
受信系は、アンテナ１，デュプレクサ２に内蔵しているバンドパスフィルタ３，低雑音増幅器４，バンドパスフィルタ５，受信ミキサ６，バンドパスフィルタ７，可変利得制御増幅器８，復調器９を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。
【００４０】
送信系は、変調器１１，可変利得制御増幅器１２，送信ミキサ１３，バンドパスフィルタ１４，送信前段増幅器１５，高出力増幅器１６，デュプレクサ２に内蔵しているバンドパスフィルタ１７，アンテナ１を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。また、復調器９及び変調器１１はＶＣＯ１８から入力する局発信号により周波数変換を行う。受信ミキサ６及び送信ミキサ１３も同様にＶＣＯ１９から入力する局発信号により周波数変換を行う。
【００４１】
アンテナ１で受信された信号（電波）１０は、受信系の各素子で順次処理されてベースバンドに送られる。また、ベースバンドから送られた信号は、送信系の各素子で順次処理されてアンテナ１から電波１０として放射される。アンテナ１から放射される信号１０及びアンテナ１で受信する信号１０は、例えば、１ＧＨｚ帯の高周波数帯となり、ベースバンドと間で信号を授受する復調器９や変調器１１等では低周波数帯の信号を処理する。低周波数帯の信号は、例えば数百ＭＨｚの中間周波数帯である。
【００４２】
本実施形態１では、図５において実線で囲まれる単一の半導体ＩＣチップ２５に上記低雑音増幅器４を始めとする信号を処理する各回路素子（内部回路）がモノリシックに組み込まれている。即ち、この半導体ＩＣチップ２５には内部回路として、低雑音増幅器４，受信ミキサ６，可変利得制御増幅器８，復調器９，ＶＣＯ１８，変調器１１，可変利得制御増幅器１２，送信ミキサ１３，送信前段増幅器１５及びＶＣＯ１９がモノリシックに組み込まれている。
【００４３】
半導体ＩＣチップ２５の入出力部分には、数１０Ｖから数１００Ｖに及ぶ静電気帯電（正・負の静電気）による内部回路の静電破壊を防止するために保護回路がそれぞれ設けられて高耐圧化されている。この保護回路は、高周波数帯のものに対してはダイオード接続したトランジスタを複数直列に接続した多段構造の保護回路２６とし、低周波数帯、即ち中間周波数帯のものに対してはダイオード接続したトランジスタを一つ使用する一段の保護回路２７としてある。
【００４４】
多段構造の保護回路２６は、低雑音増幅器４，受信ミキサ６及び送信前段増幅器１５の入出力部分、可変利得制御増幅器８の入力部分、送信ミキサ１３の出力部分にそれぞれ設けられている。一段の保護回路２７は、復調器９の出力部分と変調器１１の入力部分にそれぞれ設けられている。
次に、高周波数帯の入出力部分に設ける多段構造の保護回路２６について、図１乃至図４を参照しながら説明する。
【００４５】
多段構造の保護回路２６は、図１及び図２に示すように、内部回路２９に接続される信号線３０と電源線３１及び接地線３２との間に多段構造のダイオードを配置して構成されている。図１に示すＶは内部回路２９への入力あるいは出力信号であり、信号線３０を経て内部回路２９へ入力あるいは、内部回路２９から出力される。
【００４６】
多段構造の保護回路２６は、図２に示すように、静電破壊保護時に、電源線３１から信号線３０に向かって▲１▼のルートで電流が流れる第１の保護回路Ａと、信号線３０から接地線３２に向かって▲２▼のルートで電流が流れる第２の保護回路Ｂと、信号線３０から電源線３１に向かって▲３▼のルートで電流が流れる第３の保護回路Ｃと、接地線３２から信号線３０に向かって▲４▼のルートで電流が流れる第４の保護回路Ｄとを有する。第１の保護回路Ａと第２の保護回路Ｂは負の静電気による内部回路２９の静電破壊を防止し、第３の保護回路Ｃと第４の保護回路Ｄは正の静電気による内部回路２９の静電破壊を防止する。
【００４７】
保護回路を構成するダイオードは、ダイオード接続されたバイポーラトランジスタが使用されるとともに、後述する構造によってサイリスタ現象が発生しないようになっている。
【００４８】
第３の保護回路Ｃは、いずれもベースとエミッタを短絡してダイオード接続とした複数のバイポーラトランジスタ１２１１〜１２１ｎを直列に接続した多段構造になっている。１段目のトランジスタ１２１１は、コレクタを電源ＶCC（電源線３１）に接続し、エミッタを後段のトランジスタのコレクタに接続する。ｎ段目のトランジスタ１２１ｎは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを信号線３０に接続する。２段目から（ｎ−１）段目の各トランジスタは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを後段のトランジスタのコレクタに接続する構造になっている。
【００４９】
第４の保護回路Ｄは、いずれもベースとエミッタを短絡してダイオード接続された複数のバイポーラトランジスタ１２２１〜１２２ｍを直列に接続した多段構造になっている。１段目のトランジスタ１２２１は、コレクタを信号線３０に接続し、エミッタを後段のトランジスタのコレクタに接続する。ｍ段目のトランジスタ１２２ｍは、コレクタを前段のトランジスタのエミッタに接続し、エミッタをグランド（接地線３２）に接続する。２段目から（ｍ−１）段目の各トランジスタは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを後段のトランジスタのコレクタに接続する構造になっている。
【００５０】
このようにして、電源に接続されるトランジスタ１２１１からトランジスタ１２１ｎのＶonを高くすることにより、内部回路２９の所望する動作電圧では、トランジスタをオフとして、電流を流さない様にする。同様にグランドに接続するトランジスタ１２２１から１２２ｍの−Ｖonを低くすることにより、内部回路２９の所望する動作電圧では、トランジスタをオフとして、電流を流さない様にする。
【００５１】
第１の保護回路Ａは、第３の保護回路Ｃに並列に設けられ、耐圧保護回路と多段接続構成のダイオードで形成されている。即ち、第１の保護回路Ａは、電源ＶCC（電源線３１）と信号線３０間に耐圧保護回路を構成するＭＯＳトランジスタ１２３１と、このＭＯＳトランジスタ１２３１と信号線３０間に接続される複数のバイポーラトランジスタ１２４１〜１２４ｉとからなる。上記トランジスタ１２４１〜１２４ｉはいずれもベースとエミッタをダイオード接続した構造であり、相互に直列に接続され、全体で多段構成になっている。
ＭＯＳトランジスタ１２３１はドレインを電源線３１に接続し、ソースを１段目のトランジスタ１２４１のエミッタに接続し、ゲートを接地線３２に接続している。１段目のトランジスタ１２４１のコレクタは後段のトランジスタのエミッタに接続されている。ｉ段目のトランジスタ１２４ｉは、エミッタを（ｉ−１）段目のトランジスタのコレクタに接続し、コレクタを信号線３０に接続している。２段目から（ｉ−１）段目の各トランジスタは、エミッタを前段のトランジスタのコレクタに接続し、コレクタを後段のトランジスタのエミッタに接続する構造になっている。
第２の保護回路Ｂは、第４の保護回路Ｄに並列に設けられ、耐圧保護回路と多段接続構成のダイオードで形成されている。即ち、第２の保護回路Ｂは、信号線３０と接地線３２（グランド）間に、ベースとエミッタをダイオード接続しかつ直列に多段接続した複数のバイポーラトランジスタ１２５１〜１２５ｋと、上記トランジスタ１２５ｋのコレクタと接地線３２間に接続した耐圧保護回路を構成するＭＯＳトランジスタ１２６１からなっている。ＭＯＳトランジスタ１２６１はドレインをトランジスタ１２５ｋのコレクタに接続し、ソースを接地線３２に接続している。
【００５２】
このような構成の保護回路２６において、半導体ＩＣチップ２５の取り扱い時帯電し、ＩＣの電源線，接地線，信号線にそれぞれ電位差が生じた時の静電気電流の経路を図２に示す。図中では、説明の便宜上、第１の保護回路Ａ及び第２の保護回路Ｂはトランジスタ単段構成とし、第３の保護回路Ｃ及び第４の保護回路Ｄはトランジスタ二段構成とし、ダイオードとして簡略的に示した。
【００５３】
図２の表が、電源（ＶCC），接地（ＧＮＤ），信号線（Ｓ）の電位関係と、そのとき回路内で、▲１▼〜▲４▼のどの電流経路で電流が流れるかを示してある。ＭＯＳトランジスタは高い静電気がかかることにより、パンチスルーまたは、ソースフォロワにより電流が流れる。表から明らかなように、いかなる部分のいかなる電位差においても電流経路があり、内部回路２９に過電流を流さないようになっている。
一方、所望する正の電圧を内部回路２９に印加する場合を考えると、トランジスタ１２２１〜１２２ｍ、トランジスタ１２４１〜１２４ｉは逆バイアスとなるので、電源側への不要なリーク電流は生じない。トランジスタ１２１１〜１２１ｎもＶCC＋Ｖon×ｎ個以下の電圧であればオンしない。また同様に、トランジスタ１２６１はパンチスルーを起こさずグランド側へのリークも生じない。
【００５４】
所望する電圧が負の場合は、トランジスタ１２５１〜１２５ｋ、トランジスタ１２１１〜１２１ｎが逆バイアスとなる。トランジスタ１２２１〜１２２ｍも−Ｖon×ｍ個まではオンしない。またＭＯＳトランジスタ１２３１も電流が流れない。そのため、正しく電圧が印加される。
【００５５】
これらのバイポーラトランジスタは、図６に示すような構造になっている。バイポーラトランジスタは、シリコン板７２上に二酸化シリコン層７３のような絶縁物を積層して作られるＳＯＩ（Silicon on Insulator)基板７１を基に形成されている。ＳＯＩ基板７１上にはＮ型エピタキシャル層７４が形成されている。上記Ｎ型エピタキシャル層７４には選択的に無端状の溝がドライエッチング等によって形成されている。この溝は二酸化シリコン層７３にまで到達している。そして、この溝内には絶縁体７５が充填されている。例えば、上記溝にはＣＶＤ（Chemical Vapor Deposition）方法によって二酸化シリコンが充填されている。従って絶縁体７５によって囲まれたＮ型エピタキシャル層７４領域は電気的に独立した領域になる。この領域内にトランジスタが形成される。
【００５６】
上記絶縁体７５によって囲まれたＮ型エピタキシャル層７４の表層部分にはＰ型拡散層７６が形成されている。この領域はベース領域として使用される。また、上記Ｐ型拡散層７６及びＮ型エピタキシャル層７４の表層部分にはＮ型拡散層７７，８３が形成されている。７７の領域がコレクタ領域として使用される。上記Ｐ型拡散層７６の表層部分に設けられたＮ型拡散層８３がエミッタ領域になる。
【００５７】
また、上記Ｎ型エピタキシャル層７４，絶縁体７５，Ｐ型拡散層７６，Ｎ型拡散層７７及び８３上には、二酸化シリコン層７８が形成されているとともに、上記エミッタ・ベース・コレクタ領域に対面する一部の二酸化シリコン層７８は除去されてコンタクト孔になっている。そして、これらコンタクト孔を含む領域には、配線が所定パターンに設けられている。この配線によって例えば、コレクタ電極８０，ベース電極８１，エミッタ電極８２が形成される。
【００５８】
このようにして、二酸化シリコン層７３及び絶縁体７５を障壁とし個々に電気的に分離したトランジスタが形成され、サイリスタは発生しない構造になっている。図６では、エミッタ電極８２とベース電極８１を配線７９にて接続してダイオード構成とし、多段に直列接続して保護回路を構成する。以上、バイポーラトランジスタを例としたが、ＭＯＳＦＥＴを構成する場合でも同様の電気的絶縁分離構造（アイソレーション構造）を用いる。本トランジスタ構造は、ＩＣ回路全ＯＳトランジスタ１２３１で構成されている。ＭＯＳトランジスタ１２３１はドレインを電源線３１に接続し、ソースを信号線３０に接続し、ゲートを接地線３２に接続している。
【００５９】
第２の保護回路Ｂは、耐圧保護回路を構成するＭＯＳトランジスタ１２６１で構成されている。ＭＯＳトランジスタ１２６１はドレインを信号線３０に接続し、ソースを接地線３２に接続している。
【００６０】
第３の保護回路Ｃはバイポーラトランジスタ１２１１で構成されている。トランジスタ１２１１はコレクタを電源線３１に接続し、エミッタを信号線３０に接続する構造になっている。
【００６１】
第４の保護回路Ｄは、バイポーラトランジスタ１２２１で構成されている。トランジスタ１２２１は、コレクタを信号線３０に接続し、エミッタを接地線３２に接続する構造になっている。
【００６２】
この一段の保護回路２７も上記多段構造の保護回路２６と同様に正・負の静電気による内部回路２９の損傷を防止する。
【００６３】
次に、本発明のより具体的な回路構成例について説明する。本実施形態は集積回路をＢｉＣＭＯＳで構成するときに適用可能である。
図３に内部回路として、図５の低雑音増幅器４に相当する高周波増幅器を適用し、本発明の保護回路を出力段に設けた場合の一例を示す。枠で囲まれた部分９０が、保護回路を含めたＩＣ内の回路である。ＩＣ外の回路９５及び９６はそれぞれ入力・出力整合回路である。増幅器は標準的なカレントミラー型の増幅器であり、Ｖｂに電圧を印加して、トランジスタ９３に定電流を流し、高周波入力電圧Ｖinを与えて、増幅したＶoutの信号電圧を得るものである。回路図の９１の部分が保護回路であり、保護回路を構成するトランジスタ９２ａ〜９２ｉは、図６に示した構造からなり、個々に電気的に分離されている。内部のトランジスタ９３のコレクタ９４には、出力整合回路９６のインダクタを経て電源電圧と同じ３Ｖが印加される。保護回路のトランジスタが９２ａの１段しかにないとすると、バイポーラトランジスタの指数関数特性に従って、コレクタ端子９４が電源電圧３Ｖから保護回路に順方向電流が増幅器出力電流に重畳する。増幅器の電圧振幅が極めて小さい時は問題とならないが、振幅が上がると、保護回路の非線型電流が大きくなり、歪みを生じる。増幅器のダイナミックレンジを満足できる電圧として、保護回路のＶonを４Ｖとなるように、保護回路のトランジスタを３段直列接続として、回路動作点で電流を流さない様にした。上記例の回路は負電源は不用なため、接地側に接続されるトランジスタは一段として、低い負の静電気が印加されても、回路の保護がかかるようにした。また、この保護回路により、ＩＣ取り扱い時に静電気が生じても、上記に説明した通りＩＣは保護される。
【００６４】
図４に保護回路の電源側に接続するトランジスタが１段の時と３段の時の増幅器の入出力特性を示す。図から明らかなように、１段直列接続から３段直列接続とすると、１ｄＢ圧縮点は−１５ｄＢｍから−８ｄＢｍとなり、線形性は改善されている。さらに、各トランジスタのコレクターエミッタ間容量が直列接続となるため、保護回路の寄生容量は、電源及び設置にそれぞれ一段のダイオード接続されたトランジスタからなる従来の保護回路と比べて減少し、増幅器の利得劣化は小さい。中間周波数帯の回路は周波数が低いために、従来の保護回路でも寄生容量による特性劣化は極めて小さい。また、隣り合うトランジスタは絶縁物である二酸化シリコン層で分離されており、サイリスタ動作することはない。
以上は、エンハンスメント型のトランジスタの出力点を例としたが、ＧａＡｓＦＥＴのように、ディプレッション型のトランジスタ入力の場合、接地側に接続するトランジスタの−Ｖonがトランジスタのゲートに印加する電圧より高いと、入力信号に非線形電流が重畳して増幅されることになり、同様に線形性が劣化する。そのため、−Ｖonを低くするように接地側に接続するトランジスタを直列接続とした保護回路を、入力側にも設けることが必要である。以上のように、トランジスタの直列数は、内部回路の動作点、１ｄＢ圧縮点目標値により決められる。
【００６５】
本実施形態１の半導体集積回路装置は、以下の効果を有する。
【００６６】
（１）半導体集積回路装置において、高周波数帯の各内部回路２９の入出力部分には多段構造の保護回路２６が設けられていることから大きな正・負の静電気に起因する内部回路２９の静電破壊は防止できる。また、低周波数帯の各内部回路の入出力部分には一段の保護回路２７が設けられていることから正・負の静電気に起因する内部回路の静電破壊は防止できる。
【００６７】
なお、上記のように、高周波回路部の保護回路を直列接続にすると、Ｖonが上がるため、中間周波数帯の保護回路に比べ、電流が流れ難くなり静電気耐圧は低くなる。しかしながら、ＩＣ（内部回路）を破壊する静電気電圧は数１０Ｖから数１００Ｖで、本発明を適用するような低い電源電圧で動作するＩＣよりはるかに高い電圧である。このため、Ｖonを上げたことによるわずかな耐圧の減少は問題とならない。
【００６８】
（２）高周波数帯の各内部回路２９の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路とした場合には、保護回路に電流が流れるバイアス条件が発生し、信号が歪むが、本発明では多段構造の保護回路を採用することから信号の歪みを抑止することができる。
【００６９】
（３）トランジスタはそれぞれ電気的に絶縁された半導体領域に形成されていることから、従来例のようなトランジスタ二段構成によるサイリスタを防止することができる。
【００７０】
（４）高周波数帯の各内部回路２９の入出力部分に設ける保護回路は、ダイオード接続されたトランジスタを多段接続構成してあることから、寄生容量が小さくなり、高周波回路の線形性や利得を劣化させなくなる。
【００７１】
（５）上記のように、２種類の保護回路、即ち、多段構造の保護回路２６及び一段の保護回路２７をワンチップＩＣに設けることにより、全体の静電破壊に対する高耐圧化を図ることができる。
【００７２】
（実施形態２）
図８は本発明の他の実施形態（実施形態２）である半導体集積回路装置の保護回路を示す。本実施形態２は図１に示す上記実施形態１の多段構造の保護回路において、ダイオード接続されたトランジスタとしてバイポーラトランジスタに代えてＭＯＳＦＥＴとしたものである。ＭＯＳＦＥＴのゲートとソースは短絡されてダイオード接続されている。
【００７３】
第１の保護回路Ａは、電源線３１と信号線３０間に耐圧保護回路を構成するＭＯＳＦＥＴ（トランジスタ）４３３１と、このＭＯＳＦＥＴ（トランジスタ）４３３１と信号線３０間に接続される複数のＭＯＳＦＥＴ４３４１〜４３４ｉとからなる。第２の保護回路Ｂは、信号線３０と接地線３２間に、直列に多段接続した複数のＭＯＳＦＥＴ（トランジスタ）４３５１〜４３５ｋと、上記ＭＯＳＦＥＴ４３５ｋ接続した耐圧保護回路を構成するＭＯＳＦＥＴ（トランジスタ）４３６１からなっている。第３の保護回路Ｃは、直列に接続した複数のＭＯＳＦＥＴ（トランジスタ）４３１１〜４３１ｎで構成されている。第４の保護回路Ｄは、直列接続された複数のＭＯＳＦＥＴ（トランジスタ）４３２１〜４３２ｍで構成されている。
【００７４】
このような構成の多段構造の保護回路２６においても上記実施形態１と同様に正・負の静電気に起因する内部回路２９の静電破壊を防止することができる。
【００７５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線通信装置に組み込む半導体集積回路装置に適用した場合について説明したが、それに限定されるものではない。本発明は信号を処理する半導体集積回路装置には適用できる。
【００７７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、高周波数帯と中間周波数帯を統合したワンチップＩＣにおいて、中間周波数帯に適用する従来の一段のダイオード接続されたトランジスタからなる保護回路とは別に、高周波部回路に多段に直列接続された保護回路を設けることで、寄生容量が少なくなり、かつＶonが上がり利得や線形性の劣化を防止できる。
【００７８】
（２）また、このように１チップＩＣ内の各回路に構造の違う２種類の保護回路を設けることにより、多段接続の保護回路をＩＣ内の全回路に適用するよりもチップ内で保護回路のトータル面積を小さくできる。
（３）以上のようにしてＩＣ全体の静電気に対する高耐圧化を実現できる。
【００７９】
（４）正・負の静電気でもＩＣを確実に保護できる静電破壊保護回路を有する無線通信用の半導体集積回路装置を提供することができる。
【００８０】
（５）低周波回路（含む中間周波数帯の回路）及び高周波数帯の回路を静電破壊から保護できる保護回路を有する無線通信用の半導体集積回路装置を提供することができる。
【００８１】
（６）高周波回路の線型性及び利得を劣化させることのない耐静電破壊に優れた無線通信用の半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体集積回路装置における内部回路に組み込まれる保護回路を示す回路図である。
【図２】上記保護回路の正・負の静電気に起因する静電破壊保護時の各電流経路を示す図表である。
【図３】上記保護回路を内部回路としての増幅器に組み込んだ回路図である。
【図４】上記増幅器の特性図である。
【図５】本実施形態１の半導体集積回路装置を組み込んだ無線通信装置の構成を示すブロック図である。
【図６】上記半導体集積回路装置における保護回路を構成するダイオード接続したトランジスタを示す断面図である。
【図７】上記無線通信装置の低周波用内部回路に組み込む保護回路を示す回路図である。
【図８】本発明の他の実施形態（実施形態２）である半導体集積回路装置の内部回路に組み込まれる保護回路を示す回路図である。
【図９】従来の半導体集積回路装置を組み込んだ無線通信装置の構成を示すブロック図である。
【図１０】従来の保護回路を示す回路図である。
【図１１】従来の他の保護回路を示す回路図である。
【図１２】従来の保護回路に用いるトランジスタ構造を示す模式的断面図である。
【図１３】従来の保護回路に用いるトランジスタの静特性と高周波信号の動作を示す特性図である。
【図１４】サイリスタの構造と動作原理を示す模式図である。
【符号の説明】
１…アンテナ、２…デュプレクサ、３…バンドパスフィルタ、４…低雑音増幅器、５…バンドパスフィルタ、６…受信ミキサ、７…バンドパスフィルタ、８…可変利得制御増幅器、９…復調器、１０…電波（信号）、１１…変調器、１２…可変利得制御増幅器、１３…送信ミキサ、１４…バンドパスフィルタ、１５…送信前段増幅器、１６…高出力増幅器、１７…バンドパスフィルタ、１８，１９…ＶＣＯ、２０…保護回路（静電破壊保護回路）、２５…半導体ＩＣチップ、２６…多段構造の保護回路、２７…一段の保護回路、２９…内部回路、３０…信号線、３１…電源線、３２…接地線、４１…保護回路、４２…ＮＭＯＳトランジスタ（トランジスタ）、４３…ＮＭＯＳトランジスタ（トランジスタ）、４４…信号線、４５…内部回路、４６…高周波電圧、４７…高周波電流、４８…高周波電圧、４９…高周波電流、５１，５２…ダイオード、５３…信号線、５４…内部回路、５５…接地線、６１…Ｐ型基板、６２…Ｎ型エピタキシャル層、６３…Ｐ型拡散層、６４…Ｎ型拡散層、６５…Ｐ型分離拡散層、６６…二酸化シリコン膜、６７…アルミ蒸着層、６８…カソード電極、６９…アノード電極、７０…サイリスタ、７１…ＳＯＩ基板、７２…シリコン板、７３…二酸化シリコン層、７４…Ｎ型エピタキシャル層、７５…絶縁体、７６…Ｐ型拡散層、７７…Ｎ型拡散層、７８…二酸化シリコン層、７９…配線、８０…コレクタ電極、８１…ベース電極、８２…エミッタ電極、８３…Ｎ型拡散層、９０…回路、９１…保護回路，９２ａ〜９２i …ダイオード接続されたバイポーラトランジスタ、９３…トランジスタ、９４…コレクタ、９５…入力整合回路、９６…出力整合回路、１２１１〜１２１ｎ，１２２１〜１２２ｍ，１２４１〜１２４ｉ，１２５１〜１２５ｋ…ダイオード接続されたトランジスタ（バイポーラトランジスタ）、１２３１，１２６１…ＭＯＳトランジスタ（耐圧保護回路）、４３１１〜４３１ｎ，４３２１〜４３２ｍ，４３４１〜４３４ｉ，４３５１〜４３５ｋ…ダイオード接続されたトランジスタ（ＭＯＳＦＥＴ）、４３３１，４３６１…ＭＯＳトランジスタ（耐圧保護回路）。
【発明の属する技術分野】
本発明は半導体集積回路装置に係わり、例えば、中間周波数帯から高周波帯を含む信号の処理を行う回路を有する半導体集積回路装置において、半導体集積回路を構成する回路素子の静電破壊を防止する保護技術に適用して有効な技術に関する。
【０００２】
【従来の技術】
ディジタルセルラーシステム等の無線通信装置（無線通信移動体端末機器、以下、端末機器と称す）は、多くのディスクリートＩＣ（半導体集積回路）によって送・受信系の回路が構成されている。ディスクリートＩＣによって送・受信系の回路が構成された端末機器の代表的な例を図９に示す。ディスクリートＩＣはＮＥＣ，RF Micro Device等の半導体部品メーカにより提供されている。
また、送受信部をワンチップ化した技術については、例えば、日立評論社発行「日立評論」、Vol.81,No.10(1999-10),PP.17〜20に記載されている。
一方、ＩＣの静電破壊保護回路については、例えば、特開平1-230266号公報に開示されている。この文献には、集積回路の端子と電源電圧線または接地線との間にダイオードを複数個直列に接続した静電破壊防止回路が開示されている。
また、特開平7-202583号公報には、複数電源電圧の混在化に伴うＣＭＯＳ回路に対応したＣＭＯＳ保護回路が開示されている。
【０００３】
ここで、従来技術について図を用いて説明する。図９は従来の端末機器に内蔵されている送受信用回路等を示す模式的ブロック図である。ＩＣはそれぞれ機能毎にディスクリートに作られており、それぞれ四角で囲まれた部分がディスクリートＩＣである。
【０００４】
このブロック図では、アンテナ１にデュプレクサ２を介して接続する送信系と、受信系とを示してあり、送信系及び受信系はいずれも図示しないベースバンドに接続されるものである。
【０００５】
受信系は、アンテナ１，デュプレクサ２に内蔵しているバンドパスフィルタ３，低雑音増幅器４，バンドパスフィルタ５，受信ミキサ６，バンドパスフィルタ７，可変利得制御増幅器８，復調器９を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。
【０００６】
送信系は、変調器１１，可変利得制御増幅器１２，送信ミキサ１３，バンドパスフィルタ１４，送信前段増幅器１５，高出力増幅器１６，デュプレクサ２に内蔵しているバンドパスフィルタ１７，アンテナ１を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。また、復調器９及び変調器１１はＶＣＯ１８から入力する局発信号により周波数変換を行う。受信ミキサ６及び送信ミキサ１３も同様にＶＣＯ１９からの局発信号により周波数変換を行う。
【０００７】
アンテナ１で受信された信号（電波）１０は、受信系の各素子で順次処理されてベースバンドに送られる。また、ベースバンドから送られた信号は、送信系の各素子で順次処理されてアンテナ１から電波１０として放射される。
【０００８】
前述のように、四角で囲まれた部分がディスクリートＩＣである。また、その中の小さい四角部分が、静電破壊保護回路２０（以下、保護回路と称す）である。
このような従来の構成では、各半導体部品メーカのＩＣカタログ記載の取り扱い注意事項から、数百ＭＨｚの中間周波数帯ＩＣである可変利得制御増幅器８，１２、復調器９、変調器１１には、数１０Ｖから数１００Ｖに及ぶ静電気帯電による回路破壊を防止するよう保護回路２０が設けられ、高耐圧化を図っていると推察される。
【０００９】
一方、１ＧＨｚ近傍の高周波帯ＩＣである低雑音増幅器４，受信ミキサ６，送信ミキサ１３，送信前段増幅器１５，高出力増幅器１６は、ユーザが静電気に配慮して使用するよう記載されており、保護回路は設けられていないと推察される。
保護回路の一例として前述のように特開平7-202583号公報に記載された保護回路が知られている。図１０はこの公報に記載された保護回路の図に、説明をし易くするために一部を追加した模式図である。
【００１０】
図１０において、４１が保護回路である。Ｖは集積回路への入力あるいは出力信号であり、信号線４４を経て内部回路４５へ入力あるいは、内部回路４５より出力される。保護回路４１は、ダイオード接続されたＮＭＯＳトランジスタ４２とＮＭＯＳトランジスタ４３からなる。すなわち、トランジスタ４２はゲートとドレインを短絡して信号線４４に接続し、ソースを電源電圧ＶCCに接続する。また、トランジスタ４３はドレインを信号線４４に接続し、ゲートとソースを短絡してグランドに接続する。
また、多段接続されたダイオードで構成する保護回路の一例が前述のように特開平1-230266号公報に開示されている。図１１及び図１２はこの公報に記載された保護回路と静電破壊防止回路を形成するダイオードの図に、説明をし易くするために一部を追加した模式図である。
【００１１】
図１１に示すように、内部回路５４の信号線５３と接地線５５との間に２個のダイオード５１，５２が順方向に２段直列に接続されている。信号線５３により、内部回路５４に信号が伝送される。図１１では電源側の保護回路が省略されているが、保護回路の動作は、図１０で示したものと同じである。
【００１２】
２段構成とすることにより、Ｖon電圧を上げ、保護回路に流れる電流を抑圧している。図１２に２段接続で構成する保護回路素子の断面構造を示す。集積回路を形成するＰ型基板６１の一面にはＮ型エピタキシャル層６２が設けられているとともに、このＮ型エピタキシャル層６２の表面側にはウエルとなるＰ型拡散層６３が複数（図では２個）設けられている。また、Ｐ型拡散層６３の表層部分にはＮ型拡散層６４が形成されている。これにより、Ｐ型拡散層６３とＮ型拡散層６４によってＰＮ接合ダイオード（５１，５２）が形成される。
【００１３】
また、上記各Ｐ型拡散層６３とＰ型拡散層６３との間にはチャネルストッパーとしてのＰ型分離拡散層６５が設けられている。このＰ型分離拡散層６５はＮ型エピタキシャル層６２の厚さ方向全域に亘って延在し、その下端はＰ型基板６１に到達している。
【００１４】
また、上記Ｐ型基板６１の一面側表面には二酸化シリコン膜６６が設けられている。この二酸化シリコン膜６６の上記Ｐ型拡散層６３及びＮ型拡散層６４に対面する一部は除去されてコンタクト窓が設けられている。そして、これらコンタクト窓をも含み上記二酸化シリコン膜６６上にはアルミ蒸着層６７が所定パターンに形成されている。
【００１５】
この結果、二つのダイオード５１，５２はアルミ蒸着層６７によって順方向に直列に接続され、一方のダイオード５１のカソード電極６８が内部回路の信号線５３に接続され、他方のダイオード５２のアノード電極６９が接地線５５に接続される。
【００１６】
【発明が解決しようとする課題】
近年、無線通信移動体端末機器の小型化により、図９に示す、低雑音増幅器４，受信ミキサ６，可変利得制御増幅器８，復調器９，変調器１１，可変利得制御増幅器１２，送信ミキサ１３及び送信前段増幅器１５等にあたる送受信帯の変復調回路から高周波増幅までを統合した１チップＩＣが望まれ開発されており、チップ全体の高耐圧化が必要である。
しかし、従来の保護回路を組み込んだワンチップＩＣでは、以下のような問題が派生することが判明した。
【００１７】
（１）低雑音増幅器４，受信ミキサ６，送信ミキサ１３及び送信前段増幅器１５等の高周波回路においては、入出力回路に容量、インダクタを含む整合回路が用いられている。この整合回路のインピーダンス変換効果により、集積回路入出力部での信号電圧振幅が増幅される。更に各回路の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路として適用すると、保護回路に電流が流れるバイアス条件が発生し、信号が歪む問題点がある。
【００１８】
（２）また従来の保護回路を付けると寄生容量が大きく、利得が劣化する問題点もあり、従来の保護回路を高周波部の回路に適用することはでき難い。
【００１９】
（３）また、従来のトランジスタ二段構成による保護回路では、その素子構造がサイリスタを構成することから、高い静電気が印加されると、電源を落とさない限り過大電流が流れ続け、ＩＣ動作が不能になる。
【００２０】
以下、本発明者等による検討の結果判明した高周波回路に対する保護回路によって生じる問題点について、図１３以降を用いて説明する。まず、線形性の劣化について回路出力の場合を説明する。
【００２１】
図１３（ａ），（ｂ）は、図１０におけるＮＭＯＳトランジスタ４２，４３の静特性と高周波信号の動作を示している。図１０に示すような回路構成において、ＩＣの電源、接地が基板上に接続されている通常の動作状態においては、信号線４４に回路が所望する信号電圧ＶCCが印加されると、保護回路のトランジスタにはほとんど電流は流れず、内部回路４５に所望の信号電圧が印加される。
【００２２】
次に、ＩＣの基板実装中のような取り扱い時にトランジスタがオンとなる電圧Ｖon＋電源電圧ＶCCより高い正の静電気Ｖ１が信号線４４に印加されると、ＮＭＯＳトランジスタ４２には、図１３（ａ）に示すように、ダイオード順方向電流Ｉが流れて、内部回路に過電流が流れず、内部回路４５は保護される。
負の高い静電気も同様に、図１３（ｂ）に示すように、−Ｖon以下の静電気電圧Ｖ２’が印加されると、トランジスタ４３にダイオード順方向電流Ｉ’が流れて、内部回路４５は保護される。
【００２３】
ここで、まず、線形性の劣化について回路出力の場合を説明する。上記高周波回路は、出力を大振幅とするために、ソース端子を直接ＩＣ外に接続し、容量、インダクタを用いて整合をとる方式が適用されており、ＩＣ出力端子には電源電圧が印加される。
図１０の内部回路４５は、例えば、図９の低雑音増幅器４、または受信ミキサ６、送信ミキサ１３、または送信前段増幅器１５が相当する。信号線４４に電源電圧ＶCCが印加し、高周波信号が重畳すると、トランジスタ４２には、図１３（ａ）のグラフ原点を中心に高周波電圧４６が印加する。高周波電圧振幅がＶon以下であれば、トランジスタ４２に高周波電流はほとんど流れず、内部回路の電流振幅が出力される。しかし、電圧振幅がＶonを越えて大振幅となると、トランジスタ４２に流れる非線形な高周波電流４７が流れ、内部回路の出力電流振幅に重畳して出力信号を歪ませる。
このような動作条件において、受信回路の希望波の入力振幅は小さいため、Ｖon以下の電圧振幅であり、歪みはほとんど問題とならないが、回路前段のフィルタで除去できない近傍帯域の妨害波が大きく、Ｖon以上の電圧振幅となると、妨害波が歪みを発生して受信帯域内のＳ／Ｎ特性を劣化させる。また、送信回路においては、希望波が大出力振幅となるので、希望波による歪みの発生で同様にＳ／Ｎ劣化が起きる。
次に、入力点での場合を説明する。回路がＳｉバイポーラトランジスタのようなエンハンスメント型トランジスタ入力点で、バイアス電圧＋１Ｖ前後の場合では、高周波電圧振幅が入力しても、保護回路は通常ＯＦＦであるため、高周波電流は流れず、入力信号を歪ませない。しかしながら、ＧａＡｓＦＥＴのようなディプレッション型の場合では、図１３（ｂ）に示すように、信号線に負の電圧Ｖ３’が印加し、高周波信号が重畳すると、トランジスタ４３には、Ｖ３’を中心に高周波電圧４８が印加する。高周波電圧が−Ｖon以下であれば、トランジスタ４３に高周波電流はほとんど流れず、信号がそのまま内部回路へ入力する。
【００２４】
しかし、電圧が−Ｖonを越えて大振幅となると、トランジスタ４３に流れる非線形な高周波電流４９が流れ、内部回路の入力電流振幅に重畳して入力信号を歪ませる。
入力信号に歪みがあれば、内部回路で歪みは増幅され、本来の信号で生じる歪みと重畳して線形性は劣化する。上記出力信号の時と同様にＳ／Ｎの劣化をもたらす。このような作用は、信号線に対して、電源側、及び接地側に一段ずつのダイオード接続されたトランジスタの保護回路を設けているからである。
この問題を解決するために、ダイオード接続したトランジスタを直列に接続し、Ｖonを上げて内部回路が動作すべき所望の電圧では、ほとんど電流を流さないようにする方法が、前述図１１の２段構成の保護回路である。また、直列接続とすることにより、寄生容量が削減され、周波数特性の劣化は低減される。
【００２５】
しかしながら、この構造ではチャネルストッパーのＰ型拡散層の挿入により、図１２の７０で示す部分が、サイリスタ構造となる。サイリスタの動作原理を図１４で示す。サイリスタは順方向電圧状態で、電圧が低いときは、電流がほとんど流れず、ターンオフの状態であるが、電圧が高くなると、ターンオンして大電流が流れる。このため、多段接続のダイオード構成の保護回路では、静電気の大電圧でターンオン状態になることがあり、これを解消するには電源断としなければならない。このため、従来のトランジスタ構造では実現が難しい。
さらに、図１０のように、接地から電源に向かって電流が流れる構成では、ＩＣの電源、接地が取られているときは問題ないが、ＩＣが組立作業等取り扱い中のときに帯電した場合、保護回路が機能しない場合がある。例えば、ＩＣがフローティング状態で、接地が開放状態でＶCCと信号線４４の間にプラス（＋），マイナス（−）の電位差が生じたとすると、信号線のマイナス側からプラス側のＶCCは逆電圧となり保護回路に電流は流れない。即ち、ＶCCに対して負の静電気に弱く、大きな負の静電気によって内部回路が破壊される恐れがある。
本発明の目的は、正・負の静電気でもＩＣを確実に保護できる静電破壊保護回路を有する無線通信用の半導体集積回路装置を提供することにある。
【００２６】
本発明の他の目的は、低周波回路（含む中間周波数帯の回路）及び高周波数帯の回路を静電破壊から保護できる保護回路を有する無線通信用の半導体集積回路装置を提供することにある。
【００２７】
本発明の他の目的は、高周波回路の線型性及び利得を劣化させることのない耐静電破壊に優れた無線通信用の半導体集積回路装置を提供することにある。
【００２８】
本発明の上記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００２９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００３０】
（１）ＩＣの中間周波数帯の回路（低周波回路）に対しては、電源線及び接地線に、それぞれ一段のダイオード接続されたトランジスタからなる保護回路を設ける。ＩＣの高周波帯の回路に対しては、寄生容量が小さく、かつ信号の特性を劣化させない保護回路として、適用する回路の動作点に応じて、電源電圧以上の出力信号が印加されてもＶonを越えない多段の保護回路、及び負のバイアス電位を越えて入力信号が印加されてもオンしない多段の保護回路を組み込む構成になっている。また、上記保護回路は、ＩＣ取り扱い中に生じる静電気の極性に関わらず、ＩＣを保護する回路構成になっている。即ち、保護回路は、静電破壊保護時に、電源線から信号線に向かって電流が流れる第１の保護回路と、信号線から接地線に向かって電流が流れる第２の保護回路と、信号線から電源線に向かって電流が流れる第３の保護回路と、接地線から信号線に向かって電流が流れる第４の保護回路とを有する。更に、多段接続のダイオード接続のトランジスタは、サイリスタ動作を防止できる絶縁物で素子（ダイオード接続したトランジスタ）間を分離した構造である。
【００３１】
上記（１）の手段によれば、（ａ）半導体集積回路装置において、高周波数帯の各内部回路の入出力部分には多段構成の保護回路が設けられていることから大きな正・負の静電気に起因する内部回路の静電破壊は防止できる。また、低周波数帯の各内部回路の入出力部分には一段構成の保護回路が設けられていることから正・負の静電気に起因する内部回路の静電破壊は防止できる。
【００３２】
（ｂ）高周波数帯の各内部回路の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路とした場合には、保護回路に電流が流れるバイアス条件が発生し、信号が歪むが、本発明では多段構造の保護回路を採用することから信号の歪みを抑止することができる。
【００３３】
（ｃ）トランジスタはそれぞれ電気的に絶縁された半導体領域に形成されていることから、従来例のようなトランジスタ二段構成によるサイリスタを防止することができる。
【００３４】
（ｄ）高周波数帯の各内部回路の入出力部分に設ける保護回路は、ダイオード接続されたトランジスタを多段接続構成してあることから、寄生容量が小さくなり、高周波回路の線形性や利得を劣化させなくなる。
【００３５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３６】
（実施形態１）
図１乃至図７は本発明の一実施形態（実施形態１）である半導体集積回路装置に係わる図であり、図１乃至図５は保護回路に係わる図である。
【００３７】
本実施形態１では、携帯電話用の信号処理ＩＣに本発明を適用した例について説明する。ここで、携帯電話の構成について説明する。図５は携帯電話のシステム構成の一部を示すブロック図である。
【００３８】
このブロック図は、図９と同様にアンテナ１にデュプレクサ２を介して接続する送信系と、受信系とを示してあり、送信系及び受信系はいずれも図示しないベースバンドに接続されるものである。
【００３９】
受信系は、アンテナ１，デュプレクサ２に内蔵しているバンドパスフィルタ３，低雑音増幅器４，バンドパスフィルタ５，受信ミキサ６，バンドパスフィルタ７，可変利得制御増幅器８，復調器９を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。
【００４０】
送信系は、変調器１１，可変利得制御増幅器１２，送信ミキサ１３，バンドパスフィルタ１４，送信前段増幅器１５，高出力増幅器１６，デュプレクサ２に内蔵しているバンドパスフィルタ１７，アンテナ１を順次直列接続して構成される。上記復調器９は図示しないベースバンドに接続される。また、復調器９及び変調器１１はＶＣＯ１８から入力する局発信号により周波数変換を行う。受信ミキサ６及び送信ミキサ１３も同様にＶＣＯ１９から入力する局発信号により周波数変換を行う。
【００４１】
アンテナ１で受信された信号（電波）１０は、受信系の各素子で順次処理されてベースバンドに送られる。また、ベースバンドから送られた信号は、送信系の各素子で順次処理されてアンテナ１から電波１０として放射される。アンテナ１から放射される信号１０及びアンテナ１で受信する信号１０は、例えば、１ＧＨｚ帯の高周波数帯となり、ベースバンドと間で信号を授受する復調器９や変調器１１等では低周波数帯の信号を処理する。低周波数帯の信号は、例えば数百ＭＨｚの中間周波数帯である。
【００４２】
本実施形態１では、図５において実線で囲まれる単一の半導体ＩＣチップ２５に上記低雑音増幅器４を始めとする信号を処理する各回路素子（内部回路）がモノリシックに組み込まれている。即ち、この半導体ＩＣチップ２５には内部回路として、低雑音増幅器４，受信ミキサ６，可変利得制御増幅器８，復調器９，ＶＣＯ１８，変調器１１，可変利得制御増幅器１２，送信ミキサ１３，送信前段増幅器１５及びＶＣＯ１９がモノリシックに組み込まれている。
【００４３】
半導体ＩＣチップ２５の入出力部分には、数１０Ｖから数１００Ｖに及ぶ静電気帯電（正・負の静電気）による内部回路の静電破壊を防止するために保護回路がそれぞれ設けられて高耐圧化されている。この保護回路は、高周波数帯のものに対してはダイオード接続したトランジスタを複数直列に接続した多段構造の保護回路２６とし、低周波数帯、即ち中間周波数帯のものに対してはダイオード接続したトランジスタを一つ使用する一段の保護回路２７としてある。
【００４４】
多段構造の保護回路２６は、低雑音増幅器４，受信ミキサ６及び送信前段増幅器１５の入出力部分、可変利得制御増幅器８の入力部分、送信ミキサ１３の出力部分にそれぞれ設けられている。一段の保護回路２７は、復調器９の出力部分と変調器１１の入力部分にそれぞれ設けられている。
次に、高周波数帯の入出力部分に設ける多段構造の保護回路２６について、図１乃至図４を参照しながら説明する。
【００４５】
多段構造の保護回路２６は、図１及び図２に示すように、内部回路２９に接続される信号線３０と電源線３１及び接地線３２との間に多段構造のダイオードを配置して構成されている。図１に示すＶは内部回路２９への入力あるいは出力信号であり、信号線３０を経て内部回路２９へ入力あるいは、内部回路２９から出力される。
【００４６】
多段構造の保護回路２６は、図２に示すように、静電破壊保護時に、電源線３１から信号線３０に向かって▲１▼のルートで電流が流れる第１の保護回路Ａと、信号線３０から接地線３２に向かって▲２▼のルートで電流が流れる第２の保護回路Ｂと、信号線３０から電源線３１に向かって▲３▼のルートで電流が流れる第３の保護回路Ｃと、接地線３２から信号線３０に向かって▲４▼のルートで電流が流れる第４の保護回路Ｄとを有する。第１の保護回路Ａと第２の保護回路Ｂは負の静電気による内部回路２９の静電破壊を防止し、第３の保護回路Ｃと第４の保護回路Ｄは正の静電気による内部回路２９の静電破壊を防止する。
【００４７】
保護回路を構成するダイオードは、ダイオード接続されたバイポーラトランジスタが使用されるとともに、後述する構造によってサイリスタ現象が発生しないようになっている。
【００４８】
第３の保護回路Ｃは、いずれもベースとエミッタを短絡してダイオード接続とした複数のバイポーラトランジスタ１２１１〜１２１ｎを直列に接続した多段構造になっている。１段目のトランジスタ１２１１は、コレクタを電源ＶCC（電源線３１）に接続し、エミッタを後段のトランジスタのコレクタに接続する。ｎ段目のトランジスタ１２１ｎは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを信号線３０に接続する。２段目から（ｎ−１）段目の各トランジスタは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを後段のトランジスタのコレクタに接続する構造になっている。
【００４９】
第４の保護回路Ｄは、いずれもベースとエミッタを短絡してダイオード接続された複数のバイポーラトランジスタ１２２１〜１２２ｍを直列に接続した多段構造になっている。１段目のトランジスタ１２２１は、コレクタを信号線３０に接続し、エミッタを後段のトランジスタのコレクタに接続する。ｍ段目のトランジスタ１２２ｍは、コレクタを前段のトランジスタのエミッタに接続し、エミッタをグランド（接地線３２）に接続する。２段目から（ｍ−１）段目の各トランジスタは、コレクタを前段のトランジスタのエミッタに接続し、エミッタを後段のトランジスタのコレクタに接続する構造になっている。
【００５０】
このようにして、電源に接続されるトランジスタ１２１１からトランジスタ１２１ｎのＶonを高くすることにより、内部回路２９の所望する動作電圧では、トランジスタをオフとして、電流を流さない様にする。同様にグランドに接続するトランジスタ１２２１から１２２ｍの−Ｖonを低くすることにより、内部回路２９の所望する動作電圧では、トランジスタをオフとして、電流を流さない様にする。
【００５１】
第１の保護回路Ａは、第３の保護回路Ｃに並列に設けられ、耐圧保護回路と多段接続構成のダイオードで形成されている。即ち、第１の保護回路Ａは、電源ＶCC（電源線３１）と信号線３０間に耐圧保護回路を構成するＭＯＳトランジスタ１２３１と、このＭＯＳトランジスタ１２３１と信号線３０間に接続される複数のバイポーラトランジスタ１２４１〜１２４ｉとからなる。上記トランジスタ１２４１〜１２４ｉはいずれもベースとエミッタをダイオード接続した構造であり、相互に直列に接続され、全体で多段構成になっている。
ＭＯＳトランジスタ１２３１はドレインを電源線３１に接続し、ソースを１段目のトランジスタ１２４１のエミッタに接続し、ゲートを接地線３２に接続している。１段目のトランジスタ１２４１のコレクタは後段のトランジスタのエミッタに接続されている。ｉ段目のトランジスタ１２４ｉは、エミッタを（ｉ−１）段目のトランジスタのコレクタに接続し、コレクタを信号線３０に接続している。２段目から（ｉ−１）段目の各トランジスタは、エミッタを前段のトランジスタのコレクタに接続し、コレクタを後段のトランジスタのエミッタに接続する構造になっている。
第２の保護回路Ｂは、第４の保護回路Ｄに並列に設けられ、耐圧保護回路と多段接続構成のダイオードで形成されている。即ち、第２の保護回路Ｂは、信号線３０と接地線３２（グランド）間に、ベースとエミッタをダイオード接続しかつ直列に多段接続した複数のバイポーラトランジスタ１２５１〜１２５ｋと、上記トランジスタ１２５ｋのコレクタと接地線３２間に接続した耐圧保護回路を構成するＭＯＳトランジスタ１２６１からなっている。ＭＯＳトランジスタ１２６１はドレインをトランジスタ１２５ｋのコレクタに接続し、ソースを接地線３２に接続している。
【００５２】
このような構成の保護回路２６において、半導体ＩＣチップ２５の取り扱い時帯電し、ＩＣの電源線，接地線，信号線にそれぞれ電位差が生じた時の静電気電流の経路を図２に示す。図中では、説明の便宜上、第１の保護回路Ａ及び第２の保護回路Ｂはトランジスタ単段構成とし、第３の保護回路Ｃ及び第４の保護回路Ｄはトランジスタ二段構成とし、ダイオードとして簡略的に示した。
【００５３】
図２の表が、電源（ＶCC），接地（ＧＮＤ），信号線（Ｓ）の電位関係と、そのとき回路内で、▲１▼〜▲４▼のどの電流経路で電流が流れるかを示してある。ＭＯＳトランジスタは高い静電気がかかることにより、パンチスルーまたは、ソースフォロワにより電流が流れる。表から明らかなように、いかなる部分のいかなる電位差においても電流経路があり、内部回路２９に過電流を流さないようになっている。
一方、所望する正の電圧を内部回路２９に印加する場合を考えると、トランジスタ１２２１〜１２２ｍ、トランジスタ１２４１〜１２４ｉは逆バイアスとなるので、電源側への不要なリーク電流は生じない。トランジスタ１２１１〜１２１ｎもＶCC＋Ｖon×ｎ個以下の電圧であればオンしない。また同様に、トランジスタ１２６１はパンチスルーを起こさずグランド側へのリークも生じない。
【００５４】
所望する電圧が負の場合は、トランジスタ１２５１〜１２５ｋ、トランジスタ１２１１〜１２１ｎが逆バイアスとなる。トランジスタ１２２１〜１２２ｍも−Ｖon×ｍ個まではオンしない。またＭＯＳトランジスタ１２３１も電流が流れない。そのため、正しく電圧が印加される。
【００５５】
これらのバイポーラトランジスタは、図６に示すような構造になっている。バイポーラトランジスタは、シリコン板７２上に二酸化シリコン層７３のような絶縁物を積層して作られるＳＯＩ（Silicon on Insulator)基板７１を基に形成されている。ＳＯＩ基板７１上にはＮ型エピタキシャル層７４が形成されている。上記Ｎ型エピタキシャル層７４には選択的に無端状の溝がドライエッチング等によって形成されている。この溝は二酸化シリコン層７３にまで到達している。そして、この溝内には絶縁体７５が充填されている。例えば、上記溝にはＣＶＤ（Chemical Vapor Deposition）方法によって二酸化シリコンが充填されている。従って絶縁体７５によって囲まれたＮ型エピタキシャル層７４領域は電気的に独立した領域になる。この領域内にトランジスタが形成される。
【００５６】
上記絶縁体７５によって囲まれたＮ型エピタキシャル層７４の表層部分にはＰ型拡散層７６が形成されている。この領域はベース領域として使用される。また、上記Ｐ型拡散層７６及びＮ型エピタキシャル層７４の表層部分にはＮ型拡散層７７，８３が形成されている。７７の領域がコレクタ領域として使用される。上記Ｐ型拡散層７６の表層部分に設けられたＮ型拡散層８３がエミッタ領域になる。
【００５７】
また、上記Ｎ型エピタキシャル層７４，絶縁体７５，Ｐ型拡散層７６，Ｎ型拡散層７７及び８３上には、二酸化シリコン層７８が形成されているとともに、上記エミッタ・ベース・コレクタ領域に対面する一部の二酸化シリコン層７８は除去されてコンタクト孔になっている。そして、これらコンタクト孔を含む領域には、配線が所定パターンに設けられている。この配線によって例えば、コレクタ電極８０，ベース電極８１，エミッタ電極８２が形成される。
【００５８】
このようにして、二酸化シリコン層７３及び絶縁体７５を障壁とし個々に電気的に分離したトランジスタが形成され、サイリスタは発生しない構造になっている。図６では、エミッタ電極８２とベース電極８１を配線７９にて接続してダイオード構成とし、多段に直列接続して保護回路を構成する。以上、バイポーラトランジスタを例としたが、ＭＯＳＦＥＴを構成する場合でも同様の電気的絶縁分離構造（アイソレーション構造）を用いる。本トランジスタ構造は、ＩＣ回路全ＯＳトランジスタ１２３１で構成されている。ＭＯＳトランジスタ１２３１はドレインを電源線３１に接続し、ソースを信号線３０に接続し、ゲートを接地線３２に接続している。
【００５９】
第２の保護回路Ｂは、耐圧保護回路を構成するＭＯＳトランジスタ１２６１で構成されている。ＭＯＳトランジスタ１２６１はドレインを信号線３０に接続し、ソースを接地線３２に接続している。
【００６０】
第３の保護回路Ｃはバイポーラトランジスタ１２１１で構成されている。トランジスタ１２１１はコレクタを電源線３１に接続し、エミッタを信号線３０に接続する構造になっている。
【００６１】
第４の保護回路Ｄは、バイポーラトランジスタ１２２１で構成されている。トランジスタ１２２１は、コレクタを信号線３０に接続し、エミッタを接地線３２に接続する構造になっている。
【００６２】
この一段の保護回路２７も上記多段構造の保護回路２６と同様に正・負の静電気による内部回路２９の損傷を防止する。
【００６３】
次に、本発明のより具体的な回路構成例について説明する。本実施形態は集積回路をＢｉＣＭＯＳで構成するときに適用可能である。
図３に内部回路として、図５の低雑音増幅器４に相当する高周波増幅器を適用し、本発明の保護回路を出力段に設けた場合の一例を示す。枠で囲まれた部分９０が、保護回路を含めたＩＣ内の回路である。ＩＣ外の回路９５及び９６はそれぞれ入力・出力整合回路である。増幅器は標準的なカレントミラー型の増幅器であり、Ｖｂに電圧を印加して、トランジスタ９３に定電流を流し、高周波入力電圧Ｖinを与えて、増幅したＶoutの信号電圧を得るものである。回路図の９１の部分が保護回路であり、保護回路を構成するトランジスタ９２ａ〜９２ｉは、図６に示した構造からなり、個々に電気的に分離されている。内部のトランジスタ９３のコレクタ９４には、出力整合回路９６のインダクタを経て電源電圧と同じ３Ｖが印加される。保護回路のトランジスタが９２ａの１段しかにないとすると、バイポーラトランジスタの指数関数特性に従って、コレクタ端子９４が電源電圧３Ｖから保護回路に順方向電流が増幅器出力電流に重畳する。増幅器の電圧振幅が極めて小さい時は問題とならないが、振幅が上がると、保護回路の非線型電流が大きくなり、歪みを生じる。増幅器のダイナミックレンジを満足できる電圧として、保護回路のＶonを４Ｖとなるように、保護回路のトランジスタを３段直列接続として、回路動作点で電流を流さない様にした。上記例の回路は負電源は不用なため、接地側に接続されるトランジスタは一段として、低い負の静電気が印加されても、回路の保護がかかるようにした。また、この保護回路により、ＩＣ取り扱い時に静電気が生じても、上記に説明した通りＩＣは保護される。
【００６４】
図４に保護回路の電源側に接続するトランジスタが１段の時と３段の時の増幅器の入出力特性を示す。図から明らかなように、１段直列接続から３段直列接続とすると、１ｄＢ圧縮点は−１５ｄＢｍから−８ｄＢｍとなり、線形性は改善されている。さらに、各トランジスタのコレクターエミッタ間容量が直列接続となるため、保護回路の寄生容量は、電源及び設置にそれぞれ一段のダイオード接続されたトランジスタからなる従来の保護回路と比べて減少し、増幅器の利得劣化は小さい。中間周波数帯の回路は周波数が低いために、従来の保護回路でも寄生容量による特性劣化は極めて小さい。また、隣り合うトランジスタは絶縁物である二酸化シリコン層で分離されており、サイリスタ動作することはない。
以上は、エンハンスメント型のトランジスタの出力点を例としたが、ＧａＡｓＦＥＴのように、ディプレッション型のトランジスタ入力の場合、接地側に接続するトランジスタの−Ｖonがトランジスタのゲートに印加する電圧より高いと、入力信号に非線形電流が重畳して増幅されることになり、同様に線形性が劣化する。そのため、−Ｖonを低くするように接地側に接続するトランジスタを直列接続とした保護回路を、入力側にも設けることが必要である。以上のように、トランジスタの直列数は、内部回路の動作点、１ｄＢ圧縮点目標値により決められる。
【００６５】
本実施形態１の半導体集積回路装置は、以下の効果を有する。
【００６６】
（１）半導体集積回路装置において、高周波数帯の各内部回路２９の入出力部分には多段構造の保護回路２６が設けられていることから大きな正・負の静電気に起因する内部回路２９の静電破壊は防止できる。また、低周波数帯の各内部回路の入出力部分には一段の保護回路２７が設けられていることから正・負の静電気に起因する内部回路の静電破壊は防止できる。
【００６７】
なお、上記のように、高周波回路部の保護回路を直列接続にすると、Ｖonが上がるため、中間周波数帯の保護回路に比べ、電流が流れ難くなり静電気耐圧は低くなる。しかしながら、ＩＣ（内部回路）を破壊する静電気電圧は数１０Ｖから数１００Ｖで、本発明を適用するような低い電源電圧で動作するＩＣよりはるかに高い電圧である。このため、Ｖonを上げたことによるわずかな耐圧の減少は問題とならない。
【００６８】
（２）高周波数帯の各内部回路２９の出力端子は電源電圧直流電位を持ち、電源電位以上の信号を出力するため、従来例のようなトランジスタ一段構成による回路を保護回路とした場合には、保護回路に電流が流れるバイアス条件が発生し、信号が歪むが、本発明では多段構造の保護回路を採用することから信号の歪みを抑止することができる。
【００６９】
（３）トランジスタはそれぞれ電気的に絶縁された半導体領域に形成されていることから、従来例のようなトランジスタ二段構成によるサイリスタを防止することができる。
【００７０】
（４）高周波数帯の各内部回路２９の入出力部分に設ける保護回路は、ダイオード接続されたトランジスタを多段接続構成してあることから、寄生容量が小さくなり、高周波回路の線形性や利得を劣化させなくなる。
【００７１】
（５）上記のように、２種類の保護回路、即ち、多段構造の保護回路２６及び一段の保護回路２７をワンチップＩＣに設けることにより、全体の静電破壊に対する高耐圧化を図ることができる。
【００７２】
（実施形態２）
図８は本発明の他の実施形態（実施形態２）である半導体集積回路装置の保護回路を示す。本実施形態２は図１に示す上記実施形態１の多段構造の保護回路において、ダイオード接続されたトランジスタとしてバイポーラトランジスタに代えてＭＯＳＦＥＴとしたものである。ＭＯＳＦＥＴのゲートとソースは短絡されてダイオード接続されている。
【００７３】
第１の保護回路Ａは、電源線３１と信号線３０間に耐圧保護回路を構成するＭＯＳＦＥＴ（トランジスタ）４３３１と、このＭＯＳＦＥＴ（トランジスタ）４３３１と信号線３０間に接続される複数のＭＯＳＦＥＴ４３４１〜４３４ｉとからなる。第２の保護回路Ｂは、信号線３０と接地線３２間に、直列に多段接続した複数のＭＯＳＦＥＴ（トランジスタ）４３５１〜４３５ｋと、上記ＭＯＳＦＥＴ４３５ｋ接続した耐圧保護回路を構成するＭＯＳＦＥＴ（トランジスタ）４３６１からなっている。第３の保護回路Ｃは、直列に接続した複数のＭＯＳＦＥＴ（トランジスタ）４３１１〜４３１ｎで構成されている。第４の保護回路Ｄは、直列接続された複数のＭＯＳＦＥＴ（トランジスタ）４３２１〜４３２ｍで構成されている。
【００７４】
このような構成の多段構造の保護回路２６においても上記実施形態１と同様に正・負の静電気に起因する内部回路２９の静電破壊を防止することができる。
【００７５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線通信装置に組み込む半導体集積回路装置に適用した場合について説明したが、それに限定されるものではない。本発明は信号を処理する半導体集積回路装置には適用できる。
【００７７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、高周波数帯と中間周波数帯を統合したワンチップＩＣにおいて、中間周波数帯に適用する従来の一段のダイオード接続されたトランジスタからなる保護回路とは別に、高周波部回路に多段に直列接続された保護回路を設けることで、寄生容量が少なくなり、かつＶonが上がり利得や線形性の劣化を防止できる。
【００７８】
（２）また、このように１チップＩＣ内の各回路に構造の違う２種類の保護回路を設けることにより、多段接続の保護回路をＩＣ内の全回路に適用するよりもチップ内で保護回路のトータル面積を小さくできる。
（３）以上のようにしてＩＣ全体の静電気に対する高耐圧化を実現できる。
【００７９】
（４）正・負の静電気でもＩＣを確実に保護できる静電破壊保護回路を有する無線通信用の半導体集積回路装置を提供することができる。
【００８０】
（５）低周波回路（含む中間周波数帯の回路）及び高周波数帯の回路を静電破壊から保護できる保護回路を有する無線通信用の半導体集積回路装置を提供することができる。
【００８１】
（６）高周波回路の線型性及び利得を劣化させることのない耐静電破壊に優れた無線通信用の半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体集積回路装置における内部回路に組み込まれる保護回路を示す回路図である。
【図２】上記保護回路の正・負の静電気に起因する静電破壊保護時の各電流経路を示す図表である。
【図３】上記保護回路を内部回路としての増幅器に組み込んだ回路図である。
【図４】上記増幅器の特性図である。
【図５】本実施形態１の半導体集積回路装置を組み込んだ無線通信装置の構成を示すブロック図である。
【図６】上記半導体集積回路装置における保護回路を構成するダイオード接続したトランジスタを示す断面図である。
【図７】上記無線通信装置の低周波用内部回路に組み込む保護回路を示す回路図である。
【図８】本発明の他の実施形態（実施形態２）である半導体集積回路装置の内部回路に組み込まれる保護回路を示す回路図である。
【図９】従来の半導体集積回路装置を組み込んだ無線通信装置の構成を示すブロック図である。
【図１０】従来の保護回路を示す回路図である。
【図１１】従来の他の保護回路を示す回路図である。
【図１２】従来の保護回路に用いるトランジスタ構造を示す模式的断面図である。
【図１３】従来の保護回路に用いるトランジスタの静特性と高周波信号の動作を示す特性図である。
【図１４】サイリスタの構造と動作原理を示す模式図である。
【符号の説明】
１…アンテナ、２…デュプレクサ、３…バンドパスフィルタ、４…低雑音増幅器、５…バンドパスフィルタ、６…受信ミキサ、７…バンドパスフィルタ、８…可変利得制御増幅器、９…復調器、１０…電波（信号）、１１…変調器、１２…可変利得制御増幅器、１３…送信ミキサ、１４…バンドパスフィルタ、１５…送信前段増幅器、１６…高出力増幅器、１７…バンドパスフィルタ、１８，１９…ＶＣＯ、２０…保護回路（静電破壊保護回路）、２５…半導体ＩＣチップ、２６…多段構造の保護回路、２７…一段の保護回路、２９…内部回路、３０…信号線、３１…電源線、３２…接地線、４１…保護回路、４２…ＮＭＯＳトランジスタ（トランジスタ）、４３…ＮＭＯＳトランジスタ（トランジスタ）、４４…信号線、４５…内部回路、４６…高周波電圧、４７…高周波電流、４８…高周波電圧、４９…高周波電流、５１，５２…ダイオード、５３…信号線、５４…内部回路、５５…接地線、６１…Ｐ型基板、６２…Ｎ型エピタキシャル層、６３…Ｐ型拡散層、６４…Ｎ型拡散層、６５…Ｐ型分離拡散層、６６…二酸化シリコン膜、６７…アルミ蒸着層、６８…カソード電極、６９…アノード電極、７０…サイリスタ、７１…ＳＯＩ基板、７２…シリコン板、７３…二酸化シリコン層、７４…Ｎ型エピタキシャル層、７５…絶縁体、７６…Ｐ型拡散層、７７…Ｎ型拡散層、７８…二酸化シリコン層、７９…配線、８０…コレクタ電極、８１…ベース電極、８２…エミッタ電極、８３…Ｎ型拡散層、９０…回路、９１…保護回路，９２ａ〜９２i …ダイオード接続されたバイポーラトランジスタ、９３…トランジスタ、９４…コレクタ、９５…入力整合回路、９６…出力整合回路、１２１１〜１２１ｎ，１２２１〜１２２ｍ，１２４１〜１２４ｉ，１２５１〜１２５ｋ…ダイオード接続されたトランジスタ（バイポーラトランジスタ）、１２３１，１２６１…ＭＯＳトランジスタ（耐圧保護回路）、４３１１〜４３１ｎ，４３２１〜４３２ｍ，４３４１〜４３４ｉ，４３５１〜４３５ｋ…ダイオード接続されたトランジスタ（ＭＯＳＦＥＴ）、４３３１，４３６１…ＭＯＳトランジスタ（耐圧保護回路）。
Claims (9)
- 信号をそれぞれ処理する複数の内部回路を有し、
上記各内部回路にそれぞれ接続される信号線及び電源線並びに接地線を有する半導体集積回路装置であって、
上記各内部回路の上記信号線と上記電源線間に接続され、静電破壊保護時に上記電源線から上記信号線に向かって電流が流れる第１の保護回路と、
上記各内部回路の上記信号線と上記接地線間に接続され、静電破壊保護時に上記信号線から上記接地線に向かって電流が流れる第２の保護回路と、
上記各内部回路の上記信号線と上記電源線間に接続され、静電破壊保護時に上記信号線から上記電源線に向かって電流が流れる第３の保護回路と、
上記各内部回路の上記信号線と上記接地線間に接続され、静電破壊保護時に上記接地線から上記信号線に向かって電流が流れる第４の保護回路とを有し、
上記第１の保護回路及び上記第２の保護回路は、ＭＯＳトランジスタからなる耐圧保護回路とダイオードを順方向に直列に複数接続したダイオード列とを直列に接続した保護回路からなることを特徴とする半導体集積回路装置。 - 上記第１の保護回路、上記第２の保護回路、上記第３の保護回路及び上記第４の保護回路は上記内部回路の動作時、電流が流れない電位を有する構成になっていることを特徴とする請求項１に記載の半導体集積回路装置。
- 上記第１の保護回路において、上記耐圧保護回路は上記電源線に接続され、上記ダイオードは上記耐圧保護回路と上記信号線との間に接続され、
上記第２の保護回路において、上記耐圧保護回路は接地線に接続され、上記ダイオードは上記耐圧保護回路と上記信号線との間に接続されていることを特徴とする請求項１に記載の半導体集積回路装置。 - 上記第３の保護回路及び上記第４の保護回路はダイオードを順方向に直列に複数接続した構成になっていることを特徴とする請求項３に記載の半導体集積回路装置。
- 上記内部回路のうちの第１の内部回路は高周波回路であり、
上記内部回路のうちの第２の内部回路は低周波回路であることを特徴とする請求項１に記載の半導体集積回路装置。 - 上記高周波回路の信号線に接続されるところの上記第３の保護回路及び上記第４の保護回路はダイオードを順方向に直列に複数接続した構成であり、
上記低周波回路の信号線に接続されるところの上記第３の保護回路及び上記第４の保護回路は一つのダイオードで構成されていることを特徴とする請求項５に記載の半導体集積回路装置。 - 上記ダイオードはダイオード接続されたトランジスタで形成されていることを特徴とする請求項２、３又は６に記載の半導体集積回路装置。
- 上記ダイオード接続されたトランジスタの個々は絶縁物の障壁で電気的に分離されていることを特徴とする請求項７に記載の半導体集積回路装置。
- 上記半導体集積回路装置は無線通信装置用の半導体集積回路装置であることを特徴とする請求項１に記載の半導体集積回路装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042893A JP4037029B2 (ja) | 2000-02-21 | 2000-02-21 | 半導体集積回路装置 |
| TW090103398A TW512513B (en) | 2000-02-21 | 2001-02-15 | Semiconductor integrated circuit device |
| US09/785,499 US6665159B2 (en) | 2000-02-21 | 2001-02-20 | Semiconductor integrated circuit device |
| KR1020010008657A KR100756150B1 (ko) | 2000-02-21 | 2001-02-21 | 반도체 집적 회로 장치 |
| US10/664,968 US7035069B2 (en) | 2000-02-21 | 2003-09-22 | Semiconductor integrated circuit device |
| US11/104,541 US7298600B2 (en) | 2000-02-21 | 2005-04-13 | Semiconductor integrated circuit device |
| US11/898,946 US7414821B2 (en) | 2000-02-21 | 2007-09-18 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042893A JP4037029B2 (ja) | 2000-02-21 | 2000-02-21 | 半導体集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007166494A Division JP2007311813A (ja) | 2007-06-25 | 2007-06-25 | 通信用半導体集積回路装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001237372A JP2001237372A (ja) | 2001-08-31 |
| JP2001237372A5 JP2001237372A5 (ja) | 2005-02-24 |
| JP4037029B2 true JP4037029B2 (ja) | 2008-01-23 |
Family
ID=18565902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000042893A Expired - Lifetime JP4037029B2 (ja) | 2000-02-21 | 2000-02-21 | 半導体集積回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US6665159B2 (ja) |
| JP (1) | JP4037029B2 (ja) |
| KR (1) | KR100756150B1 (ja) |
| TW (1) | TW512513B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10256775B2 (en) | 2017-05-25 | 2019-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device including an ESD protective element |
| US10707823B1 (en) | 2019-02-07 | 2020-07-07 | Kabushiki Kaisha Toshiba | High-frequency amplifier circuitry and semiconductor device |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4037029B2 (ja) * | 2000-02-21 | 2008-01-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6894567B2 (en) | 2001-12-04 | 2005-05-17 | Koninklijke Philips Electronics N.V. | ESD protection circuit for use in RF CMOS IC design |
| JP3792635B2 (ja) * | 2001-12-14 | 2006-07-05 | 富士通株式会社 | 電子装置 |
| US20040057172A1 (en) * | 2002-09-25 | 2004-03-25 | Maoyou Sun | Circuit for protection against electrostatic discharge |
| DE10246098A1 (de) | 2002-10-02 | 2004-04-22 | Epcos Ag | Schaltungsanordnung |
| WO2004086637A2 (en) * | 2003-03-24 | 2004-10-07 | Quorum Systems, Inc. | Direct-conversion receiver system and method with quadrature balancing and dc offset removal |
| US7031672B2 (en) * | 2003-03-24 | 2006-04-18 | Quorum Systems, Inc. | Direct conversion transmitter system and method with quadrature balancing and low LO feed through |
| US7031688B2 (en) * | 2003-03-24 | 2006-04-18 | Quorum Systems, Inc. | Direct-conversion receiver system and method with quadrature balancing and DC offset removal |
| WO2004088855A2 (en) * | 2003-03-31 | 2004-10-14 | Quorum Systems, Inc. | Direct conversion transmitter system and method with quadrature balancing and low lo feed through |
| US20060154625A1 (en) * | 2003-03-31 | 2006-07-13 | Quorum Systems, Inc. | Direct conversion transmitter system and method with quadrature balancing and low lo feed through |
| US6747484B1 (en) * | 2003-04-22 | 2004-06-08 | Raytheon Company | Radio frequency limiter circuit |
| JP4484564B2 (ja) * | 2003-09-19 | 2010-06-16 | シャープ株式会社 | 静電気保護回路及びそれを備えた高周波回路装置 |
| JP4114751B2 (ja) * | 2004-03-31 | 2008-07-09 | シャープ株式会社 | 半導体装置 |
| DE102004052093B4 (de) * | 2004-10-26 | 2010-08-12 | Micronas Gmbh | Schaltungsanordung mit Schutz gegen elektrostatische Zerstörung |
| EP1669831A1 (en) * | 2004-12-03 | 2006-06-14 | Dialog Semiconductor GmbH | Voltage regulator output stage with low voltage MOS devices |
| KR101133763B1 (ko) * | 2005-02-02 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 |
| US7619820B2 (en) * | 2005-02-09 | 2009-11-17 | I Win Technology Co., Ltd. | Dot matrix holograms with spatially varying period |
| JP4297103B2 (ja) * | 2005-02-17 | 2009-07-15 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| EP1927174B1 (en) * | 2005-09-19 | 2013-03-06 | The Regents of The University of California | Esd protection circuits |
| US7859803B2 (en) * | 2005-09-19 | 2010-12-28 | The Regents Of The University Of California | Voltage overload protection circuits |
| US7813092B2 (en) | 2005-09-19 | 2010-10-12 | The Regents Of The University Of California | ESD unit protection cell for distributed amplifiers |
| TWM294742U (en) * | 2005-10-19 | 2006-07-21 | Lite On Technology Corp | Electrostatic discharge protection receiving system |
| US7639463B2 (en) * | 2005-10-25 | 2009-12-29 | Texas Instruments Incorporated | Apparatus and method for reducing leakage between an input terminal and power rail |
| US7640001B2 (en) * | 2005-12-20 | 2009-12-29 | Microtune (Texas), L.P. | System and method for providing distributed gain |
| JP4580882B2 (ja) * | 2006-03-10 | 2010-11-17 | 株式会社東芝 | 半導体集積回路 |
| JP2008010667A (ja) * | 2006-06-29 | 2008-01-17 | Mitsumi Electric Co Ltd | 半導体装置 |
| KR100764369B1 (ko) | 2006-08-17 | 2007-10-08 | 삼성전기주식회사 | Ｅｓｄ 보호회로 및 이를 구비하는 튜너 |
| US8476709B2 (en) * | 2006-08-24 | 2013-07-02 | Infineon Technologies Ag | ESD protection device and method |
| ITPI20070073A1 (it) * | 2007-06-13 | 2008-12-14 | Antonio Sebastiano Abbadessa | Sistema per migliorare il rendimento di un amplificatore rf e l'amplificatore cosi ottenuto |
| EP2148434A1 (en) * | 2008-07-24 | 2010-01-27 | Seiko Epson Corporation | Radio frequency circuit with electrostatic protection and impedance matching and method for calibrating the same |
| US8854019B1 (en) | 2008-09-25 | 2014-10-07 | Rf Micro Devices, Inc. | Hybrid DC/DC power converter with charge-pump and buck converter |
| US8213142B2 (en) * | 2008-10-29 | 2012-07-03 | Qualcomm, Incorporated | Amplifier with improved ESD protection circuitry |
| DE102008056130A1 (de) * | 2008-11-06 | 2010-05-12 | Micronas Gmbh | Pegelschieber mit Kaskodenschaltung und dynamischer Toransteuerung |
| US8305829B2 (en) * | 2009-02-23 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory power gating circuit for controlling internal voltage of a memory array, system and method for controlling the same |
| US9166471B1 (en) | 2009-03-13 | 2015-10-20 | Rf Micro Devices, Inc. | 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters |
| US8305790B2 (en) * | 2009-03-16 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical anti-fuse and related applications |
| US8957482B2 (en) * | 2009-03-31 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical fuse and related applications |
| US8315576B2 (en) | 2009-05-05 | 2012-11-20 | Rf Micro Devices, Inc. | Capacitive compensation of cascaded directional couplers |
| US8472227B2 (en) | 2010-01-27 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the same |
| US8298925B2 (en) | 2010-11-08 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US8264021B2 (en) * | 2009-10-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets and methods for forming the same |
| US8264032B2 (en) * | 2009-09-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
| US9484462B2 (en) | 2009-09-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure of fin field effect transistor |
| US20110097867A1 (en) * | 2009-10-22 | 2011-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of controlling gate thicknesses in forming fusi gates |
| US8548398B2 (en) | 2010-02-01 | 2013-10-01 | Rf Micro Devices, Inc. | Envelope power supply calibration of a multi-mode radio frequency power amplifier |
| US8538355B2 (en) | 2010-04-19 | 2013-09-17 | Rf Micro Devices, Inc. | Quadrature power amplifier architecture |
| US8712349B2 (en) | 2010-04-20 | 2014-04-29 | Rf Micro Devices, Inc. | Selecting a converter operating mode of a PA envelope power supply |
| US8706063B2 (en) | 2010-04-20 | 2014-04-22 | Rf Micro Devices, Inc. | PA envelope power supply undershoot compensation |
| US9577590B2 (en) | 2010-04-20 | 2017-02-21 | Qorvo Us, Inc. | Dual inductive element charge pump buck and buck power supplies |
| US9214900B2 (en) | 2010-04-20 | 2015-12-15 | Rf Micro Devices, Inc. | Interference reduction between RF communications bands |
| US8983407B2 (en) | 2010-04-20 | 2015-03-17 | Rf Micro Devices, Inc. | Selectable PA bias temperature compensation circuitry |
| US8983410B2 (en) | 2010-04-20 | 2015-03-17 | Rf Micro Devices, Inc. | Configurable 2-wire/3-wire serial communications interface |
| US8892063B2 (en) | 2010-04-20 | 2014-11-18 | Rf Micro Devices, Inc. | Linear mode and non-linear mode quadrature PA circuitry |
| US8731498B2 (en) | 2010-04-20 | 2014-05-20 | Rf Micro Devices, Inc. | Temperature correcting an envelope power supply signal for RF PA circuitry |
| US8942650B2 (en) | 2010-04-20 | 2015-01-27 | Rf Micro Devices, Inc. | RF PA linearity requirements based converter operating mode selection |
| US9214865B2 (en) | 2010-04-20 | 2015-12-15 | Rf Micro Devices, Inc. | Voltage compatible charge pump buck and buck power supplies |
| US8947157B2 (en) | 2010-04-20 | 2015-02-03 | Rf Micro Devices, Inc. | Voltage multiplier charge pump buck |
| US8831544B2 (en) | 2010-04-20 | 2014-09-09 | Rf Micro Devices, Inc. | Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage |
| US8842399B2 (en) * | 2010-04-20 | 2014-09-23 | Rf Micro Devices, Inc. | ESD protection of an RF PA semiconductor die using a PA controller semiconductor die |
| US8942651B2 (en) | 2010-04-20 | 2015-01-27 | Rf Micro Devices, Inc. | Cascaded converged power amplifier |
| US9553550B2 (en) | 2010-04-20 | 2017-01-24 | Qorvo Us, Inc. | Multiband RF switch ground isolation |
| US8913971B2 (en) | 2010-04-20 | 2014-12-16 | Rf Micro Devices, Inc. | Selecting PA bias levels of RF PA circuitry during a multislot burst |
| US8699973B2 (en) | 2010-04-20 | 2014-04-15 | Rf Micro Devices, Inc. | PA bias power supply efficiency optimization |
| US9048787B2 (en) | 2010-04-20 | 2015-06-02 | Rf Micro Devices, Inc. | Combined RF detector and RF attenuator with concurrent outputs |
| US8542061B2 (en) | 2010-04-20 | 2013-09-24 | Rf Micro Devices, Inc. | Charge pump based power amplifier envelope power supply and bias power supply |
| US8571492B2 (en) | 2010-04-20 | 2013-10-29 | Rf Micro Devices, Inc. | DC-DC converter current sensing |
| US9184701B2 (en) | 2010-04-20 | 2015-11-10 | Rf Micro Devices, Inc. | Snubber for a direct current (DC)-DC converter |
| US8811920B2 (en) | 2010-04-20 | 2014-08-19 | Rf Micro Devices, Inc. | DC-DC converter semiconductor die structure |
| US8559898B2 (en) | 2010-04-20 | 2013-10-15 | Rf Micro Devices, Inc. | Embedded RF PA temperature compensating bias transistor |
| US9077405B2 (en) | 2010-04-20 | 2015-07-07 | Rf Micro Devices, Inc. | High efficiency path based power amplifier circuitry |
| US8958763B2 (en) | 2010-04-20 | 2015-02-17 | Rf Micro Devices, Inc. | PA bias power supply undershoot compensation |
| US8565694B2 (en) | 2010-04-20 | 2013-10-22 | Rf Micro Devices, Inc. | Split current current digital-to-analog converter (IDAC) for dynamic device switching (DDS) of an RF PA stage |
| US9008597B2 (en) | 2010-04-20 | 2015-04-14 | Rf Micro Devices, Inc. | Direct current (DC)-DC converter having a multi-stage output filter |
| US9030256B2 (en) | 2010-04-20 | 2015-05-12 | Rf Micro Devices, Inc. | Overlay class F choke |
| US9900204B2 (en) | 2010-04-20 | 2018-02-20 | Qorvo Us, Inc. | Multiple functional equivalence digital communications interface |
| US8913967B2 (en) | 2010-04-20 | 2014-12-16 | Rf Micro Devices, Inc. | Feedback based buck timing of a direct current (DC)-DC converter |
| US8811921B2 (en) | 2010-04-20 | 2014-08-19 | Rf Micro Devices, Inc. | Independent PA biasing of a driver stage and a final stage |
| US8515361B2 (en) | 2010-04-20 | 2013-08-20 | Rf Micro Devices, Inc. | Frequency correction of a programmable frequency oscillator by propagation delay compensation |
| US9362825B2 (en) | 2010-04-20 | 2016-06-07 | Rf Micro Devices, Inc. | Look-up table based configuration of a DC-DC converter |
| US8989685B2 (en) | 2010-04-20 | 2015-03-24 | Rf Micro Devices, Inc. | Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry |
| US8603924B2 (en) | 2010-10-19 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming gate dielectric material |
| US9048181B2 (en) | 2010-11-08 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming ultra shallow junction |
| US8769446B2 (en) | 2010-11-12 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and device for increasing fin device density for unaligned fins |
| US8764113B2 (en) | 2011-07-19 | 2014-07-01 | Tk Holdings Inc. | Modular seat apparatus |
| US9065505B2 (en) | 2012-01-31 | 2015-06-23 | Rf Micro Devices, Inc. | Optimal switching frequency for envelope tracking power supply |
| KR20140103681A (ko) | 2013-02-19 | 2014-08-27 | 삼성전기주식회사 | 보호 전압 가변 기능을 갖는 고주파 증폭 장치 |
| US9407205B2 (en) * | 2014-12-23 | 2016-08-02 | Macom Technology Solutions Holdings, Inc. | Double down-conversion with multiple independent intermediate frequencies for E-band applications |
| US10431578B2 (en) * | 2017-03-28 | 2019-10-01 | Nxp B.V. | Electrostatic discharge (ESD) protection device and method for operating an ESD protection device |
| US11581729B2 (en) | 2020-05-01 | 2023-02-14 | Cypress Semiconductor Corporation | Combined positive and negative voltage electrostatic discharge (ESD) protection clamp with cascoded circuitry |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950559A (ja) | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 半導体装置保護回路 |
| JPH01230266A (ja) | 1988-03-10 | 1989-09-13 | Matsushita Electric Ind Co Ltd | 集積回路の静電破壊防止回路 |
| US4989057A (en) * | 1988-05-26 | 1991-01-29 | Texas Instruments Incorporated | ESD protection for SOI circuits |
| US5182220A (en) * | 1992-04-02 | 1993-01-26 | United Microelectronics Corporation | CMOS on-chip ESD protection circuit and semiconductor structure |
| JPH07202583A (ja) | 1993-12-28 | 1995-08-04 | Nec Corp | Ｃｍｏｓ保護回路 |
| JP2823508B2 (ja) | 1994-04-27 | 1998-11-11 | 国際電気株式会社 | 高周波段選択増幅回路 |
| US5637900A (en) * | 1995-04-06 | 1997-06-10 | Industrial Technology Research Institute | Latchup-free fully-protected CMOS on-chip ESD protection circuit |
| FI102121B1 (fi) * | 1995-04-07 | 1998-10-15 | Lk Products Oy | Radiotietoliikenteen lähetin/vastaanotin |
| US5541801A (en) * | 1995-05-26 | 1996-07-30 | United Microelectronics Corporation | Low-voltage gate trigger SCR (LVGTSCR) ESD protection circuit for input and output pads |
| JPH0927594A (ja) | 1995-07-13 | 1997-01-28 | Hitachi Ltd | 高周波モノリシック集積回路 |
| JPH09148452A (ja) * | 1995-11-09 | 1997-06-06 | Ind Technol Res Inst | 静電放電防護能力を強化したｃｍｏｓ出力バッファ |
| US5714900A (en) * | 1996-04-12 | 1998-02-03 | Hewlett-Packard Company | Electrical overstress protection device |
| US5918181A (en) * | 1996-10-15 | 1999-06-29 | Tatung Telecom Corporation | Method and apparatus for tracking location of wireless terminals in a nanocellular digital cordless terminal network coupled to a local exchange |
| US5982165A (en) * | 1996-11-29 | 1999-11-09 | Wavetek Corporation | RF circuit for use in a combined leakage detector and signal level monitor |
| US6633550B1 (en) * | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
| US6313874B1 (en) * | 1997-11-17 | 2001-11-06 | Wavetek Corporation | Method and apparatus for direct detection of communication system leakage signals |
| JPH11150235A (ja) | 1997-11-19 | 1999-06-02 | Mitsumi Electric Co Ltd | 静電保護装置 |
| JPH11266546A (ja) | 1998-03-16 | 1999-09-28 | Toshiba Corp | 電子装置 |
| US6272327B1 (en) * | 1998-06-18 | 2001-08-07 | Lucent Technologies Inc. | High power wireless telephone with over-voltage protection |
| US6289204B1 (en) * | 1998-07-09 | 2001-09-11 | Motorola, Inc. | Integration of a receiver front-end in multilayer ceramic integrated circuit technology |
| US6335952B1 (en) * | 1998-07-24 | 2002-01-01 | Gct Semiconductor, Inc. | Single chip CMOS transmitter/receiver |
| US6366622B1 (en) * | 1998-12-18 | 2002-04-02 | Silicon Wave, Inc. | Apparatus and method for wireless communications |
| TW463362B (en) | 1999-01-19 | 2001-11-11 | Seiko Epson Corp | Electrostatic protection circuit and semiconductor integrated circuit using the same |
| JP2000307452A (ja) * | 1999-02-16 | 2000-11-02 | Murata Mfg Co Ltd | 高周波複合部品及びそれを用いた携帯無線機 |
| US6400541B1 (en) * | 1999-10-27 | 2002-06-04 | Analog Devices, Inc. | Circuit for protection of differential inputs against electrostatic discharge |
| EP1119104B1 (en) * | 2000-01-20 | 2009-06-17 | STMicroelectronics S.r.l. | Power device with protection against undesirable self-activation |
| JP4037029B2 (ja) * | 2000-02-21 | 2008-01-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US6771475B2 (en) * | 2002-06-17 | 2004-08-03 | Broadcom Corporation | Electrostatic protection circuit with impedance matching for radio frequency integrated circuits |
-
2000
- 2000-02-21 JP JP2000042893A patent/JP4037029B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-15 TW TW090103398A patent/TW512513B/zh not_active IP Right Cessation
- 2001-02-20 US US09/785,499 patent/US6665159B2/en not_active Expired - Lifetime
- 2001-02-21 KR KR1020010008657A patent/KR100756150B1/ko not_active IP Right Cessation
-
2003
- 2003-09-22 US US10/664,968 patent/US7035069B2/en not_active Expired - Lifetime
-
2005
- 2005-04-13 US US11/104,541 patent/US7298600B2/en not_active Expired - Lifetime
-
2007
- 2007-09-18 US US11/898,946 patent/US7414821B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10256775B2 (en) | 2017-05-25 | 2019-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device including an ESD protective element |
| US10707823B1 (en) | 2019-02-07 | 2020-07-07 | Kabushiki Kaisha Toshiba | High-frequency amplifier circuitry and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW512513B (en) | 2002-12-01 |
| KR100756150B1 (ko) | 2007-09-05 |
| US20050185355A1 (en) | 2005-08-25 |
| US7035069B2 (en) | 2006-04-25 |
| US20040057173A1 (en) | 2004-03-25 |
| US7414821B2 (en) | 2008-08-19 |
| US20010015881A1 (en) | 2001-08-23 |
| JP2001237372A (ja) | 2001-08-31 |
| KR20010083225A (ko) | 2001-08-31 |
| US20080030911A1 (en) | 2008-02-07 |
| US6665159B2 (en) | 2003-12-16 |
| US7298600B2 (en) | 2007-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4037029B2 (ja) | 半導体集積回路装置 | |
| US7928804B2 (en) | Power amplifier | |
| US7561853B2 (en) | Radio frequency switch | |
| US6617927B2 (en) | High frequency power amplifier module, and wireless communications system | |
| US20080285195A1 (en) | Integrated circuit with protection against electrostatic damage | |
| US5301081A (en) | Input protection circuit | |
| US6853264B2 (en) | Input power limiter for a microwave receiver | |
| CN1438706A (zh) | 静电泄放保护电路 | |
| KR20070083626A (ko) | 고주파 집적회로 | |
| US20060044067A1 (en) | High-frequency power amplifier | |
| US6791810B2 (en) | Protection circuit of field effect transistor and semiconductor device | |
| US10256775B2 (en) | Semiconductor device including an ESD protective element | |
| US8598951B1 (en) | Linear multi-mode power amplifier for dynamic supply operation | |
| JP2007013031A (ja) | 高周波半導体回路及び無線通信機器 | |
| US20200403580A1 (en) | High-frequency amplifier circuitry | |
| US7112867B2 (en) | Resistive isolation between a body and a body contact | |
| US5416660A (en) | Package for microwave device | |
| JP2007311813A (ja) | 通信用半導体集積回路装置 | |
| US6448616B1 (en) | Adaptive biasing of RF power transistors | |
| JP4803747B2 (ja) | 半導体集積回路 | |
| CN213783275U (zh) | 单刀双掷开关、信号处理电路以及电子设备 | |
| CN115244682A (zh) | 半导体装置 | |
| JPH0564356A (ja) | 高周波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4037029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |