JP5251748B2 - 位相補正装置、位相補正方法 - Google Patents

位相補正装置、位相補正方法 Download PDF

Info

Publication number
JP5251748B2
JP5251748B2 JP2009144356A JP2009144356A JP5251748B2 JP 5251748 B2 JP5251748 B2 JP 5251748B2 JP 2009144356 A JP2009144356 A JP 2009144356A JP 2009144356 A JP2009144356 A JP 2009144356A JP 5251748 B2 JP5251748 B2 JP 5251748B2
Authority
JP
Japan
Prior art keywords
phase
signal
component
quadrature
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009144356A
Other languages
English (en)
Other versions
JP2011004061A (ja
Inventor
エヌ,ロズキン アレクサンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009144356A priority Critical patent/JP5251748B2/ja
Priority to US12/814,786 priority patent/US8385852B2/en
Publication of JP2011004061A publication Critical patent/JP2011004061A/ja
Application granted granted Critical
Publication of JP5251748B2 publication Critical patent/JP5251748B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/0433Circuits with power amplifiers with linearisation using feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Description

本発明は、無線送信機に用いられる位相補正技術に関する。
無線送信用の電力増幅器の出力信号の線形性には一般に限界があり、特に入力信号のレベルが大きいときに利得の低下が生ずる(線形性歪)。このような線形性歪を補償するための回路として、カーテシアンフィードバック(Cartesian Feedback)型歪補償装置が知られている。カーテシアンフィードバック型歪補償装置が理想的に機能したならば、電力増幅器の出力信号において高い線形性が得られる。
カーテシアンフィードバック型歪補償装置では、電力増幅器の出力信号が取り出されて入力側へフィードバックされる。このとき、例えばアンテナ負荷の影響や、方向性結合器、復調器の伝播遅延等に伴うフィードバック系の位相変化が生ずる。よって、カーテシアンフィードバック型歪補償装置を有効に動作させるためには、このフィードバック系の位相変化を補正する必要がある。
かかる観点から、カーテシアンフィードバック型歪補償装置に適用される位相補正装置が知られている。図1に、この位相補正装置の要部を示す。
図1において、送信用ベースバンド信号の同相成分I及び直交成分Qが直交変調器40によって変調された後に合成される。この合成信号は、電力増幅器90(PA:Power Amplifier)によって所望のレベルまで増幅されてRF信号(RF_OUT)として送信される。また、このRF信号(RF_OUT)の一部が方向性結合器により取り出され(フィードバックされ)、そのフィードバック信号y(t)から直交復調器30によってベースバンド信号(同相成分I,直交成分Q)が生成される。ここで、上述したフィードバック系の位相変化(図1では、位相変化に相当する遅れを遅延期間τとして表記している。)によりI≠I,Q≠Qであることから、この位相変化を補正するために位相補正装置が設けられている。
図1において、位相補正装置は、サイン検出部101及びコサイン検出部102を含む位相検出器と、位相シフタ104とを備える。ここで、位相の目標補正量(すなわち、位相誤差)をΔφとすると、フィードバックされたベースバンド信号(同相成分I,直交成分Q)は、以下の式(1),(2)のとおり表される。式(1),(2)では、Δφ=0のときに限りI=I,Q=Qが成立する。また、sin(Δφ)は、以下の式(3)に従ってサイン検出部101にて算出される。なお、式(3)においてkは正規化定数であり、k=1/(I・I+Q・Q)である。
また、コサイン検出部102は、cos(Δφ)=(1−sin(Δφ))1/2の関係に従って、cos(Δφ)を算出する。コサイン検出部102では、位相シフタ104への入力の二乗和が所定の定数Magとなるように構成されており、これにより位相シフタ104の出力信号の振幅が一定となることが補償される。
位相シフタ104は、以下の式(4)に示すように、局部発振器からの搬送波信号sin(ωt)、及びその搬送波信号をπ/2移相させた信号に対して、それぞれsin(Δφ)及びcos(Δφ)を乗算し、合成する。その結果、局部発振器からの搬送波信号sin(ωt)に対して位相をΔφだけ進めた信号sin(ωt+Δφ)が直交変調器40に供給される。よって、無線送信機の出力からフィードバックされるRF信号y(t)と、直交変調器40に与えられる搬送波信号との位相誤差が0(Δφ=0)となる。
ここで、図1を参照して説明した位相補正装置は基本的に、位相誤差Δφが−π/2<Δφ<+π/2の範囲で補正が可能である。そこで、全位相範囲、すなわち、−π<Δφ<+πの範囲で補正が可能な位相補正装置が望まれる。
全位相範囲で補正が可能な位相補正装置として、フィードバックされたベースバンド信号の位相をπ/2単位でシフトする位相シフタを設けたものが知られている。以下、この位相補正装置について、図2を参照して説明する。
図2において、位相シフタ104は、−π/2<Δφ<+π/2の範囲で補正が可能である。また、直交復調器30からのベースバンド信号(同相成分I,直交成分Q)をπ/2単位で移相可能なπ/2位相シフタ108が設けられている。位相検出器103は、送信用ベースバンド信号(同相成分I,直交成分Q)と、フィードバックされたベースバンド信号(同相成分I,直交成分Q)とから、位相誤差(目標補正量)を検出する。そして、位相検出器103は、目標補正量が−π/2<Δφ<+π/2の範囲を超える場合には、π/2位相シフタ108に対して、π/2単位でベースバンド信号(同相成分I,直交成分Q)の位相をシフトさせるための信号を送出する。
特開平9−64932号公報
Joel L. Dawson, Thomas H. Lee, "Automatic Phase Alignment for a Fully Integrated Cartesian Feedback Power Amplifier System", ISSCC2003 (IEEE Intl. Solid-State Circuit Conference) Joel L. Dawson, Thomas H. Lee, "Automatic Phase Alignment for a Fully Integrated Cartesian Feedback Power Amplifier System", IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL-38, NO.12, DECEMBER 2003
ところで、図2に示した位相補正装置において、制御系の伝達関数H(s)(s:ラプラス演算子)は、式(5)に示すとおりである。なお、式(5)では、
K(s):系の入出力間の直接のライン(ダイレクトライン)上の伝達関数、
α(s):π/2位相シフタ108の伝達関数
β(s):π/2位相シフタ108を除く、フィードバックライン上の伝達関数
としている。
式(5)は、制御系の伝達関数H(s)がフィードバックライン上の伝達関数α(s),β(s)に依存することを意味している。よって、図2に示した位相補正装置では、制御系の出力(すなわち、電力増幅器の出力)の特性が、π/2位相シフタ108の非線形性や、歪特性に影響を受けやすいものとなる。このことは、位相補正動作が安定的に機能する上で好ましくない。
よって、本発明の1つの観点では、無線送信機に用いられる位相補正装置及び位相補正方法において、位相補正動作の安定性を向上させたものを提供することを目的とする。
第1の観点は、第1信号を無線信号に変換し、当該無線信号を電力増幅器により増幅する無線送信機、における位相補正装置である。
この位相補正装置は、
(A)第1信号の同相成分及び直交成分により第1搬送波信号を変調する直交変調器と、
(B)前記電力増幅器の出力から帰還した帰還信号を第2搬送波信号により復調して、同相成分及び直交成分を含む第2信号を生成する直交復調器と、
(C)第1信号及び第2信号の同相成分及び直交成分に基づいて、第1信号と第2信号の位相誤差を検出する位相検出器と、
(D)前記位相誤差を目標値として位相シフトを行う位相シフタ群であって、第1信号、第2信号、第1搬送波信号、又は第2搬送波信号のいずれかの位相シフトを行う第1位相シフタと、第1信号の位相をシフトさせる第2位相シフタと、を含む位相シフタ群と、
を備える。
第2の観点は、上記位相補正装置の各構成要素と同様の処理を行う位相補正方法である。
開示の位相補正装置及び位相補正方法によれば、位相補正動作の安定性が向上する。
従来の位相補正装置の一例を示すブロック図。 従来の位相補正装置の他の例を示すブロック図。 第1実施形態における無線送信機の要部の全体構成を示すブロック図。 第1実施形態における無線送信機の内、位相補正装置に関連する部位についてのみ記述したブロック図。 第1実施形態において、π/2位相シフタの概略的な構成を示すブロック図。 第2実施形態において、送信用ベースバンド信号とフィードバックされるベースバンド信号の各成分の信号の符号と、位相誤差の正弦値の符号との関係を示す図。 第2実施形態において、位相検出器の具体的な構成例を示すブロック図。 第2実施形態において、位相検出器内のROMの設定例を示す図。 第2実施形態において、位相検出器内の積分器の入出力関係を示す図。
1.第1実施形態
以下、電力増幅器の線形性歪を補償するためのカーテシアンフィードバック型歪補償装置を備えた無線送信機について説明する。このカーテシアンフィードバック型歪補償装置には、位相補正装置が適用される。
(1−1)無線送信機の全体構成
以下、本実施形態の無線送信機の全体構成について図3を参照して説明する。
図3は、本実施形態の無線送信機の要部の全体構成を示すブロック図である。図3に示す無線送信機は、位相検出器(Phase Detector)10、位相シフタ(Phase Shifter)14、ロックインジケータ16(LOCK IND)、π/2位相シフタ18、直交復調器30(DEM)、減算器38、直交変調器40(MOD)、電力増幅器90(PA)、局部発振器91、方向性結合器93、を含む。
図3に示す無線送信機では、局部発振器91で生成される搬送波信号は直交復調器30へ与えられる。電力増幅器90が出力するRF信号(RF_OUT)が、方向性結合器93により取り出され、直交復調器30によりベースバンド信号(同相成分I,直交成分Q)が生成される。このベースバンド信号(同相成分I,直交成分Q)は、減算器38へフィードバックされる。減算器38では、入力ベースバンド信号(同相成分Iin,直交成分Qin)から、フィードバックされるベースバンド信号(同相成分I,直交成分Q)を減算する。減算器38で得られる誤差信号は、直交変調器40へ向けられる。これにより、カーテシアンフィードバックが形成される。
この実施形態の説明において、直交変調器40へ入力されるベースバンド信号を送信用ベースバンド信号(同相成分I,直交成分Q)という。送信用ベースバンド信号は、減算器38で得られる誤差信号が増幅のための所定の伝達要素(図示せず)を経た後の信号である。送信用ベースバンド信号(同相成分I,直交成分Q)と、フィードバックされるベースバンド信号(同相成分I,直交成分Q)は、位相検出器10及びロックインジケータ16に入力される。
位相検出器10は、送信用ベースバンド信号(同相成分I,直交成分Q)と、フィードバックされるベースバンド信号(同相成分I,直交成分Q)とに基づいて位相誤差を検出し、検出した位相誤差を目標補正量(目標値)として位相シフタ14に与える。位相シフタ14は、局部発振器91からの直交変調器40に対する搬送波信号の位相を、位相検出器10から与えられる目標補正量だけシフトする。
この位相補正装置は、入力信号としての送信用ベースバンド信号(同相成分I,直交成分Q)と、出力信号としてのベースバンド信号(同相成分I,直交成分Q)との位相を同期させるという点でPLL(Phase Locked Loop)として捉えることもできる。以下の説明では、本実施形態の位相補正装置について、その位相同期機能に着目する場合、単に「PLL」と適宜略記する。
ロックインジケータ16は、PLLのロック判別を行い、論理レベルのロック判別信号L_INDをπ/2位相シフタ18へ出力する。ロックしていない、すなわち、位相誤差が補正されていない場合には、ロックインジケータ16は、π/2位相シフタ18へ出力するロック判別信号L_INDをアクティブにする。これにより、π/2位相シフタ18は、送信用ベースバンド信号(同相成分I,直交成分Q)の位相をπ/2単位でシフトする。
上述したように、この位相補正装置では、位相補正処理は、位相シフタ14及びπ/2位相シフタ18において行われる。位相シフタ14は、シフト可能な位相誤差Δφが一定の範囲(例えば、−π/2<Δφ<+π/2)内であればよい。その範囲を外れた大きな位相誤差に対しては、位相シフタ14とともにπ/2位相シフタ18が動作することで位相誤差が補正される。
図3に示すように、本実施形態の位相補正装置では、π/2位相シフタ18が減算器38と直交変調器40の間に設けられる。すなわち、本実施形態の位相補正装置を構成するフィードバック制御系において、π/2位相シフタ18は、フィードバックラインではなくダイレクトライン(系の入出力間の直接のライン)に配置されている。この配置は、π/2位相シフタ18のゲイン特性が系全体のゲイン特性に与える影響に関して重要な意味を持つ。すなわち、本実施形態において、π/2位相シフタ18はダイレクトラインに配置されているため、上記式(5)においてπ/2位相シフタ18の伝達関数がK(s)の一部に相当しうるが、K(s)>>1の場合(例えば高周波を扱う場合)には、系全体の伝達関数を考える上でK(s)を無視することができる。
(1−2)位相補正装置の構成
次に、位相補正装置の構成について図4を参照して説明する。
図4は、本実施形態の無線送信機の内、位相補正装置に関連する部位についてのみ記述したブロック図である。すなわち、図4では、図3と異なり、カーテシアンフィードバック系の全体については記述していない。
図4では、方向性結合器93から取り出されてフィードバックされるRF信号の遅延要素をτとして表している。また、図4に示すように、直交復調器30はミキサ31,ミキサ32及びπ/2移相器33を備え、直交変調器40はミキサ41,ミキサ42、π/2移相器43及び加算器44を備える。
ミキサ31は、フィードバックされたRF信号y(t)(帰還信号)に対し、局部発振器91からの搬送波信号sin(ωt)(第2搬送波信号)を乗算して、ベースバンド信号(第2信号)の同相成分Iを生成する。ミキサ32は、フィードバックされたRF信号y(t)に対し、局部発振器91からの搬送波信号sin(ωt)(第2搬送波信号)をπ/2移相した信号を乗算して、ベースバンド信号(第2信号)の直交成分Qを生成する。
直交変調器40に与えられる搬送波信号(第1搬送波信号)は、位相シフタ14によってΔφだけ位相がシフトされる(sin(ωt+Δφ))。ミキサ41は、送信用ベースバンド信号(第1信号)の同相成分I、又はπ/2位相シフタ18によって位相がシフトさせられた同相成分Iに対して搬送波信号sin(ωt+Δφ)を乗算する。ミキサ42は、送信用ベースバンド信号(第1信号)の直交成分Q、又はπ/2位相シフタ18によって位相がシフトさせられた直交成分Qに対して、搬送波信号sin(ωt+Δφ)をπ/2移相した信号を乗算する。加算器44は、ミキサ41及びミキサ42の出力信号を加算し、電力増幅器90へ供給する。
位相検出器10は、送信用ベースバンド信号(同相成分I,直交成分Q)とフィードバックされるベースバンド信号(同相成分I,直交成分Q)の各成分の信号に基づいて、位相シフタ14に与える制御電圧CV(Controlled Voltage)を設定する。ここでは、制御電圧CVは、送信用ベースバンド信号とフィードバックされるベースバンド信号の位相誤差をΔφとしたとき、sin(Δφ)に応じた値であるとする。このsin(Δφ)に応じた制御電圧CVは、例えば上記式(3)に基づいて得られる。
位相シフタ14は、位相検出器10からの制御電圧CVに応じた量の位相をシフトする位相シフタである。位相シフタ14は、π/2位相シフタ18と比較すると、微細な量の位相シフトが可能であるがシフト可能な位相量が小さい。
位相シフタ14は、局部発振器91からの搬送波信号sin(ωt)に対して、位相検出器10からの制御電圧CVに基づいた位相量だけ移相し、直交変調器40に対する搬送波信号sin(ωt+Δφ)を生成する。本実施形態においては、位相シフタ14は、与えられる制御電圧の値に応じて位相をシフトするものであればよく、その構成を限定しない。なお、この実施形態では、sin(Δφ)の値のみに基づいて位相シフトを行うため、位相誤差Δφが−π/2<Δφ<+π/2の範囲にあるときに有効である。位相誤差Δφが−π/2<Δφ<+π/2の範囲下ではsin(Δφ)≒Δφとみなし、位相シフタ14では、制御電圧CVに比例する量だけの位相シフトを生じさせる構成を備えていればよい。
ロックインジケータ16は、送信用ベースバンド信号(同相成分I,直交成分Q)と、フィードバックされるベースバンド信号(第2信号;同相成分I,直交成分Q)とを比較することにより、PLLとしての位相補正装置がロックしたか否かを判別する。ロックを判別するためのロックインジケータ16内の構成は限定しない。
ロックインジケータ16は、例えば以下のとおり構成することができる。例えば同相成分についてのみ着目すると、ロックインジケータ16内に、IとIの差分値の正常値範囲(上限及び下限の基準電圧)を予め設定しておく。そして、ロックインジケータ16は、IとIの差分値(電圧値)を逐次算出し、その差分値を上限及び下限の基準電圧と2個の比較器により比較する。そして、2個の比較器の出力(論理レベル)に基づき、差分値が正常値範囲を超えていない場合にロックしていると判別され、差分値が正常値範囲を超えている場合にロックしていないと判別される。直交成分についても同様である。
前述したように、ロックインジケータ16は、ロックしたか否かを示すロック判別信号L_INDをπ/2位相シフタ18へ出力する。
なお、この位相補正装置をPLLとして捉えたときに、PLLのループフィルタは位相検出器10のフィルタ特性に相当する。そこで、ロックインジケータ16で算出されるIとIの差分値、及びQとQの差分値は、位相検出器10のフィルタ特性を考慮したものであることが好ましい。
π/2位相シフタ18は、粗い量の位相シフトのみが可能であるがシフト可能な位相量が大きい位相シフタである。具体的には、π/2位相シフタ18は、ロックインジケータ16からのロック判別信号L_INDに基づいて、送信用ベースバンド信号(第1信号)の位相をπ/2単位でシフトする。
ここで、入力するベースバンド信号の同相成分,直交成分に対するπ/2単位でのシフト処理は、その同相成分,直交成分の反転及び/又は入れ替えによって簡単に行うことができる。すなわち、π/2位相シフタ18に入力されるベースバンド信号の同相成分をX、直交成分をYとすると、この入力されたベースバンド信号の位相をΔθだけシフトした信号の同相成分X、直交成分Yは、以下の式(6),(7)のとおりである。式(6),(7)に基づき、π/2単位での位相シフト結果は、表1に示すようなものとなる。この表1から、π/2位相シフタ18の出力ベースバンド信号の同相成分X、直交成分Yは、π/2位相シフタ18の入力ベースバンド信号の同相成分X、直交成分Yの反転及び/又は入れ替えによって得られることが分かる。
そこで、π/2位相シフタ18は、図5に示すような簡易な構成とすることができる。図5は、π/2位相シフタ18の構成の一例を示すブロック図である。
図5に例示するπ/2位相シフタ18は、反転処理部181,182と、スイッチ183とを備える。反転処理部181は、π/2位相シフタ18が入力するベースバンド信号の同相成分Xを反転させた信号−Xを生成し、信号X及び−Xをスイッチ183へ供給する。反転処理部182は、π/2位相シフタ18が入力するベースバンド信号の直交成分Yを反転させた信号−Yを生成し、信号Y及び−Yをスイッチ183へ供給する。
スイッチ183は、入力する信号X,−X,Y,−Yのいずれか2つの信号を選択して出力信号X、Yとするように構成される。スイッチ183における信号選択は、目標とする位相シフト量(Δθ=0,π/2,π,3π/2のいずれか)に応じて、表1に従って行われる。
(1−5)位相補正の動作
次に、主として図3を参照して、第1実施形態の無線送信機における位相補正の動作について説明する。
図3を参照すると、本実施形態の無線送信機では、送信用ベースバンド信号(同相成分I,直交成分Q)が直交変調器40によって変調された後、電力増幅器90によって所望のレベルまで増幅されて空間へ放射される。ここで、電力増幅器90における線形性歪を補償するため、電力増幅器90の出力信号RF_OUTが方向性結合器93によって取り出され、RF信号y(t)としてフィードバックされる(カーテシアンフィードバック)。直交復調器30へフィードバックされる信号は、フィードバック系の遅延要素によって、例えば直交変調器40の出力信号と比較すると遅延している。よって、送信用ベースバンド信号(同相成分I,直交成分Q)と、直交復調器30によって得られるベースバンド信号(同相成分I,直交成分Q)とでは、位相誤差が生じうる。この位相誤差を補正するために、各成分の信号が位相検出器10へ入力される。また、送信用ベースバンド信号(同相成分I,直交成分Q)と、ベースバンド信号(同相成分I,直交成分Q)の各成分の信号は、ロックインジケータ16に対しても入力される。
位相検出器10は、入力した送信用ベースバンド信号(同相成分I,直交成分Q)とフィードバックされるベースバンド信号(同相成分I,直交成分Q)の各成分の信号に基づき、目標補正量として、位相シフタ14に与える制御電圧CV(図4参照)を設定する。この制御電圧CVは、例えば、送信用ベースバンド信号とフィードバックされるベースバンド信号の位相誤差をΔφとしたとき、sin(Δφ)に応じた値となっている。
位相シフタ14は、局部発振器91からの搬送波信号sin(ωt)に対して、位相検出器10からの制御電圧CVの大きさに応じた位相シフトを行い、直交変調器40に対する搬送波信号sin(ωt+Δφ)を生成する。ここで、位相誤差Δφが小さい範囲、例えば−π/2<Δφ<+π/2の範囲下では、位相シフタ14のみで位相が補正されうるが、位相誤差Δφが大きい場合には、位相検出器10及び/又は位相シフタ14の構成次第では、位相シフタ14のみでは位相が補正されないことがある。
この位相補正装置では、位相が補正されない場合には、ロックインジケータ16によりロックしていないと判別され、ロックしていないことを示すロック判別信号L_INDがπ/2位相シフタ18へ送出される。このロック判別信号L_INDを受けたπ/2位相シフタ18では、送信用ベースバンド信号(同相成分I,直交成分Q)の位相をπ/2だけシフトさせる。そして、ロックインジケータ16が再度(例えば、ロックしていないことを示すロック判別信号L_INDをπ/2位相シフタ18へ送出してから所定期間経過後)、ロックしたか否かを判別する。その結果、まだロックしていないと判別されれば、ロックインジケータ16は、ロックしていないことを示すロック判別信号L_INDをπ/2位相シフタ18へ送出する。そして、π/2位相シフタ18は、送信用ベースバンド信号(同相成分I,直交成分Q)の位相をさらにπ/2だけシフトさせる。このような方法で、ロックインジケータ16においてロックしたと判別されるまで、π/2位相シフタ18における位相シフトが行われる。
位相補正の初期動作において、ロックインジケータ16によりロックされていないと判別されたとしても、π/2位相シフタ18における位相シフトが1回行われるか、又は数回繰り返されると、最終的に、目標補正量(位相誤差Δφ)が位相シフタ14のみで補正可能な範囲(ロックレンジ)に収まるようになる。そうすると、位相検出器10及び位相シフタ14の動作により位相補正がほぼ完全に行われて、ロックインジケータ16においてロックしたと判別されるようになる。
以上説明したように、本実施形態の位相補正装置は、微細な量の位相シフトが可能であるがシフト可能な位相量が小さい位相シフタ14と、粗い量(上記実施形態では、π/2単位)の位相シフトのみが可能であるがシフト可能な位相量が大きいπ/2位相シフタ18とを組み合わせて位相補正を実現している。
ここで、図3に示したように、π/2位相シフタ18は、減算器38と直交変調器40との間に配置されている。すなわち、図3に示すフィードバックループにおいて、π/2位相シフタ18は、フィードバックラインではなくダイレクトライン(系の入出力間の直接のライン)に配置されている。ここで、既に式(5)で示したとおり、ダイレクトライン上に配置された伝達関数をK(s)として、K(s)>>1の場合(例えば高周波を扱う場合)には、そのダイレクトライン上の伝達関数が制御系全体の伝達関数においては無視しうる。このことは、図3に示した位相補正装置では、制御系の出力(すなわち、電力増幅器の出力)の特性が、π/2位相シフタ18の非線形性や、歪特性に影響を受けにくいことを意味する。よって、本実施形態の位相補正装置では、位相補正動作が安定的に機能するようになる。
なお、第1実施形態において、ダイレクトラインに設けられる位相シフタ(本実施形態では、π/2位相シフタ18)の位相シフト量はπ/2単位に限られない。すなわち、ダイレクトラインに設けられる位相シフタは、位相シフタ14により位相誤差が除去できない場合に、補完的に送信用ベースバンド信号について位相シフトを行うためのものであればよい。π/2単位で行う位相シフタはその構成を簡単にしうる点(図5参照)で好ましいが、π/2単位で行うものに限られるわけではない。例えば、ダイレクトラインに設けられる位相シフタは、位相シフタ14と同様、送信用ベースバンド信号に対して、制御電圧に応じた量の位相をシフトさせるものでもよい。位相シフタ14に対して補完的な目的で設けられる位相シフタの構成とは無関係に、その補完的な位相シフタがダイレクトラインに配置される限り、その補完的な位相シフタによる伝達関数が制御系全体の伝達関数において無視しうることは前述のとおりである。
2.第2実施形態
以下、位相補正装置の別の実施形態を含む無線送信機について説明する。ここでは、第1実施形態における位相検出器10の好ましい構成例について説明する。
(2−1)位相検出のディジタル処理
本実施形態の位相補正装置において、位相検出器10は、位相検出をディジタル処理により行う。このディジタル処理の方法について、図6を参照して説明する。
図6は、送信用ベースバンド信号(同相成分I,直交成分Q)とフィードバックされるベースバンド信号(同相成分I,直交成分Q)の各成分の信号の符号と、sin(Δφ)(Δφ:位相誤差)の符号との関係を示す図である。この両者の関係は、上記式(3)によって得ることができる。なお、図6において、sin(Δφ)の符号が「不定」とあるのは、I,Q,I,Qの符号のみでは、sin(Δφ)の符号が定まらないことを意味する。例えば、I,Q,I,Qがすべて負(-)の場合には、上記式(3)のうち(I・Q−I・Q)の項が正(+)、負(-)のいずれにもなる可能性があるため、この場合にはsin(Δφ)の符号は「不定」としている。
位相検出器10は、図6に示すように、各成分I,Q,I,Qの符号を逐次検出し、sin(Δφ)の符号が正(+)の場合には、制御電圧CVの値を所定量だけ増加させる。位相検出器10は、sin(Δφ)の符号が負(-)の場合には、制御電圧CVの値を所定量だけ減少させる。位相検出器10は、sin(Δφ)の符号が「不定」の場合には、制御電圧CVの値を保持させる。
(2−2)位相検出器10の具体的な構成例
次に、位相検出器10の具体的な構成例について図7〜9を参照して説明する。図7は、位相検出器10の具体的な構成例を示すブロック図である。図8は、図7に示す位相検出器10内のROM(Read Only Memory)の設定例を示す図である。図9は、位相検出器10内の積分器の入出力関係を示す図である。
図7に示す位相検出器10は、ディジタル処理部50と積分器60を含む。ディジタル処理部50は、比較器群51(比較器51−1〜51−4)と、デコーダ52(DECORDER)と、第1メモリとしてのROM53と、バッファ群(バッファ54−1,54−2)とを備える。積分器60は、オペアンプOP61と、オペアンプOP61の入力端子又は出力端子に接続される抵抗素子及びキャパシタ(キャパシタC62,C63等)とを備える。
ディジタル処理部50において、比較器群51の各比較器は、入力信号を2値化する。
すなわち、比較器51−1は、送信用ベースバンド信号の同相成分Iの信号レベル(例えば、電圧振幅レベル)を所定の閾値と比較し、Iの信号レベルが閾値よりも大きい場合には論理レベルとして「1」を出力し、閾値以下である場合には論理レベルとして「0」を出力する。比較器51−2は、送信用ベースバンド信号の直交成分Qの信号レベルを所定の閾値と比較し、Qの信号レベルが閾値よりも大きい場合には論理レベルとして「1」を出力し、閾値以下である場合には論理レベルとして「0」を出力する。比較器51−3は、フィードバックされるベースバンド信号の同相成分Iの信号レベルを所定の閾値と比較し、Iの信号レベルが閾値よりも大きい場合には論理レベルとして「1」を出力し、閾値以下である場合には論理レベルとして「0」を出力する。比較器51−4は、フィードバックされるベースバンド信号の直交成分Qの信号レベルを所定の閾値と比較し、Qの信号レベルが閾値よりも大きい場合には論理レベルとして「1」を出力し、閾値以下である場合には論理レベルとして「0」を出力する。
なお、各比較器における閾値は好ましくは0(ゼロ)である。各比較器における閾値が0である場合、各比較器は、入力信号の符号に応じて、「1」(入力信号が正(+)のとき)、又は「0」(入力信号が負(-)のとき)を出力することになる。この場合、図8に示す、比較器出力とsin(Δφ)の符号との関係は、図6に示す関係と等価である。
しかしながら、各比較器における閾値は0に限られず、ベースバンド信号のオフセット量等を考慮しつつ他の値をとることもできる。この場合、図6に示した各成分の「符号」は、0に限られない所定の閾値を基準とした相対的な大小関係として捉えうる。0以外の閾値を設定した場合であっても、sin(Δφ)の変動、すなわち制御電圧CVを増加させるか減少させるかの判定が可能な閾値であればよい。
デコーダ52は、比較器51−1〜51−4の出力(4ビットのパラレル信号)をROM53のアドレスの値に変換する。図8を参照すると、各比較器の出力(「0」又は「1」)の組合せとROMアドレスとの関係が定義されている。デコーダ52では、この関係に従ってROMアドレスが設定される。
ROM53は、図8に示すように、ROMアドレス毎に2ビットのデータD,Dを記憶している。デコーダ52によって設定されるROMアドレスに応じた2ビットのデータD,D(論理レベル)がROM53から出力される。
ROM53のデータは、以下の基準に従って設定されている。すなわち、図8に示すように、各比較器の出力に応じて、制御電圧CV(sin(Δφ)の値を所定量だけ増加させるか、所定量だけ減少させるか、又は値を保持するか定められている。そして、sin(Δφ)の符号が正(+)となる場合には、D=1かつD=0がROM53の出力データとなるように設定されている。sin(Δφ)の符号が負(-)となる場合には、D=0かつD=1がROM53の出力データとなるように設定されている。sin(Δφ)の符号が不定となる場合には、D=XかつD=X(ともにハイインピーダンス)となるように設定されている。
バッファ54−1,54−2はそれぞれ、ROM53のデータD,Dを積分器60へ出力するための出力バッファである。各バッファは、外部のイネーブル信号ENによって、ROM53のデータをそのままの論理レベルで出力するか、又は出力をハイインピーダンスとするか制御される。各バッファは、例えば、イネーブル信号ENがローレベルのときにデータD,Dをそのまま信号SU,SDとして積分器60へ出力し、イネーブル信号ENがハイレベルのときにデータD,D、すなわち信号SU,SDをハイインピーダンスとする。
図7に示すように、積分器60では、オペアンプOP61の出力端子と反転入力端子とを接続する帰還ループ上にキャパシタC62が設けられる。このキャパシタC62とオペアンプOP61の入力端子に接続される抵抗素子とにより、積分回路が形成されている。オペアンプOP61の出力端子には抵抗素子を介して、制御電圧CVを保持するためのキャパシタC63が接続されている。積分器60では、入力信号に対して積分結果の極性が反転するため、ディジタル処理部50からの信号SU,SDはそれぞれ、オペアンプOP61の非反転入力端子、反転入力端子に入力される。なお、この位相補正装置の実際のシステムへの適用に当たっては、積分器60内の抵抗素子、キャパシタによって、制御電圧CVのゲイン、周波数特性を調整しうる。
図9を参照すると、積分器60は、入力信号SU,SDの値に応じて以下のとおり動作する。すなわち、積分器60では、SU=1(D=1)かつSD=0(D=0)のときに制御電圧CVが所定量だけ増加する。積分器60では、SU=0(D=0)かつSD=1(D=1)のときに制御電圧CVが所定量だけ減少する。積分器60では、入力がハイインピーダンス(D=XかつD=X)のときに制御電圧CVの値が保持される。
本実施形態における位相検出器10の動作は以下のとおりである。
すなわち、位相検出器10では先ず、ディジタル処理部50において、入力した各成分の信号(I,Q,I,Q)を所定の閾値と比較することにより、2値化(ディジタル化)する。各成分の2値化信号の組合せに基づき、位相誤差をΔφとしたときのsin(Δφ)の値を増加させるべきか、減少させるべきか、又は値を保持すべきかについてのデータが予め、ディジタル処理部50内のROM53に記憶されている(図6参照)。ディジタル処理部50では、各成分(I,Q,I,Q)の信号が逐次取り込まれ、対応するROM53から2ビットのデータ(D,D)が取り出される。このROMのデータは、バッファを介して所定の振幅レベルの信号(ROMのデータと同一の論理レベルの信号)として積分器60へ供給される。積分器60では、バッファからの信号に基づいて、位相シフタ14に対する出力電圧(制御電圧CV)を増加、減少、又は保持する(逐次更新する)。このようにして、位相誤差をΔφとしたときのsin(Δφ)の値に応じた制御電圧CVが位相シフタ14に与えられることになる。
以上、本発明の実施形態について説明してきたが、本開示内容に基づき、当業者であれば実施形態に対して様々な変更が可能である。
例えば、上述した実施形態の歪補償装置では、位相検出器10が直交変調器40に与えられる搬送波信号(第1搬送波信号)の位相をシフトする例について示したが、位相シフトの対象はこれに限られない。位相検出器10の位相シフトの対象は、送信用ベースバンド信号でもよいし、フィードバックされるベースバンド信号でもよいし、直交復調器30に与えられる搬送波信号(第2搬送波信号)でもよい。
また、上記実施形態の説明で参照した具体的な回路構成は、本実施形態の説明のための例示に過ぎず、同様の機能を備えた他の回路構成で代替しうることは言うまでもない。例えば、図7に示す積分器は例示に過ぎず、同一の機能をディジタル回路で実現してもよい。この場合、当該ディジタル回路は、ディジタル処理部50からの信号レベルに応じて加算又は減算するカウンタ、及びDAC(Digital/Analogue Converter)等を備えうる。なお、図7に示す積分器は、ディジタル処理部から出力される信号(論理レベルの電圧)をアナログレベルで加算又は減算するため、DACを不要とする点で経済的である。
以上の実施形態に関し、さらに以下の付記を開示する。
(付記1)
第1信号を無線信号に変換し、当該無線信号を電力増幅器により増幅する無線送信機、における位相補正装置であって、
第1信号の同相成分及び直交成分により第1搬送波信号を変調する直交変調器と、
前記電力増幅器の出力から帰還した帰還信号を第2搬送波信号により復調して、同相成分及び直交成分を含む第2信号を生成する直交復調器と、
第1信号及び第2信号の同相成分及び直交成分に基づいて、第1信号と第2信号の位相誤差を検出する位相検出器と、
前記位相誤差を目標値として位相シフトを行う位相シフタ群であって、第1信号、第2信号、第1搬送波信号、又は第2搬送波信号のいずれかの位相シフトを行う第1位相シフタと、第1信号の位相をシフトさせる第2位相シフタと、を含む位相シフタ群と、
を備えた、位相補正装置。(1)
(付記2)
前記第2位相シフタは、第1信号の位相をπ/2単位でシフトさせる、
付記1に記載された位相補正装置。(2)
(付記3)
第1信号及び第2信号の同相成分及び直交成分に基づいて、前記位相誤差が補正されたか否かを判定する補正判定部、を備え、
前記補正判定部は、位相誤差が補正されていないと判定される度に第1信号の位相を順次π/2単位でシフトさせるように、前記第2位相シフタを制御する、
付記2に記載された位相補正装置。(3)
(付記4)
前記位相検出器は、第1信号及び第2信号の各成分の2値化信号の組合せに応じて、前記位相誤差の正弦値を増加、減少、又は保持させるべきかについての情報を記憶する第1メモリ、を備え、逐次2値化される第1信号及び第2信号の各成分に基づき前記第1メモリを参照して、前記位相誤差の正弦値を逐次更新する、
付記1〜3のいずれかに記載された位相補正装置。(4)
(付記5)
前記第1位相シフタは、位相シフト対象の信号について所定の第1範囲内の位相をシフトさせ、
前記第2位相シフタは、第1信号について前記第1範囲を超えた位相をシフトさせる、
付記1に記載された位相補正装置。
(付記6)
第1信号を無線信号に変換し、当該無線信号を電力増幅器により増幅する無線送信機、における位相補正方法であって、
第1信号の同相成分及び直交成分により第1搬送波信号を変調し、
前記電力増幅器の出力から帰還した帰還信号を第2搬送波信号により復調して、同相成分及び直交成分を含む第2信号を生成し、
第1信号及び第2信号の同相成分及び直交成分に基づいて、第1信号と第2信号の位相誤差を検出し、
前記位相誤差を目標値として、第1信号、第2信号、第1搬送波信号、又は第2搬送波信号のいずれかの位相シフトを行うとともに、第1信号の位相をπ/2単位でシフトさせる、
位相補正方法。(5)
(付記7)
第1信号及び第2信号の同相成分及び直交成分に基づいて、前記位相誤差が補正されたか否かを判定し、位相誤差が補正されていないと判定される度に第1信号の位相を順次π/2単位でシフトさせる、
付記4に記載された位相補正方法。
10…位相検出器、14…位相シフタ、16…ロックインジケータ、18…π/2位相シフタ、30…直交復調器、38…減算器、40…直交変調器、90…電力増幅器、91…局部発振器、93…方向性結合器

Claims (6)

  1. 第1信号を無線信号に変換し、当該無線信号を電力増幅器により増幅する無線送信機、における位相補正装置であって、
    第1信号の同相成分及び直交成分に基づき第1搬送波信号を変調する直交変調器と、
    前記電力増幅器の出力から帰還した帰還信号を第2搬送波信号により復調して、同相成分及び直交成分を含む第2信号を生成する直交復調器と、
    前記第1信号の同相成分及び直交成分から前記第2信号の同相成分及び直交成分をそれぞれ減算し、その減算結果を前記直交変調器に供給する減算器と、
    前記第1信号ならびに前記第2信号の同相成分ならびに各直交成分に基づいて、前記第1信号と前記第2信号間の位相誤差を検出する位相検出器と、
    前記第1信号ならびに前記第2信号の各同相成分ならびに各直交成分に基づいて、前記位相誤差が補正されたか否かを判定する補正判定部と、
    前記位相誤差を目標値として、前記第1信号、前記第2信号、前記第1搬送波信号、又は前記第2搬送波信号のいずれかの位相を所定の第1範囲内の位相量だけシフトさせる第1位相シフタと、
    前記補正判定部における判定結果に基づいて、前記第1信号の位相を、前記第1範囲を超えた位相量だけシフトさせる第2位相シフタと
    を備えた、位相補正装置。
  2. 前記第2位相シフタは、前記第1信号の位相をπ/2単位でシフトさせる、
    請求項1に記載された位相補正装置。
  3. 記補正判定部は、位相誤差が補正されていないと判定される度に前記第1信号の位相を順次π/2単位でシフトさせるように、前記第2位相シフタを制御する、
    請求項2に記載された位相補正装置。
  4. 前記位相検出器は、前記第1信号及び前記第2信号の各成分の2値化信号の組合せに応じて、前記位相誤差の正弦値を増加、減少、又は保持させるべきかについての情報を記憶する第1メモリ、を備え、逐次2値化される前記第1信号及び前記第2信号の各成分に基づき前記第1メモリを参照して、前記位相誤差の正弦値を逐次更新する、
    請求項1〜3のいずれかに記載された位相補正装置。
  5. 第1信号を無線信号に変換し、当該無線信号を電力増幅器により増幅する無線送信機、における位相補正方法であって、
    第1信号の同相成分及び直交成分に基づき第1搬送波信号を変調し、
    前記電力増幅器の出力から帰還した帰還信号を第2搬送波信号により復調して、同相成分及び直交成分を含む第2信号を生成し、
    前記第1信号の同相成分及び直交成分から前記第2信号の同相成分及び直交成分をそれぞれ減算し、
    前記第1信号ならびに前記第2信号の同相成分ならびに各直交成分に基づいて、前記第1信号と前記第2信号間の位相誤差を検出し、
    前記第1信号ならびに前記第2信号の各同相成分ならびに各直交成分に基づいて、前記位相誤差が補正されたか否かを判定し、
    前記位相誤差を目標値として、前記第1信号、前記第2信号、前記第1搬送波信号、又は前記第2搬送波信号のいずれかの位相を所定の第1範囲内の位相量だけシフトさせるとともに、前記判定結果に基づいて、前記第1信号の位相を、前記第1範囲を超えた位相量だけシフトさせる、
    位相補正方法。
  6. 前記判定結果に基づいて、前記第1信号の位相をπ/2単位でシフトさせる、請求項5に記載の位相補正方法。
JP2009144356A 2009-06-17 2009-06-17 位相補正装置、位相補正方法 Expired - Fee Related JP5251748B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009144356A JP5251748B2 (ja) 2009-06-17 2009-06-17 位相補正装置、位相補正方法
US12/814,786 US8385852B2 (en) 2009-06-17 2010-06-14 Phase correction apparatus and phase correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009144356A JP5251748B2 (ja) 2009-06-17 2009-06-17 位相補正装置、位相補正方法

Publications (2)

Publication Number Publication Date
JP2011004061A JP2011004061A (ja) 2011-01-06
JP5251748B2 true JP5251748B2 (ja) 2013-07-31

Family

ID=43354762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009144356A Expired - Fee Related JP5251748B2 (ja) 2009-06-17 2009-06-17 位相補正装置、位相補正方法

Country Status (2)

Country Link
US (1) US8385852B2 (ja)
JP (1) JP5251748B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251749B2 (ja) * 2009-06-17 2013-07-31 富士通株式会社 位相補正装置、位相補正方法
US8811533B2 (en) 2011-07-20 2014-08-19 Earl W. McCune, Jr. Communications transmitter having high-efficiency combination modulator
US8750421B2 (en) 2011-07-20 2014-06-10 Earl W. McCune, Jr. Communications transmitter having high-efficiency combination modulator
CN105445682B (zh) * 2014-07-25 2018-08-21 通用电气公司 磁共振成像装置、射频放大***及方法
US10491198B1 (en) * 2018-12-28 2019-11-26 Texas Instruments Incorporated Methods and apparatus for phase imbalance correction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967699B2 (ja) * 1995-03-06 1999-10-25 日本電気株式会社 送信装置
JP3169803B2 (ja) * 1995-08-28 2001-05-28 株式会社日立国際電気 電力増幅器の非線形補償回路
US5894496A (en) * 1996-09-16 1999-04-13 Ericsson Inc. Method and apparatus for detecting and compensating for undesired phase shift in a radio transceiver
FI105612B (fi) * 1998-10-23 2000-09-15 Nokia Networks Oy Menetelmä ja kytkentä vaihevirheen korjaamiseksi tehovahvistimen linearisointisilmukassa
JP2002111759A (ja) * 2000-09-29 2002-04-12 Hitachi Kokusai Electric Inc 位相制御方法及び送信機
US7177366B1 (en) * 2001-09-06 2007-02-13 The Board Of Trustees Of The Leland Stanford Junior University Automatic phase alignment for high-bandwidth cartesian-feedback power amplifiers
US7433420B1 (en) * 2005-02-18 2008-10-07 Beceem Communications Inc. Phase rotation estimation
US7689180B2 (en) * 2007-05-15 2010-03-30 Sige Semiconductor Inc. Method and apparatus for a cartesian error feedback circuit to correct distortion within a power amplifier
JP5251749B2 (ja) * 2009-06-17 2013-07-31 富士通株式会社 位相補正装置、位相補正方法
JP5293441B2 (ja) * 2009-06-17 2013-09-18 富士通株式会社 位相補正装置、位相補正方法

Also Published As

Publication number Publication date
US20100323639A1 (en) 2010-12-23
JP2011004061A (ja) 2011-01-06
US8385852B2 (en) 2013-02-26

Similar Documents

Publication Publication Date Title
JP5251749B2 (ja) 位相補正装置、位相補正方法
JP5293441B2 (ja) 位相補正装置、位相補正方法
JP5251748B2 (ja) 位相補正装置、位相補正方法
US7772997B2 (en) Reducing leakage noise in directly sampled radio frequency signals
WO2016031108A1 (ja) Fmcwレーダー
US8849228B2 (en) Receiver capable of reducing local oscillation leakage and in-phase/quadrature-phase (I/Q) mismatch and an adjusting method thereof
JP4516973B2 (ja) Dcオフセット補償方法及びdcオフセット補償装置
EP1786097A1 (en) Receiver using DC Offset Adjustment for optimal IP2
EP1217753A1 (en) Linear RF power amplifier and transmitter
JP4901679B2 (ja) 無線送受信装置及び無線送信方法
CN101208859A (zh) 高频功率放大器的失真补偿装置
KR100599099B1 (ko) 무선통신 시스템의 수신기 및 그의 i신호와 q신호의위상차 보상방법
JP4429161B2 (ja) ミラー抑制回路、および、このような回路を用いる受信器
JP2007020192A (ja) 伝送構造、伝送構造を有するトランシーバ、および、信号処理方法
JP6003749B2 (ja) 変調装置、および変調方法
JP5263081B2 (ja) 送信回路
JP5218173B2 (ja) 無線送信機の位相補正装置、無線送信機の歪補償装置
JP5292061B2 (ja) 直交復調器
US20140334573A1 (en) Digital radios
US20070046356A1 (en) Adaptive dc offset compensation apparatus and method thereof
JP2016039482A (ja) Iqミスマッチ補正方法および送受信装置
US10027357B2 (en) Transmitter with compensating mechanism of pulling effect
JP6280697B2 (ja) パワーアンプ装置及びその補償方法
JP6801514B2 (ja) 帰還増幅装置及びこれを使用した送信機
US9136989B2 (en) Method and apparatus for reducing carrier leakage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees