JP5250193B2 - ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス - Google Patents

ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス Download PDF

Info

Publication number
JP5250193B2
JP5250193B2 JP2006261623A JP2006261623A JP5250193B2 JP 5250193 B2 JP5250193 B2 JP 5250193B2 JP 2006261623 A JP2006261623 A JP 2006261623A JP 2006261623 A JP2006261623 A JP 2006261623A JP 5250193 B2 JP5250193 B2 JP 5250193B2
Authority
JP
Japan
Prior art keywords
layer
gold
integrated circuit
heat sink
metallurgically bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006261623A
Other languages
English (en)
Other versions
JP2007096316A (ja
Inventor
デー．アーチャー サード ヴァンス
アズミ コーロス
ピー．チェサイアー ディヴィッド
ケー．グラデン ウォーレン
エッチ．カン セウン
クック タエホー
エム．マーチャント サイレッシュ
ラヤン ヴィヴィアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2007096316A publication Critical patent/JP2007096316A/ja
Application granted granted Critical
Publication of JP5250193B2 publication Critical patent/JP5250193B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は概略として半導体集積回路に関する。より具体的には、本発明は集積回路デバイスの放熱構造および関連する方法に関する。
フリップチップ方式によって半導体ダイ（チップ）をパッケージ基板を介して結線基板に電気的に接続させることは現在では一般的である。従来のワイヤボンディングの代替として、これらの方法は多数のボンディングパッドを含むデバイスに対して特に適している。ＦＣＢＧＡ、即ち、フリップ・チップ・ボール・グリッド・アレイとして一般に知られている構成において、パッケージ基板は回路基板または結線基板へのインターフェイスとして機能する。これらのアセンブリでは、デバイスの動作中に生成された熱をヒートシンクを用いて放散する。ここで、ダイの背面とヒートシンクとの間のインターフェイスとして熱グリースが塗布されることがよくある。しかし、ダイの背面とヒートシンクとの間の熱伝導性は最適な熱拡散のために要求されるものよりも小さいことが多い。これは、ダイに当接されたヒートシンクの表面は完全には平らではないということにいくらか起因している。半導体デバイスの背面側の表面もまた平坦性にばらつきがある。その結果、空気がそれら２つの表面間に留まってしまい、デバイスからヒートシンクへの熱移動の効率を低下させてしまうことがある。
それらの粗い表面を平らにするいくつかの技術が提案されている。それらは合わせる面に圧力をかけるなどするものである。ギャップをなくすための他の技術として、熱グリースのような高い熱伝導性の材料でそのギャップを充填することや、エラストマ系パッド、伝導性接着剤、相変化材料、マイカパッド、粘着テープおよびポリアミドフィルムを用いることなどがある。
通常の熱グリースはシリコンまたは炭化水素オイルと、アルミニウムの酸化物、酸化物の粉末または他の適切な導電充填物質のような熱伝導性物質と、の混合物からなる。導電物質の粒子の大きさはフィルムの熱伝導性を決定付ける上で重要である。また、熱グリースの層を介在させるのは、例えば、そのようなグリースを短時間に蒸発させ、押し出し成形して流しこむという製造上の観点から難しい。なぜなら、これらの熱グリースは粘着性ではなく、ヒートシンク／デバイスのインターフェイスに十分な圧力をかけて接着層の厚さを最小にするために機械的接合技術を用いる必要があるからである。しばしば、そのような接着は、外部シンクパッドおよび接着層によってダイをヒートシンクに「緩やかに」結合させて与えられる。シリコン系グリースの塗布においては、そのグリースが半田領域を汚してしまうので注意が必要である。
エラストマは熱グリースよりも容易に塗布できるが、材料を注入して孔空間を充填するのに高い機械的圧力を必要とする。エラストマ系材料は予備形成されるものもある。それらのエラストマ系充填剤は、ボロン・ニトライドのような高い熱伝導性材料のマトリクスを内包するシリコンゴムパッドからなる。必要な圧力の印加によって半田接合が折れてしまうような過大なストレスが発生し得る。外的ストレスはまたパッケージ内部のダイにも影響が及んでしまうことがある。
多孔性であることもまた、熱硬化混合物における望ましくない特性であり、伝導的な熱移動の効率を低くする。さらに、そのような混合物、ヒートシンクおよびシリコン間の熱拡散の差によって信頼性の問題が生じる。
エラストマおよび熱グリースは、デバイスが広範囲の温度および湿度条件に曝されると相変化を呈するので、コンピュータシステム、自動車および移動体通信装置の分野のアプリケーションには適さない。
本発明によると、半導体デバイスは、第１および第２の表面を有する集積回路のダイを含む。第１の表面はそこに形成される部材と複数の半田バンプパッケージ導電体との間の電気的接続のために構成される。ヒートシンクは集積回路のダイの第２の表面に冶金的（メタラジカル）に接合される表面を有する。
関連する方法において、パッケージ基板は上表面および下表面を有し、上表面は内部領域および周辺領域を有する。集積回路ダイは基板の上表面上に配置される。ダイはパッケージ基板に接触する第１の表面および金属層が形成される第２の反対側の表面を含む。予備形成物が金属層上に配置され、ヒートシンクがその予備形成物上に配置される。接合層が予備形成物によって形成され、ヒートシンクを集積回路ダイの第２の表面に冶金的に接合する。
本発明の以上のおよび他の特徴は、付随する図面とともに説明する以降の発明の詳細な説明から明らかになる。図面において、類似の符号は他の図面を通じて同じ部材を示すものである。図面は必ずしも寸法通りではなく、強調しつつ発明の原理を図解している。
発明はフリップチップ方式を用いた半導体ダイ（チップ）をパッケージングすることに関連して記載されるが、当然にこれは改善された熱移動を提供する構造および方法の例示に過ぎない。
仮に熱的な不一致および物質同士の不適合の問題がなければ、ヒートシンクと半導体ダイとの間のインターフェイスにおいて熱を移動させるための中間層としては金および金系の合金が好ましい部材といえるであろう。金および（金とシリコン（Ｓｉ）、スズ（Ｓｎ）またはゲルマニウム（Ｇｅ）の組み合せのような）金系合金は、上述した熱グリースなどの有機材料よりもより大きい熱伝導性をもつ。本発明の一実施例によると、予備形成構造物が金または金系合金物質からなる。そのような予備形成物が、集積回路デバイスとヒートシンクとの間に挿入された複数の冶金的積層内に配置されると、結果としてできる層は隣り合う物質と適合し、集積回路ダイからの熱を放散するための効率的な経路を提供する。
本発明の特徴をより明確に説明するために、図１に集積回路デバイス１０の部分図を示す。デバイス１０は集積回路ダイ１４が接着されるパッケージ基板１２を含む。ダイ１４は回路デバイスが形成されるアクティブ面１６および熱放散の経路を提供する背面１８を持つ。場合によっては、集積回路ダイ１４の回路基板２６に対するダイレクト・チップ・アタッチがなされて中間のパッケージ基板１２が省かれる。この実施例では、回路基板２６が補強リングと面接触するように構成されてもよい。
ダイ１４のアクティブ面１６はパッケージ基板１２に対して半田バンプ２０のような複数の電気接触部を介して面し、接続される。半田バンプ２０は保護のために非導電のアンダーフィル材料２２に収まるようにしてもよい。パッケージ基板１２は相互接続のためのさらなるシステムを含み（図示せず）、パッケージの外部で半田バンプ２０から半田ボール２４のマトリクスへの電気接続を提供する。なお、これをボール・グリッド・アレイという。半田ボール２４は回路基板２６または他のデバイスと接続し、ダイ１４上の回路と電気的に接触させる。
ダイ１４の背面１８はヒートシンク２８に対して、その間に配置された第１の接合層３０を介して接触状態にある。一実施例では、接合層３０は金または金系合金層からなり、ダイ１４の背面１８からヒートシンク２８への高い熱伝導性の経路を提供する。接合層３０はダイ表面１８とヒートシンク２８との間の冶金的接合を提供する。ヒートシンク２８が接着されるパッケージシステムの部分は図示されていない。例えば、ヒートシンクは複数ダイのモジュールパッケージの部分であってもよい。
長方形の補強リング３２はパッケージ基板１２の周縁に沿って、例えば接着層３４で接着され、パッケージ基板１２の集積部を形成する。補強リング３２、パッケージ基板１２およびヒートシンク２８を組み合せたものがダイ１４を内包する。図示された実施例では、第２の接合層３６――これも金または金系合金層からなる――によって補強リング３２とヒートシンク２８間の冶金的接合がなされる。
熱グリースの層を設ける代わりに、接合層３０とダイ１４およびヒートシンク２８との間の冶金的接合によってダイ１４とヒートシンク２８との間の高い熱伝導性の経路が設けられる。本発明によるデバイス１０を製造するためのプロセスのシーケンスを図２から図７を参照して説明する。
図２は、複数の集積回路デバイス（図示せず）が前面のアクティブ面４２に形成された後の製造シーケンスにおけるステップでの半導体ウエハ４０を示す。ウエハ４０の背面４４が、例えば接着層４８、隔壁層５０および金包含層５２からなる背面金属積層４６を受けるように配置される。金がシリコンにはあまり接着しないことから設けられた接着層は、従来からのプラズマ蒸着（ＰＶＤ）スパッタリング技術で付着された１０００オングストロームから２０００オングストロームのチタンからなっていればよい。接着層４８上に、例えば、スパッタリングなどで形成された隔壁層５０は、層５２内の金が接着層４８を介してウエハ４０の半導体材料に拡散するのを防止する。好ましくは、隔壁層５０は主に低い腐食性および低い酸化プロパティの安定した膜を提供するプラチナからなる。隔壁層５０は厚さが５０から１０００オングストロームであり、好ましくは１０００オングストロームの厚さであるとよい。隔壁層５０が形成される他の材料には、ニッケル、パラジウム、銅、クロム、およびそれらの合金などがある。隔壁層５０上に形成される金の層５２はその後の接合プロセスにおいて金を利用できるようにし、接合層３０と、ダイ１４およびヒートシンク２８各々との間の冶金的接合の形成を容易にする。金の層５２は厚さが１０００から１５０００オングストロームであり、好ましくは２０００オングストロームの厚さである。アプリケーションで必要とされる条件に基づいてこれらの範囲を超えてもよい。層５２はまた、金−シリコン、金−スズまたは金−ゲルマニウムのような金系合金からなっていてもよい。
なお、図示していないが、ウエハ４０のプロセスのシーケンスは次にフリップチップまたは他のパッケージング方法を用いた従来のパッケージングステップを含んでもよい。半田バンプ２０がウエハ４０のアクティブ面４２に周知の技法の１つを用いて付加されてもよい。半田バンプ２０の形成中に、ダメージから守るための（図示しない）保護層が金属積層４６の背面に付加されて、その後除去されるようにしてもよい。そして、ダイ１４が（個々に切り離されて）１個ずつにされる。
図３は、パッケージ基板１２上に配置されたダイ１４を示し、アクティブ面１６上の半田バンプ２０はパッケージ基板１２上の（図示しない）ランディングパッドに接続され、そのランディングパッドは半田ボール２４に接触を与える。背面金属積層４６はパッケージ基板１２とは面していない。補強リング３２がパッケージ基板１２の外周領域に接着層３４によって接続されパッケージ基板１２の集積部分を形成する。アンダーフィル材料２２が半田バンプ２０を保護するために付加される。
次に、図４に、ダイ１４の背面金属積層４６上に配置され、金系合金からなる回路側内部予備形成物６０を示す。金系合金材料の回路側内部予備形成物６０はダイ１４の背面金属積層４６をヒートシンク２８に冶金的に接合するために用いられ、従って、実質的に空気孔のない緊密な接触を可能とする。回路側内部予備形成物６０の配置と同時に、外部予備形成物６２が補強リング３２上に配置される。予備形成物６０および６２の各々は接合層３０および３６の部材である金系合金からなる。例示として、金系合金の回路側内部および外部予備形成物、６０および６２は、純金で形成することもできるが、純金よりも共晶接合温度が低くなるシリコン、ゲルマニウムまたはスズを含むようにしてもよい。本発明の一側面によると、予備形成物６０および６２として挙げた金系合金の共晶温度以上の温度を加えることによって、予備形成物が融け、ヒートシンク２８の金属積層７０だけでなく背面金属積層４６のような隣り合う金属層から金が消費される。冷却すると、各予備形成物および隣り合う背面金属積層４６との間の冶金的接合を形成する固体金属が合成される。
金系合金の組成は共晶プロパティに基づいて選択されればよい。例えば、予備形成物６０および６２は６重量％のシリコンの共晶組成を有する金からなっていてもよい。他の金系合金として、約２０重量％のスズを有する金、または１２重量％のゲルマニウムを有する金などであってもよい。予備形成物６０および６２の厚さは０．５から２ミル(mil)、好ましくは厚さ１ミルであればよい。あるいは、ヒートシンク２８は、ダイ１４および補強リング３２に接着される前に予備形成物６０または６２に固定されてもよい。あるいは、予備形成物を用いる代わりに、金または金系合金を金属積層４６上にめっきプロセスまたは他の付着手法によって形成することもできる。集積回路ダイは、上記のプロセスが用いられて同じダイレクト・チップ・アタッチによる接着プロセスを構成することによって、回路基板２６に直接接着できる。
図５に回路側内部予備形成物６０および外部予備形成物６２と接触し、ダイ１４を内包するヒートシンク２８を示す。図６に、ヒートシンク２８の下面７２に形成された金属化積層７０および９０を備えるヒートシンク２８を示す。積層７０は回路側内部予備形成物６０に接触し、積層９０は外部予備形成物６２に接触する。ヒートシンク２８は銅、ニッケルまたは４２合金の基板からなる。積層７０および９０は同様に接着層７６、保護層７８および金系合金層８０から形成される。接着層７６は約５０〜２０００オングストロームの厚さのチタンの層であればよい。保護層７８は約５０〜２０００オングストロームの厚さのチタンの層であればよい。プラチナやパラジウムのような他の貴金属を層７８に用いてもよい。金系合金８０は保護層７８上に付着され、約１０００〜２０００オングストロームの厚さである。層７６、７８および８０の各々はヒートシンクの製造プロセスの一環として従来からの方法を用いて付着される。
ヒートシンク２８とダイ１４との間の接合を行う例示的加熱プロセスは２つの加熱要素を伴い、各要素とも予備形成物６０および６２のそれぞれに対応するパターンを有する。その要素がヒートシンク２８の背面８２に対して付加されて、接合層３０および３６を形成するための必要な温度に到達させるようにしてもよい。加熱プロセス中、背面金属積層４６の層５２、回路側内部予備形成物６０、および金属積層７０の層８０における金および他の物質が融点に達し、リフロー可能となる。冷却されると、それらの材料が、ダイ１４の背面１８とヒートシンク２８の内部表面７２との冶金的接合を提供する接合層３０を形成し、ダイ１４からヒートシンク２８への効果的な熱移動の経路を作る。加熱プロセス中、外部予備形成物６２が融け、冷却されると接合層３６が形成され、補強リング３２とヒートシンク２８の表面７２との冶金的接合がなされる。
加熱プロセス中の上昇温度は金系合金の予備形成物６０および６２の組成に依存する。約２０重量％のスズからなる金−スズ合金に対しては、金属接合を形成するプロセスは共晶温度である摂氏２８０度（℃）より高い加熱温度を用い、好ましくは３００〜３２５℃の温度が用いられる。１２重量％のゲルマニウムからなる金−ゲルマニウム合金に対しては、好ましくは３５６℃以上の加熱温度を用いる。ヒートシンク２８の各金属積層７４および９０の層８０において用いられる金系合金の組成は予備形成物６０および６２の組成に一致させるべきである。
本発明の代替の実施例に従って、図７にヒートシンク２８の金属化積層７０ａおよび９０ａの部分を形成する金系合金層９４を示す。本実施例においては、層８０ａは選択的であるが、それが含まれる場合、約５００〜１０００オングストロームの厚さであればよく、めっきプロセスによって層９４を付着するための格となる層としての役割を持つ。層９４は約１０００から１５０００オングストロームの厚さの金系合金であればよく、無電界めっきまたは電気めっきによって形成される。層９４は、金と、シリコン、スズまたはゲルマニウムのうちの１つと、の合金であればよい。
図８に示す他の実施例として、背面金属積層４６ａが、めっきプロセスで付着される厚めの金系合金層９６で形成されてもよい。本実施例では、層５２ａは選択的であるがそれが含まれる場合、約５００〜１０００オングストロームの金薄膜であればよく、めっきプロセスのための格となる層としての役割を持つ。層９６は金系合金であり、無電界めっきまたは電気めっきプロセスによって形成される２〜１０ミクロンの厚さのものである。層９６は、金と、シリコン、スズまたはゲルマニウムのうちの１つと、の合金であればよい。外部予備形成物６２は本実施例の製造プロセスにとっては選択的なものである。
本発明の他の実施例によると、加熱プロセス中に、ダイ１４の背面１８からシリコンが保護層５０を介して回路側内部予備形成物６０へ移動する。ダイ１４の背面１８から回路側内部予備形成物６０の金系合金へのシリコンの拡散によって、低い共晶融点が達成される条件を作り出す。背面積層４６、４６ａの金層５２、５２ａは回路側内部予備形成６０の金系合金の融解プロセスで使われ、回路熱移動用の接合層３０を形成する領域に引き込まれる。融解した材料が冷えると、金、シリコンおよび１つの他の要素（例えば、スズまたはゲルマニウム）―――それらが回路側内部予備形成物６０の金系合金に含まれる場合―――の混合物からなる接合層３０を形成する。ヒートシンク２８を回路側内部予備形成物６０および外部予備形成物６２に接着する際に加熱せずに機械的接合プロセスを用いてもよい。
図示していないが、製造シーケンスは、例えば、半田ボール２４、およびさらなるパッケージデバイス１０の回路基板２６または他の構造とのアセンブリを形成するステップなどのフリップチップ製造の一般的な追加的ステップも含んでいる。
改善された熱移動能力を持つ半導体デバイスを説明してきた。開示された実施例は本発明を実施するための基本的な部分を提示するものであるが、当然に多くのバリエーションもある。例えば、ここに記載される構造の多くに対する材料として金を開示してきたが、他の熱伝導材料も同様に適切であると考えられる。一般事項として、開示された実施例に関連する特徴および要素は全ての実施例に対して必要な要素として解釈されるものではなく、本発明は特許請求の範囲のみによって限定される。
図１は本発明によるパッケージ化された集積回路デバイスの断面図である。 図２は半導体ウエハ上に形成された背面金属積層の断面図である。 図３は本発明による半導体デバイスの製造プロセスのステップを断面図によって説明する図である。 図４は本発明による半導体デバイスの製造プロセスのステップを断面図によって説明する図である。 図５は本発明による半導体デバイスの製造プロセスのステップを断面図によって説明する図である。 図６は本発明によるヒートシンク上に形成された金属化積層の断面図である。 図７は本発明の他の実施例によるヒートシンク上に形成された金属化積層を示す図である。 図８は、デバイスがウエハの正面に形成された後のステップにおいて、製造シーケンスにおいて半導体ウエハ上に形成された背面金属積層の他の実施例の断面図である。
符号の説明
１０．集積回路デバイス
１２．パッケージ基板
１４．集積回路ダイ
１６．アクティブ面
１８．背面
２０．半田バンプ
２２．アンダーフィル材料
２４．半田ボール
２６．回路基板
２８．ヒートシンク
３０．接合層
３２．補強リング
３４．接着層
３６．接合層
４０．半導体ウエハ
４２．アクティブ面
４４．背面
４６．金属積層
４８．接着層
５０．隔壁層
５２．金包含層
６０．回路側内部予備形成物
６２．外部予備形成物
７０．金属積層
７２．下面
７４．金属積層
７６．接着層
７８．保護層
８０．金系合金
８２．背面
９０．金属積層
９４．金系合金層

Claims (5)

  1. フリップチップ集積回路デバイスであって、
    上表面および下表面を有するパッケージ基板（１２）であって、前記上表面が、集積回路デバイスを受容するための内部領域の相互接続部、および周縁領域を有する、パッケージ基板（１２）；
    前記内部領域に位置し、かつ、第１の面および反対側の第２の面を有し、前記第１の面が前記内部領域の相互接続部と電気的接触状態にある複数の半田バンプ（２０）を含む、集積回路ダイ（１４）；
    ヒートシンク（２８）；
    前記ヒートシンク（２８）の第１の面と前記集積回路ダイ（１４）の前記第２の面とに冶金的に接合される、第１の冶金接合層（３０）であって、前記第１の冶金接合層（３０）が、金または金系合金層（６０）の上下の面それぞれに冶金的に接合された第１および第２の冶金積層（４６、７０）を含み、前記第１および第２の冶金積層（４６、７０）の各々が、
    チタン接着層、
    ニッケル、プラチナ、銅、クロム、またはそれらの合金からなる、隔壁層（５０）、および
    金包含層、
    からなり、
    前記第１の冶金積層（４６）がさらに前記集積回路ダイ（１４）の前記第２の面に冶金的に接合されており、前記第２の冶金積層（７０）がさらに前記ヒートシンク（２８）の第１の面に冶金的に接合されている、第１の冶金接合層（３０）；および
    前記集積回路ダイ（１４）を囲み、上表面および下表面を有する補強リング（３２）であって、前記下表面が前記パッケージ基板（１２）の前記周縁領域に接着され、前記上表面が、前記補強リング（３２）と前記ヒートシンク（２８）とに冶金的に接着された、第２の金または金系合金層からなる第２の冶金接合層（３６）によって前記ヒートシンク（２８）に接着された、補強リング（３２）、
    からなり、
    前記第２の冶金接合層（３６）が、第２の金または金系合金層（３６または６２）および前記ヒートシンク（２８）の第１の面に冶金的に接合されている金属積層（９０）からなる、
    ことを特徴とするデバイス。
  2. 前記第１の冶金積層（４６）が、
    前記集積回路ダイ（１４）の第２の面に冶金的に接合された第１のチタン接着層（４８）；
    前記第１のチタン接着層（４８）に冶金的に接合された、ニッケル、プラチナ、パラジウム、銅、クロム、またはそれらの合金からなる、第１の隔壁層（５０）；および
    前記第１の隔壁層（５０）に冶金的に接合された、シリコン、ゲルマニウム、またはスズからなる第１の金包含層（５２）；
    を含み、前記金または金系合金層（６０）が前記第１の冶金積層（４６）に冶金的に接合されており、
    前記第２の冶金積層（７０）が、
    前記ヒートシンク（２８）の第１の面に冶金的に接合された第２のチタン接着層（７６）；
    前記第２のチタン接着層（７６）に冶金的に接合された、ニッケル、プラチナ、パラジウム、銅、クロム、またはそれらの合金からなる、第２の隔壁層（７８）；および
    前記第２の隔壁層（７８）に冶金的に接合されたシリコン、ゲルマニウム、またはスズからなり、前記金または金系合金層（６０）に冶金的に接合された、第２の金包含層（８０）；を含み、
    前記第２の冶金接合層（３６）が、
    前記補強リング（３２）の上表面に冶金的に接合されたシリコン、ゲルマニウム、またはスズからなる、金の合金の第１の金属積層（６２）；および
    前記第２の冶金接合層（３６）の前記第１の金属積層（６２）に冶金的に接合された、チタン、ニッケル、プラチナ、またはパラジウム、および金または金の合金層からなる第２の金属積層（９０）；
    からなる、請求項１に記載のデバイス。
  3. フリップチップ集積回路デバイスを製造する方法であって、
    上表面および下表面を有するパッケージ基板（１２）の上表面上に集積回路ダイ（１４）を配置するステップであって、前記上表面が内部領域および周辺領域を有し、前記集積回路ダイ（１４）が前記パッケージ基板（１２）と接触する第１の面と反対側の第２の面を有する、ステップ；
    上表面および下表面を有する補強リング（３２）を前記集積回路ダイ（１４）の周辺に配置するステップであって、前記下表面を前記パッケージ基板（１２）の周辺領域に接着することを含む、ステップ；
    前記集積回路ダイ（１４）の第２の面上に位置する第１の金属積層（４６）上に、金系合金からなる第１の金属予備形成物（６０）を形成するステップ；
    前記補強リング（３２）の上表面上に、金系合金からなる第２の金属予備形成物（６２）を形成するステップ；
    前記第１および第２の予備形成物（６０、６２）上にヒートシンク（２８）を配置するステップ；
    前記ヒートシンク（２８）を、前記第１および第２予備形成物（６０、６２）を使用して、前記集積回路ダイ（１４）および前記補強リング（３２）に冶金的に接合するステップ；
    前記ヒートシンク（２８）の第１の面上に第２の金属積層（７０）を形成するステップ；
    前記ヒートシンク（２８）の第１の面上に第３の金属積層（９０）を形成するステップであって、前記第３の金属積層（９０）は前記第２の金属積層（７０）から離間している、ステップ；および
    前記第１および第２金属予備形成物（６０、６２）ならびに前記第１、第２および第３金属積層（４６、７０、９０）を融解することによって、前記ヒートシンク（２８）を前記集積回路ダイ（１４）に冶金的に接合する、ステップ；
    からなり、
    前記第１、第２、および第３金属積層（４６、７０、９０）各々が、チタン接着層、ニッケル、プラチナ、またはパラジウムからなる隔壁層、および、シリコン、スズおよびゲルマニウムからなる群から選択される少なくとも１つの元素を含む金包含層からなる、
    ことを特徴とする方法。
  4. 前記第１の金属積層（４６）の前記チタン接着層が、前記集積回路ダイ（１４）の前記第２の面に冶金的に接合され、前記第２および第３金属積層（７０、９０）の前記チタン接着層が、前記ヒートシンク（２８）に冶金的に接合される、請求項３に記載の方法。
  5. 前記集積回路ダイ（１４）の前記第１の面がシリコンからなり、前記ヒートシンク（２８）を前記集積回路ダイ（１４）に冶金的に接合するステップが、前記集積回路ダイ（１４）の前記第１の面から前記第１金属予備形成物（６０）へのシリコンの拡散を含み、それにより前記第１の金属予備形成物（６０）が融解する温度を下げる、請求項３に記載の方法。
JP2006261623A 2005-09-27 2006-09-27 ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス Active JP5250193B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/235,920 US7327029B2 (en) 2005-09-27 2005-09-27 Integrated circuit device incorporating metallurigical bond to enhance thermal conduction to a heat sink
US11/235920 2005-09-27

Publications (2)

Publication Number Publication Date
JP2007096316A JP2007096316A (ja) 2007-04-12
JP5250193B2 true JP5250193B2 (ja) 2013-07-31

Family

ID=37232419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006261623A Active JP5250193B2 (ja) 2005-09-27 2006-09-27 ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス

Country Status (6)

Country Link
US (2) US7327029B2 (ja)
JP (1) JP5250193B2 (ja)
KR (1) KR101245114B1 (ja)
CN (1) CN1959966B (ja)
GB (2) GB2442992B (ja)
TW (2) TWI310597B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581994B2 (en) * 2006-08-10 2009-09-01 The Boeing Company Method and assembly for establishing an electrical interface between parts
CN101641785B (zh) * 2006-11-09 2011-07-13 怡得乐Qlp公司 具有延展层的微电路封装体
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
US8018052B2 (en) * 2007-06-29 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with side substrate having a top layer
US7880298B2 (en) * 2007-12-05 2011-02-01 Raytheon Company Semiconductor device thermal connection
US8017436B1 (en) 2007-12-10 2011-09-13 Amkor Technology, Inc. Thin substrate fabrication method and structure
US20090166852A1 (en) * 2007-12-31 2009-07-02 Chuan Hu Semiconductor packages with thermal interface materials
CN101276795B (zh) * 2008-04-21 2010-04-07 日月光半导体制造股份有限公司 半导体封装构造
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
US9847268B2 (en) * 2008-11-21 2017-12-19 Advanpack Solutions Pte. Ltd. Semiconductor package and manufacturing method thereof
US8929071B2 (en) * 2008-12-22 2015-01-06 General Electric Company Low cost manufacturing of micro-channel heatsink
US20100175857A1 (en) * 2009-01-15 2010-07-15 General Electric Company Millichannel heat sink, and stack and apparatus using the same
US8247900B2 (en) * 2009-12-29 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flip chip package having enhanced thermal and mechanical performance
US20110175218A1 (en) 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US8222745B2 (en) 2010-01-19 2012-07-17 Lsi Corporation Integrated heat sink
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US8344504B2 (en) 2010-07-29 2013-01-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar and moisture barrier
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
US8421212B2 (en) * 2010-09-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with active surface heat removal and method of manufacture thereof
US20120188721A1 (en) * 2011-01-21 2012-07-26 Nxp B.V. Non-metal stiffener ring for fcbga
CN102683322B (zh) * 2011-03-09 2016-07-06 三星半导体(中国)研究开发有限公司 Pop封装结构及其制造方法
US8536707B2 (en) 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
US9605744B2 (en) * 2012-04-24 2017-03-28 Gkn Sinter Metals, Llc Dampening assembly and related method of making same
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US20160360639A1 (en) * 2015-06-08 2016-12-08 Advantech Co., Ltd. Dynamic heat conduction system
US20170170087A1 (en) * 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US11355366B2 (en) * 2018-08-30 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for shuttered wafer cleaning
US11101236B2 (en) 2018-08-31 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
TWI675287B (zh) * 2018-09-10 2019-10-21 群光電子股份有限公司 加熱散熱模組
KR20220030551A (ko) 2020-09-03 2022-03-11 삼성전자주식회사 반도체 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810731B2 (ja) * 1993-02-03 1996-01-31 日本電気株式会社 チップキャリア
JP2734381B2 (ja) * 1994-10-06 1998-03-30 日本電気株式会社 半導体装置の実装構造およびその製造方法
AU7096696A (en) * 1995-11-28 1997-06-19 Hitachi Limited Semiconductor device, process for producing the same, and packaged substrate
US6166435A (en) * 1998-12-10 2000-12-26 Industrial Technology Research Institute Flip-chip ball grid array package with a heat slug
US6451448B1 (en) * 1999-12-22 2002-09-17 Mitsubishi Shindoh Co. Ltd. Surface treated metallic materials and manufacturing method thereof
JP2001284501A (ja) * 2000-03-29 2001-10-12 Sumitomo Electric Ind Ltd 放熱基板
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
TWI244181B (en) 2001-10-17 2005-11-21 Advanced Semiconductor Eng Semiconductor chip packaging structure and manufacturing method of the same
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP3934565B2 (ja) 2003-02-21 2007-06-20 富士通株式会社 半導体装置
US6833289B2 (en) 2003-05-12 2004-12-21 Intel Corporation Fluxless die-to-heat spreader bonding using thermal interface material
JP2005108870A (ja) 2003-09-26 2005-04-21 Sekisui Chem Co Ltd Ｉｃチップ、ｉｃチップの製造方法、半導体パッケージ及び液晶表示装置
US20050133934A1 (en) 2003-12-23 2005-06-23 Mellody James P. Thermal interface material bonding
JP2005217295A (ja) 2004-01-30 2005-08-11 Renesas Technology Corp 半導体装置の製造方法
DE602004010061T2 (de) * 2004-03-09 2008-09-11 Infineon Technologies Ag Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn
US7023089B1 (en) * 2004-03-31 2006-04-04 Intel Corporation Low temperature packaging apparatus and method

Also Published As

Publication number Publication date
GB201020754D0 (en) 2011-01-19
CN1959966A (zh) 2007-05-09
US20070069368A1 (en) 2007-03-29
CN1959966B (zh) 2010-05-12
GB2442992B (en) 2011-06-22
KR20070035457A (ko) 2007-03-30
GB0617493D0 (en) 2006-10-18
TWI310597B (en) 2009-06-01
TW200933838A (en) 2009-08-01
US20080026508A1 (en) 2008-01-31
GB2474967B (en) 2011-07-27
US7429502B2 (en) 2008-09-30
TW200721410A (en) 2007-06-01
GB2474967A (en) 2011-05-04
JP2007096316A (ja) 2007-04-12
US7327029B2 (en) 2008-02-05
KR101245114B1 (ko) 2013-03-25
GB2442992A (en) 2008-04-23
TWI336512B (en) 2011-01-21

Similar Documents

Publication Publication Date Title
JP5250193B2 (ja) ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス
EP2779230B1 (en) Power overlay structure and method of making same
EP2779231B1 (en) Power overlay structure and method of making same
JP6416454B2 (ja) 向上した熱散逸能力を有する３ｄ集積電子デバイス構造
US9508675B2 (en) Microelectronic package having direct contact heat spreader and method of manufacturing same
TWI485817B (zh) 微電子封裝及其散熱方法
US7936054B2 (en) Multi-chip package
JP4908750B2 (ja) 半導体装置
US20120175755A1 (en) Semiconductor device including a heat spreader
JP2010283349A (ja) 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
CN111448655B (zh) 在半导体器件和热交换器间产生热界面键合的装置和方法
CN114464581A (zh) 封装结构及其制造方法
US6770513B1 (en) Thermally enhanced flip chip packaging arrangement
KR20000039587A (ko) 반도체 패키지 및 그 조립방법
CN108496248A (zh) 具有改进的热阻的电子芯片器件和相关制造工艺
JPH05198708A (ja) 半導体集積回路装置
KR20010070047A (ko) 고성능 칩의 열을 소산시키는 구조체 및 그 방법
JP2000236051A (ja) 電子回路チップ冷却用放熱装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5250193

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250