JP5248902B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP5248902B2
JP5248902B2 JP2008105784A JP2008105784A JP5248902B2 JP 5248902 B2 JP5248902 B2 JP 5248902B2 JP 2008105784 A JP2008105784 A JP 2008105784A JP 2008105784 A JP2008105784 A JP 2008105784A JP 5248902 B2 JP5248902 B2 JP 5248902B2
Authority
JP
Japan
Prior art keywords
gas
film
opening
plasma
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008105784A
Other languages
English (en)
Other versions
JP2009111330A (ja
Inventor
理人 櫛引
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008105784A priority Critical patent/JP5248902B2/ja
Priority to TW097138702A priority patent/TWI392016B/zh
Priority to TW101129040A priority patent/TWI479563B/zh
Priority to PCT/JP2008/068806 priority patent/WO2009048165A1/en
Priority to KR1020097004258A priority patent/KR101048009B1/ko
Priority to US12/442,075 priority patent/US8241511B2/en
Publication of JP2009111330A publication Critical patent/JP2009111330A/ja
Priority to US13/415,363 priority patent/US8530354B2/en
Application granted granted Critical
Publication of JP5248902B2 publication Critical patent/JP5248902B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板処理方法に関し、特に、少なくとも処理対象層、中間層、マスク層が順に積層された基板を処理する基板処理方法に関する。
シリコン基材上にＣＶＤ処理等によって形成された不純物を含む酸化膜、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜、導電膜、例えばＴｉＮ膜、反射防止膜（ＢＡＲＣ膜）及びフォトレジスト膜が順に積層された半導体デバイス用のウエハが知られている（例えば、特許文献１参照。）。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスクとして機能する。
近年、半導体デバイスの小型化が進む中、上述したようなウエハの表面における回路パターンをより微細に形成する必要が生じてきている。このような微細な回路パターンを形成するためには、半導体デバイスの製造過程において、フォトレジスト膜におけるパターンの最小寸法を小さくして、小さい寸法の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。
特開２００６−１９０９３９号公報
しかしながら、フォトレジスト膜におけるパターンの最小寸法はフォトリソグラフィで現像可能となる最小寸法によって規定されるが、焦点距離のばらつきなどに起因してフォトリソグラフィで現像可能な最小寸法は限界がある。例えば、フォトリソグラフィで現像可能な最小寸法は８０ｎｍである。一方、半導体デバイスの小型化要求を満たす加工寸法は３０ｎｍ程度である。
したがって、半導体デバイスの小型化要求を満たす寸法の開口部をエッチング対象の膜に形成することができなかった。
本発明の目的は、半導体デバイスの小型化要求を満たす寸法の開口部をエッチング対象の膜に形成することができる基板処理方法を提供することにある。
上記目的を達成するために、請求項１記載の基板処理方法は、少なくとも絶縁膜、ＴｉＮ導電膜からなる処理対象層、高分子樹脂からなる反射防止膜としての中間層、フォトレジスト膜からなるマスク層が順に積層され、且つ前記マスク層には前記中間層の一部を露出させる開口部を有するパターンが形成されている基板をチャンバ内の下部電極として機能する載置台に載置し、前記載置台と前記載置台の上方に配置されたシャワーヘッドとの間に電圧を印加することによって発生するプラズマを用いて前記基板へプラズマ処理を施す基板処理方法であって、前記チャンバ内圧力を減圧し、チャンバ内に処理ガスとしてのＣＨＦ ３ ガス及びＨＢｒガスを前記シャワーヘッドから供給し、その際、ＣＨＦ ３ ガスの流量を１００〜３００ｓｃｃｍとし、ＨＢｒガスの流量を３００ｓｃｃｍ以下とし、前記載置台に前記プラズマ中のイオンを引き込むための高周波電力を供給すると共に、前記シャワーヘッドに高周波電力を供給することで前記処理ガスをプラズマ化し、前記露出した中間層を前記処理対象層の一部を露出させるまでエッチングして前記中間層のエッチング終点を検出し、前記エッチング終点の検出後において前記基板をプラズマに曝す時間を制御することで前記被処理対象層が露出している開口の幅を調整し、その後、Ｃｌ ２ ガス及びＮ ２ ガスを供給して該ガスをプラズマ化し、前記露出した処理対象層を前記下地層が露出するまでエッチングするエッチングステップと、前記処理対象層に積層されている中間層、マスク層、及び堆積しているデポをアッシングするアッシングステップとを有することを特徴とする。
請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、前記ＨＢｒガスから生じたプラズマは、前記開口部の側面に生じる荒れを防止することを特徴とする。
上記目的を達成するために、請求項３記載の基板処理方法は、少なくとも絶縁膜からなる下地層、ＴｉＮ導電膜からなる処理対象層、高分子樹脂からなる反射防止膜としての第１の中間層、フォトレジスト膜からなる第１のマスク層が順に積層され、且つ前記第１のマスク層には前記中間層の一部を露出させる開口部を有するパターンが形成されている基板をチャンバ内の下部電極として機能する載置台に載置し、前記載置台と前記載置台の上方に配置されたシャワーヘッドとの間に電圧を印加することによって発生するプラズマを用いて前記基板へプラズマ処理を施す基板処理方法であって、前記チャンバ内圧力を減圧し、チャンバ内に処理ガスとしてのＣＨＦ ３ ガス及びＨＢｒガスを前記シャワーヘッドから供給し、その際、ＣＨＦ ３ ガスの流量を１００〜３００ｓｃｃｍとし、ＨＢｒガスの流量を３００ｓｃｃｍ以下とし、前記載置台に前記プラズマ中のイオンを引き込むための高周波電力を供給すると共に、前記シャワーヘッドに高周波電力を供給することで前記処理ガスをプラズマ化し、前記露出した第１の中間層を前記処理対象層の一部を露出させるまでエッチングして前記第１の中間層のエッチング終点を検出し、前記エッチング終点の検出後において前記基板をプラズマに曝す時間を制御することで前記被処理対象層の一部が露出している開口の幅を調整し、その後、Ｃｌ ２ ガス及びＮ ２ ガスを供給して該ガスをプラズマ化し、前記一部が露出した処理対象層をエッチングして前記下地層の一部を露出させる第２の開口部を形成する第１のエッチングステップと、前記処理対象層に積層されている第１の中間層、第１のマスク層、及び堆積しているデポをアッシングするアッシングステップと、前記基板へ、高分子樹脂からなる反射防止膜としての第２の中間層、及び該第２の中間層の一部を前記第２の開口部の上以外で露出させる第３の開口部を有するフォトレジスト膜からなる第２のマスク層を順に積層する積層ステップと、前記処理ガスを用い、前記載置台に高周波電力を供給して前記処理ガスをプラズマ化し、前記露出した第２の中間層を前記処理対象層の他の一部を露出させるまでエッチングして前記第２の中間層のエッチング終点を検出し、併せて前記基板をプラズマに曝す時間を制御することで前記被処理層の他の一部が露出している開口の幅を調整し、その後、Ｃｌ ２ ガス及びＮ ２ ガスを供給して該ガスをプラズマ化し、前記他の一部が露出した処理対象層をエッチングする第２のエッチングステップとを有することを特徴とする。
請求項４記載の基板処理方法は、請求項３記載の基板処理方法において、前記ＨＢｒガスから生じたプラズマは、前記開口部の側面に生じる荒れを防止することを特徴とする。
本発明によれば、半導体デバイスの小型化要求を満たす寸法の開口部をエッチング対象の膜に形成することができる。
以下、本発明の各実施の形態について図面を参照しながら説明する。
まず、本発明の第１の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。この基板処理システムは基板としての半導体ウエハＷ（以下、単に「ウエハＷ」という。）にプラズマを用いたエッチング処理やアッシング処理を施すように構成された複数のプロセスモジュールを備える。
図１は、本実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。
図１において、基板処理システム１０は、平面視六角形のトランスファモジュール１１と、該トランスファモジュール１１の一側面に接続する２つのプロセスモジュール１２，１３と、該２つのプロセスモジュール１２，１３に対向するようにトランスファモジュール１１の他側面に接続する２つのプロセスモジュール１４，１５と、プロセスモジュール１３に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１６と、プロセスモジュール１５に隣接し且つトランスファモジュール１１に接続するプロセスモジュール１７と、矩形状の搬送室としてのローダーモジュール１８と、トランスファモジュール１１及びローダーモジュール１８の間に配置されてこれらを連結する２つのロード・ロックモジュール１９，２０とを備える。
トランスファモジュール１１はその内部に配置された屈伸及び旋回自在な搬送アーム２１を有し、該搬送アーム２１は、プロセスモジュール１２〜１７やロード・ロックモジュール１９，２０の間においてウエハＷを搬送する。
プロセスモジュール１２はウエハＷを収容する処理室容器（チャンバ）を有し、該チャンバ内部に処理ガスとしてＣＦ系デポ性ガス、例えば、ＣＨＦ３ガス及びハロゲン系ガス、例えば、ＨＢｒガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。
図２は、図１における線II−IIに沿う断面図である。
図２において、プロセスモジュール１２は、処理室（チャンバ）２２と、該チャンバ２２内に配置されたウエハＷの載置台２３と、チャンバ２２の上方において載置台２３と対向するように配置されたシャワーヘッド２４と、チャンバ２２内のガス等を排気するＴＭＰ（Turbo Molecular Pump）２５と、チャンバ２２及びＴＭＰ２５の間に配置され、チャンバ２２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Adaptive Pressure Control）バルブ２６とを有する。
載置台２３には高周波電源２７が整合器（Matcher）２８を介して接続されており、該高周波電源２７は高周波電力を載置台２３に供給する。これにより、載置台２３は下部電極として機能する。また、整合器２８は、載置台２３からの高周波電力の反射を低減して高周波電力の載置台２３への供給効率を最大にする。載置台２３は高周波電源２７から供給された高周波電力を処理空間Ｓに印加する。
シャワーヘッド２４は円板状の下層ガス供給部２９及び円板状の上層ガス供給部３０からなり、下層ガス供給部２９に上層ガス供給部３０が重ねられている。また、下層ガス供給部２９及び上層ガス供給部３０はそれぞれ第１のバッファ室３１及び第２のバッファ室３２を有する。第１のバッファ室３１及び第２のバッファ室３２はそれぞれガス通気孔３３，３４を介してチャンバ２２内に連通する。
第１のバッファ室３１はＣＨＦ３ガス供給系（図示しない）に接続されている。該ＣＨＦ３ガス供給系は第１のバッファ室３１へＣＨＦ３ガスを供給する。該供給されたＣＨＦ３ガスはガス通気孔３３を介してチャンバ２２内へ供給される。また、第２のバッファ室３２はＨＢｒガス供給系（図示しない）に接続されている。ＨＢｒガス供給系は第２のバッファ室３２へＨＢｒガスを供給する。該供給されたＨＢｒガスはガス通気孔３４を介してチャンバ２２内へ供給される。
シャワーヘッド２４には高周波電源３５が整合器３６を介して接続されており、該高周波電源３５は高周波電力をシャワーヘッド２４に供給する。これにより、シャワーヘッド２４は上部電極として機能する。また、整合器３６は整合器２８と同様の機能を有する。シャワーヘッド２４は高周波電源３５から供給された高周波電力を処理空間Ｓに印加する。
このプロセスモジュール１２のチャンバ２２内では、上述したように、載置台２３及びシャワーヘッド２４が処理空間Ｓに高周波電力を印加することにより、シャワーヘッド２４から処理空間Ｓに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオンやラジカルによってウエハＷにエッチング処理を施す。
また、シャワーヘッド２４には載置台２３に載置されたウエハＷを上方から観測して、ウエハＷのエッチングの終点を検出する電子顕微鏡を有する終点検出装置（図示しない）が配設されている。
図１に戻り、プロセスモジュール１３はプロセスモジュール１２においてエッチング処理が施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＣｌ２ガス及びＮ２ガスの混合ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにエッチング処理を施す。なお、プロセスモジュール１３は、プロセスモジュール１２と同様の構成を有し、ＣＨＦ３ガス供給系及びＨＢｒガス供給系の代わりに、Ｃｌ２ガス供給系及びＮ２ガス供給系（いずれも図示しない）を備える。
プロセスモジュール１４はプロセスモジュール１３においてエッチング処理が施されたウエハＷを収容する処理室（チャンバ）を有し、該チャンバ内部に処理ガスとしてＯ２ガスを導入し、チャンバ内部に電界を発生させることによって導入された処理ガスからプラズマを発生させ、該プラズマによってウエハＷにアッシング処理を施す。なお、プロセスモジュール１４も、プロセスモジュール１２と同様の構成を有し、円板状の下層ガス供給部２９及び円板状の上層ガス供給部３０からなるシャワーヘッド２４の代わりに、Ｏ２ガス供給系がバッファ室に接続された円板状のガス供給部のみからなるシャワーヘッド（いずれも図示しない）を備える。
トランスファモジュール１１、プロセスモジュール１２〜１７の内部は減圧状態に維持され、トランスファモジュール１１と、プロセスモジュール１２〜１７のそれぞれとは真空ゲートバルブ１２ａ〜１７ａを介して接続される。
基板処理システム１０では、ローダーモジュール１８の内部圧力が大気圧に維持される一方、トランスファモジュール１１の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール１９，２０は、それぞれトランスファモジュール１１との連結部に真空ゲートバルブ１９ａ，２０ａを備えると共に、ローダーモジュール１８との連結部に大気ドアバルブ１９ｂ，２０ｂを備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール１９，２０はローダーモジュール１８及びトランスファモジュール１１の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１９ｃ，２０ｃを有する。
ローダーモジュール１８には、ロード・ロックモジュール１９，２０の他、２５枚のウエハＷを収容する容器としてのフープ（Front Opening Unified Pod）３７がそれぞれ載置される３つのフープ載置台３８と、フープ３７から搬出されたウエハＷの位置をプリアライメントするオリエンタ３９とが接続されている。
ロード・ロックモジュール１９，２０は、ローダーモジュール１８の長手方向に沿う側壁に接続されると共にローダーモジュール１８を挟んで３つのフープ載置台３８と対向するように配置され、オリエンタ３９はローダーモジュール１８の長手方向に関する一端に配置される。
ローダーモジュール１８は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム４０と、各フープ載置台３８に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート４１とを有する。搬送アーム４０は、フープ載置台３８に載置されたフープ３７からウエハＷをロードポート４１経由で取り出し、該取り出したウエハＷをロード・ロックモジュール１９，２０やオリエンタ３９へ搬出入する。
また、基板処理システム１０は、ローダーモジュール１８の長手方向に関する一端に配置されたオペレーションパネル４２を備える。オペレーションパネル４２は、例えばＬＣＤ（Liquid Crystal Display）からなる表示部を有し、該表示部は基板処理システム１０の各構成要素の動作状況を表示する。
図３（Ａ）は、図１の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。
図３（Ａ）において、ウエハＷはシリコン基材（図示しない）の表面に形成されたＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜５１（下地層）と、該ＴＥＯＳ５１上に形成されたＴｉＮ膜５２（処理対象層）と、該ＴｉＮ膜５２上に形成された反射防止膜（ＢＡＲＣ膜）５３（中間層、第１の中間層）と、該反射防止膜上に形成されたフォトレジスト膜５４（マスク層、第１のマスク層）とを有する。
シリコン基材はシリコンからなる円板状の薄板であり、ＣＶＤ処理等が施されて表面にＴＥＯＳ膜５１が形成される。ＴＥＯＳ膜５１は不純物を含む酸化膜であり、絶縁膜として機能する。ＴＥＯＳ膜５１はＣＶＤ処理又はＰＶＤ処理等が施されて表面にＴｉＮ膜５２が形成され、ＴｉＮ膜５２は導電膜として機能する。反射防止膜５３は或る特定の波長の光、例えば、フォトレジスト膜５４に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含む高分子樹脂からなり、フォトレジスト膜５４を透過したＡｒＦエキシマレーザ光がＴｉＮ膜５２によって反射されて再びフォトレジスト膜５４に到達するのを防止する。フォトレジスト膜５４はポジ型の感光性樹脂からなり、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。
ウエハＷでは、反射防止膜５３が塗布処理等によって形成された後、フォトレジスト膜５４がスピンコータ（図示しない）を用いて形成される。さらに、所定のパターンに反転するパターンに対応したＡｒＦエキシマレーザ光がステッパー（図示しない）によってフォトレジスト膜５４に照射されて、該フォトレジスト膜５４の照射された部分がアルカリ可溶性に変質する。その後、フォトレジスト膜５４に強アルカリ性の現像液が滴下されてアルカリ可溶性に変質した部分が除去される。これにより、フォトレジスト膜５４から所定のパターンに反転するパターンに対応した部分が取り除かれるため、ウエハＷ上には所定のパターンを呈する、例えば、ビアホールを形成する位置に開口部５５（第１の開口部）を有するフォトレジスト膜５４が残る。
ところで、半導体デバイスの小型化要求を満たすためには、小さい寸法、具体的には幅（ＣＤ（Critical Dimension）値）が３０ｎｍ程度の開口部（ビアホールやトレンチ）をエッチング対象の膜に形成する必要がある。しかしながら、フォトリソグラフィで現像可能な最小寸法は８０ｎｍであるため、ウエハＷのエッチング処理において、半導体デバイスの小型化要求を満たす幅が３０ｎｍ程度の開口部をエッチング対象の膜に形成することができなかった。
本発明者は、上述した要求を満たす開口部の形成方法を見出すべく、各種実験を行ったところ、処理対象層としてのＴｉＮ膜５２、反射防止膜（ＢＡＲＣ膜）５３、該反射防止膜５３の一部を露出させる開口部５５を有するフォトレジスト膜５４が順に積層されたウエハＷにおいて、ＣＦ系デポ性ガスであるＣＨＦ３ガスから生成されたプラズマによって露出する反射防止膜５３をエッチングしてＴｉＮ膜５２の一部を露出させ、反射防止膜５３のエッチング終了後、そのまま開口部５５を当該生成されたプラズマに晒すと、開口部５５の側面にデポが堆積して開口部５５の幅が小さくなることを発見した。
そして、本発明者は、上記発見から開口部５５の幅は上記生成されたプラズマに晒した時間が経過するに連れて小さくなると推測し、開口部５５をプラズマに晒した時間をパラメータとして開口部５５の幅を測定した結果、図５に示すように、開口部５５の幅はプラズマに晒した時間が経過するに連れて所定の変化率で小さくなることを確認すると共に、開口部５５の幅は３０ｎｍまで小さくなることを確認した。よって、本発明者は、反射防止膜５３のエッチング終了後の開口部５５をプラズマに晒す時間を任意に制御すれば、開口部５５の幅を３０ｎｍに調整することができることを発見した。
以下、本実施の形態に係る基板処理方法について説明する。
図３は、図１の基板処理システムが実行する基板処理方法が適用されるウエハの構成を概略的に示す部分拡大断面図である。
まず、シリコン基材上にＴＥＯＳ膜５１、処理対象層としてのＴｉＮ膜５２、反射防止膜５３及びフォトレジスト膜５４が順に積層され、フォトレジスト膜５４が反射防止膜５３の一部を露出させる開口部５５を有するウエハＷ（図３（Ａ））を準備する。そして、該ウエハＷをプロセスモジュール１２のチャンバ２２内に搬入し、載置台２３上に載置する。
次いで、チャンバ２２内の圧力をＡＰＣバルブ２６等によって２．６Ｐａ（２０ｍＴｏｒｒ）に設定する。そして、シャワーヘッド２４の下層ガス供給部２９からＣＨＦ３ガスを流量１００〜３００ｓｃｃｍ、好ましくは２００ｓｃｃｍでチャンバ２２内へ供給すると共に、上層ガス供給部３０からＨＢｒガスを流量３００ｓｃｃｍ以下、好ましくは１００ｓｃｃｍでチャンバ２２内へ供給する。そして、載置台２３に１００Ｗの高周波電力を供給すると共に、シャワーヘッド２４に６００Ｗの高周波電力を供給する。このとき、ＣＨＦ３ガス及びＨＢｒガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する。これらのイオンやラジカルは反射防止膜５３におけるフォトレジスト膜５４によって覆われていない部分と衝突、反応し、当該部分をエッチングする。当該部分の反射防止膜５３はＴｉＮ膜５２が露出するまでエッチングされるが、このとき、シャワーヘッド２４に配設された終点検出装置は当該部分の反射防止膜５３のエッチングの終点を検出する。当該終点の検出後、フォトレジスト膜５４の開口部５５を上記生成されたプラズマに晒し続ける。このとき、ＣＨＦ３ガスはデポ性ガスであるため開口部５５の側面にデポが堆積し、開口部５５の幅が小さくなる（デポ堆積ステップ、第１のデポ堆積ステップ）。なお、載置台２３には１００Ｗの高周波電力が供給されているため、イオン等がウエハＷに引き込まれ、スパッタリングによってフォトレジスト膜５４の表面及び開口部５５の底面にはデポが堆積しない。
なお、上述したように、開口部５５の幅はプラズマに晒した時間が経過するに連れて所定の変化率で小さくなる。したがって、プラズマに晒す時間を制御することにより開口部５５の幅を調整することができる。本処理では、基板処理システム１０の記憶媒体（図示しない）が予め開口部５５の幅が３０ｎｍとなる所定の時間を記憶しており、基板処理システム１０のコンピュータ（図示しない）が当該記憶媒体から当該所定の時間を読み出す。そして、基板処理システム１０のコンピュータの制御の下、所定の時間だけ開口部５５を上記生成されたプラズマに晒す。
ＣＨＦ３から生成されたプラズマを用いたエッチングでは、開口部５５の側面に荒れが生ずるが、ＨＢｒガスから生成されたプラズマはフォトレジスト膜５４のスムージング効果を有するので、開口部５５の側面に荒れが生ずるのを防止する。
次いで、ウエハＷをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入する。このとき、ウエハＷを載置台上に載置する。
次いで、チャンバ内の圧力をＡＰＣバルブ等によって５．３Ｐａ（４０ｍＴｏｒｒ）に設定する。そして、シャワーヘッドの下層ガス供給部からＣｌ２ガスを流量１００ｓｃｃｍでチャンバ内へ供給すると共に、上層ガス供給部からＮ２ガスを流量５０ｓｃｃｍでチャンバ内へ供給する。そして、載置台に１５０Ｗの高周波電力を供給すると共に、シャワーヘッドに３００Ｗの高周波電力を供給する。このとき、Ｃｌ２ガス及びＮ２ガスが処理空間Ｓに印加された高周波電力によってプラズマになり、イオンやラジカルが発生する。これらのイオンやラジカルはＴｉＮ膜５２におけるフォトレジスト膜５４及び該フォトレジスト膜５４の開口部５５の側面に堆積したデポによって覆われていない部分と衝突、反応し、当該部分をエッチングする（エッチングステップ、第１のエッチングステップ）。当該部分のＴｉＮ膜５２はＴＥＯＳ膜５１が露出するまでエッチングされて、処理対象層としてのＴｉＮ膜５２に幅が３０ｎｍの開口部（第２の開口部）が形成される。
次いで、ウエハＷをプロセスモジュール１３のチャンバ内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１４のチャンバ内に搬入する。このとき、ウエハＷを載置台上に載置する。
次いで、チャンバ内の圧力をＡＰＣバルブ等によって１．３×１０Ｐａ（１００ｍＴｏｒｒ）に設定する。そして、シャワーヘッドのガス供給部からＯ２ガスを流量４００ｓｃｃｍでチャンバ内へ供給する。そして、載置台に３０Ｗの高周波電力を供給すると共に、シャワーヘッドに６００Ｗの高周波電力を供給する。これにより、Ｏ２ガスをプラズマ化してイオン及びラジカルを発生させ、該イオン及びラジカルによってＴｉＮ膜５２に積層されている反射防止膜５３並びにフォトレジスト膜５４及び該フォトレジスト膜５４の開口部５５の側面に堆積したデポをアッシングするアッシング処理を施す（アッシングステップ）。これにより、ＴｉＮ膜５２に積層されている反射防止膜５３並びにフォトレジスト膜５４及び該フォトレジスト膜５４の開口部５５の側面に堆積したデポが除去されて図３（Ｂ）に示す膜構成が得られる。
次いで、ウエハＷをプロセスモジュール１４のチャンバから搬出し、本処理を終了する。
本実施の形態に係る基板処理方法によれば、ＣＨＦ３ガスから生成されたプラズマによって反射防止膜５３におけるフォトレジスト膜５４によって覆われていない部分がエッチングされてＴｉＮ膜５２の一部が露出された後、フォトレジスト膜５４の開口部５５の側面にデポが堆積し、その後、露出したＴｉＮ膜５２がエッチングされる。フォトレジスト膜５４の開口部５５の側面にデポが堆積すると、開口部５５の幅が小さくなる。したがって、処理対象層としてのＴｉＮ膜５２に幅が小さい開口部を形成することができる。例えば、フォトレジスト膜５４の開口部５５の側面にデポを堆積させて開口部５５の幅を３０ｎｍに調整すれば、処理対象層としてのＴｉＮ膜５２に幅が３０ｎｍの開口部を形成することができ、もって、半導体デバイスの小型化要求を満たす寸法の開口部を処理対象層としてのＴｉＮ膜５２に形成することができる。
また、本実施の形態に係る基板処理方法によれば、反射防止膜５３のエッチングの終点が検出される。ＣＨＦ３ガスから生成されたプラズマに晒されることにより開口部５４の側面に堆積するデポは反射防止膜５３のエッチング終了後に堆積し始める。したがって、デポの堆積の始点を検出することができ、もって、開口部５５の幅の調整を精度よく行うことができる。
なお、本実施の形態に係る基板処理方法では、反射防止膜５３のエッチングにおいて、ＣＨＦ３ガスから生成されたプラズマ中のイオンやラジカルがフォトレジスト膜５４の開口部５５の側面と衝突、反応し、当該側面を荒らすが、ＨＢｒガスから生成されたプラズマはフォトレジスト膜５４のスムージング効果を有するので、当該側面の荒れを平滑化する。これにより、開口部５５の側面に荒れが生じたまま、当該開口部５５を有するフォトレジスト膜５４をマスクとしたＴｉＮ膜５２のエッチングが行われて、ＴｉＮ膜５２におけるエッチングによって形成された開口部の側面に縞状模様（ストライエーション）が形成されることを防止することができる。
また、本実施の形態に係る基板処理方法が適用されるウエハＷは、処理対象層がＴｉＮ膜５２であったが、処理対象層はこれに限られず、ＣＨＦ３ガス及びＨＢｒガスから生成されたプラズマによってエッチングされない膜、例えばＳｉＯ２膜、ＳｉＯＮ膜であってもよい。
また、本実施の形態に係る基板処理方法では、ＣＦ系デポ性ガスとしてＣＨＦ３ガスを用いたが、反射防止膜５３をエッチング可能なＣＦ系デポ性ガスであればよく、例えば、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス、Ｃ５Ｆ８ガス、Ｃ４Ｆ６ガスであってもよい。
また、本実施の形態に係る基板処理方法では、反射防止膜５３のエッチングの終点検出後、予め記憶媒体に記憶されている所定の時間だけプラズマに晒すことにより開口部５５の幅を３０ｎｍに調整したが、プロセスモジュール１２にＣＤ測定モジュールを搭載して、開口部５５をプラズマに晒しながらオプティカル・デジタル・プロフィロメトリ（ＯＤＰ：Optical Digital Profilometry）技術によりリアルタイムで開口部５５の幅（ＣＤ値）をモニタリングすることによって開口部５５の幅を３０ｎｍに調整してもよい。これにより、さらに精度よく開口部５５の幅を３０ｎｍに調整することができる。
次に、本実施の形態に係る基板処理方法の変形例について説明する。
図４は、図１の基板処理システムが実行する基板処理方法の変形例が適用されるウエハの構成を概略的に示す部分拡大断面図である。
まず、第１の実施の形態に係る基板処理方法が実行された後のウエハＷ上に反射防止膜６１（第２の中間層）及びフォトレジスト膜６２（第２のマスク層）が順に積層され（積層ステップ）、フォトレジスト膜６２は反射防止膜６１の一部をＴｉＮ膜５２に形成されている開口部上以外で露出させる開口部６３（第３の開口部）を有するウエハＷ（図４（Ａ））を準備する。そして、該ウエハＷをプロセスモジュール１２のチャンバ２２内に搬入し、載置台２３上に載置する。
次いで、プロセスモジュール１２では第１の実施の形態に係る基板処理方法と同様に、反射防止膜６１におけるフォトレジスト膜６２によって覆われていない部分をエッチングする。このとき、第１の実施の形態に係る基板処理方法と同様に、開口部６３の側面にデポが堆積し、開口部６３の幅（ＣＤ値）が小さくなる（第２のデポ堆積ステップ）。
次いで、ウエハＷをプロセスモジュール１２のチャンバ２２内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１３のチャンバ内に搬入する。このとき、ウエハＷを載置台上に載置する。
次いで、プロセスモジュール１３では第１の実施の形態に係る基板処理方法と同様に、ＴｉＮ膜５２におけるフォトレジスト６２及び該フォトレジスト膜６２の開口部６３の側面に堆積したデポによって覆われていない部分をエッチングする（第２のエッチングステップ）。当該部分のＴｉＮ膜５２はＴＥＯＳ膜５１が露出するまでエッチングされて、処理対象層としてのＴｉＮ膜５２にさらに幅が３０ｎｍの開口部が形成される。これにより、ＴｉＮ膜５２には、第１の実施の形態に係る基板処理方法により形成された開口部に加えて新たな開口部が形成され、結果として、ピッチがつめられた開口部がＴｉＮ膜５２に形成される。
次いで、ウエハＷをプロセスモジュール１３のチャンバ内から搬出し、トランスファモジュール１１を経由してプロセスモジュール１４のチャンバ内に搬入する。このとき、ウエハＷを載置台上に載置する。
次いで、プロセスモジュール１４では第１の実施の形態に係る基板処理方法と同様に、ウエハＷに積層されている反射防止膜６１並びにフォトレジスト膜６２及び該フォトレジスト膜６２の開口部６３の側面に堆積したデポをアッシングするアッシング処理を施す。これにより、ウエハＷに積層されている反射防止膜６１並びにフォトレジスト膜６２及び該フォトレジスト膜６２の開口部６３の側面に堆積したデポが除去されて図４（Ｂ）に示す膜構成が得られる。
次いで、ウエハＷをプロセスモジュール１４のチャンバから搬出し、本処理を終了する。
本変形例によれば、ＣＨＦ３ガスから生成されたプラズマによって反射防止膜６１におけるフォトレジスト膜６２によって覆われていないＴｉＮ膜５２に形成されている開口部上以外の部分がエッチングされてＴｉＮ膜５２の一部が露出された後に、フォトレジスト膜６２の開口部６３の側面にデポが堆積し、その後、露出したＴｉＮ膜５２がエッチングされる。フォトレジスト膜６２の開口部６３の側面にデポが堆積すると、開口部６３の幅が小さくなる。したがって、処理対象層としてのＴｉＮ膜５２に第１の実施の形態に係る基板処理方法により形成された開口部に加えて幅が小さい開口部を形成することができ、開口部間のピッチを狭めることができる。例えば、フォトレジスト膜６２の開口部６３の側面にデポを堆積させて、開口部６３の幅を３０ｎｍに調整すれば、処理対象層としてのＴｉＮ膜５２にさらに３０ｎｍの開口部を形成することができ、もって、半導体デバイスの小型化要求を満たす寸法の開口部をさらにＴｉＮ膜５２に形成することができ、結果として、開口部間のピッチを狭めることができる。
次に、本発明の第２の実施の形態に係る基板処理方法について説明する。
図６は、本実施の形態に係る基板処理方法を示す工程図である。本実施の形態に係る基板処理方法は上述した図１の基板処理システム１０に類似した構成を有する基板処理システムによって実行される。本実施の形態に係る基板処理方法では、図６（Ａ）に示す、シリコン基材６５（処理対象層）、例えば、厚さが１００ｎｍの熱酸化珪素膜６６（中間層）、反射防止膜（ＢＡＲＣ膜）６７及びＫｒＦからなるフォトレジスト膜６８（マスク膜）が順に積層されたウエハＷにおいて、シリコン基材６５に幅が、例えば、３０ｎｍ程度の開口部（ホールやトレンチ）を形成する。該ウエハＷにおいて、フォトレジスト膜６８は所定のパターンに従って形成されて反射防止膜６７を部分的に露出させる。また、フォトレジスト膜６８の幅（図中横方向の長さ）は、例えば、１３０ｎｍである。
図６において、まず、ウエハＷを準備し（図６（Ａ））、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、ＣＨ２Ｆ２ガス、ＣＨＦ３ガス、ＣＨ３Ｆガス、ＣＦ４ガス、Ｎ２ガスやＯ２ガスの少なくとも１つを含む混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによってフォトレジスト膜６８に覆われていない反射防止膜６７及び熱酸化珪素膜６６をエッチングする（中間層異方性エッチングステップ）。このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、反射防止膜６７及び熱酸化珪素膜６６に施されるエッチングは、それらの厚み方向（図中上下方向）に沿って進行する異方性エッチングである。これにより、シリコン基材６５が部分的に露出するとともに、反射防止膜６７及び熱酸化珪素膜６６の側面が露出する（図６（Ｂ））。また、このとき、フォトレジスト膜６８も若干エッチングされるが、該フォトレジスト膜６８が少なくとも所定の厚さだけは残るように上記異方性エッチングの時間が調整される。
次いで、ＣＯＲ処理を実行するプロセスモジュールにおいて、ウエハＷにＣＯＲ処理を施す（中間層等方性エッチングステップ）。ＣＯＲ処理は、酸化珪素と処理ガス（弗化水素やアンモニア）を化学反応させて生成物を生成し、該生成物を気化・昇華させて除去する処理である。具体的には以下の化学反応式で示される。
ＳｉＯ２＋４ＨＦ → ＳｉＦ４＋２Ｈ２Ｏ↑
ＳｉＦ４＋２ＮＨ３＋２ＨＦ → （ＮＨ４）２ＳｉＦ６
（ＮＨ４）２ＳｉＦ６ → ＳｉＦ４↑＋２ＮＨ３↑＋２ＨＦ↑
ＣＯＲ処理は、上述したように、化学反応を用いる処理であり、化学反応は等方的に進行するため、熱酸化珪素膜６６を確実に等方的にエッチングするが、上述したように、フォトレジスト膜６８が所定の厚さだけ残されているため、該フォトレジスト膜６８は熱酸化珪素層６６を覆って熱酸化珪素膜６６が厚さ方向にエッチングされるのを防止する。したがって、熱酸化珪素膜６６はＣＯＲ処理によって側面のみがエッチングされ、これにより、熱酸化珪素膜６６の幅のみを確実に減少させることができる（図６（Ｃ））。このとき、ＣＯＲ処理の実行時間を調整することによって熱酸化珪素膜６６の幅が、例えば、３０ｎｍに調整される。
次いで、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによってフォトレジスト膜６８及び反射防止膜６７を除去し、幅が減少した熱酸化珪素膜６６を露出させる（マスク層除去ステップ）（図６（Ｄ））。
次いで、スピンコータ等のコーティングモジュールにおいて、シリコン基材６５や幅が減少した熱酸化珪素膜６６を覆う有機系膜６９、例えば、ＳｉＬＫ（登録商標）やポリイミドからなる膜を形成し（図６（Ｅ））（被覆層形成ステップ）、さらに、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガス、ＡｒガスやＮ２ガスの混合ガスからプラズマを生じさせ、有機系膜６９を除去する（被覆層除去ステップ）。このとき、アッシング処理の時間を調整することにより、有機系膜６９は幅が減少した熱酸化珪素膜６６のみが露出するように所定量だけ除去される（図６（Ｆ））。
次いで、ＣＯＲ処理を実行するプロセスモジュールにおいて、ウエハＷにＣＯＲ処理を施す（中間層除去ステップ）。このとき、弗化水素やアンモニアと化学反応を起こすのは熱酸化珪素膜６６だけであるため、該熱酸化珪素膜６６のみが選択的に除去され、結果として、有機系膜６９にシリコン基材６５を部分的に露出させる開口部７０が形成される（図６（Ｇ））。開口部７０の幅は除去された熱酸化珪素膜６６の幅に対応し、例えば、３０ｎｍである。
次いで、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｃｌ２ガス及びＮ２ガスの混合ガス、又はＨＢｒガス及びＮ２ガスの混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部７０を介してシリコン基材６５をエッチングする（処理対象層エッチングステップ）。このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、シリコン基材６５に施されるエッチングは、その厚み方向に沿って進行する異方性エッチングである。これにより、シリコン基材６５に幅の小さい開口部７１が形成される（図６（Ｈ））。
その後、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって有機系膜６９を除去し（図６（Ｉ））、その後、本処理を終了する。
本実施の形態に係る基板処理方法によれば、プラズマを用いた異方性エッチングによって側面が露出した熱酸化珪素膜６６の該側面にＣＯＲ処理が施されて該熱酸化珪素膜６６の幅が減少され、シリコン基材６５及び幅が減少した熱酸化珪素膜６６を覆う有機系膜６９を所定量だけ除去することによって幅が減少した熱酸化珪素膜６６のみを露出させ、さらに、幅が減少した熱酸化珪素膜６６が選択的に除去されることによって有機系膜６９にシリコン基材６５を部分的に露出させる幅の小さい開口部７０が形成され、該開口部７０を介してシリコン基材６５へプラズマを用いた異方性エッチングが施される。したがって、シリコン基材６５に幅が小さい開口部７１を形成することができ、これにより、半導体デバイスの小型化要求を満たす寸法の開口部７１をシリコン基材６５の膜に形成することができる。
上述した図６の基板処理方法では、シリコン基材６５に幅が小さい開口部７１を形成したが、該開口部７１を形成する処理対象層はシリコン基材６５に限られず、異方性エッチングにおいて有機系膜６９に対して高い選択比を有するものであればよい。また、異方性エッチングとしてのＣＯＲ処理によって幅が減少させられる層は熱酸化珪素層６６に限られず、酸化珪素及びこれに類する成分を含む層であればよく、例えば、ＴＥＯＳ膜も該当する。さらに、反射防止膜６７を覆うマスク膜はフォトレジスト膜６８に限られず、ハードマスク膜であってもよい。
次に、本発明の第３の実施の形態に係る基板処理方法について説明する。
図７及び図８は、本実施の形態に係る基板処理方法を示す工程図である。本実施の形態に係る基板処理方法も上述した図１の基板処理システム１０に類似した構成を有する基板処理システムによって実行される。本実施の形態に係る基板処理方法では、図７（Ａ）に示す、第１のポリシリコン層７２、第１のＴＥＯＳ膜７３、第２のポリシリコン層７４（処理対象層）、第１の窒化珪素膜７５（第１の中間層）、第２のＴＥＯＳ膜７６（第２の中間層）、第２の窒化珪素膜７７（第２の中間層）、反射防止膜（ＢＡＲＣ膜）７８（第３の中間層）及びフォトレジスト膜７９（マスク膜）が順に積層されたウエハＷにおいて、第２のポリシリコン層７４に幅が、例えば、３０ｎｍ程度の複数の開口部（ホールやトレンチ）を、各開口部間のピッチを狭めて形成する。該ウエハＷにおいて、フォトレジスト膜７９は反射防止膜７８を部分的に露出させる開口部８０を有する。フォトレジスト膜７９の幅（図中横方向の長さ）は、例えば、６０ｎｍであり、フォトレジスト膜７９の開口部８０の幅も、例えば、６０ｎｍである。
図７及び図８において、まず、ウエハＷを準備し（図７（Ａ））、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、ＣＨＦ３ガス及びＨＢｒガスを含む混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによってフォトレジスト膜７９に覆われていない反射防止膜７８をエッチングして該反射防止膜７８に第２の窒化珪素膜７７を一部露出させる開口部８２を形成する。このとき、ＣＨＦ３ガスはデポ性ガスであるため、開口部８２の形成後もプラズマエッチング処理を継続すると該開口部８２の側面にデポ８１が堆積し、開口部８２の幅が小さくなる（図７（Ｂ））（デポ堆積ステップ）。このとき、デポ８１の堆積によって開口部８２の幅が、例えば、３０ｎｍとなるように、プラズマエッチング処理の実行時間が調整される。
次いで、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、ＣＨ２Ｆ２ガス、ＣＨＦ３ガス、ＣＨ３Ｆガス、ＣＦ４ガス、Ｎ２ガスやＯ２ガスの少なくとも１つを含む混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部８２を介して露出する第２の窒化珪素膜７７、第２のＴＥＯＳ膜７６及び第１の窒化珪素膜７５をエッチングする（中間層異方性エッチングステップ）。このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、第２の窒化珪素膜７７、第２のＴＥＯＳ膜７６及び第１の窒化珪素膜７５に施されるエッチングは、それらの厚み方向（図中上下方向）に沿って進行する異方性エッチングである。これにより、第２のポリシリコン層７４を部分的に露出させる開口部８３が第１の窒化珪素膜７５に形成されるとともに、第２の窒化珪素膜７７、第２のＴＥＯＳ膜７６及び第１の窒化珪素膜７５の側面が露出する（図７（Ｂ））。開口部８３の幅は開口部８２の幅に対応し、例えば、３０ｎｍである。
次いで、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによってデポ８１を除去するとともに、フォトレジスト膜７９をエッチングする（図７（Ｃ））。このとき、フォトレジスト膜７９が少なくとも所定の厚さだけは残るようにアッシング処理の時間が調整される。
次いで、ＣＯＲ処理を実行するプロセスモジュールにおいて、ウエハＷにＣＯＲ処理を施す（中間層等方性エッチングステップ）。ＣＯＲ処理は、第２のＴＥＯＳ膜７６を確実に等方的にエッチングするが、上述したように、フォトレジスト膜７９が所定の厚さだけ残されているため、該フォトレジスト膜７９は第２のＴＥＯＳ膜７６を覆って第２のＴＥＯＳ膜７６が厚さ方向にエッチングされるのを防止する。したがって、第２のＴＥＯＳ膜７６はＣＯＲ処理によって側面のみがエッチングされ、これにより、第２のＴＥＯＳ膜７６の幅のみを確実に減少させることができる（図７（Ｄ））。このとき、ＣＯＲ処理の実行時間を調整することによって第２のＴＥＯＳ膜７６の幅が、例えば、３０ｎｍに調整される。
次いで、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによってフォトレジスト膜７９、反射防止膜７８及び第２の窒化珪素膜７７を除去し、幅が減少した第２のＴＥＯＳ膜７６を露出させる（図７（Ｅ））（第３の中間層除去ステップ）。このとき、第１の窒化珪素膜７５も部分的に露出する。
次いで、スピンコータ等のコーティングモジュールにおいて、第２のポリシリコン層７４、第１の窒化珪素膜７５や幅が減少した第２のＴＥＯＳ膜７６を覆う有機系膜８４（被覆層）、例えば、ＳｉＬＫ（登録商標）やポリイミドからなる膜を形成し（図７（Ｆ））（被覆層形成ステップ）、さらに、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガス、ＡｒガスやＮ２ガスの混合ガスからプラズマを生じさせ、有機系膜８４を除去する（被覆層除去ステップ）。このとき、アッシング処理の時間を調整することにより、有機系膜８４は幅が減少した第２のＴＥＯＳ膜７６のみが露出するように所定量だけ除去される（図８（Ａ））。
次いで、ＣＯＲ処理を実行するプロセスモジュールにおいて、ウエハＷにＣＯＲ処理を施す（第２の中間層除去ステップ）。このとき、弗化水素やアンモニアと化学反応を起こすのは第２のＴＥＯＳ膜７６だけであるため、該第２のＴＥＯＳ膜７６のみが選択的に除去され、結果として、有機系膜８４に第１の窒化珪素膜７５を部分的に露出させる開口部８５が形成される（図８（Ｂ））。開口部８５の幅は除去された第２のＴＥＯＳ膜７６の幅に対応し、例えば、３０ｎｍである。
次いで、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、ＣＨ２Ｆ２ガス、ＣＨＦ３ガス、ＣＨ３Ｆガス、ＣＦ４ガス、Ｎ２ガスやＯ２ガスの少なくとも１つを含む混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部８５を介して露出する第１の窒化珪素膜７５をエッチングする（第１の中間層除去ステップ）。このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、第１の窒化珪素膜７５に施されるエッチングは、その厚み方向に沿って進行する異方性エッチングである。これにより、第２のポリシリコン層７４を部分的に露出させる開口部８６が第１の窒化珪素膜７５に形成される（図８（Ｃ））。開口部８６の幅は開口部８５の幅に対応し、例えば、３０ｎｍである。
次いで、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって有機系膜８４を完全に除去し（被覆層完全除去ステップ）、該有機系膜８４によって覆われていた第２のポリシリコン層７４を開口部８３を介して露出させる（図８（Ｄ））。
次いで、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｃｌ２ガス及びＮ２ガスの混合ガス、又はＨＢｒガス及びＮ２ガスの混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部８３及び開口部８６を介して第２のポリシリコン層７４をエッチングする（処理対象層エッチングステップ）。このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、第２のポリシリコン層７４に施されるエッチングは、その厚み方向に沿って進行する異方性エッチングである。これにより、第２のポリシリコン層７４に幅の小さい開口部８７が形成される（図８（Ｅ））。その後、各開口部８７を介して第１のＴＥＯＳ膜７３をエッチングし（図８（Ｆ））、本処理を終了する。
本実施の形態に係る基板処理方法によれば、側面にデポが堆積することによって幅が小さくなった開口部８２を介して第１の窒化珪素膜７５へプラズマを用いた異方性エッチングが施されて該第１の窒化珪素膜７５に幅の小さい開口部８３が形成される。また、プラズマを用いた異方性エッチングによって側面が露出した第２のＴＥＯＳ膜７６の該側面にＣＯＲ処理が施されて該第２のＴＥＯＳ膜７６の幅が減少され、第２のポリシリコン層７４、第１の窒化珪素膜７５及び幅が減少した第２のＴＥＯＳ膜７６を覆う有機系膜８４を所定量だけ除去することによって幅が減少した第２のＴＥＯＳ膜７６のみを露出させ、さらに、幅が減少した第２のＴＥＯＳ膜７６を選択的に除去することによって有機系膜８４に第１の窒化珪素膜７５を部分的に露出させる幅の小さい開口部８５が形成され、該有機系膜８４の開口部を介して第１の窒化珪素膜７５へ異方性エッチングが施されて該第１の窒化珪素膜７５に幅の小さい開口部８６が形成される。そして、開口部８３及び開口部８６を介して第２のポリシリコン層７４へ異方性エッチングが施される。したがって、第２のポリシリコン層７４に幅が小さい開口部８７を形成することができ、これにより、半導体デバイスの小型化要求を満たす寸法の開口部８７を第２のポリシリコン層７４に形成することができる。
また、開口部８３の位置は開口部８２の位置に対応し、開口部８６の位置は幅が減少した第２のＴＥＯＳ膜７６の位置に対応するので、開口部８３と開口部８６は重ならない。その結果、第２のポリシリコン層７４における開口部８７間のピッチを狭めることができる。
上述した本実施の形態に係る基板処理方法では、第２のＴＥＯＳ膜７６の側面へのＣＯＲ処理開始時には、フォトレジスト膜７９が所定の厚さだけ残されていたが、上記ＣＯＲ処理開始時において、反射防止膜７８が所定の厚さだけ残されていれば、フォトレジスト膜７９が完全に除去されていてもよい。
上述した本実施の形態に係る基板処理方法では、第２のポリシリコン層７４の下に第１のＴＥＯＳ膜７３が形成されていたが、第２のポリシリコン層７４の下にゲート酸化膜が形成されていてもよい。この場合、第２のポリシリコン層７４の開口部８７が形成された後に処理を終了する。
次に、本発明の第４の実施の形態に係る基板処理方法について説明する。
図９及び図１０は、本実施の形態に係る基板処理方法を示す工程図である。本実施の形態に係る基板処理方法も上述した図１の基板処理システム１０に類似した構成を有する基板処理システムによって実行される。本実施の形態に係る基板処理方法では、図９（Ａ）に示す、シリコン基材８８（処理対象層）、窒化珪素膜８９（第１の中間層）、ＴＥＯＳ膜９０（第２の中間層）、カーボン膜９１（第３の中間層）、反射防止膜（ＳｉＡＲＣ膜）９２（第３の中間層）及びフォトレジスト膜９３（マスク膜）が順に積層されたウエハＷにおいて、シリコン基材８８に幅が、例えば、３０ｎｍ程度の複数の開口部（ホールやトレンチ）を、各開口部間のピッチを狭めて形成する。該ウエハＷにおいて、フォトレジスト膜９３は反射防止膜９２を部分的に露出させる開口部９４を有する。フォトレジスト膜９３の幅（図中横方向の長さ）は、例えば、６０ｎｍであり、フォトレジスト膜９３の開口部９４の幅も、例えば、６０ｎｍである。
図９及び図１０において、まず、ウエハＷを準備し（図９（Ａ））、成膜処理を実行するプロセスモジュールにおいて、フォトレジスト膜９３及び露出する反射防止膜９２を覆うＭＬＤ（Molecular Layer Deposition）酸化膜９５を形成する（第１の被膜層形成ステップ）。ＭＬＤ酸化膜９５は等方的に成長するので、反射防止膜９２やフォトレジスト膜９３の図中上面だけでなく開口部９４の側面にもＭＬＤ酸化膜９５が形成される（図９（Ｂ））。このとき、ＭＬＤ酸化膜９５の成膜厚さが、例えば、１５ｎｍとなるように成膜処理の時間が調整される。
次いで、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによってＭＬＤ酸化膜９５をエッチングする（第１の被膜層エッチングステップ）（図９（Ｃ））。このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、ＭＬＤ酸化膜９５に施されるエッチングは、図中上下方向に沿って進行する異方性エッチングである。ＭＬＤ酸化膜９５のエッチングは、開口部９４の底部において反射防止膜９２が露出した時点で停止される。ここで、図中上下方向に関する厚さに関し、開口部９４の側面に形成されたＭＬＤ酸化膜９５の厚さＴ（図９（Ｂ）参照）は開口部９４の底部に形成されたＭＬＤ酸化膜９５の厚さｔ（図９（Ｂ）参照）よりも大きいので、ＭＬＤ酸化膜９５がエッチングされて開口部９４の底部において反射防止膜９２が露出した時点では、開口部９４の側面にＭＬＤ酸化膜９５が残る。これにより、図９（Ｃ）に示すように、開口部９４の幅が小さくなる。ＭＬＤ酸化膜９５の成膜厚さは、例えば、１５ｎｍなので、開口部９４の幅は、例えば、３０ｎｍとなる。
次いで、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、ＨＢｒガス、ＣＨ２Ｆ２ガス、ＣＨＦ３ガス、ＣＨ３Ｆガス、ＣＦ４ガス、Ｎ２ガスやＯ２ガスの少なくとも１つを含む混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部９４を介して露出する反射防止膜９２をエッチングしてカーボン膜９１を露出させ、その後、処理ガス、例えば、ＨＢｒガス及びＣＯ２ガスの混合ガス、又はＯ２ガス及びＣＨ４ガス（若しくはＣＯガス）の混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部９４を介して露出したカーボン膜９１をエッチングしてＴＥＯＳ膜９０を露出させる（中間層異方性エッチング）（図９（Ｄ））。
次いで、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、ＣＨ２Ｆ２ガス、ＣＨＦ３ガス、ＣＨ３Ｆガス、ＣＦ４ガス、Ｎ２ガスやＯ２ガスの少なくとも１つを含む混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部９４を介して露出したＴＥＯＳ膜９０及び窒化珪素膜８９をエッチングする（中間層異方性エッチング）。
このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、反射防止膜９２、カーボン膜９１、ＴＥＯＳ膜９０及び窒化珪素膜８９に施されるエッチングは、それらの厚み方向（図中上下方向）に沿って進行する異方性エッチングである。これにより、シリコン基材８８を部分的に露出させる開口部１００が窒化珪素膜８９に形成されるとともに、カーボン膜９１、ＴＥＯＳ膜９０及び窒化珪素膜８９の側面が露出する（図９（Ｅ））。開口部１００の幅は開口部９４の幅に対応し、例えば、３０ｎｍである。
このとき、反射防止膜９２、カーボン膜９１、ＴＥＯＳ膜９０及び窒化珪素膜８９に施されるエッチングを通じてフォトレジスト膜９３及びＭＬＤ酸化膜９５は除去され、フォトレジスト膜９３やＭＬＤ酸化膜９５に覆われたカーボン膜９１も露出してエッチングされるが、図９（Ｅ）に示すように、ＴＥＯＳ膜９０上にカーボン膜９１が少なくとも所定の厚さだけは残るようにプラズマエッチング処理の時間が調整される。
次いで、ＣＯＲ処理を実行するプロセスモジュールにおいて、ウエハＷにＣＯＲ処理を施す（中間層等方性エッチングステップ）。ＣＯＲ処理は、ＴＥＯＳ膜９０を確実に等方的にエッチングするが、上述したように、カーボン膜９１が所定の厚さだけ残されているため、該カーボン膜９１はＴＥＯＳ膜９０を覆ってＴＥＯＳ膜９０が厚さ方向にエッチングされるのを防止する。したがって、ＴＥＯＳ膜９０はＣＯＲ処理によって側面のみがエッチングされ、これにより、ＴＥＯＳ膜９０の幅のみを確実に減少させることができる（図９（Ｆ））。このとき、ＣＯＲ処理の実行時間を調整することによってＴＥＯＳ膜９０の幅が、例えば、３０ｎｍに調整される。
次いで、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによってカーボン膜９１を除去し、幅が減少したＴＥＯＳ膜９０を露出させる（第３の中間層除去ステップ）。このとき、窒化珪素膜８９も部分的に露出する。
次いで、スピンコータ等のコーティングモジュールにおいて、シリコン基材８８、窒化珪素膜８９や幅が減少したＴＥＯＳ膜９０を覆う有機系膜９６（第２の被覆層）、例えば、ＳｉＬＫ（登録商標）やポリイミドからなる膜を形成し（図１０（Ａ））（第２の被覆層形成ステップ）、さらに、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガス、ＡｒガスやＮ２ガスの混合ガスからプラズマを生じさせ、有機系膜９６を除去する（第２の被覆層除去ステップ）。このとき、アッシング処理の時間を調整することにより、有機系膜９６は幅が減少したＴＥＯＳ膜９０のみが露出するように所定量だけ除去される（図１０（Ｂ））。
次いで、ＣＯＲ処理を実行するプロセスモジュールにおいて、ウエハＷにＣＯＲ処理を施す（第２の中間層除去ステップ）。このとき、弗化水素やアンモニアと化学反応を起こすのはＴＥＯＳ膜９０だけであるため、該ＴＥＯＳ膜９０のみが選択的に除去され、結果として、有機系膜９６に窒化珪素膜８９を部分的に露出させる開口部９７が形成される（図１０（Ｃ））。開口部９７の幅は除去されたＴＥＯＳ膜９０の幅に対応し、例えば、３０ｎｍである。
次いで、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、ＣＨ２Ｆ２ガス、ＣＨＦ３ガス、ＣＨ３Ｆガス、ＣＦ４ガス、Ｎ２ガスやＯ２ガスの少なくとも１つを含む混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部９７を介して露出する窒化珪素膜８９をエッチングする（第１の中間層除去ステップ）。このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、窒化珪素膜８９に施されるエッチングは、その厚み方向に沿って進行する異方性エッチングである。これにより、シリコン基材８８を部分的に露出させる開口部９８が窒化珪素膜８９に形成される（図１０（Ｄ））。開口部９８の幅は開口部９７の幅に対応し、例えば、３０ｎｍである。
次いで、アッシング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｏ２ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって有機系膜９６を完全に除去し（第２の被覆層完全除去ステップ）、該有機系膜９６によって覆われていたシリコン基材８８を開口部１００を介して露出させる（図１０（Ｅ））。
次いで、プラズマエッチング処理を実行するプロセスモジュールにおいて、処理ガス、例えば、Ｃｌ２ガス及びＮ２ガスの混合ガス、又はＨＢｒガス及びＮ２ガスの混合ガスからプラズマを生じさせ、プラズマ中のイオンやラジカルによって開口部１００及び開口部９８を介してシリコン基材８８をエッチングする（処理対象層エッチングステップ）。このとき、ウエハＷが載置される載置台にはバイアス電圧が印加されてイオン等がウエハＷに引き込まれるので、シリコン基材８８に施されるエッチングは、その厚み方向に沿って進行する異方性エッチングである。これにより、シリコン基材８８に幅の小さい開口部９９が形成される（図１０（Ｆ））。その後、本処理を終了する。
本実施の形態に係る基板処理方法によれば、側面にＭＬＤ酸化膜９５が残されて幅が小さくなった開口部９４を介して窒化珪素膜８９へプラズマを用いた異方性エッチングが施されて該窒化珪素膜８９に幅の小さい開口部１００が形成される。また、プラズマを用いた異方性エッチングによって側面が露出したＴＥＯＳ膜９０の該側面にＣＯＲ処理が施されて該ＴＥＯＳ膜９０の幅が減少され、シリコン基材８８、窒化珪素膜８９及び幅が減少したＴＥＯＳ膜９０を覆う有機系膜９６を所定量だけ除去することによって幅が減少したＴＥＯＳ膜９０のみを露出させ、さらに、幅が減少したＴＥＯＳ膜９０を選択的に除去することによって有機系膜９６に窒化珪素膜８９を部分的に露出させる幅の小さい開口部９７が形成され、該開口部９７を介して窒化珪素膜８９へ異方性エッチングが施されて該窒化珪素膜８９に幅の小さい開口部９８が形成される。そして、開口部１００及び開口部９８を介してシリコン基材８８へ異方性エッチングが施される。したがって、シリコン基材８８に幅が小さい開口部９９を形成することができ、これにより、半導体デバイスの小型化要求を満たす寸法の開口部９９をシリコン基材８８に形成することができる。
また、開口部１００の位置はフォトレジスト膜９３の開口部９４の位置に対応し、開口部９８の位置は幅が減少したＴＥＯＳ膜９０の位置に対応するので、開口部１００と開口部９８は重ならない。その結果、シリコン基材８８における開口部９９間のピッチを狭めることができる。
上述した本実施の形態に係る基板処理方法では、ＴＥＯＳ膜９０の側面へのＣＯＲ処理開始時には、該ＴＥＯＳ膜９０上にカーボン膜９１のみが所定の厚さだけ残されていたが、上記ＣＯＲ処理開始時において、ＴＥＯＳ膜９０上にカーボン膜９１だけでなく反射防止膜９２やフォトレジスト膜９３が所定の厚さだけ残されていてもよい。
また、上述し各実施の形態においてプラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Liquid Crystal Display）やＦＰＤ（Flat Panel Display）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
本発明の第１の実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。 図１における線II−IIに沿う断面図である。 図１の基板処理システムが実行する基板処理方法が適用されるウエハの構成を概略的に示す部分拡大断面図である。 図１の基板処理システムが実行する基板処理方法の変形例が適用されるウエハの構成を概略的に示す部分拡大断面図である。 開口部をプラズマに晒した時間と開口部の幅との関係を示すグラフである。 本発明の第２の実施の形態に係る基板処理方法を示す工程図である。 本発明の第３の実施の形態に係る基板処理方法を示す工程図である。 本発明の第３の実施の形態に係る基板処理方法を示す工程図である。 本発明の第４の実施の形態に係る基板処理方法を示す工程図である。 本発明の第４の実施の形態に係る基板処理方法を示す工程図である。
１０ 基板処理システム
１２，１３，１４ プロセスモジュール
５１，９０ ＴＥＯＳ膜
５２ ＴｉＮ膜
５３，６１，６７，７８，９２ 反射防止膜
５４，６２，６８，７９，９３ フォトレジスト膜
５５，６３，７０，７１，８０，８２，８３，８５〜８７，９４，９７〜１００ 開口部
８１ デポ
６５，８８ シリコン基材
６６ 熱酸化珪素膜
６９，８４，９６ 有機系膜
７４ 第２のポリシリコン層
７５ 第１の窒化珪素膜
７６ 第２のＴＥＯＳ膜
７７ 第２の窒化珪素膜
８９ 窒化珪素膜
９１ カーボン膜
９５ ＭＬＤ酸化膜

Claims (4)

  1. 少なくとも絶縁膜、ＴｉＮ導電膜からなる処理対象層、高分子樹脂からなる反射防止膜としての中間層、フォトレジスト膜からなるマスク層が順に積層され、且つ前記マスク層には前記中間層の一部を露出させる開口部を有するパターンが形成されている基板をチャンバ内の下部電極として機能する載置台に載置し、前記載置台と前記載置台の上方に配置されたシャワーヘッドとの間に電圧を印加することによって発生するプラズマを用いて前記基板へプラズマ処理を施す基板処理方法であって、
    前記チャンバ内圧力を減圧し、チャンバ内に処理ガスとしてのＣＨＦ ３ ガス及びＨＢｒガスを前記シャワーヘッドから供給し、その際、ＣＨＦ ３ ガスの流量を１００〜３００ｓｃｃｍとし、ＨＢｒガスの流量を３００ｓｃｃｍ以下とし、
    前記載置台に前記プラズマ中のイオンを引き込むための高周波電力を供給すると共に、前記シャワーヘッドに高周波電力を供給することで前記処理ガスをプラズマ化し、前記露出した中間層を前記処理対象層の一部を露出させるまでエッチングして前記中間層のエッチング終点を検出し、前記エッチング終点の検出後において前記基板をプラズマに曝す時間を制御することで前記被処理対象層が露出している開口の幅を調整し、
    その後、Ｃｌ ２ ガス及びＮ ２ ガスを供給して該ガスをプラズマ化し、前記露出した処理対象層を前記下地層が露出するまでエッチングするエッチングステップと、
    前記処理対象層に積層されている中間層、マスク層、及び堆積しているデポをアッシングするアッシングステップとを有することを特徴とする基板処理方法。
  2. 前記ＨＢｒガスから生じたプラズマは、前記開口部の側面に生じる荒れを防止することを特徴とする請求項１記載の基板処理方法。
  3. 少なくとも絶縁膜からなる下地層、ＴｉＮ導電膜からなる処理対象層、高分子樹脂からなる反射防止膜としての第１の中間層、フォトレジスト膜からなる第１のマスク層が順に積層され、且つ前記第１のマスク層には前記中間層の一部を露出させる開口部を有するパターンが形成されている基板をチャンバ内の下部電極として機能する載置台に載置し、前記載置台と前記載置台の上方に配置されたシャワーヘッドとの間に電圧を印加することによって発生するプラズマを用いて前記基板へプラズマ処理を施す基板処理方法であって、
    前記チャンバ内圧力を減圧し、チャンバ内に処理ガスとしてのＣＨＦ ３ ガス及びＨＢｒガスを前記シャワーヘッドから供給し、その際、ＣＨＦ ３ ガスの流量を１００〜３００ｓｃｃｍとし、ＨＢｒガスの流量を３００ｓｃｃｍ以下とし、
    前記載置台に前記プラズマ中のイオンを引き込むための高周波電力を供給すると共に、前記シャワーヘッドに高周波電力を供給することで前記処理ガスをプラズマ化し、前記露出した第１の中間層を前記処理対象層の一部を露出させるまでエッチングして前記第１の中間層のエッチング終点を検出し、前記エッチング終点の検出後において前記基板をプラズマに曝す時間を制御することで前記被処理対象層の一部が露出している開口の幅を調整し、
    その後、Ｃｌ ２ ガス及びＮ ２ ガスを供給して該ガスをプラズマ化し、前記一部が露出した処理対象層をエッチングして前記下地層の一部を露出させる第２の開口部を形成する第１のエッチングステップと、
    前記処理対象層に積層されている第１の中間層、第１のマスク層、及び堆積しているデポをアッシングするアッシングステップと、
    前記基板へ、高分子樹脂からなる反射防止膜としての第２の中間層、及び該第２の中間層の一部を前記第２の開口部の上以外で露出させる第３の開口部を有するフォトレジスト膜からなる第２のマスク層を順に積層する積層ステップと、
    前記処理ガスを用い、前記載置台に高周波電力を供給して前記処理ガスをプラズマ化し、前記露出した第２の中間層を前記処理対象層の他の一部を露出させるまでエッチングして前記第２の中間層のエッチング終点を検出し、併せて前記基板をプラズマに曝す時間を制御することで前記被処理層の他の一部が露出している開口の幅を調整し、
    その後、Ｃｌ ２ ガス及びＮ ２ ガスを供給して該ガスをプラズマ化し、前記他の一部が露出した処理対象層をエッチングする第２のエッチングステップとを有することを特徴とする基板処理方法。
  4. 前記ＨＢｒガスから生じたプラズマは、前記開口部の側面に生じる荒れを防止することを特徴とする請求項３記載の基板処理方法。
JP2008105784A 2007-10-11 2008-04-15 基板処理方法 Expired - Fee Related JP5248902B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008105784A JP5248902B2 (ja) 2007-10-11 2008-04-15 基板処理方法
TW101129040A TWI479563B (zh) 2007-10-11 2008-10-08 基板處理方法
TW097138702A TWI392016B (zh) 2007-10-11 2008-10-08 基板處理方法
KR1020097004258A KR101048009B1 (ko) 2007-10-11 2008-10-09 기판 처리 방법
PCT/JP2008/068806 WO2009048165A1 (en) 2007-10-11 2008-10-09 Substrate processing method
US12/442,075 US8241511B2 (en) 2007-10-11 2008-10-09 Substrate processing method
US13/415,363 US8530354B2 (en) 2007-10-11 2012-03-08 Substrate processing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007265596 2007-10-11
JP2007265596 2007-10-11
JP2008105784A JP5248902B2 (ja) 2007-10-11 2008-04-15 基板処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011011914A Division JP5484363B2 (ja) 2007-10-11 2011-01-24 基板処理方法

Publications (2)

Publication Number Publication Date
JP2009111330A JP2009111330A (ja) 2009-05-21
JP5248902B2 true JP5248902B2 (ja) 2013-07-31

Family

ID=40549306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008105784A Expired - Fee Related JP5248902B2 (ja) 2007-10-11 2008-04-15 基板処理方法

Country Status (5)

Country Link
US (2) US8241511B2 (ja)
JP (1) JP5248902B2 (ja)
KR (1) KR101048009B1 (ja)
TW (2) TWI479563B (ja)
WO (1) WO2009048165A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8257910B1 (en) * 2008-06-24 2012-09-04 Brewer Science Inc. Underlayers for EUV lithography
JP5180121B2 (ja) * 2009-02-20 2013-04-10 東京エレクトロン株式会社 基板処理方法
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
KR20130039963A (ko) * 2011-10-13 2013-04-23 주식회사 테스 기판처리시스템 및 이를 이용한 기판처리방법
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
US9217201B2 (en) * 2013-03-15 2015-12-22 Applied Materials, Inc. Methods for forming layers on semiconductor substrates
US8906810B2 (en) 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
CN104370268B (zh) * 2013-08-16 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
JP6086862B2 (ja) * 2013-08-30 2017-03-01 東京エレクトロン株式会社 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置
JP2018128476A (ja) * 2015-06-19 2018-08-16 富士フイルム株式会社 パターン形成方法、及び、電子デバイスの製造方法
WO2016203834A1 (ja) * 2015-06-19 2016-12-22 富士フイルム株式会社 パターン形成方法、及び、電子デバイスの製造方法
US9859127B1 (en) * 2016-06-10 2018-01-02 Lam Research Corporation Line edge roughness improvement with photon-assisted plasma process
US9761450B1 (en) * 2016-09-26 2017-09-12 International Business Machines Corporation Forming a fin cut in a hardmask
US10269940B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11131919B2 (en) * 2018-06-22 2021-09-28 International Business Machines Corporation Extreme ultraviolet (EUV) mask stack processing
JP7138529B2 (ja) * 2018-09-28 2022-09-16 東京エレクトロン株式会社 エッチング方法
KR20230133267A (ko) 2022-03-07 2023-09-19 주식회사 히타치하이테크 플라스마 처리 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155621A (ja) 1986-12-18 1988-06-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH06244156A (ja) 1993-02-15 1994-09-02 Nippon Telegr & Teleph Corp <Ntt> パタ―ン形成法
JP3191896B2 (ja) * 1993-11-02 2001-07-23 松下電器産業株式会社 半導体装置の製造方法
JPH10312991A (ja) * 1997-05-12 1998-11-24 Sony Corp 有機系反射防止膜のプラズマエッチング方法
JPH11261025A (ja) * 1998-03-13 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
US7877161B2 (en) 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
US7250371B2 (en) 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
US7265056B2 (en) * 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control
KR100632658B1 (ko) 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7271107B2 (en) * 2005-02-03 2007-09-18 Lam Research Corporation Reduction of feature critical dimensions using multiple masks
US8263498B2 (en) * 2006-03-28 2012-09-11 Tokyo Electron Limited Semiconductor device fabricating method, plasma processing system and storage medium
JP2010041028A (ja) 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法

Also Published As

Publication number Publication date
JP2009111330A (ja) 2009-05-21
WO2009048165A1 (en) 2009-04-16
US20100173493A1 (en) 2010-07-08
US8530354B2 (en) 2013-09-10
KR101048009B1 (ko) 2011-07-13
TWI392016B (zh) 2013-04-01
US20120196387A1 (en) 2012-08-02
TWI479563B (zh) 2015-04-01
TW201246369A (en) 2012-11-16
KR20090080499A (ko) 2009-07-24
US8241511B2 (en) 2012-08-14
TW200939337A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
JP5248902B2 (ja) 基板処理方法
JP5180121B2 (ja) 基板処理方法
JP5102720B2 (ja) 基板処理方法
TWI478232B (zh) Substrate handling method
CN101399189A (zh) 半导体装置的制造方法和装置、控制程序及程序存储介质
US20060134917A1 (en) Reduction of etch mask feature critical dimensions
JP2010153702A (ja) 基板処理方法
CN103594352B (zh) 基板处理方法
JP2010283213A (ja) 基板処理方法
JP5524362B2 (ja) 基板処理方法
JP5604063B2 (ja) 基板処理方法及び記憶媒体
JP5107842B2 (ja) 基板処理方法
CN101800160B (zh) 基板处理方法
JP5484363B2 (ja) 基板処理方法
JP2006276869A (ja) 半導体装置の製造方法
JP2006303496A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Ref document number: 5248902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees