JPH11261025A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11261025A JPH11261025A JP10063162A JP6316298A JPH11261025A JP H11261025 A JPH11261025 A JP H11261025A JP 10063162 A JP10063162 A JP 10063162A JP 6316298 A JP6316298 A JP 6316298A JP H11261025 A JPH11261025 A JP H11261025A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- film
- hole
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
の製造方法に関し、露光技術の限界を越えた微小な直径
のホールを形成すること。 【解決手段】キャパシタを構成する蓄積電極を半導体基
板の不純物拡散層に接続するためのコンタクトホールを
形成する場合に、半導体基板1の上に第一の絶縁膜1
3、第一の半導体膜15及び第二の絶縁膜14を順に形
成した後に、第二の絶縁膜15の上に窓16aを有する
レジストマスク16を形成し、さらに窓16aを通して
第二の絶縁膜14にホール17を形成した後、又は第一
の半導体膜15までホール17を形成した後に、ハロゲ
ン系のガスを用いてオーバエッチングすることによって
ホール17の内周にサイドウォール18を形成してその
下をエッチングして直径の小さなコンタクトホール18
を形成する工程を含む。
Description
方法に関し、より詳しくは、コンタクトホールを形成す
る工程を含む半導体装置の製造方法に関する。
ry) 、FRAM(ferroelectric random access memor
y)などの半導体記憶装置は高集積化が進み、これに伴
って層間絶縁膜に形成されるコンタクトホールの直径も
さらに縮小化する必要に迫られている。
と不純物拡散膜とを接続するためのコンタクトホール
は、例えば次のような工程に沿って形成される。まず、
図8(a) に示すように、半導体基板101 の能動領域とそ
の周囲のフィールド絶縁膜102 の上に第一の層間絶縁膜
103 を形成した後に、その第一の層間絶縁膜103 の上に
ビット線104 を形成する。そのビット線104 は、第一の
層間絶縁膜103 のコンタクトホール(不図示)を通して
能動領域に形成された不純物拡散層の一部に接続されて
いる。
膜103 の上に第二の層間絶縁膜105を形成し、その上に
第一の絶縁膜106 を形成する。続いて、第一の絶縁膜10
6 の上に第二の絶縁膜107 と第一の半導体膜108 を交互
に複数層形成する。それから最上の第一のシリコン膜10
8 の上にレジスト109 を塗布し、これを露光し、現像す
ることによりレジスト109 に窓109aを形成する。その窓
109aはキャパシタコンタクト領域に形成される。キャパ
シタコンタクト領域は、能動領域に形成された別の不純
物拡散膜110 の上方に位置する。
9 の窓109aを通して最上の第一のシリコン膜108 からそ
の下方の第一の層間絶縁膜103 までを連続してエッチン
グすることにより、それらの膜にホール111 を形成す
る。続いて、レジスト109 を除去した後に、図8(c) に
示すようにホール111 の内部と最上の第二の絶縁膜107
の上に第二のシリコン膜112 を形成する。続いて、図9
(a) に示すように、第一の絶縁膜106 の上にある第二の
シリコン膜112 及び第二の絶縁膜107 の全てをパターニ
ングし、これによりそれらの膜をキャパシタの蓄積電極
の平面形状にする。さらに、全ての第二の絶縁膜107 を
エッチング液を用いて選択的に除去すると、図9(b) に
示すように、半導体基板101 上には第一及び第二のシリ
コン層108 112 よりなるフィン型の蓄積電極113 が現れ
る。
型の蓄積電極113 の表面に誘電体膜14を形成し、さら
に、誘電体膜114 の表面には対向電極115 となるシリコ
ン膜を形成する。上述したDRAMのキャパシタ形成工
程において、レジスト109 に窓109aを形成する際の露光
にはi線が使用され、しかも、露光用マスクとして位相
シフタが使用されている。
の露光の際にi線、位相シフタを使用してもレジスト10
9 の窓109aの直径はせいぜい0.31μm程度が限界で
ある。窓の直径を更に小さくするためには、エキシマス
テッパーを露光に適用する技術があるが、まだ本格的に
普及するに至っていない。
越えた微小な直径のホールを形成する工程を含む半導体
装置の製造方法を提供することにある。
図4に例示するように、不純物拡散層を有する半導体基
板の上に第一の絶縁膜を形成する工程と、前記第一の絶
縁膜の上に第一の半導体膜を形成する工程と、前記第一
の絶縁膜とは異なる材料からなる第二の絶縁膜を前記第
一の半導体膜を形成する工程と、前記第二の絶縁膜の上
に感光性レジストを塗布する工程と、前記感光性レジス
トを露光、現像して不純物拡散層の上方に窓を形成する
工程と、フロロカーボン系ガスを使用し、前記窓を通し
て前記第二の絶縁膜を第1の時間でエッチングして第二
の絶縁膜にホールを形成する工程と、前記ホールを形成
した後にさらに前記フロロカーボン系ガスを使用するエ
ッチング状態を前記第1の時間の200%以上の時間だ
け維持することにより、前記ホールの内周に前記感光性
レジストの成分を含むサイドウォールを成長し、前記ホ
ールの実質的な直径を小さくする工程と、前記サイドウ
ォールと前記フロロカーボン系レジストをマスクに使用
し、前記ホールを通して前記第二の絶縁膜、前記第一の
半導体膜及び前記第一の絶縁膜をエッチングすることに
より、前記不純物拡散層の上にコンタクトホールを形成
する工程と、前記感光性レジストと前記サイドウォール
を除去する工程と、前記コンタクトホールの中と前記第
二の絶縁膜の上に第二の半導体膜を形成する工程と、前
記第二の半導体膜、前記第二の絶縁膜、前記第一の半導
体膜をパターニングすることにより前記コンタクトホー
ルを含む領域に、前記第一及び第二の半導体膜よりなる
蓄積電極を形成する工程と、前記第二の絶縁膜を選択的
に除去する工程と、誘電体膜を前記蓄積電極の表面に形
成する工程と、前記キャパシタの対向電極を前記誘電体
膜の表面に形成する工程とを有することを特徴とする半
導体装置の製造方法により解決する。
不純物拡散層を有する半導体基板の上に第一の絶縁膜を
形成する工程と、前記第一の絶縁膜の上に第一の半導体
膜を形成する工程と、前記第一の絶縁膜とは異なる材料
からなる第二の絶縁膜を前記第一の半導体膜を形成する
工程と、前記第二の絶縁膜の上に感光性レジストを塗布
する工程と、前記感光性レジストを露光、現像して不純
物拡散層の上方に窓を形成する工程と、前記窓を通して
前記第二の絶縁膜をエッチングすることにより前記第二
の絶縁膜にホールを形成する工程と、フッ素以外のハロ
ゲン系ガスを使用し、前記窓を通して前記第一の半導体
膜を第1の時間でエッチングして前記ホールを深くする
工程と、前記ハロゲン系ガスを使用するエッチング状態
を前記第1の時間の200%以上の時間だけ維持するこ
とにより、前記ホールの内周に前記感光性レジストの成
分を含むサイドウォールを成長し、前記ホールの実質的
な直径を小さくする工程と、前記サイドウォールと前記
フロロカーボン系レジストをマスクに使用し、前記ホー
ルを通して前記第一の絶縁膜をエッチングすることによ
り、前記不純物拡散層の上にコンタクトホールを形成す
る工程と、前記感光性レジストと前記サイドウォールを
除去する工程と、前記コンタクトホールの中と前記第二
の絶縁膜の上に第二の半導体膜を形成する工程と、前記
第二の半導体膜、前記第二の絶縁膜、前記第一の半導体
膜をパターニングすることにより前記コンタクトホール
を含む領域に、前記第一及び第二の半導体膜よりなる蓄
積電極を形成する工程と、前記第二の絶縁膜を選択的に
除去する工程と、誘電体膜を前記蓄積電極の表面に形成
する工程と、前記キャパシタの対向電極を前記誘電体膜
の表面に形成する工程とを有することを特徴とする半導
体装置の製造方法によって解決する。
前記第二の絶縁膜は前記第一の半導体膜と前記第一の絶
縁膜の間にも形成されていることを特徴とする。上記し
た半導体装置の製造方法において、前記第一の半導体膜
と前記第二の絶縁膜は交互に複数層形成されていること
を特徴とする。上記した半導体装置の製造方法におい
て、前記半導体膜は不純物を含む多結晶又は非晶質のシ
リコン膜であることを特徴とする。前記不純物は前記シ
リコン膜の成長と同時又はその後に、前記シリコン膜の
成長後に導入されることを特徴とする。
前記第二の絶縁膜は、酸化シリコンを含む材料から形成
されることを特徴とする。次に、本発明の作用について
説明する。本発明によれば、キャパシタを構成する蓄積
電極を半導体基板の不純物拡散層に接続するためのコン
タクトホールを形成する場合に、半導体基板の上に第一
の絶縁膜、第一の半導体膜及び第二の絶縁膜を形成した
後に、第二の絶縁膜の上に窓を有するレジストマスクを
形成し、さらに窓を通して第二の絶縁膜にホールを形成
した後、又は第一の半導体膜までホールを形成した後
に、ハロゲン系のガスを用いてオーバエッチングするこ
とによってホールの内周にサイドウォールを形成し、そ
の後にホールの下をエッチングして直径の小さなコンタ
クトホールを形成するようにした。
在するコンタクトホールの直径が従来よりも小さくな
り、キャパシタの高集積化を図ることができる。しか
も、コンタクトホールの上部の直径はその下方部よりも
大きいので、このコンタクトホール内と第二の絶縁膜上
に形成される導電膜のステップカバレッジが改善され
る。
を図面に基づいて説明する。本実施形態に係る半導体記
憶装置のうち1つのDRAMセルを構成する転送トラン
ジスタとキャパシタの配置関係は例えば図1の平面図に
示すようになっている。
板)1の表面には能動領域2を囲むフィールド酸化膜3
が形成され、また、シリコン基板1の能動領域2の表面
にはゲート絶縁膜4を介してワード線5が間隔をおいて
複数本形成されている。フィールド酸化膜3は窒化シリ
コン膜をマスクに使用する選択酸化法により形成され、
ゲート絶縁膜4はシリコン基板1の表面を熱酸化するこ
とによって形成されている。また、ワード線5は図中Y
方向に延びてフィールド酸化膜3上を通り、さらに別の
能動領域2の上を通るように形成されている。
の部分には第一の不純物拡散層6が形成され、さらに、
ワード線5に対して第一の不純物拡散層6と反対側の部
分には第二及び三三の不純物拡散層7、8が形成されて
いる。第一〜第三の不純物拡散層6〜8は、ワード線5
をマスクにして不純物をイオン注入することによって自
己整合的に形成される。
膜3はそれぞれ後述する第一の層間絶縁膜11により覆
われている。その第一の層間絶縁膜11は、DRAMセ
ルの構成要素の配置関係を分かりやすくするために図1
では省略されている。第一の層間絶縁膜11の上には図
中x方向に延びるビット線9が間隔をおいて複数本形成
され、1つのビット線9は、第一の層間絶縁膜11のコ
ンタクトホール10を通して第一の不純物拡散層6に電
気的に接続されている。また、第二、第三の不純物拡散
層7、8にはそれぞれ後述する工程を経てキャパシタの
蓄積電極(下部電極)が接続される。
図6に基づいて説明する。図2(a) は図1のI−I線か
ら見た断面図、図5(a) は図1のII−II線から見た断面
図である。また、図2(a) では複数の能動領域2の第二
の不純物拡散層7が現れ、また、図5(a) ではワード線
5をゲート電極とした1つの転送トランジスタが現れて
いる。
ワード線5と能動領域2とフィールド酸化膜3をSiO2よ
りなる第一の層間絶縁膜11により覆った後に、第一の
層間絶縁膜11の上にビット線9を形成する。ビット線
9は、不純物含有シリコンよりなる下層部9aとタング
ステンシリサイドよりなる上層部9bから構成されてい
る。
ト線9の上に、BPSG(boro-phospho silicate glas
s) よりなる第二の層間絶縁膜12と窒化シリコンより
なるエッチングストップ層13を気相成長法によって順
に形成し、続いて、第二の層間絶縁膜12を加熱してリ
フローする。次に、図2(b) 、図5(b) に示すように、
第二の層間絶縁膜12の上に、SiO2よりなる中間絶縁膜
14と非晶質シリコン又は多結晶シリコンよりなる第一
の半導体膜15をCVD法により1層ずつ、又は複数層
交互に形成する。第一の半導体膜15には燐、砒素、又
はホウ素などの不純物が含有されて低抵抗化されてい
る。その不純物の導入は、第一の半導体膜15の成長と
同時であってもよいし、第一の半導体膜15の成長後で
あってもよい。また、第一の半導体膜15の上には中間
絶縁膜14が形成されるが、最も下の第一の半導体14
と第二の層間絶縁膜12の間には中間絶縁膜14が存在
してもしなくてもよい。
ラック系材料よりなる感光性ポジレジスト16を塗布し
た後に、この感光性ポジレジスト16を露光、現像し、
第二及び第三の不純物拡散層7、8の上にそれぞれコン
タクトホール形成用の窓16aを形成する。これに続い
て、窓16aを通して最上の中間絶縁膜14を反応性イ
オンエッチング法によって垂直方向に異方性にエッチン
グする。そのエッチングの反応ガスとして、CF2 、C
F3 、CF4 、CHF3、(CF3)2のようなフロロカーボン系ガ
スとアルゴンの混合ガスを使用する。そのようなフロロ
カーボン系ガスを使用すると、シリコンに対するSiO2の
エッチングの選択比が高くなる。
5の一部が露出するまで行って、図3(a) に示すような
ホール17を中間絶縁膜14に開口する。そのホール1
7が開口された後に、さらにエッチング状態を維持して
オーバエッチングを行うと、感光性ポジレジスト16の
成分を含む物質がホール17の内周に付着して図3(a)
、図5(c) に示すようなサイドウォール18が形成さ
れる。
方性エッチングしてホール17を形成した後に、酸化物
のエッチングによって発生する酸素の供給が絶たれる
と、急速にフロロカーボン系ガスと感光性ポジレジスト
16との反応に起因する (CF2) X ポリマーとカーボンと
から構成される物質の成長が増加して、ホール17内に
サイドウォール18として残る。この場合、RIEによ
る垂直方向のイオンスパッタ効果によってホール17の
中央の底に成長しようとするポリマー含有物質が除去さ
れ、この結果、ポリマー含有物質はホール17の内周面
にのみ成長してホール17の直径が実質的に小さくな
る。
のシリコン膜が露出するまでのエッチング時間を100
%とすれば、200%以上のエッチング、好ましくは7
00%保持する。通常、中間絶縁膜14のオーバエッチ
ングはジャストエチングの30%程度、例えば約2秒間
であり、本実施形態ではそれよりも大きくしている。最
上の中間絶縁膜14の膜厚は35〜60nmであり、エッ
チングレートを420nm/min とすると、オーバエッチ
ングは少なくとも40秒行うことになる。
ってホール17の直径は実質的に小さくなる。これによ
り、感光性ポジレシスト16の窓16aの直径の作製限
界を0.31μmとすると、それよりも直径の小さなホ
ール16aが形成される。実験によって得られた最上の
中間絶縁膜14のエッチング時間とオーバーエッチング
時間と実質的なホール17の関係を表1に示す。表1に
よれば、i線を使用して形成される感光性ポジレジスト
16の窓16aの直径の限界に比べてより小さな直径の
ホールが得られた。
感光性ポジレジスト16とサイドウォール18をマスク
にして、ホール17の下に存在する第一の半導体膜15
と中間絶縁膜14をエッチングして図3(b) に示すよう
なコンタクトホール19を形成すると、第二及び第三の
不純物拡散層7、8の一部が露出する。そのコンタクト
ホール19の直径は、サイドウォール18に囲まれたホ
ールの底の直径とほぼ同じになる。
グによって感光性ポジレジスト16を除去すると、ポリ
マー含有物質を含むサイドウォール18も同時に除去さ
れることになる。コンタクトホール19のうち第一の半
導体膜15に形成された部分の直径は、図6(a) に示す
ように感光性ポジレジスト16の窓16aの直径にほぼ
等しくなるので、コンタクトホール16の最上部にテー
パが形成されたことになる。
縁膜14の上面とコンタクトホール19の内面に沿って
第二の半導体膜20を図3(c) に示すように形成する。
この場合、コンタクトホール19の直径は、上縁で局部
的に広がっているので、ステップカバレッジの良い第二
の半導体膜20が形成される。なお、第二の半導体膜2
0は、非晶質シリコン又は多結晶シリコンから構成す
る。
半導体膜20の上に第二の感光性ポジレジスト25を形
成し、これを露光、現像してキャパシタの蓄積電極の形
状にパターニングする。その蓄積電極が形成される領域
にはコンタクトホール19が含まれる。そして、第二の
感光性ポジレジスト25をマスクにしてエッチングスト
ップ層の上方に存在する第一及び第二の半導体層と中間
絶縁膜14をエッチングすることにより、第一及び第二
の半導体層15、20を蓄積電極21の形状にパターニ
ングする。
を除去すると、図4(a) に示すような断面形状になる。
続いて、フッ酸を用いて中間絶縁膜14を選択的に除去
すると、図4(b) に示す断面形状になって、エッチング
ストプ層13の上には、第一及第二の半導体層15、2
0から構成される蓄積電極21の表面が露出することに
なる。
に、蓄積電極21の表面にSiO2、SiON又はSiN よりなる
誘電体膜22を形成し、さらに、不純物含有シリコンよ
りなる対向電極23をCVD法により形成する。以上の
工程によれば、キャパシタの蓄積電極を不純物拡散層に
接続するためのコンタクトホール19の直径を従来より
も狭くし、しかもステップカバレッジのよい蓄積電極用
の第二の半導体層20を形成することができ、これによ
り、DRAMセルの高集積化、歩留りの向上が図れる。
中間絶縁膜14にホール19を形成した後に、フッソ系
のガスを使用してサイドウォール18を形成したが、そ
れ以外のハロゲン系のガスを使用してもよい。例えば、
図2(c) に示すように感光性ポジレジスト16の窓16
aを通して最上の中間絶縁膜14をエッチングしてホー
ル17を形成した後に、図7(a) に示すように、図7
(a) に示すように、最上の第一の半導体層をHCl 、Cl2
のような塩素系ガス、又はHBr のような臭素系ガスによ
ってRIEによりエッチングしてホール17を深くし、
その後に200%以上のオーバエッチングを行うと、ホ
ール17の内面には図7(b) に示すようにポリマーを含
むサイドウォール28が形成され、ホール17の直径を
実質的に小さくする。
ポジレジスト16及びサイドウォール28をマスクに使
用して、ホール17の下の層を第一の層間絶縁膜11ま
でエッチングしてコンタクトホール19を形成し、これ
により第二及び第三の不純物拡散層2、8の一部を露出
させる。そのサイドウォール28は、シリコンを含んで
いるために、感光性ポジレジスト16の除去と同時に除
去されにくくなるので、サイドウォール28は例えば5
%に希釈されたフッ酸により約30秒間で除去する。
(c) に沿って行われる。このようにして形成されたコン
タクトホール19の直径も従来よりも小さくなり、しか
もコンタクトホール19に形成される第二の半導体層2
0のステップカバレッジも改善される。ところで、蓄積
電極21を構成する半導体層として、多結晶シリコン膜
又は非晶質シリコン膜の他に、非晶質シリコン層を45
0〜550℃程度の低温で成長した後に加熱して得られ
る表面の凹凸の大きなHSG(Hemi Spheerical Grai
n)シリコン膜や、ラグドポリシリコン(Ragged Poly-S
i)膜を用いてもよい。
的に含ませないシリコン化合物を用いたが、不純物を含
ませたBPSG、PSGでもよいし、或いはスピンコー
トするSOGを用いてもよい。
パシタを構成する蓄積電極を半導体基板の不純物拡散層
に接続するためのコンタクトホールを形成する場合に、
半導体基板の上に第一の絶縁膜、第一の半導体膜及び第
二の絶縁膜を形成した後に、第二の絶縁膜の上に窓を有
するレジストマスクを形成し、さらに窓を通して第二の
絶縁膜にホールを形成した後、又は第一の半導体膜まで
ホールを形成した後に、ハロゲン系のガスを用いてオー
バエッチングすることによってホールの内周にサイドウ
ォールを形成してホールの直径を小さくするようにした
ので、サイドウォールより下方の層をエッチングして直
径の小さなコンタクトホールを形成することができる。
その下方部よりも大きいので、このコンタクトホール内
と第二の絶縁膜上に形成される導電膜のステップカバレ
ッジが改善される。
平面図である。
製造工程を示し、図1のI−I線から見た断面図(その
1)である。
製造工程を示し、図1のI−I線から見た断面図(その
2)である。
製造工程を示し、図1のI−I線から見た断面図(その
3)である。
製造工程を示し、図1のII−II線から見た断面図(その
1)である。
製造工程を示し、図1のII−II線から見た断面図(その
2)である。
置の製造工程を示す断面図である。
面図(その1)である。
面図(その2)である。
フィールド酸化膜、4…ゲート絶縁膜、5…ワード線、
6…第一の不純物拡散層、7…第二の不純物拡散層、8
…第三の不純物拡散層、9…ビット線、10…コンタク
トホール、11…第一の層間絶縁膜、12…第二の層間
絶縁膜、13…エチングストップ層13、14…中間絶
縁膜、15…第一の半導体膜、16…感光性ポジレジス
ト、17…ホール、18…サイドウォール、19…コン
タクトホール、20…第二の半導体膜、21…蓄積電
極、22…誘電体膜、23…対向電極。
Claims (7)
- 【請求項1】不純物拡散層を有する半導体基板の上に第
一の絶縁膜を形成する工程と、 前記第一の絶縁膜の上に第一の半導体膜を形成する工程
と、 前記第一の絶縁膜とは異なる材料からなる第二の絶縁膜
を前記第一の半導体膜を形成する工程と、 前記第二の絶縁膜の上に感光性レジストを塗布する工程
と、 前記感光性レジストを露光、現像して不純物拡散層の上
方に窓を形成する工程と、 フロロカーボン系ガスを使用し、前記窓を通して前記第
二の絶縁膜を第1の時間でエッチングして第二の絶縁膜
にホールを形成する工程と、 前記ホールを形成した後にさらに前記フロロカーボン系
ガスを使用するエッチング状態を前記第1の時間の20
0%以上の時間だけ維持することにより、前記ホールの
内周に前記感光性レジストの成分を含むサイドウォール
を成長し、前記ホールの実質的な直径を小さくする工程
と、 前記サイドウォールと前記フロロカーボン系レジストを
マスクに使用し、前記ホールを通して前記第二の絶縁
膜、前記第一の半導体膜及び前記第一の絶縁膜をエッチ
ングすることにより、前記不純物拡散層の上にコンタク
トホールを形成する工程と、 前記感光性レジストと前記サイドウォールを除去する工
程と、 前記コンタクトホールの中と前記第二の絶縁膜の上に第
二の半導体膜を形成する工程と、 前記第二の半導体膜、前記第二の絶縁膜、前記第一の半
導体膜をパターニングすることにより前記コンタクトホ
ールを含む領域に、前記第一及び第二の半導体膜よりな
る蓄積電極を形成する工程と、 前記第二の絶縁膜を選択的に除去する工程と、 誘電体膜を前記蓄積電極の表面に形成する工程と、 前記キャパシタの対向電極を前記誘電体膜の表面に形成
する工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項2】不純物拡散層を有する半導体基板の上に第
一の絶縁膜を形成する工程と、 前記第一の絶縁膜の上に第一の半導体膜を形成する工程
と、 前記第一の絶縁膜とは異なる材料からなる第二の絶縁膜
を前記第一の半導体膜を形成する工程と、 前記第二の絶縁膜の上に感光性レジストを塗布する工程
と、 前記感光性レジストを露光、現像して不純物拡散層の上
方に窓を形成する工程と、 前記窓を通して前記第二の絶縁膜をエッチングすること
により前記第二の絶縁膜にホールを形成する工程と、 フッ素以外のハロゲン系ガスを使用し、前記窓を通して
前記第一の半導体膜を第1の時間でエッチングして前記
ホールを深くする工程と、 前記ハロゲン系ガスを使用するエッチング状態を前記第
1の時間の200%以上の時間だけ維持することによ
り、前記ホールの内周に前記感光性レジストの成分を含
むサイドウォールを成長し、前記ホールの実質的な直径
を小さくする工程と、 前記サイドウォールと前記フロロカーボン系レジストを
マスクに使用し、前記ホールを通して前記第一の絶縁膜
をエッチングすることにより、前記不純物拡散層の上に
コンタクトホールを形成する工程と、 前記感光性レジストと前記サイドウォールを除去する工
程と、 前記コンタクトホールの中と前記第二の絶縁膜の上に第
二の半導体膜を形成する工程と、 前記第二の半導体膜、前記第二の絶縁膜、前記第一の半
導体膜をパターニングすることにより前記コンタクトホ
ールを含む領域に、前記第一及び第二の半導体膜よりな
る蓄積電極を形成する工程と、 前記第二の絶縁膜を選択的に除去する工程と、 誘電体膜を前記蓄積電極の表面に形成する工程と、 前記キャパシタの対向電極を前記誘電体膜の表面に形成
する工程とを有することを特徴とする半導体装置の製造
方法。 - 【請求項3】前記第二の絶縁膜は前記第一の半導体膜と
前記第一の絶縁膜の間にも形成されていることを特徴と
する請求項1又は請求項2に記載の半導体装置の製造方
法。 - 【請求項4】前記第一の半導体膜と前記第二の絶縁膜は
交互に複数層形成されていることを特徴とする請求項1
又は請求項2に記載の半導体装置の製造方法。 - 【請求項5】前記半導体膜は不純物を含む多結晶又は非
晶質のシリコン膜であることを特徴とする請求項1又は
請求項2に記載の半導体装置の製造方法。 - 【請求項6】前記不純物は前記シリコン膜の成長と同時
又はその後に、前記シリコン膜の成長後に導入されるこ
とを特徴とする請求項4記載の半導体装置の製造方法。 - 【請求項7】前記第二の絶縁膜は、酸化シリコンを含む
材料から形成されることを特徴とする請求項1又は請求
項2に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10063162A JPH11261025A (ja) | 1998-03-13 | 1998-03-13 | 半導体装置の製造方法 |
US09/265,570 US6225184B1 (en) | 1998-03-13 | 1999-03-10 | Semiconductor device manufacturing method |
KR1019990008040A KR100319283B1 (ko) | 1998-03-13 | 1999-03-11 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10063162A JPH11261025A (ja) | 1998-03-13 | 1998-03-13 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11261025A true JPH11261025A (ja) | 1999-09-24 |
Family
ID=13221279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10063162A Pending JPH11261025A (ja) | 1998-03-13 | 1998-03-13 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6225184B1 (ja) |
JP (1) | JPH11261025A (ja) |
KR (1) | KR100319283B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009048165A1 (en) * | 2007-10-11 | 2009-04-16 | Tokyo Electron Limited | Substrate processing method |
US7943520B2 (en) | 2007-10-09 | 2011-05-17 | Elpida Memory Inc. | Hole pattern forming method and semiconductor device manufacturing method |
CN112885774A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 高深宽比接触孔的形成方法 |
EP4329454A4 (en) * | 2022-06-21 | 2024-02-28 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR STRUCTURE AND ITS FORMATION METHOD |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100510158B1 (ko) * | 1996-10-30 | 2005-08-25 | 고교기쥬쯔잉초가다이효스루니혼고쿠 | 드라이 에칭용 가스 조성물 및 드라이 에칭 방법 |
US6432318B1 (en) * | 2000-02-17 | 2002-08-13 | Applied Materials, Inc. | Dielectric etch process reducing striations and maintaining critical dimensions |
US20030179521A1 (en) * | 2002-03-20 | 2003-09-25 | Lionel Girardie | Electronic microcomponent incorporating a capacitive structure and fabrication process |
US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
US8518788B2 (en) * | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69133410T2 (de) * | 1990-03-08 | 2005-09-08 | Fujitsu Ltd., Kawasaki | Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben |
JPH08195380A (ja) * | 1995-01-13 | 1996-07-30 | Sony Corp | コンタクトホールの形成方法 |
KR970013363A (ko) * | 1995-08-31 | 1997-03-29 | 김광호 | 반도체 장치의 커패시터 제조방법 |
US6071812A (en) * | 1998-10-19 | 2000-06-06 | Taiwan Semiconductor Manufacturing Company | Method of forming a modified metal contact opening to decrease its aspect ratio for deep sub-micron processes |
-
1998
- 1998-03-13 JP JP10063162A patent/JPH11261025A/ja active Pending
-
1999
- 1999-03-10 US US09/265,570 patent/US6225184B1/en not_active Expired - Fee Related
- 1999-03-11 KR KR1019990008040A patent/KR100319283B1/ko not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7943520B2 (en) | 2007-10-09 | 2011-05-17 | Elpida Memory Inc. | Hole pattern forming method and semiconductor device manufacturing method |
WO2009048165A1 (en) * | 2007-10-11 | 2009-04-16 | Tokyo Electron Limited | Substrate processing method |
JP2009111330A (ja) * | 2007-10-11 | 2009-05-21 | Tokyo Electron Ltd | 基板処理方法 |
US8241511B2 (en) | 2007-10-11 | 2012-08-14 | Tokyo Electron Limited | Substrate processing method |
US8530354B2 (en) | 2007-10-11 | 2013-09-10 | Tokyo Electron Limited | Substrate processing method |
CN112885774A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 高深宽比接触孔的形成方法 |
EP4329454A4 (en) * | 2022-06-21 | 2024-02-28 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR STRUCTURE AND ITS FORMATION METHOD |
Also Published As
Publication number | Publication date |
---|---|
KR19990077776A (ko) | 1999-10-25 |
KR100319283B1 (ko) | 2002-01-05 |
US6225184B1 (en) | 2001-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7718495B2 (en) | Methods of forming integrated circuitry, methods of forming memory circuitry, and methods of forming field effect transistors | |
JP2000068481A (ja) | Dram装置の製造方法 | |
JP3897934B2 (ja) | 半導体装置のコンタクトホール製造方法 | |
KR20150042055A (ko) | 반도체 소자의 제조방법 | |
US6331478B1 (en) | Methods for manufacturing semiconductor devices having chamfered metal silicide layers | |
JPH11261025A (ja) | 半導体装置の製造方法 | |
JPH04317358A (ja) | 半導体装置の製造方法 | |
JP3355504B2 (ja) | 半導体装置の製造方法及びエッチング液 | |
US5899716A (en) | Oxygen ion implantation procedure to increase the surface area of an STC structure | |
US5681774A (en) | Method of fabricating a toothed-shape capacitor node using a thin oxide as a mask | |
JPH0629463A (ja) | 半導体素子の製造方法 | |
JPH09232251A (ja) | 半導体装置の製造方法 | |
JPH1093042A (ja) | 半導体装置及びその製造方法 | |
US5670407A (en) | Method of fabricating a toothed-shape capacitor node in a semiconductor DRAM circuit | |
JP4328396B2 (ja) | Dramにおけるメモリセルの製造方法 | |
JPH1197529A (ja) | 半導体装置の製造方法 | |
JP3708157B2 (ja) | 半導体装置の製造方法 | |
JPH07230968A (ja) | 半導体装置の製造方法 | |
JPH1056080A (ja) | 半導体装置の製造方法 | |
JP2822795B2 (ja) | 半導体装置の製造方法 | |
JPH1117149A (ja) | 半導体装置及びその製造方法 | |
JP3216279B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP2705616B2 (ja) | 半導体装置及びその製造方法 | |
JP4475859B2 (ja) | 半導体装置の製造方法 | |
JPH1167933A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |