JP4161754B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4161754B2
JP4161754B2 JP2003069441A JP2003069441A JP4161754B2 JP 4161754 B2 JP4161754 B2 JP 4161754B2 JP 2003069441 A JP2003069441 A JP 2003069441A JP 2003069441 A JP2003069441 A JP 2003069441A JP 4161754 B2 JP4161754 B2 JP 4161754B2
Authority
JP
Japan
Prior art keywords
resist film
plating
plating resist
rewiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003069441A
Other languages
English (en)
Other versions
JP2004281615A (ja
Inventor
智宏 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2003069441A priority Critical patent/JP4161754B2/ja
Publication of JP2004281615A publication Critical patent/JP2004281615A/ja
Application granted granted Critical
Publication of JP4161754B2 publication Critical patent/JP4161754B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、再配線及び柱状電極を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
従来の半導体装置には、CSP(chip size package)と呼ばれるもので、半導体基板上に形成された再配線の接続パッド部上に柱状電極を形成したものがある(例えば、特許文献1参照)。この場合、再配線の形成方法としては、半導体基板上に成膜された再配線形成用膜をレジスト膜を用いてパターニングすることにより、再配線を形成し、次いでレジスト膜を剥離している。また、柱状電極の形成方法としては、下地金属層上に、柱状電極形成領域に開口部を有するメッキレジスト膜を形成し、次いでメッキレジスト膜をマスクとして電解メッキを行なうことにより、メッキレジスト膜の開口部内に柱状電極を形成し、次いでメッキレジスト膜を剥離している。
【0003】
【特許文献1】
特開平5−218042号公報
【0004】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置の製造方法では、再配線形成用のレジスト膜と柱状電極形成用のメッキレジスト膜とを別々に剥離しているので、製造工程数が多いという問題があった。
そこで、この発明は、製造工程数を少なくすることができる半導体装置の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、半導体基板上に形成された下地金属層上に、ポジ型のレジストを用いて、再配線形成領域に開口部を有する第1のメッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路として電解メッキを行なうことにより、前記第1のメッキレジスト膜の開口部内における前記下地金属層上に再配線を形成する工程と、ネガ型のレジストを用いて、前記再配線及び前記第1のメッキレジスト膜上に第2のメッキレジスト膜を形成し前記第2のメッキレジスト膜の前記再配線の接続パッド部に対応する領域を除く領域および前記第1メッキレジスト膜の残部を同時に露光して、エッチングにより開口部を形成する工程と、前記下地金属層をメッキ電流路として電解メッキを行なうことにより、前記第2のメッキレジスト膜の開口部内における前記再配線の接続パッド部上に柱状電極を形成する工程と、前記両メッキレジスト膜を同一のレジスト剥離液を用いて同時に剥離する工程とを有することを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記第1のメッキレジスト膜はノボラック系樹脂のポジ型の液状レジストで形成し、前記第2のメッキレジスト膜はアクリル系樹脂のネガ型のドライフィルムレジスト、アクリル系樹脂のネガ型の液状レジスト、ノボラック系樹脂のネガ型の液状レジストのうちのいずれか一つで形成することを特徴とするものである。
請求項に記載の発明は、請求項に記載の発明において、前記レジスト剥離液はモノエタノールアミン系の剥離液であることを特徴とするものである。
そして、この発明によれば、再配線を形成するための第1のメッキレジスト膜と柱状電極を形成するための第2のメッキレジスト膜とを同時に剥離しているので、別々に剥離する場合と比較して、製造工程数を少なくすることができる。
【0006】
【発明の実施の形態】
図1はこの発明の一実施形態としての製造方法により製造された半導体装置の断面図を示したものである。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面中央部には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属からなる複数の接続パッド2が集積回路に接続されて設けられている。
【0007】
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンや窒化シリコンなどからなる絶縁膜3及びポリイミドやベンゾシクロブテン(BCB)などからなる保護膜4が設けられている。接続パッド2の中央部は、絶縁膜3及び保護膜4に設けられた開口部5を介して露出されている。
【0008】
開口部5を介して露出された接続パッド2の上面から保護膜4の上面の所定の箇所にかけて下地金属層6が設けられている。下地金属層6の上面には銅からなる再配線7が設けられている。再配線7の接続パッド部上面には銅からなる柱状電極8が設けられている。
【0009】
再配線7を含む保護膜4の上面にはエポキシ系樹脂などからなる封止膜9がその上面が柱状電極8の上面と面一となるように設けられている。従って、柱状電極8の上面は露出されている。この露出された柱状電極8の上面には半田ボール10が設けられている。
【0010】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板1の上面にアルミニウム系金属からなる接続パッド2が形成され、その上面の接続パッド2の中央部を除く領域に酸化シリコンなどからなる絶縁膜3及びポリイミドなどからなる保護膜4が形成され、接続パッド2の中央部が絶縁膜3及び保護膜4に形成された開口部5を介して露出されたものを用意する。
【0011】
次に、図3に示すように、開口部5を介して露出された接続パッド2の上面を含む保護膜4の上面に下地金属層6を形成する。この場合、下地金属層6は、詳細には図示していないが、スパッタにより形成されたチタン層上にスパッタにより銅層を形成したものである。なお、下地金属層6は、無電解メッキにより形成された銅層のみであってもよい。
【0012】
次に、下地金属層6の上面に、ノボラック系樹脂のポジ型の液状レジストを塗布し、露光、現像を行なうことにより、再配線7形成領域に開口部12を有する第1のメッキレジスト膜11を形成する。この場合、ポジ型であるため、塗布された液状レジストの非露光部が第1のメッキレジスト膜11として残存される。次に、下地金属層6をメッキ電流路として銅の電解メッキを行うことにより、第1のメッキレジスト膜11の開口部12内における下地金属層6の上面に再配線7を形成する。
【0013】
次に、図4に示すように、第1のメッキレジスト膜11をそのまま残存させた状態で、再配線7及び第1のメッキレジスト膜11の上面に、アクリル系樹脂のネガ型のドライフィルムレジストをラミネートし、露光、現像を行なうことにより、再配線7の接続パッド部に対応する領域に開口部14を有する第2のメッキレジスト膜13を形成する。この場合、ネガ型であるため、ラミネートされたドライフィルムレジストの露光部が第2のメッキレジスト膜13として残存される。
【0014】
このように、第1のメッキレジスト膜11を剥離することなく、そのまま、第2のメッキレジスト膜13を形成するので、第1のメッキレジスト膜11を剥離した後の、水洗、乾燥等の工程を省略し、生産の効率化を図ることができる。
【0015】
ここで、第1のメッキレジスト膜11は、非露光部からなり、第2のメッキレジスト膜13によって覆われているが、第2のメッキレジスト膜13が露光部によって形成されることにより、ラミネートされたドライフィルムレジストを露光するとき、同時に露光される。
【0016】
また、アクリル系樹脂のネガ型のドライフィルムレジストの現像液としては、一般に、アルカリ系の現像液(Na2CO3、TMAH:テトラメチルアンモニウムハイドロオキサイドなど)を使用するが、この現像液によって第1のメッキレジスト膜11が現像されるなどおかされることはない。
【0017】
例えば、ノボラック系樹脂のポジ型の第1のメッキレジスト膜11に対して、アクリル系樹脂のネガ型のドライフィルムレジスト用のNa2CO3/1%の現像液をシャワー法で直接約5分間吹き付けたところ、第1のメッキレジスト膜11は何ら膜減りすることはなかった。
【0018】
次に、図5に示すように、下地金属層6をメッキ電流路として銅の電解メッキを行うことにより、メッキレジスト膜13の開口部14内における再配線7の接続パッド部上面に柱状電極8を形成する。次に、両メッキレジスト膜11、13を同時に剥離する。例えば、モノエタノールアミン系の剥離液は、アクリル系樹脂のネガ型の第2のメッキレジスト膜13及びノボラック系樹脂のポジ型の第1のメッキレジスト膜11の双方を剥離することができる。
【0019】
そこで、モノエタノールアミン系の剥離液を用いて、両メッキレジスト膜11、13を同時に剥離する。このように、両メッキレジスト膜11、13を同時に剥離することができるので、別々に剥離する場合と比較して、製造工程数を少なくすることができる。なお、ここで、同時に剥離するとは、他の装置に移動することなく、同一の装置にて連続してあるいは一部は同時に剥離することを意味する。
【0020】
次に、再配線7をマスクとして下地金属層6の不要な部分をエッチングして除去すると、図6に示すように、再配線7下にのみ下地金属層6が残存される。次に、図7に示すように、柱状電極8及び再配線7を含む保護膜4の上面にエポキシ系樹脂などからなる封止膜9をその厚さが柱状電極8の高さよりもやや厚くなるように形成する。この状態では、柱状電極8の上面は封止膜9によって覆われている。
【0021】
次に、封止膜9及び柱状電極8の上面側を適宜に研磨することにより、図8に示すように、柱状電極8の上面を露出させる。次に、図9に示すように、柱状電極8の上面に半田ボール10を形成する。次に、図10に示すように、ダイシング工程を経ると、図1に示す半導体装置が複数個得られる。
【0022】
ところで、図4に示す製造工程において、第1のメッキレジスト膜11をそのまま残存させた状態で、再配線7及び第1のメッキレジスト膜11の上面に第2のメッキレジスト膜13を形成しているので、再配線7間の隙間に第1のメッキレジスト膜11が存在し、再配線7間の隙間に第2のメッキレジスト膜13が入り込む余地はない。
【0023】
これに対して、再配線7を形成した後に、第1のメッキレジスト膜11を剥離し、次いで第2のメッキレジスト膜13を形成した場合には、再配線7間に隙間が存在するため、この隙間に第2のメッキレジスト膜13が入り込むことになる。このような場合には、アクリル系樹脂のネガ型のドライフィルムレジストからなる第2のメッキレジスト膜13の密着力が高いため、第2のメッキレジスト膜13を剥離するとき、再配線7間の隙間における下地金属層6の上面にレジスト残渣が発生することがある。
【0024】
このように、再配線7間の隙間における下地金属層6の上面にレジスト残渣が発生した場合には、このレジスト残渣下の不要な下地金属層6をエッチングにより除去することができなくなり、再配線7間でショートが発生するため、不良品となってしまう。
【0025】
これに対し、上記製造方法では、上述の如く、図4に示す製造工程において、再配線7間の隙間に第1のメッキレジスト膜11が存在するため、再配線7間の隙間に第2のメッキレジスト膜13が入り込む余地はなく、従って再配線7間の隙間における下地金属層6の上面に第2のメッキレジスト膜13のレジスト残渣が発生することもなく、第2のメッキレジスト膜13のレジスト残渣に起因する再配線7間でのショートの発生を確実に防止することができる。
【0026】
なお、上記実施形態では、第2のメッキレジスト膜をアクリル系樹脂のネガ型のドライフィルムレジストで形成した場合について説明したが、これに限らず、アクリル系樹脂のネガ型の液状レジストあるいはノボラック系樹脂のネガ型の液状レジストで形成するようにしてもよい。
【0027】
【発明の効果】
以上説明したように、この発明によれば、再配線を形成するための第1のメッキレジスト膜と柱状電極を形成するための第2のメッキレジスト膜とを同時に剥離しているので、別々に剥離する場合と比較して、製造工程数を少なくすることができる。
また、この発明によれば、再配線を形成するための第1のメッキレジスト膜をそのまま残存させた状態で柱状電極を形成するための第2のメッキレジスト膜を形成しているので、再配線間の隙間に第1のメッキレジスト膜が存在し、再配線間の隙間に第2のメッキレジスト膜が入り込む余地はなく、従って再配線間の隙間に第2のメッキレジスト膜のレジスト残渣が発生することもなく、第2のメッキレジスト膜のレジスト残渣に起因する再配線間でのショートの発生を確実に防止することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態としての製造方法により製造された半導体装置の断面図。
【図2】図1に示す半導体装置の製造に際し、当初の製造工程の断面図。
【図3】図2に続く製造工程の断面図。
【図4】図3に続く製造工程の断面図。
【図5】図4に続く製造工程の断面図。
【図6】図5に続く製造工程の断面図。
【図7】図6に続く製造工程の断面図。
【図8】図7に続く製造工程の断面図。
【図9】図8に続く製造工程の断面図。
【図10】図9に続く製造工程の断面図。
【符号の説明】
1 シリコン基板
2 接続パッド
3 絶縁膜
4 保護膜
5 開口部
6 下地金属層
7 再配線
8 柱状電極
9 封止膜
10 半田ボール
11 第1のメッキレジスト膜
13 第2のメッキレジスト膜

Claims (3)

  1. 半導体基板上に形成された下地金属層上に、ポジ型のレジストを用いて、再配線形成領域に開口部を有する第1のメッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路として電解メッキを行なうことにより、前記第1のメッキレジスト膜の開口部内における前記下地金属層上に再配線を形成する工程と、ネガ型のレジストを用いて、前記再配線及び前記第1のメッキレジスト膜上に第2のメッキレジスト膜を形成し、前記第2のメッキレジスト膜の前記再配線の接続パッド部に対応する領域を除く領域および前記第1のメッキレジスト膜の残部を同時に露光して、エッチングにより開口部を形成する工程と、前記下地金属層をメッキ電流路として電解メッキを行なうことにより、前記第2のメッキレジスト膜の開口部内における前記再配線の接続パッド部上に柱状電極を形成する工程と、前記両メッキレジスト膜を同一のレジスト剥離液を用いて同時に剥離する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の発明において、前記第1のメッキレジスト膜はノボラック系樹脂のポジ型の液状レジストで形成し、前記第2のメッキレジスト膜はアクリル系樹脂のネガ型のドライフィルムレジスト、アクリル系樹脂のネガ型の液状レジスト、ノボラック系樹脂のネガ型の液状レジストのうちのいずれか一つで形成することを特徴とする半導体装置の製造方法。
  3. 請求項に記載の発明において、前記レジスト剥離液はモノエタノールアミン系の剥離液であることを特徴とする半導体装置の製造方法。
JP2003069441A 2003-03-14 2003-03-14 半導体装置の製造方法 Expired - Fee Related JP4161754B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003069441A JP4161754B2 (ja) 2003-03-14 2003-03-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003069441A JP4161754B2 (ja) 2003-03-14 2003-03-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004281615A JP2004281615A (ja) 2004-10-07
JP4161754B2 true JP4161754B2 (ja) 2008-10-08

Family

ID=33286469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003069441A Expired - Fee Related JP4161754B2 (ja) 2003-03-14 2003-03-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4161754B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4913456B2 (ja) * 2006-03-22 2012-04-11 株式会社テラミクロス 半導体装置の製造方法
JP4971960B2 (ja) * 2007-12-04 2012-07-11 株式会社テラミクロス 半導体装置の製造方法
JP2016129161A (ja) * 2013-04-24 2016-07-14 パナソニック株式会社 半導体装置

Also Published As

Publication number Publication date
JP2004281615A (ja) 2004-10-07

Similar Documents

Publication Publication Date Title
KR20060103799A (ko) 반도체 장치 및 그 제조 방법
JP2010067647A (ja) 半導体装置の製造方法
JP3945380B2 (ja) 半導体装置およびその製造方法
CN109727942B (zh) 半导体装置以及半导体装置的制造方法
JP2004349610A (ja) 半導体装置およびその製造方法
JP4161754B2 (ja) 半導体装置の製造方法
JP2784122B2 (ja) 半導体装置の製法
JP5247998B2 (ja) 半導体装置の製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2011029314A (ja) 半導体装置の製造方法
JP3446021B2 (ja) 半導体装置のバンプ電極構造およびその形成方法
JP2004079797A (ja) 電解めっきを用いた配線の形成方法
JP4119740B2 (ja) 半導体装置の製造方法
JP4949790B2 (ja) 半導体装置の製造方法
JP4134770B2 (ja) 半導体装置およびその製造方法
JP4126392B2 (ja) 半導体装置の製造方法
JP4686962B2 (ja) 半導体装置の製造方法
JPH09321049A (ja) バンプ構造体の製造方法
JP4971960B2 (ja) 半導体装置の製造方法
JP2003301293A (ja) 半導体装置の製造方法
JP2007214318A (ja) 配線の形成方法
TWI678743B (zh) 半導體線路結構及其製作方法
JP4913456B2 (ja) 半導体装置の製造方法
CN111162007B (zh) 半导体器件及其制造方法
JP3526529B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080530

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees