JP2009272448A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】配線用上部金属層の接続パッド部上面に柱状電極を電解メッキにより形成するためのドライフィルムレジストをラミネートするとき、配線用上部金属層間への気泡の発生を防止した半導体装置の製造方法を提供する。
【解決手段】半導体ウエハ２１上の全面に形成された下地金属層８の上面周辺部にリング状のレジスト高さ位置規制部２７が形成され、下地金属層の上面には配線用上部金属層９が形成されている。そして、ウエハステージ３１の凹部３２内に半導体ウエハを上部金属層およびレジスト高さ位置規制部の上面がウエハステージの凹部の周囲における上面と面一となるように配置する。次に、ウエハステージ、上部金属層およびレジスト高さ位置規制部の上面にドライフィルムレジスト３３をラミネートする。この状態で、ドライフィルムレジストと下地金属層との間に空間３５が形成されており、配線用上部金属層間の気泡の発生を防止することができる。
【選択図】図１６

Description

この発明は半導体装置の製造方法に関する。

従来のＣＳＰ(chip size package)と呼ばれる半導体装置には、半導体基板上に形成された配線の接続パッド部上面に柱状電極を形成し、柱状電極の周囲に封止膜を形成し、柱状電極の上面に半田ボールを形成したものがある（例えば、特許文献１参照）。

特開２００４−２８１６１４号公報

上記従来の半導体装置の製造方法において、特に、柱状電極を形成する場合には、まず、半導体ウエハ上の全面に形成された下地金属層の上面に形成された配線用上部金属層を含む下地金属層の上面に、配線用上部金属層の接続パッド部つまり柱状電極形成領域に対応する部分に開口部を有する柱状電極形成用メッキレジスト膜を形成している。

次に、下地金属層をメッキ電流路とした電解メッキを行なうことにより、柱状電極形成用メッキレジスト膜の開口部内の配線用上部金属層の接続パッド部上面に柱状電極を形成している。次に、柱状電極形成用メッキレジスト膜をレジスト剥離液を用いて剥離している。

次に、配線用上部金属層をマスクとして配線用上部金属層下以外の領域における下地金属層をエッチングして除去し、配線用上部金属層下にのみ下地金属層を残存させている。この状態では、配線用上部金属層およびその下に残存された下地金属層により、２層構造の配線が形成されている。

上記従来の半導体装置の製造方法では、柱状電極形成用メッキレジスト膜の材料としてネガ型のドライフィルムレジストを用いている（特許文献１の第１１段落参照）。この場合、まず、配線用上部金属層を含む下地金属層の上面にドライフィルムレジストをラミネートし、次いで、フォトリソグラフィ技術を用いて柱状電極形成用の開口部を形成している。

ところで、特許文献１には記載が無いが、配線用上部金属層を含む下地金属層の上面にドライフィルムレジストをラミネートする方法としては、ラミネートローラを押し付けて転動させる方法がある。この場合、配線用上部金属層を含む下地金属層の凸凹な上面にドライフィルムレジストを追従性良くラミネートするために、半導体ウエハの温度を上げ、ドライフィルムレジストを軟化させることがある。

しかしながら、ドライフィルムレジストを軟化させすぎると、配線用上部金属層間に気泡が発生することがある。この場合、配線用上部金属層を含む下地金属層の凸凹な上面にドライフィルムレジストを追従性良くラミネートしているため、気泡の逃げ場が無い。そして、特に、配線用上部金属層の接続パッド部上にその近傍で発生した気泡が乗り上がって残留すると、電解メッキにより柱状電極を形成するとき、メッキ液がこの残留気泡を通して隣接する配線用上部金属層まで到達し、配線用上部金属層間でショートが発生してしまうことがある。

そこで、この発明は、配線用上部金属層間で残留気泡に起因する電解メッキ時のショートが発生しないようにすることができる半導体装置の製造方法を提供することを目的とする。

請求項１に記載の発明は、半導体ウエハ上の全面に下地金属層を形成する工程と、前記下地金属層の上面周辺部にレジスト高さ位置規制部を形成する工程と、前記下地金属層の上面に複数の配線用上部金属層をその上面が前記レジスト高さ位置規制部の上面と面一となるように形成する工程と、前記レジスト高さ位置規制部および前記配線用上部金属層の上面にドライフィルムレジストをその下面が前記レジスト高さ位置規制部および前記配線用上部金属層の上面と面一となるようにラミネートする工程と、前記ドライフィルムレジストに対して露光および現像を行なうことにより、前記配線用上部金属層の接続パッド部に対応する部分に開口部を有する柱状電極形成用メッキレジスト膜を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記柱状電極形成用メッキレジスト膜の開口部内の前記配線用上部金属層の接続パッド部上面に柱状電極を形成する工程と、を有することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記ドライフィルムレジストをラミネートする工程は、ウエハステージの上面に形成された凹部内に前記半導体ウエハを前記レジスト高さ位置規制部および前記配線用上部金属層の上面が前記ウエハステージの凹部の周囲における上面と面一となるように配置する工程と、前記ウエハステージの凹部の周囲における上面と前記レジスト高さ位置規制部および前記配線用上部金属層の上面とに前記ドライフィルムレジストをラミネートする工程とを含むことを特徴とするものである。
請求項３に記載の発明は、請求項２に記載の発明において、前記ウエハステージの凹部は円形状であり、前記ドライフィルムレジストのラミネートは、長さが前記ウエハステージの凹部の直径よりも大きいラミネートローラを用いて行なうことを特徴とするものである。
請求項４に記載の発明は、請求項２に記載の発明において、前記ドライフィルムレジストをラミネートした後に、前記ドライフィルムレジストを前記半導体ウエハの周側面に沿って切断する工程を有することを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記ドライフィルムレジストをラミネートする工程は、ラミネートローラを用いて、前記ドライフィルムレジストが前記レジスト高さ位置規制部および前記配線用上部金属層の上面よりも下側に押し込まれないように行なう工程であることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記レジスト高さ位置規制部を形成する工程および前記配線用上部金属層を形成する工程は、前記下地金属層の上面全体に未露光のポジ型レジスト膜を形成する工程と、前記ポジ型レジスト膜に対して露光および現像を行なうことにより、配線用上部金属層形成領域に対応する部分に開口部を有する配線用上部金属層形成用メッキレジスト膜を形成し、且つ、前記下地金属層の上面周辺部に前記レジスト高さ位置規制部を形成する工程と、前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線用上部金属層形成用メッキレジスト膜の開口部内の前記下地金属層の上面に配線用上部金属層を形成する工程と、未露光の前記配線用上部金属層形成用メッキレジスト膜のみに対して露光および現像を行なうことにより、前記配線用上部金属層形成用メッキレジスト膜を除去する工程と、を有することを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記柱状電極を形成した後に、前記柱状電極形成用メッキレジスト膜および前記レジスト高さ位置規制部をレジスト剥離液を用いて剥離する工程と、前記配線用上部金属層をマスクとして前記下地金属層の不要な部分をエッチングして除去する工程とを有することを特徴とするものである。
請求項８に記載の発明は、請求項７に記載の発明において、前記下地金属層の不要な部分を除去した後に、前記柱状電極の周囲を覆う封止膜を形成する工程と、前記柱状電極上に半田ボールを形成する工程と、ダイシングにより前記半導体ウエハを切断して半導体装置を複数個得る工程とを有することを特徴とするものである。
請求項９に記載の発明は、請求項６に記載の発明において、前記レジスト高さ位置規制部は前記下地金属層の上面周辺部にリング状に形成することを特徴とするものである。
請求項１０に記載の発明は、請求項９に記載の発明において、未露光の前記ポジ型レジスト膜を形成した後に、前記ポジ型レジスト膜の周辺部を除去して前記下地金属層の周辺部をメッキ用接続端子部として使用するために露出させる工程を有し、前記配線用上部金属層を形成する工程および前記柱状電極を形成する工程は、前記メッキ用接続端子部の部分にメッキ液が入り込まないようにするためのメッキ治具のシールリングを前記レジスト高さ位置規制部の上面に接触させる工程を含むことを特徴とするものである。

この発明によれば、下地金属層の上面周辺部にリング状のレジスト高さ位置規制部を形成し、下地金属層の上面に複数の配線用上部金属層をその上面がレジスト高さ位置規制部の上面と面一となるように形成し、レジスト高さ位置規制部および配線用上部金属層の上面にドライフィルムレジストをその下面がレジスト高さ位置規制部および配線用上部金属層の上面と面一となるようにラミネートしているので、ドライフィルムレジストの下面と下地金属層の上面との間つまり配線用上部金属層間に空間が形成され、したがって配線用上部金属層間に気泡が発生しないようにすることができ、ひいては配線用上部金属層間で残留気泡に起因する電解メッキ時のショートが発生しないようにすることができる。

図１はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部には、２個のみを図示するが実際には多数の、アルミニウム系金属等からなる接続パッド２が集積回路に接続されて設けられている。

接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。

保護膜５の上面には複数の配線７が設けられている。配線７は、保護膜５の上面に設けられた銅等からなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線７の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。

配線７の接続パッド部上面には銅からなる柱状電極１０が設けられている。配線７を含む保護膜５の上面にはエポキシ系樹脂等からなる封止膜１１がその上面が柱状電極１０の上面と面一となるように設けられている。柱状電極１０の上面には半田ボール１２が設けられている。

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）を準備する。ここで、図２において、縦線と横線とで囲まれた正方形状の領域は半導体装置形成領域２２である。したがって、図２に示す縦線および横線はダイシングストリートに対応する領域である。

次に、図３は図２のIII−III線に沿う断面図を示す。この場合、図３は、左側から右側に向かって、半導体ウエハ２１の左側の周辺部の部分の断面図、半導体ウエハ２１の１つの半導体装置形成領域２２の部分の断面図、半導体ウエハ２１の右側の周辺部の部分の断面図を示す。

図３に示すように、半導体ウエハ２１の半導体装置形成領域２２上にはアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３およびポリイミド系樹脂等からなる保護膜５が形成され、接続パッド２の中央部は絶縁膜３および保護膜５に形成された開口部４、６を介して露出されている。半導体ウエハ２１の周辺部上には絶縁膜３および保護膜５のみが形成されている。なお、図２においては、絶縁膜３および保護膜５の開口部４、６は、あまりに小さくなるため、図示していない。

次に、図４に示すように、絶縁膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。

次に、下地金属層８の上面全体に、ノボラック系樹脂からなるポジ型の液状レジストを塗布し、未露光のポジ型レジスト膜２３を形成する。次に、図５および図６に示すように、ポジ型レジスト膜２３の周辺部をエッジリンス法により除去し、下地金属層８の周辺部をメッキ用接続端子部８ａとして使用するために露出させる。

次に、図７に示すように、ポジ型レジスト膜２３の周辺部上面に第１の遮光リング２４を配置する。次に、複数（例えば３行３列の合計９つ）の半導体装置形成領域２２に対応するサイズの第１の露光マスク（配線用上部金属層形成用露光マスク）２５を準備する。この場合、第１の露光マスク２５は配線用上部金属層９形成領域に対応する部分を透過部２５ａとされ、それ以外を遮光部２５ｂとされたものからなっている。

次に、第１の露光マスク２５を用いたステップ露光を行なうことにより、ポジ型レジスト膜２３を露光する。すると、半導体装置形成領域２２に対応する部分におけるポジ型レジスト膜２３においては、上部金属層９形成領域に対応する領域が露光部となり、それ以外の領域が非露光部となる。半導体装置形成領域２２の周囲に対応する部分におけるポジ型レジスト膜２３においては、第１の遮光リング２４によって覆われた領域が非露光部となり、それ以外の領域が第１の露光マスク２５の露光パターンに応じて露光される。

次に、図８および図９に示すように、現像を行なうと、半導体装置形成領域２２においては、上部金属層９形成領域に対応する部分に開口部２６ａ（図８では、あまりに小さくなるため、図示せず）を有する第１のメッキレジスト膜（配線用上部金属層形成用メッキレジスト膜）２６が形成される。半導体装置形成領域２２の周囲においては、下地金属層８の上面においてメッキ用接続端子部８ａの内側に第１の遮光リング２４によって覆われたポジ型レジスト膜２３からなるリング状のレジスト高さ位置規制部２７が形成され、その内側における第１のメッキレジスト膜２６に第１の露光マスク２５の露光パターンに応じたダミー開口部２６ｂが形成される。

次に、図１０に示すように、レジスト高さ位置規制部２７の上面外周側半分にメッキ治具のシールリング２８を接触させ、且つ、メッキ用接続端子部８ａの上面にメッキ治具の給電部材（図示せず）を接触させ、下地金属層８をメッキ電流路とした銅の電解メッキを行う。すると、半導体装置形成領域２２においては、第１のメッキレジスト膜２６の開口部２６ａ内の下地金属層８の上面に上部金属層９が形成される。半導体装置形成領域２２の周囲においては、レジスト高さ位置規制部２７の内側における第１のメッキレジスト膜２６のダミー開口部２６ｂ内の下地金属層８の上面にダミー上部金属層９ａが形成される。

ここで、第１のメッキレジスト膜２６およびレジスト高さ位置規制部２７の厚さは、形成すべき上部金属層９およびダミー上部金属層９ａの厚さと同一となっている。したがって、形成された上部金属層９およびダミー上部金属層９ａの上面は第１のメッキレジスト膜２６およびレジスト高さ位置規制部２７の上面と面一となる。ところで、メッキ治具のシールリング２８をリング状のレジスト高さ位置規制部２７の上面外周側半分に接触させているので、メッキ液がメッキ用接続端子部８ａの部分に入り込むことはない。すなわち、レジスト高さ位置規制部２７は、後述する役目のほかに、そのような役目も兼ねている。

次に、図１１に示すように、レジスト高さ位置規制部２７の上面全体に第２の遮光リング２９を配置する。次に、第２の遮光リング２９を露光マスクとして第１のメッキレジスト膜２６に対して全面露光を行なう。すると、第２の遮光リング２９によって覆われたレジスト高さ位置規制部２７はそのまま非露光部となるが、それ以外の第１のメッキレジスト膜２６はすべて露光部となる。次に、図１２に示すように、現像を行なうと、第１のメッキレジスト膜２６がすべて除去され、レジスト高さ位置規制部２７のみが残存される。

次に、図１３および図１４に示すように、ウエハステージ３１を準備する。このウエハステージ３１は、平面正方形状の板状であり、上面中央部に平面円形状の凹部３２を有する構造となっている。ウエハステージ３１の凹部３２の直径は半導体ウエハ２１の直径よりもある程度大きく、深さは半導体ウエハ２１、絶縁膜３、保護膜５、下地金属層８および上部金属層９の合計厚さと同一となっている。次に、ウエハステージ３１の凹部３２内に半導体ウエハ２１を上部金属層９、ダミー上部金属層９ａおよびレジスト高さ位置規制部２７の上面がウエハステージ３１の凹部３２の周囲における上面と面一となるように配置する。

次に、図１５および図１６に示すように、ウエハステージ３１の凹部３２の周囲における上面および上部金属層９、ダミー上部金属層９ａおよびレジスト高さ位置規制部２７の上面に、アクリル系樹脂からなる正方形状のネガ型のドライフィルムレジスト３３をラミネートローラ３４で押さえ付けながらラミネートする。

この場合、ドライフィルムレジスト３３のサイズは、ウエハステージ３１の凹部３２のサイズよりもある程度大きく、ウエハステージ３１のサイズよりもやや小さくなっている。ラミネートローラ３４の長さはドライフィルムレジスト３３の一辺の長さよりも長くなっている。したがって、ラミネートローラ３４でドライフィルムレジスト３３を押さえ付けながらラミネートするとき、ラミネートローラ３４がウエハステージ３１の凹部３２の周囲における上面にドライフィルムレジスト３３を介して当接することにより、ラミネートローラ３４の下限位置が規制される。

この結果、ドライフィルムレジスト３３は、ウエハステージ３１の凹部３２内において上部金属層９、ダミー上部金属層９ａおよびレジスト高さ位置規制部２７の上面よりも下側に押し込まれることがなく、上部金属層９、ダミー上部金属層９ａおよびレジスト高さ位置規制部２７の上面にラミネートされる。すなわち、ドライフィルムレジスト３３はその下面が上部金属層９、ダミー上部金属層９ａおよびレジスト高さ位置規制部２７の上面と面一となるように高さ位置規制されてラミネートされる。

この状態では、ドライフィルムレジスト３３の下面と下地金属層８の上面との間には空間３５が形成されている。すなわち、配線用上部金属層９間およびダミー配線用上部金属層９ａ間には空間３５が形成されている。したがって、配線用上部金属層９間およびダミー配線用上部金属層９ａ間に気泡が発生しないようにすることができる。この結果、後で説明するが、柱状電極１０形成用の電解メッキを行なうとき、配線用上部金属層９間およびダミー配線用上部金属層９ａ間で残留気泡に起因するショートが発生しないようにすることができる。

次に、図１７に示すように、カッタ３６の刃先をウエハステージ３１の凹部３２内に位置させて、ドライフィルムレジスト３３を半導体ウエハ２１の周側面に沿って切断し、半導体ウエハ２１上のみにドライフィルムレジスト３３を残存させる。次に、図１８に示すように、ドライフィルムレジスト３３の周辺部上面に第３の遮光リング３７を配置する。この場合、第３の遮光リング３７の内径はレジスト高さ位置規制部２７の内径（つまり図７に示す第１の遮光リング２４の内径よりもある程度大きくなっているが、同じ寸法であってもよい。

次に、複数（例えば３行３列の合計９つ）の半導体装置形成領域２２に対応するサイズの柱状電極形成用露光マスク３８を準備する。この場合、柱状電極形成用露光マスク３８は上部金属層９の接続パッド部（柱状電極１０形成領域）に対応する部分を遮光部３８ａとされ、それ以外を透過部３８ｂとされたものからなっている。

次に、柱状電極形成用露光マスク３８を用いたステップ露光を行なうことにより、ドライフィルムレジスト３３を露光する。すると、半導体装置形成領域２２に対応する部分におけるドライフィルムレジスト３３においては、上部金属層９の接続パッド部（柱状電極１０形成領域）に対応する領域が非露光部となり、それ以外の領域が露光部となる。半導体装置形成領域２２の周囲に対応する部分におけるドライフィルムレジスト３３においては、第３の遮光リング３７によって覆われた領域が非露光部となり、それ以外の領域が柱状電極形成用露光マスク３８の露光パターンに応じて露光される。

次に、図１９に示すように、現像を行なうと、半導体装置形成領域２２においては、上部金属層９の接続パッド部（柱状電極１０形成領域）に対応する部分に開口部３９ａを有する第２のメッキレジスト膜（柱状電極形成用メッキレジスト膜）３９が形成される。半導体装置形成領域２２の周囲においては、レジスト高さ位置規制部２７の上面外周側半分以上におけるドライフィルムレジスト３３が除去され、その内側における第２のメッキレジスト膜３９に柱状電極形成用露光マスク３８の露光パターンに応じたダミー開口部（図示せず）が形成される。この状態では、レジスト高さ位置規制部２７の上面外周側半分以上およびメッキ接続端子部８ａは露出されている。

ここで、レジスト高さ位置規制部２７は、非露光のボジ型レジスト膜からなり、第２のメッキレジスト膜３９によって覆われているが、第２のメッキレジスト膜３９が露光部によって形成されることにより、ドライフィルムレジスト３３を露光するとき、第３の遮光リング３７下以外の領域が同時に露光される。また、アクリル系樹脂からなるネガ型のドライフィルムレジスト３３の現像液としては、一般に、アルカリ系の現像液（Ｎａ２ＣＯ３、ＴＭＡＨ：テトラメチルアンモニウムハイドロオキサイド等）を使用するが、この現像液によってノボラック系樹脂からなるポジ型のレジスト高さ位置規制部２７が現像される等侵されることはない。

次に、図２０に示すように、レジスト高さ位置規制部２７の上面外周側約半分に上記と同様のメッキ治具のシールリング２８を接触させ、且つ、メッキ用接続端子部８ａの上面にメッキ治具の給電部材（図示せず）を接触させ、下地金属層８をメッキ電流路とした銅の電解メッキを行う。すると、半導体装置形成領域２２においては、第２のメッキレジスト膜３９の開口部３９ａ内の上部金属層の接続パッド部上面に柱状電極１０が形成される。半導体装置形成領域２２の周囲においては、図示していないが、第２のメッキレジスト膜３９のダミー開口部内のダミー上部金属層の接続パッド部上面にダミー柱状電極が形成される。

ここで、第２のメッキレジスト膜３９の開口部３９ａおよびダミー開口部は柱状電極１０形成領域およびタミー柱状電極形成領域に対応する部分にのみ形成されているため、空間３５は第２のメッキレジスト膜３９によって覆われている。したがって、メッキ液が空間３５内に入り込むことはない。また、この場合も、メッキ治具のシールリング２８をレジスト高さ位置規制部２７の上面外周側約半分に接触させているので、メッキ液がメッキ用接続端子部８ａの部分に入り込むことはない。

次に、第２のメッキレジスト膜３９およびレジスト高さ位置規制部２７を同時に剥離する。例えば、モノエタノールアミン系の剥離液は、アクリル系樹脂からなるネガ型の第２のメッキレジスト膜３９およびノボラック系樹脂からなるポジ型のレジスト高さ位置規制部２７の双方を剥離することができる。そこで、モノエタノールアミン系の剥離液を用いて、第２のメッキレジスト膜３９およびレジスト高さ位置規制部２７を同時に剥離する。

次に、上部金属層９およびダミー上部金属層９ａをマスクとして下地金属層８の不要な部分をエッチングして除去すると、図２１に示すように、上部金属層９およびダミー上部金属層９ａ下にのみ下地金属層８が残存される。この状態では、上部金属層９およびその下に残存された下地金属層８により２層構造の配線７が形成され、ダミー上部金属層９ａおよびその下に残存された下地金属層８により２層構造のダミー配線７ａが形成されている。

次に、図２２に示すように、柱状電極１０、ダミー柱状電極（図示せず、以下、その説明を省略する）、配線７およびダミー配線７ａを含む保護膜５の上面にエポキシ系樹脂等からなる封止膜１１をその厚さが柱状電極１０の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１０の上面は封止膜１１によって覆われている。

次に、封止膜１１および柱状電極１０の上面側を適宜に研磨することにより、図２３に示すように、柱状電極１０の上面を露出させ、且つ、この露出された柱状電極１０の上面を含む封止膜１１の上面を平坦化する。次に、図２４に示すように、柱状電極１０の上面に半田ボール１２を形成する。次に、ダイシング工程を経ると、図１に示す半導体装置が複数個得られる。

なお、上記実施形態では、図１４に示すように、ウエハステージ３１の凹部３２内に半導体ウエハ２１を上部金属層９、ダミー上部金属層９ａおよびレジスト高さ位置規制部２７の上面がウエハステージ３１の凹部３２の周囲における上面と面一となるように配置しているが、すなわち、凹部３２を有するウエハステージ３１を用いているが、次に、凹部３２を有するウエハステージ３１を用いない場合について説明する。

例えば、図１６を参照して説明すると、上部金属層９、ダミー上部金属層９ａおよびレジスト高さ位置規制部２７の上面に常温でドライフィルムレジスト３３をラミネートローラで低加圧力（０．１ＭＰａ以下）で押さえ付けながらラミネートする。すると、ドライフィルムレジスト３３が上部金属層９、ダミー上部金属層９ａおよびレジスト高さ位置規制部２７の上面よりも下側に押し込まれないようにすることができる。この場合、ラミネートローラの硬度を低くしたりラミネート速度を上げたりすると、ラミネートローラによるドライフィルムレジスト３３に対する実質的な加圧力を低減することができる。

この発明の一実施形態としての製造方法により製造された半導体装置の断面図。 図１に示す半導体装置の製造に際し、当初準備したものの平面図。 図２のIII−III線に沿う断面図。 図３に続く工程の断面図。 図４に続く工程の平面図。 図５のVI−VI線に沿う断面図。 図６に続く工程の断面図。 図７に続く工程の平面図。 図８のIX−IX線に沿う断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図８のXIV−XIV線に沿う断面図。 図１４に続く工程の断面図。 図８のXVI−XVI線に沿う断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 図１８に続く工程の断面図。 図１９に続く工程の断面図。 図２０に続く工程の断面図。 図２１に続く工程の断面図。 図２２に続く工程の断面図。 図２３に続く工程の断面図。

符号の説明

１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 配線
８ 下地金属層
８ａ メッキ用接続端子部
９ 上部金属層
１０ 柱状電極
１１ 封止膜
１２ 半田ボール
２１ 半導体ウエハ
２２ 半導体装置形成領域
２３ ポジ型レジスト膜
２４ 第１の遮光リング
２５ 第１の露光マスク
２６ 第１のメッキレジスト膜
２７ レジスト高さ位置規制部
２８ メッキ治具のシールリング
２９ 第２の遮光リング
３１ ウエハステージ
３２ 凹部
３３ ドライフィルムレジスト
３４ ラミネートローラ
３５ 空間
３６ カッタ
３７ 第３の遮光リング
３８ 柱状電極形成用露光マスク
３９ 第２のメッキレジスト膜

Claims (10)

1. 半導体ウエハ上の全面に下地金属層を形成する工程と、
   前記下地金属層の上面周辺部にレジスト高さ位置規制部を形成する工程と、
   前記下地金属層の上面に複数の配線用上部金属層をその上面が前記レジスト高さ位置規制部の上面と面一となるように形成する工程と、
   前記レジスト高さ位置規制部および前記配線用上部金属層の上面にドライフィルムレジストをその下面が前記レジスト高さ位置規制部および前記配線用上部金属層の上面と面一となるようにラミネートする工程と、
   前記ドライフィルムレジストに対して露光および現像を行なうことにより、前記配線用上部金属層の接続パッド部に対応する部分に開口部を有する柱状電極形成用メッキレジスト膜を形成する工程と、
   前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記柱状電極形成用メッキレジスト膜の開口部内の前記配線用上部金属層の接続パッド部上面に柱状電極を形成する工程と、
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１に記載の発明において、前記ドライフィルムレジストをラミネートする工程は、ウエハステージの上面に形成された凹部内に前記半導体ウエハを前記レジスト高さ位置規制部および前記配線用上部金属層の上面が前記ウエハステージの凹部の周囲における上面と面一となるように配置する工程と、前記ウエハステージの凹部の周囲における上面と前記レジスト高さ位置規制部および前記配線用上部金属層の上面とに前記ドライフィルムレジストをラミネートする工程とを含むことを特徴とする半導体装置の製造方法。
3. 請求項２に記載の発明において、前記ウエハステージの凹部は円形状であり、前記ドライフィルムレジストのラミネートは、長さが前記ウエハステージの凹部の直径よりも大きいラミネートローラを用いて行なうことを特徴とする半導体装置の製造方法。
4. 請求項２に記載の発明において、前記ドライフィルムレジストをラミネートした後に、前記ドライフィルムレジストを前記半導体ウエハの周側面に沿って切断する工程を有することを特徴とする半導体装置の製造方法。
5. 請求項１に記載の発明において、前記ドライフィルムレジストをラミネートする工程は、ラミネートローラを用いて、前記ドライフィルムレジストが前記レジスト高さ位置規制部および前記配線用上部金属層の上面よりも下側に押し込まれないように行なう工程であることを特徴とする半導体装置の製造方法。
6. 請求項１に記載の発明において、前記レジスト高さ位置規制部を形成する工程および前記配線用上部金属層を形成する工程は、
   前記下地金属層の上面全体に未露光のポジ型レジスト膜を形成する工程と、
   前記ポジ型レジスト膜に対して露光および現像を行なうことにより、配線用上部金属層形成領域に対応する部分に開口部を有する配線用上部金属層形成用メッキレジスト膜を形成し、且つ、前記下地金属層の上面周辺部に前記レジスト高さ位置規制部を形成する工程と、
   前記下地金属層をメッキ電流路とした電解メッキを行なうことにより、前記配線用上部金属層形成用メッキレジスト膜の開口部内の前記下地金属層の上面に配線用上部金属層を形成する工程と、
   未露光の前記配線用上部金属層形成用メッキレジスト膜のみに対して露光および現像を行なうことにより、前記配線用上部金属層形成用メッキレジスト膜を除去する工程と、
   を有することを特徴とする半導体装置の製造方法。
7. 請求項６に記載の発明において、前記柱状電極を形成した後に、前記柱状電極形成用メッキレジスト膜および前記レジスト高さ位置規制部をレジスト剥離液を用いて剥離する工程と、前記配線用上部金属層をマスクとして前記下地金属層の不要な部分をエッチングして除去する工程とを有することを特徴とする半導体装置の製造方法。
8. 請求項７に記載の発明において、前記下地金属層の不要な部分を除去した後に、前記柱状電極の周囲を覆う封止膜を形成する工程と、前記柱状電極上に半田ボールを形成する工程と、ダイシングにより前記半導体ウエハを切断して半導体装置を複数個得る工程とを有することを特徴とする半導体装置の製造方法。
9. 請求項６に記載の発明において、前記レジスト高さ位置規制部は前記下地金属層の上面周辺部にリング状に形成することを特徴とする半導体装置の製造方法。
10. 請求項９に記載の発明において、未露光の前記ポジ型レジスト膜を形成した後に、前記ポジ型レジスト膜の周辺部を除去して前記下地金属層の周辺部をメッキ用接続端子部として使用するために露出させる工程を有し、前記配線用上部金属層を形成する工程および前記柱状電極を形成する工程は、前記メッキ用接続端子部の部分にメッキ液が入り込まないようにするためのメッキ治具のシールリングを前記レジスト高さ位置規制部の上面に接触させる工程を含むことを特徴とする半導体装置の製造方法。

Images