JP5239254B2 - 絶縁ゲート型半導体素子の製造方法 - Google Patents
絶縁ゲート型半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5239254B2 JP5239254B2 JP2007215721A JP2007215721A JP5239254B2 JP 5239254 B2 JP5239254 B2 JP 5239254B2 JP 2007215721 A JP2007215721 A JP 2007215721A JP 2007215721 A JP2007215721 A JP 2007215721A JP 5239254 B2 JP5239254 B2 JP 5239254B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- gate electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 197
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 79
- 239000012535 impurity Substances 0.000 claims description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 58
- 229920005591 polysilicon Polymers 0.000 claims description 58
- 239000000470 constituent Substances 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 52
- 229910052814 silicon oxide Inorganic materials 0.000 description 52
- 230000002093 peripheral effect Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
また、本発明は、生産性を低下させることなく、所望の横幅及び間隔を有するFLRを備える絶縁ゲート型半導体素子の製造方法を提供することを目的とする。
半導体基体に不純物を導入して、その表面領域に半導体領域を形成する工程を有する絶縁ゲート型半導体素子の製造方法であって、
前記半導体基板の一方の主面に、前記不純物の導入を阻止可能な厚さの第1の絶縁膜を形成し、形成した第1の絶縁膜を選択的にウエットエッチングして、前記半導体基板の一方の主面に、開口部を有する第1の絶縁膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁膜の開口部に、前記第1の絶縁膜よりも薄く、前記不純物を導入可能な厚さの第2の絶縁膜を形成する第2の絶縁膜形成工程と、
前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、前記不純物の導入を阻止可能であってゲート電極を構成する材料からなるゲート電極構成膜を形成し、形成したゲート電極構成膜を選択的にドライエッチングして、前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、開口部を有するゲート電極構成膜を形成するゲート電極構成膜形成工程と、
前記第1の絶縁膜及び前記ゲート電極構成膜をマスクとして、当該マスクの開口部から前記半導体基板に不純物を導入し、前記半導体基板の表面領域に半導体領域を形成する半導体領域形成工程と、を備え、
前記ゲート電極構成膜形成工程では、前記マスクの開口部が前記ゲート電極構成膜の開口部となるように、前記ゲート電極構成膜を形成し、
前記ゲート電極構成膜形成工程では、前記第2の絶縁膜の一方の主面に第1の開口部を有する第1のゲート電極構成膜を形成するとともに、前記第1の絶縁膜の開口部の壁面を覆うように設けられた第2の開口部を有する第2のゲート電極構成膜とを形成する、ことを特徴とする。
半導体基体に不純物を導入して、その表面領域に半導体領域を形成する工程を有する絶縁ゲート型半導体素子の製造方法であって、
前記半導体基板の一方の主面に、前記不純物の導入を阻止可能な厚さの第1の絶縁膜を形成し、形成した第1の絶縁膜を選択的にウエットエッチングして、前記半導体基板の一方の主面に、開口部を有する第1の絶縁膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁膜の開口部に、前記第1の絶縁膜よりも薄く、前記不純物を導入可能な厚さの第2の絶縁膜を形成する第2の絶縁膜形成工程と、
前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、前記不純物の導入を阻止可能であってゲート電極を構成する材料からなるゲート電極構成膜を形成し、形成したゲート電極構成膜を選択的にドライエッチングして、前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、開口部を有するゲート電極構成膜を形成するゲート電極構成膜形成工程と、
前記第1の絶縁膜及び前記ゲート電極構成膜をマスクとして、当該マスクの開口部から前記半導体基板に不純物を導入し、前記半導体基板の表面領域に半導体領域を形成する半導体領域形成工程と、を備え、
前記ゲート電極構成膜形成工程では、前記マスクの開口部が前記ゲート電極構成膜の開口部となるように、前記ゲート電極構成膜を形成し、
前記半導体基板は第1導電型の第1の半導体領域を有し、
前記半導体領域形成工程では、前記第1の半導体領域の表面領域に形成された複数の第2導電型の第2の半導体領域を形成するとともに、前記第1の半導体領域の表面領域に前記複数の第2の半導体領域を包囲するように環状に形成された第2導電型の環状半導体領域を形成する、ことを特徴とする。
前記ゲート電極構成膜形成工程では、前記第2の絶縁膜の一方の主面に第1の開口部を有する第1のゲート電極構成膜を形成するとともに、前記第1の絶縁膜の開口部の壁面を覆うように設けられた第2の開口部を有する第2のゲート電極構成膜とを形成してもよい。
前記半導体領域形成工程では、前記第1の絶縁膜及び前記ポリシリコン膜をマスクとして、前記半導体基板の表面領域に半導体領域を形成するとともに、前記ポリシリコン膜に導電性を付与してもよい。
L2−2L4+2L3=L1
2 半導体基板
3 ゲート絶縁膜
4 ゲート電極
5 ソース電極
6 ドレイン電極
21 ドリフト領域
22 ドレイン領域
23 ベース領域
24 ソース領域
25 環状P型半導体領域
26 FLR
31 第1のシリコン酸化膜
31a 第1の開口
31b 第2の開口
32 第2のシリコン酸化膜
33 第1のポリシリコン膜
33a 第1の開口
34 第2のポリシリコン膜
34a 第2の開口
35 第1のレジスト膜
36 第2のレジスト膜
Claims (8)
- 半導体基体に不純物を導入して、その表面領域に半導体領域を形成する工程を有する絶縁ゲート型半導体素子の製造方法であって、
前記半導体基板の一方の主面に、前記不純物の導入を阻止可能な厚さの第1の絶縁膜を形成し、形成した第1の絶縁膜を選択的にウエットエッチングして、前記半導体基板の一方の主面に、開口部を有する第1の絶縁膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁膜の開口部に、前記第1の絶縁膜よりも薄く、前記不純物を導入可能な厚さの第2の絶縁膜を形成する第2の絶縁膜形成工程と、
前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、前記不純物の導入を阻止可能であってゲート電極を構成する材料からなるゲート電極構成膜を形成し、形成したゲート電極構成膜を選択的にドライエッチングして、前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、開口部を有するゲート電極構成膜を形成するゲート電極構成膜形成工程と、
前記第1の絶縁膜及び前記ゲート電極構成膜をマスクとして、当該マスクの開口部から前記半導体基板に不純物を導入し、前記半導体基板の表面領域に半導体領域を形成する半導体領域形成工程と、を備え、
前記ゲート電極構成膜形成工程では、前記マスクの開口部が前記ゲート電極構成膜の開口部となるように、前記ゲート電極構成膜を形成し、
前記ゲート電極構成膜形成工程では、前記第2の絶縁膜の一方の主面に第1の開口部を有する第1のゲート電極構成膜を形成するとともに、前記第1の絶縁膜の開口部の壁面を覆うように設けられた第2の開口部を有する第2のゲート電極構成膜とを形成する、ことを特徴とする絶縁ゲート型半導体素子の製造方法。 - 半導体基体に不純物を導入して、その表面領域に半導体領域を形成する工程を有する絶縁ゲート型半導体素子の製造方法であって、
前記半導体基板の一方の主面に、前記不純物の導入を阻止可能な厚さの第1の絶縁膜を形成し、形成した第1の絶縁膜を選択的にウエットエッチングして、前記半導体基板の一方の主面に、開口部を有する第1の絶縁膜を形成する第1の絶縁膜形成工程と、
前記第1の絶縁膜の開口部に、前記第1の絶縁膜よりも薄く、前記不純物を導入可能な厚さの第2の絶縁膜を形成する第2の絶縁膜形成工程と、
前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、前記不純物の導入を阻止可能であってゲート電極を構成する材料からなるゲート電極構成膜を形成し、形成したゲート電極構成膜を選択的にドライエッチングして、前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、開口部を有するゲート電極構成膜を形成するゲート電極構成膜形成工程と、
前記第1の絶縁膜及び前記ゲート電極構成膜をマスクとして、当該マスクの開口部から前記半導体基板に不純物を導入し、前記半導体基板の表面領域に半導体領域を形成する半導体領域形成工程と、を備え、
前記ゲート電極構成膜形成工程では、前記マスクの開口部が前記ゲート電極構成膜の開口部となるように、前記ゲート電極構成膜を形成し、
前記半導体基板は第1導電型の第1の半導体領域を有し、
前記半導体領域形成工程では、前記第1の半導体領域の表面領域に形成された複数の第2導電型の第2の半導体領域を形成するとともに、前記第1の半導体領域の表面領域に前記複数の第2の半導体領域を包囲するように環状に形成された第2導電型の環状半導体領域を形成する、ことを特徴とする絶縁ゲート型半導体素子の製造方法。 - 前記ゲート電極構成膜形成工程では、前記第2の絶縁膜の一方の主面に第1の開口部を有する第1のゲート電極構成膜を形成するとともに、前記第1の絶縁膜の開口部の壁面を覆うように設けられた第2の開口部を有する第2のゲート電極構成膜とを形成する、ことを特徴とする請求項2に記載の絶縁ゲート型半導体素子の製造方法。
- 前記半導体領域形成工程では、前記第1のゲート電極構成膜の開口部に第2導電型の不純物を導入して前記第2の半導体領域を形成するとともに、前記第2のゲート電極構成膜の開口部に第2導電型の不純物を導入して前記環状半導体領域を形成する、ことを特徴とする請求項3に記載の絶縁ゲート型半導体素子の製造方法。
- 前記環状半導体領域の幅をL1、前記第1の絶縁膜の開口部の幅をL2、前記導入された不純物の拡散幅をL3としたとき、L2>L1−2L3の関係を満たす、ことを特徴とする請求項4に記載の絶縁ゲート型半導体素子の製造方法。
- 前記第1の絶縁膜の開口部の壁面に設けられた前記第2のゲート電極構成膜の幅をL4としたとき、L2−2L4+2L3=L1の関係を満たす、ことを特徴とする請求項5に記載の絶縁ゲート型半導体素子の製造方法。
- 前記環状半導体領域がフィールドリミティングリングである、ことを特徴とする請求項2乃至6のいずれか1項に記載の絶縁ゲート型半導体素子の製造方法。
- 前記ゲート電極構成膜形成工程では、前記第1の絶縁膜及び前記第2の絶縁膜の一方の主面に、開口部を有するポリシリコン膜を形成し、
前記半導体領域形成工程では、前記第1の絶縁膜及び前記ポリシリコン膜をマスクとして、前記半導体基板の表面領域に半導体領域を形成するとともに、前記ポリシリコン膜に導電性を付与する、ことを特徴とする請求項1乃至7のいずれか1項に記載の絶縁ゲート型半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215721A JP5239254B2 (ja) | 2007-08-22 | 2007-08-22 | 絶縁ゲート型半導体素子の製造方法 |
KR1020080077816A KR100990419B1 (ko) | 2007-08-22 | 2008-08-08 | 절연 게이트형 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007215721A JP5239254B2 (ja) | 2007-08-22 | 2007-08-22 | 絶縁ゲート型半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009049279A JP2009049279A (ja) | 2009-03-05 |
JP5239254B2 true JP5239254B2 (ja) | 2013-07-17 |
Family
ID=40501213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007215721A Active JP5239254B2 (ja) | 2007-08-22 | 2007-08-22 | 絶縁ゲート型半導体素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5239254B2 (ja) |
KR (1) | KR100990419B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9406543B2 (en) | 2013-12-10 | 2016-08-02 | Samsung Electronics Co., Ltd. | Semiconductor power devices and methods of manufacturing the same |
US9508596B2 (en) * | 2014-06-20 | 2016-11-29 | Vishay-Siliconix | Processes used in fabricating a metal-insulator-semiconductor field effect transistor |
CN106298538B (zh) * | 2015-06-26 | 2019-12-24 | 北大方正集团有限公司 | Vdmos分压环的制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59125664A (ja) * | 1983-01-07 | 1984-07-20 | Toshiba Corp | 半導体装置の製造方法 |
JPH03201485A (ja) * | 1989-12-28 | 1991-09-03 | New Japan Radio Co Ltd | 縦形二重拡散mosトランジスタの製造方法 |
US5474946A (en) * | 1995-02-17 | 1995-12-12 | International Rectifier Corporation | Reduced mask process for manufacture of MOS gated devices |
JP3005517B2 (ja) * | 1998-03-30 | 2000-01-31 | 山形日本電気株式会社 | 半導体装置の製造方法 |
JP4270670B2 (ja) * | 1999-08-30 | 2009-06-03 | 株式会社東芝 | 半導体装置及び不揮発性半導体記憶装置の製造方法 |
JP2003163351A (ja) * | 2001-11-27 | 2003-06-06 | Nec Kansai Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP4929559B2 (ja) * | 2003-10-30 | 2012-05-09 | サンケン電気株式会社 | 半導体素子 |
-
2007
- 2007-08-22 JP JP2007215721A patent/JP5239254B2/ja active Active
-
2008
- 2008-08-08 KR KR1020080077816A patent/KR100990419B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100990419B1 (ko) | 2010-10-29 |
JP2009049279A (ja) | 2009-03-05 |
KR20090020483A (ko) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4860929B2 (ja) | 半導体装置およびその製造方法 | |
US6828626B2 (en) | Semiconductor device with vertical transistors | |
US8148224B2 (en) | Insulated gate type semiconductor device and method for fabricating the same | |
US8648349B2 (en) | Semiconductor device | |
US10008592B1 (en) | Semiconductor device | |
JP2006073740A (ja) | 半導体装置及びその製造方法 | |
JP5687128B2 (ja) | 半導体装置およびその製造方法 | |
WO2006115125A1 (ja) | 半導体装置およびその製造方法 | |
JP4955958B2 (ja) | 半導体装置 | |
JP6726505B2 (ja) | 半導体装置の製造方法 | |
JP2004039655A (ja) | 半導体装置 | |
WO2004032244A1 (ja) | 半導体装置、半導体装置の製造方法 | |
JP5239254B2 (ja) | 絶縁ゲート型半導体素子の製造方法 | |
JP6138619B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4929559B2 (ja) | 半導体素子 | |
JP2012160601A (ja) | 半導体装置の製造方法 | |
WO2015076020A1 (ja) | 半導体装置 | |
JP4632797B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP4287419B2 (ja) | 半導体装置 | |
JP7431079B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2020035912A (ja) | 半導体装置 | |
JP7006389B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2013140621A1 (ja) | 半導体装置およびその製造方法 | |
JP2016092331A (ja) | 半導体装置 | |
JP4851075B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |