JP5225091B2 - 電界効果トランジスタにおいて非対称のオーバーラップ容量を形成するための構造及び方法 - Google Patents

電界効果トランジスタにおいて非対称のオーバーラップ容量を形成するための構造及び方法 Download PDF

Info

Publication number
JP5225091B2
JP5225091B2 JP2008534619A JP2008534619A JP5225091B2 JP 5225091 B2 JP5225091 B2 JP 5225091B2 JP 2008534619 A JP2008534619 A JP 2008534619A JP 2008534619 A JP2008534619 A JP 2008534619A JP 5225091 B2 JP5225091 B2 JP 5225091B2
Authority
JP
Japan
Prior art keywords
spacer
gate
extension
asymmetric
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008534619A
Other languages
English (en)
Other versions
JP2009512192A (ja
Inventor
ヤン、へイニング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2009512192A publication Critical patent/JP2009512192A/ja
Application granted granted Critical
Publication of JP5225091B2 publication Critical patent/JP5225091B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は一般に、半導体デバイス加工技術に関し、より特定的には、電界効果トランジスタ（ＦＥＴ）において非対称のオーバーラップ容量を形成するための構造及び方法に関する。
半導体デバイスの製造において、マイクロプロセッサ、メモリ・デバイスなどのある種の集積回路デバイスの動作速度を高めようとする欲求が常に存在している。この欲求は、ますます高速で動作するコンピュータ及び他の電子デバイスに対する消費者の需要によって助長されている。速度を高めることに対する需要の結果として、トランジスタのような半導体デバイスのサイズは絶え間なく小型化されてきた。例えば、電界効果トランジスタ（ＦＥＴ）のようなデバイスにおいて、２〜３例を挙げると、チャネル長、接合深さ、及びゲート誘電体厚などのデバイス・パラメータはすべて、スケールダウンされ続けている。
一般的に言えば、ＦＥＴのチャネル長が小さくなるほど、トランジスタの動作は速くなる。さらに、典型的なトランジスタの構成要素のサイズ及び／又は規模を縮減することによって、一定のウェハの面積（real estate)上に作ることができるトランジスタの密度及び数量も増加し、そのため、トランジスタ１個当たりの全体としてのコスト、並びにこうしたトランジスタを組み込んだ集積回路デバイスのコストは低下する。
残念ながら、トランジスタのチャネル長の低減は、「短チャネル」効果、並びに長いチャネルのトランジスタでは相対的に重要ではない「エッジ効果」を高めることにもなる。短チャネル効果の１つの例は、他の態様の中でもとりわけ、トランジスタが「オフ」又は非導電状態にあると想定されるときの、短いチャネル長に関係する空乏領域の拡大に起因する、ドレインからソースへの漏れ電流の上昇を含む。さらに、これもまたトランジスタ性能に悪影響を及ぼし得るエッジ効果の１つは、ミラー容量と知られる効果である。ミラー容量は、ＦＥＴのより多量にドープされたソース／ドレイン領域、及び／又は（もしも存在するならば）それほど多量ではなくドープされたソース／ドレイン・エクステンション（ＳＤＥ）領域の導電性部分に（ほとんど常に）オーバーラップする、ドープ多結晶シリコン・ゲート電極及びゲート誘電体の結果として発生する、寄生オーバーラップ容量（ＣＯＶ）である。
さらに、トランジスタの寸法がスケールダウンを続けるにつれて、ゲートとソース／ドレイン・エクステンションとのオーバーラップは、駆動電流を維持することができるように相対的に一定に保たれる必要がある。例えば、トランジスタの駆動電流（Ｉｄｓａｔ）の低下を防ぐためには、最低限、片側当たり約２０ｎｍ（about 20 nm/side)のオーバーラップが必要である。オーバーラップが小さすぎると、エクステンションとチャネルとの間に高抵抗領域が形成されることになる。デバイスが小さくなるにつれて、ソース・エクステンションからドレイン・エクステンションまでの距離は狭くなり、深刻なパンチスルーの問題をもたらす。
従って、デバイスのゲートとソースとの間の低い直列抵抗を維持しながら、同時に、ゲートからドレインへの過剰なオーバーラップによって形成される短チャネル効果、ホット・キャリア効果、パンチスルーおよび寄生ミラー容量のような有害な結果を最小限にするＦＥＴデバイスの製造を可能にすることが望ましい。
前述された従来技術の欠点及び不備は、半導体デバイスのための非対称スペーサ構造体を形成する方法によって克服又は軽減される。例示的な実施形態において、この方法は、半導体基板の上に配置された少なくとも１対の隣接して離間配置されたゲート構造体の上にスペーサ層を形成するステップを含む。このゲート構造体は、スペーサ層がゲート構造体間の領域で第１の厚さで形成され、その他の場所で第２の厚さで形成されるように離間配置され、第２の厚さは第１の厚さより厚い。スペーサ層は、１対の隣接して離間配置されたゲート構造体に対して非対称スペーサ構造体を形成するようにエッチングされる。
別の実施形態において、半導体デバイスのための電界効果トランジスタ（ＦＥＴ）構造体を形成する方法は、半導体基板の上に少なくとも１対の隣接して離間配置されるゲート構造体を形成するステップと、隣接して離間配置されたゲート構造体の上にスペーサ層を形成するステップとを含む。このゲート構造体は、スペーサ層がゲート構造体間の領域で第１の厚さで形成され、その他の場所で第２の厚さで形成されるように離間配置され、第２の厚さは第１の厚さより厚い。スペーサ層は、１対の隣接して離間配置されたゲート構造体の側壁に隣接して非対称性スペーサ構造体を形成するようにエッチングされ、基板は、非対称スペーサ構造体による非対称的特性を有するドープ領域を注入される。
さらに別の実施形態において、半導体デバイスのための電界効果トランジスタ（ＦＥＴ）構造体を形成する方法は、半導体基板の上に少なくとも１対の隣接して離間配置される隣接したゲート構造体を形成するステップと、隣接して離間配置されたゲート構造体の側壁に隣接してオフセット・スペーサを形成するステップと、基板内にエクステンション領域を形成するステップとを含む。第２のスペーサ層が、オフセット・スペーサ、ゲート構造体及び基板の上に形成される。第２のスペーサ層は、中性種の単一傾斜イオン注入を受けさせられ、その傾斜イオン注入は単一方向から発する。第２のスペーサ層はエッチングされ、ここで、傾斜イオン注入を受ける第２のスペーサ層の部分は、その非暴露部分より速い速度でエッチングされ、そのためオフセット・スペーサに隣接する非対称の第２のスペーサが形成される。その後、基板は、ソース及びドレイン領域を注入される。
さらに別の実施形態において、電界効果トランジスタ（ＦＥＴ）構造体は、半導体基板の上に形成されたゲート構造体と、ゲート構造体の側壁上に形成された第１の対のスペーサ構造体と、第１の対のスペーサ構造体に隣接して形成された第２の対のスペーサ構造体とを備え、第２の対のスペーサ構造体は、互いに非対称の厚さを有する。ソース領域及びそのエクステンションが、ゲート構造体の一方の側に注入され、ドレイン領域及びそのエクステンションが、もう一方の側に注入される。ソース領域のエクステンションは、第２の対のスペーサ構造体の非対称の厚さに従って、ドレイン領域のエクステンションと異なる長さを有する。
例示的な図面を参照するが、いくつかの図面においては、同様の要素は類似の番号を付けられている。
電界効果トランジスタ（ＦＥＴ）におけるオーバーラップ容量を低減するための方法及び構造が、本明細書に開示される。従来のＦＥＴ製造プロセスにおいて、ゲート導電体の対向する側部に形成されたスペーサ構造体は、一般に対称性であり、そのためその後に形成されたソース及びドレインのエクステンションは、ゲートに対して同じ量のオーバーラップを有する。しかしながら、トランジスタの駆動電流は、主としてソース側のオーバーラップ（すなわち、ゲートからソースへの抵抗）の量によって制御されるため、ドレイン側のオーバーラップの量は、駆動電流に悪影響を及ぼすことなくもっと低減することができる。その一方で、ゲートからドレインへのオーバーラップの低減は、例えば、短チャネル効果、パンチスルー、ホット・キャリア効果及び寄生キャパシタンスの点で有益である。
さらに、デバイスの寸法が小さくなるにつれて、エクステンション抵抗が優勢になる。（狭いスペーサ幅の結果としての）より短いソース側のエクステンションは、ホット・キャリア効果といった問題を引き起こすこともなく直列抵抗を低減して、デバイス性能を改善することになるが、これは、ドレイン側のエクステンションが（スペーサ幅を低減させない結果として）なお適切な長さに維持されているからである。このことは、ソース及びドレイン側に従来通り形成され、それが次には、対称なソース及びドレインのエクステンション長をもたらす、対称なエクステンションとは対照的である。
従って、本明細書でさらに詳細に説明されるように、開示される発明の実施形態は、長いオーバーラップ及び短いオーバーラップを有するソース及びドレインのエクステンション、並びに長いエクステンション及び短いエクステンションそれ自体を次にもたらす、非対称のスペーサ構造体を作るための、さまざまな製造技術を利用する。
最初に図１から図３を参照すると、本発明の例示的な実施形態による、１対のＦＥＴデバイス１００に対する非対称のソース及びドレイン・オーバーラップ領域の形成を示す一連の断面図が示される。特に、図１は、半導体基板１０４（例えば、シリコン）の上に形成された１対の隣り合うゲート導電体１０２を示し、ゲート１０２は、対応するゲート酸化物層１０６上に形成されている。基板１０４上で個々のデバイスを互いに電気的に分離するための浅いトレンチ分離（ＳＴＩ）構造１０８も図示されている。基本的なＦＥＴ構造体は当業者には周知であるため、ＳＴＩ １０８及びゲート酸化物層１０６のような特定の形状は、本明細書ではさらに詳細には説明されない。
これもまた図１に示されているように、不均一な厚さのスペーサ層１３０が、１対のゲート構造体１０２の上に形成される。図１の実施形態は、ごく近接した（例えば、ゲートの高さの約１〜３倍のゲート間分離）２つの隣り合うゲートを使用する。スペーサ層１３０の形成において、堆積パラメータを選択的に調節することによって、ゲートの外側の領域よりも薄い膜が２つのゲート間の領域の上に形成される。従って、スペーサ層１３０がパターン形成及びエッチングされたときに、図２に示されるように、非対称スペーサ１１４ａ、１１４ｂが、不均一な厚さの層の一定のエッチング速度からもたらされることになる。
非対称スペーサの形成に続いて、図３は、標準的なデバイス加工によるハロ及びエクステンションの注入ステップを示す。注入されたドーパント材料を駆動するためのアニール後、薄い方のスペーサ１１４ｂに対応するエクステンション１１６は、厚い方のスペーサ１１４ａに対応するエクステンション１１８よりも長いオーバーラップを有していることがわかる。言い換えると、「長いオーバーラップ」のエクステンション１１６は、「短いオーバーラップ」のエクステンション１１８よりもさらにゲートの下に延びている。好ましい実施形態において、ＦＥＴ構造体のソース端子は、（駆動電流を維持するために）ゲートの長いオーバーラップ・エクステンション側に配置され、ドレイン端子は、（全体としてのオーバーラップ容量を低減し、短チャネル効果を改善するために）ゲートの短いオーバーラップ・エクステンション側に配置される。
不均一な層形成による非対称スペーサ形成の原理は、深いソース及びドレイン領域の形成にも同様に適用することができる。図４から図７まで、及び図９は、本発明の別の実施形態によるＦＥＴデバイスの非対称ソース及びドレイン・エクステンション領域の形成を示す、一連の断面図である。図４における開始時に、オフセット・スペーサ１１４が最初にＦＥＴゲート構造体の上に形成されている。
スペーサ１１４は、従来のプロセスの場合のように対称（すなわち、ゲートの両側で実質的に等しい厚さ）であってもよく、あるいは、スペーサ１１４は、図２に示されるように非対称で形成されることもできる。例示の目的で、オフセット・スペーサ１１４は、本シーケンスでは対称として図示される。図５は、標準的なデバイス加工によるハロ及びエクステンションの注入ステップを示し、その後、注入されたドーパント材料を拡散させるためにアニールが行われる。対称なオフセット・スペーサ１１４なので、ゲートの両側に得られるエクステンション１２０は、実質的に等しいオーバーラップを有することになる。他方、スペーサ１１４が、図１−図２に示される加工によって形成された場合は、図３に示されるように、非対称エクステンションが現れることになる。
次いで、図６に示されるように、不均一な第２のスペーサ層１３２（例えば、Ｓｉ３Ｎ４）がデバイスの上に形成される。図１の実施形態と同様に、第２のスペーサ層１３２は（ゲート間の距離が十分に近く、かつ適切に調節されたプロセス条件が与えられるならば）ゲート間の領域でより薄く形成され、ゲートの外側の領域でより厚く形成される。図７において、第２のスペーサ層１３２がパターン形成及びエッチングされると、非対称性スペーサ１２４ａ、１２４ｂが形成される。例証として、図８は、図７に示される加工ステップによって形成されたデバイスの例示的なＳＥＭ像である。
非対称性スペーサ１２４ａ、１２４ｂの形成を通じて、図９に示されるソース／ドレインのイオン注入ステップは、異なる長さのエクステンションをもたらす。さらに具体的には、ゲートの外側のエクステンション１２０ａは、ゲート間のエクステンション１２０ｂに比べて長い。これは、深いソース／ドレイン注入が、第２の組のスペーサがより薄いところでゲートにより接近し、そのため、図５において形成されたエクステンション領域を短縮するという事実に起因する。こうしたより短いエクステンションでは、キャリア（例えば、電子又は正孔）に対する抵抗がより低い。このような実施形態においては、直列抵抗を低減するためにゲート間に配置された共通ソース端子を有することが実用的であり、一方、ドレイン端子はエクステンションがより長いゲートの外側に配置される。
このような用途の１つの適切な例は、供給電圧（ＶＤＤ）に接続されたそのソース端子を有する、ＳＲＡＭセルのＰＦＥＴデバイス対である。図１０は、図９に示される実施形態と同様の非対称スペーサを有するＳＲＡＭセルの一部分の例示的なＳＥＭ像である。留意されるように、薄いスペーサが２つのゲート間に位置している。
図１１から図１４は、本発明のさらなる実施形態による、非対称スペーサを形成するための別の技術を示す。上述の実施形態の場合のように、図１１は、半導体基板１０４、ゲート酸化物層１０６及びＳＴＩ構造１０８の上に形成された１対のゲート導電体１０２を示す。さらに、スペーサ層１１０（例えば、酸化物、ＴＥＯＳ、シリコン窒化物）が、ドーパント注入の前にスペーサを形成する目的で、デバイス１００の上に形成される。
従来的には、図１１のスペーサ層１１０は、次に、ゲート導電体１０２の側壁に沿って実質的に対称のスペーサをもたらすようにパターン形成され、均一にエッチングされていた。しかしながら、図１２に示されるように、このウェハは、次に、例えばゲルマニウム（Ｇｅ）又はキセノン（Ｘｅ）といった中性ドーパント種の傾斜イオン注入（矢印１１２）を受けさせられる。これにより、ゲート構造体の一方の側の上のスペーサ層１１０が傾斜イオン注入を受けることになる。例示的な実施形態において、注入角度は、約１０度から約３５度のオーダーとすることができる。このような注入の効果は、スペーサ層１１０の注入部分のエッチング速度を層の残りの部分と比べて高めることである。それゆえ、図１３に示されるように、注入されたスペーサ層１１０が引き続きパターン形成及びエッチングされたときに、エッチングされたゲートは１対のスペーサ１１４ａ、１１４ｂと共に残され、ゲートの注入された側のスペーサ１１４ｂは、ゲートの注入されなかった側のスペーサ１１４ａよりも薄くなる（すなわち、非対称）。
非対称スペーサの形成に続いて、図１４は、図３の構造体と同様に、長いオーバーラップ１１６及び短いオーバーラップ１１８を有するエクステンションを形成するためのハロ及びエクステンションの注入ステップを示す。しかしながら、図３の長いオーバーラップ１１６はゲートの内側に配置されるが、図１４の長いオーバーラップ１１６は、ゲートの右側に配置される。
イオン注入による非対称スペーサ形成の原理は、ソース及びドレインの形成の際にも同様に適用することができる。図１５から図２０は、本発明の別の実施形態によるＦＥＴデバイスの非対称ソース及びドレイン・エクステンション領域の形成を示す、一連の断面図である。図１５における開始時に、オフセット・スペーサ１１４の形成後のＦＥＴ構造体が示されている。図４のように、オフセット・スペーサ１１４は、図５のハロ／エクステンションのイオン注入ステップに先だって、対称に形成されるか、非対称に形成されるかのいずれかとすることができる。
図１６は、標準的なデバイス加工によるハロ及びエクステンションの注入ステップを示し、その後、注入されたドーパント材料を拡散させるためにアニールが行われる。対称なオフセット・スペーサなので、ゲートの両側に得られるエクステンション１２０は、実質的に等しいオーバーラップを有することになる。他方、スペーサ１１４が図１２−図１３に示される加工によって形成された場合には、エクステンション１２０は、図１４に示されるように現れることになる。どちらの場合でも、第２のスペーサ層１２２（例えば、Ｓｉ３Ｎ４）が、その後、図１７に示されるようにデバイスの上に形成される。
次いで、図１８に示されるように、第２のスペーサ層１２２に、前述の実施形態で説明されたのと同様の方式で、中性ドーパント種の傾斜イオン注入（矢印１１２）を受けさせる。これもまた、層１２２の注入部分のエッチング速度を高める効果を有する。それゆえ、層１２２が図１９に示されるようにパターン化形成及びエッチングされると、第２の組のスペーサ１２４ａ、１２４ｂが、第１の組のオフセット・スペーサ１１４の上に形成される。第１の組のオフセット・スペーサ１１４が対称又は非対称のいずれであるかにかかわらず、第２の組のスペーサは、図１８に示される傾斜注入のせいで、実際に非対称になる。特に、ゲート構造体の注入されていない側は、厚いスペーサ１２４ａを含み、他方、ゲート構造体の注入された側は、薄いスペーサ１２４ｂを含む。
図２０に最終的に示されるように、その後、ウェハに、従来のプロセスのドーピングに従って、（深い）ソース／ドレイン注入を受けさせる。しかしながら、薄い方のスペーサ１２４ｂに対応するゲートの側において、深いソース／ドレイン注入の後に残る、得られたエクステンション１２０ｂは、厚い方のスペーサ１２４ａに対応するゲートの側のエクステンション１２０ａよりも長さが短くなる。そのため、好ましい実施形態において、ＦＥＴのソース側は、薄い方のスペーサ１２４ｂに対応するゲートの側に配置される。対照的に、ドレイン側のエクステンションは、ホット・キャリア効果を防止する目的で、なお一定の長さに維持される。
スペーサ層のエッチング速度を高めるために傾斜中性ドーパント注入ステップを使用することによって、非対称なスペーサ厚を有するＦＥＴデバイスを達成することができる。これが次に、長い／短いオーバーラップを持つエクステンション、並びに長いエクステンション及び短いエクステンションそれ自体を可能にする。しかしながら、上述のような、非対称スペーサをもたらすことになる追加的な方法もまた、意図されている
本発明を、好ましい一実施形態又は複数の実施形態を参照して説明してきたが、本発明の範囲を逸脱することなく、さまざまな変更を行うことができ、均等物によってその構成要素を置き換えることができることが、当業者には理解されるであろう。さらに、特定の状況又は材料を本発明の教示に適合させるために、その本質的な範囲を逸脱することなく、多くの改変をおこなうことができる。したがって、本発明は、本発明を実施するために考えられる最良の形態として開示された具体的な実施形態に限定されるものではなく、添付の特許請求の範囲内に入るすべての実施形態を含むものであることが意図される。
本発明の構造体及び方法は、集積回路の製造において有用であり、より特定的には、電界効果トランジスタの製造において有用である。
本発明の例示的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・オーバーラップ領域の形成を示す一連の断面図である。 本発明の例示的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・オーバーラップ領域の形成を示す一連の断面図である。 本発明の例示的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・オーバーラップ領域の形成を示す一連の断面図である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 図７に示された加工ステップによって形成されたデバイスの例示的なＳＥＭ像である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 非対称スペーサを有するＳＲＡＭセルの一部分の例示的なＳＥＭ像である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・オーバーラップ領域の形成を示す一連の断面図である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・オーバーラップ領域の形成を示す一連の断面図である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・オーバーラップ領域の形成を示す一連の断面図である。 本発明の代替的な実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・オーバーラップ領域の形成を示す一連の断面図である。 本発明のさらに別の実施形態による、ＦＥＴデバイスの非対称性ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 本発明のさらに別の実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 本発明のさらに別の実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 本発明のさらに別の実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 本発明のさらに別の実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。 本発明のさらに別の実施形態による、ＦＥＴデバイスにおける非対称ソース及びドレイン・エクステンション領域の形成を示す一連の断面図である。
符号の説明
１００：ＦＥＴデバイス
１０２：ゲート構造体
１０４：基板
１０６：ゲート酸化物層
１０８：ＳＴＩ構造
１１０、１３０、１３２、１２２：スペーサ層
１１２：傾斜イオン注入
１１４、１２４：スペーサ
１１６、１１８、１２０：エクステンション

Claims (5)

  1. 半導体デバイスのための電界効果トランジスタ（ＦＥＴ）構造体を形成する方法であって、
    半導体基板（１０４）の上に少なくとも１対の隣接して離間配置されるゲート構造体（１０２）を形成するステップと、
    前記１対の隣接して離間配置されたゲート構造体（１０２）の側壁に隣接してオフセット・スペーサ（１１４、１１４ａ、１１４ｂ）を形成するステップと、
    前記オフセット・スペーサの形成後の前記ゲート構造体（１０２）の両側の前記基板（１０４）内にエクステンション領域を形成するステップと、
    前記オフセット・スペーサ、前記ゲート構造体（１０２）及び前記エクステンション領域の形成後の前記基板（１０４）の上に第２のスペーサ層（１２２）を形成するステップと、
    前記第２のスペーサ層（１２２）に中性種の単一傾斜イオン注入（１１２）を受けさせるステップであって、前記傾斜イオン注入（１１２）は単一方向から発するステップと、
    前記第２のスペーサ層（１２２）をエッチングするステップであって、前記傾斜イオン注入を受けた前記第２のスペーサ層の部分は、その非暴露部分より速い速度でエッチングされ、そのため前記オフセット・スペーサに隣接する非対称の第２のスペーサ（１２４ａ、１２４ｂ）が形成されるステップと、
    前記第２のスペーサの形成後の前記基板（１０４）にドーパントを注入してソース及びドレイン領域を形成するステップと、を含む方法。
  2. 前記ソース領域は、前記ドレイン領域よりも短いエクステンションを有する、請求項１１記載の方法。
  3. 前記中性種は、ゲルマニウムとキセノンのうちの少なくとも１つを含む、請求項１または２に記載の方法。
  4. 前記オフセット・スペーサ（１１４ａ、１１４ｂ）もまた、前記ゲート構造体（１０２）及び前記基板（１０４）の上に形成された第１のスペーサ層（１１０）における中性種の傾斜イオン注入によって、非対称に形成される、請求項１に記載の方法。
  5. 薄い方のオフセット・スペーサ（１１４ｂ）に対応する前記エクステンション領域は、厚い方のオフセット・スペーサ（１１４ａ）に対応する前記エクステンション領域よりも長いゲート・オーバーラップを有する、請求項４に記載の方法。
JP2008534619A 2005-10-07 2006-10-02 電界効果トランジスタにおいて非対称のオーバーラップ容量を形成するための構造及び方法 Expired - Fee Related JP5225091B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/163,165 US7396713B2 (en) 2005-10-07 2005-10-07 Structure and method for forming asymmetrical overlap capacitance in field effect transistors
US11/163,165 2005-10-07
PCT/US2006/038593 WO2007044324A2 (en) 2005-10-07 2006-10-02 Structure and method for forming asymmetrical overlap capacitance in field effect transistors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012169233A Division JP5602799B2 (ja) 2005-10-07 2012-07-31 半導体デバイスのための非対称スペーサ構造体を形成する方法

Publications (2)

Publication Number Publication Date
JP2009512192A JP2009512192A (ja) 2009-03-19
JP5225091B2 true JP5225091B2 (ja) 2013-07-03

Family

ID=37910389

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008534619A Expired - Fee Related JP5225091B2 (ja) 2005-10-07 2006-10-02 電界効果トランジスタにおいて非対称のオーバーラップ容量を形成するための構造及び方法
JP2012169233A Expired - Fee Related JP5602799B2 (ja) 2005-10-07 2012-07-31 半導体デバイスのための非対称スペーサ構造体を形成する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012169233A Expired - Fee Related JP5602799B2 (ja) 2005-10-07 2012-07-31 半導体デバイスのための非対称スペーサ構造体を形成する方法

Country Status (7)

Country Link
US (2) US7396713B2 (ja)
EP (1) EP1946360A4 (ja)
JP (2) JP5225091B2 (ja)
KR (1) KR101054703B1 (ja)
CN (1) CN101647108B (ja)
TW (1) TW200731417A (ja)
WO (1) WO2007044324A2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5170490B2 (ja) * 2005-06-09 2013-03-27 セイコーエプソン株式会社 半導体装置
US7843016B2 (en) * 2007-07-16 2010-11-30 International Business Machines Corporation Asymmetric field effect transistor structure and method
US7915670B2 (en) 2007-07-16 2011-03-29 International Business Machines Corporation Asymmetric field effect transistor structure and method
US20090159936A1 (en) * 2007-12-20 2009-06-25 Uday Shah Device with asymmetric spacers
US9016236B2 (en) * 2008-08-04 2015-04-28 International Business Machines Corporation Method and apparatus for angular high density plasma chemical vapor deposition
DE102008049719A1 (de) * 2008-09-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
JP5442235B2 (ja) * 2008-11-06 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8334560B2 (en) * 2009-09-02 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse disturb immune asymmetrical sidewall floating gate devices
US20110049582A1 (en) * 2009-09-03 2011-03-03 International Business Machines Corporation Asymmetric source and drain stressor regions
US8643107B2 (en) * 2010-01-07 2014-02-04 International Business Machines Corporation Body-tied asymmetric N-type field effect transistor
US8426917B2 (en) * 2010-01-07 2013-04-23 International Business Machines Corporation Body-tied asymmetric P-type field effect transistor
CN102446770A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种提高浮体动态随机存储单元写入速度的方法及结构
CN102543881B (zh) * 2011-11-02 2014-08-06 上海华力微电子有限公司 提高浮体效应存储单元写入速度的方法
CN102437124B (zh) * 2011-11-17 2014-01-08 上海华力微电子有限公司 提高浮体效应存储单元写入速度的方法及半导体器件
CN103187300B (zh) * 2011-12-31 2016-02-17 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN103247528B (zh) * 2012-02-03 2015-09-02 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体场效应管的制造方法
CN102637602A (zh) * 2012-02-28 2012-08-15 上海华力微电子有限公司 一种减小半导体器件栅诱导漏极泄漏的方法
CN102610527A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 提高共源运算放大器频率特性的mos器件制造方法
CN102610501A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 提高浮体效应存储单元写入速度的侧墙刻蚀方法
CN102610502A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 减小热载流子注入损伤的mos器件制作方法
CN102623502A (zh) * 2012-03-23 2012-08-01 上海华力微电子有限公司 共源极运算放大器及其制造方法
CN102945792A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 对凹槽侧墙氧化物回蚀不良影响的改善方法
US8889022B2 (en) 2013-03-01 2014-11-18 Globalfoundries Inc. Methods of forming asymmetric spacers on various structures on integrated circuit products
US9202911B2 (en) * 2013-06-07 2015-12-01 Globalfoundries Inc. Self-aligned channel drift device and methods of making such a device
DE102014009640B4 (de) * 2014-06-26 2022-06-23 Elmos Semiconductor Se Transistor oder Speicherzellentransistor mit Floating-Gate ohne separates Control-Gate
JP2017130577A (ja) 2016-01-21 2017-07-27 ソニー株式会社 半導体装置およびその製造方法、固体撮像素子、並びに電子機器
WO2018182627A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Transistors including asymmetric gate spacers
US11245032B2 (en) 2019-04-02 2022-02-08 Globalfoundries U.S. Inc. Asymmetric FET for FDSOI devices
CN112740418B (zh) * 2020-12-14 2023-05-02 英诺赛科(苏州)科技有限公司 半导体装置和其制造方法
US20220376083A1 (en) * 2020-12-14 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
US20230345692A1 (en) * 2022-04-26 2023-10-26 Qualcomm Incorporated Gate spacer structure

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6469055A (en) * 1987-09-10 1989-03-15 Matsushita Electronics Corp Manufacture of semiconductor device
JPH03273646A (ja) * 1990-03-22 1991-12-04 Nec Corp 絶縁ゲート型電界効果トランジスタの製造方法
JP2913817B2 (ja) * 1990-10-30 1999-06-28 日本電気株式会社 半導体メモリの製造方法
JPH05343419A (ja) * 1992-06-09 1993-12-24 Seiko Epson Corp 半導体装置
JPH06326122A (ja) * 1993-05-17 1994-11-25 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置およびその製造方法
JPH0832058A (ja) * 1994-07-11 1996-02-02 Sony Corp 半導体装置の製造方法
JPH1012881A (ja) * 1996-06-20 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法およびｍｉｓデバイスおよびその製造方法
US5985724A (en) * 1996-10-01 1999-11-16 Advanced Micro Devices, Inc. Method for forming asymmetrical p-channel transistor having nitrided oxide patterned to selectively form a sidewall spacer
US5789298A (en) * 1996-11-04 1998-08-04 Advanced Micro Devices, Inc. High performance mosfet structure having asymmetrical spacer formation and method of making the same
JPH1131814A (ja) * 1997-07-10 1999-02-02 Toshiba Corp 半導体装置の製造方法
US6605845B1 (en) * 1997-09-30 2003-08-12 Intel Corporation Asymmetric MOSFET using spacer gate technique
JP2000138369A (ja) * 1998-10-30 2000-05-16 Sharp Corp 半導体装置の製造方法
US5981363A (en) * 1998-11-17 1999-11-09 Gardner; Mark I. Method and apparatus for high performance transistor devices
JP2000164736A (ja) * 1998-11-30 2000-06-16 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
CN1216427C (zh) * 1998-12-07 2005-08-24 英特尔公司 带凹槽栅极的晶体管
KR100295685B1 (ko) * 1999-05-10 2001-07-12 김영환 반도체 메모리 소자 및 그 제조방법
US6200864B1 (en) * 1999-06-23 2001-03-13 Advanced Micro Devices, Inc. Method of asymmetrically doping a region beneath a gate
US6441434B1 (en) * 2000-03-31 2002-08-27 Advanced Micro Devices, Inc. Semiconductor-on-insulator body-source contact and method
US7253428B1 (en) * 2000-04-04 2007-08-07 Micron Technology, Inc. Apparatus and method for feature edge detection in semiconductor processing
JP2002190589A (ja) * 2000-12-20 2002-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6798017B2 (en) * 2001-08-31 2004-09-28 International Business Machines Corporation Vertical dual gate field effect transistor
US6806584B2 (en) * 2002-10-21 2004-10-19 International Business Machines Corporation Semiconductor device structure including multiple fets having different spacer widths
US6833307B1 (en) * 2002-10-30 2004-12-21 Advanced Micro Devices, Inc. Method for manufacturing a semiconductor component having an early halo implant
JP2005005372A (ja) * 2003-06-10 2005-01-06 Toshiba Corp Ｍｏｓトランジスタ及びその製造方法
US7199011B2 (en) * 2003-07-16 2007-04-03 Texas Instruments Incorporated Method to reduce transistor gate to source/drain overlap capacitance by incorporation of carbon
US6794256B1 (en) * 2003-08-04 2004-09-21 Advanced Micro Devices Inc. Method for asymmetric spacer formation
US7005744B2 (en) * 2003-09-22 2006-02-28 International Business Machines Corporation Conductor line stack having a top portion of a second layer that is smaller than the bottom portion
TWI231989B (en) * 2003-11-18 2005-05-01 Promos Technologies Inc Method of fabricating a MOSFET device
JP2005311037A (ja) * 2004-04-21 2005-11-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
FR2871294A1 (fr) * 2004-06-07 2005-12-09 St Microelectronics Sa Procede de realisation d'un transistor dmos de taille reduite, et transistor dmos en resultant
US6982216B1 (en) * 2004-10-27 2006-01-03 Sony Corporation MOSFET having reduced parasitic resistance and method of forming same
US7253482B2 (en) * 2005-08-03 2007-08-07 International Business Machines Corporation Structure for reducing overlap capacitance in field effect transistors

Also Published As

Publication number Publication date
WO2007044324A2 (en) 2007-04-19
EP1946360A2 (en) 2008-07-23
WO2007044324A3 (en) 2009-06-11
US20080185662A1 (en) 2008-08-07
JP2012253371A (ja) 2012-12-20
JP2009512192A (ja) 2009-03-19
US20070080401A1 (en) 2007-04-12
CN101647108B (zh) 2011-09-14
US7396713B2 (en) 2008-07-08
KR101054703B1 (ko) 2011-08-08
CN101647108A (zh) 2010-02-10
KR20080061378A (ko) 2008-07-02
JP5602799B2 (ja) 2014-10-08
TW200731417A (en) 2007-08-16
EP1946360A4 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
JP5225091B2 (ja) 電界効果トランジスタにおいて非対称のオーバーラップ容量を形成するための構造及び方法
US8404551B2 (en) Source/drain extension control for advanced transistors
US5166087A (en) Method of fabricating semiconductor element having lightly doped drain (ldd) without using sidewalls
US6096616A (en) Fabrication of a non-ldd graded p-channel mosfet
KR100574172B1 (ko) 반도체 소자의 제조방법
JPH07263693A (ja) Ｆｅｔの製造方法及び集積構造
KR20050045560A (ko) 리세스 게이트 트랜지스터의 채널형성용 이온주입 방법
KR100685879B1 (ko) 반도체 소자 및 그 제조방법
KR100239420B1 (ko) 반도체 소자 및 그의 제조 방법
KR101038308B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100552809B1 (ko) 드레인-소스 브레이크다운 전압을 개선한 반도체 소자 및그 제조 방법
KR100537272B1 (ko) 반도체 소자의 제조 방법
KR20050108197A (ko) 엔모스 트랜지스터 형성방법
KR100501935B1 (ko) 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법
KR100943133B1 (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
JP5432798B2 (ja) 半導体装置の製造方法
CN117712123A (zh) 晶体管器件
JP2006005146A (ja) 半導体装置およびその製造方法
KR100772115B1 (ko) 모스펫 소자의 제조방법
KR100250690B1 (ko) 반도체 장치 및 그 제조 방법
US20180076280A1 (en) Shallow drain metal-oxide-semiconductor transistors
KR100477542B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20080030393A (ko) 모스펫 소자의 제조방법
JP2005175011A (ja) 電界効果型トランジスタ及びその製造方法
KR20070069729A (ko) 피모스 트랜지스터 및 그의 형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130312

R150 Certificate of patent or registration of utility model

Ref document number: 5225091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees