JP2017130577A - 半導体装置およびその製造方法、固体撮像素子、並びに電子機器 - Google Patents

半導体装置およびその製造方法、固体撮像素子、並びに電子機器 Download PDF

Info

Publication number
JP2017130577A
JP2017130577A JP2016009698A JP2016009698A JP2017130577A JP 2017130577 A JP2017130577 A JP 2017130577A JP 2016009698 A JP2016009698 A JP 2016009698A JP 2016009698 A JP2016009698 A JP 2016009698A JP 2017130577 A JP2017130577 A JP 2017130577A
Authority
JP
Japan
Prior art keywords
impurity region
distance
element isolation
gate electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016009698A
Other languages
English (en)
Inventor
亮子 本庄
ryoko Honjo
亮子 本庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2016009698A priority Critical patent/JP2017130577A/ja
Priority to CN201780005220.5A priority patent/CN108475690B/zh
Priority to EP17741212.9A priority patent/EP3407387B1/en
Priority to PCT/JP2017/000208 priority patent/WO2017126332A1/ja
Priority to US16/069,286 priority patent/US10741655B2/en
Publication of JP2017130577A publication Critical patent/JP2017130577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ゲート電極とソース／ドレイン電極との寄生容量を低減し、かつ、リーク電流を低減させることができるようにする。
【解決手段】半導体装置は、両側の素子分離領域の間に形成された第１の不純物領域と、素子分離領域と第１の不純物領域が形成されている半導体基板の上面に、両側の素子分離領域に両端が重なり、かつ、第１の不純物領域と平面方向に所定の距離だけ離れるように形成されたゲート電極と、平面視でゲート電極と第１の不純物領域との間の半導体基板に、第１の不純物領域と同じ導電型で形成された第２の不純物領域とを備える。ゲート電極と第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の素子分離領域に接する部分の離間距離は、第１の距離より長い第２の距離となっている。本技術は、例えば、固体撮像素子の画素トランジスタ等に適用できる。
【選択図】図１

Description

本技術は、半導体装置およびその製造方法、固体撮像素子、並びに電子機器に関し、特に、ゲート電極とソース／ドレイン電極との寄生容量を低減し、かつ、リーク電流を低減させることができるようにする半導体装置およびその製造方法、固体撮像素子、並びに電子機器に関する。
マイクロプロセッサ、メモリなどの集積回路デバイスの動作速度を速くするためには、トランジスタのゲート電極とソース／ドレイン電極との寄生容量を低減することが必要となる。また、消費電力を低減するためにはリーク電流の低減が必要である。ゲート電極とソース／ドレイン電極に異なるバイアスが負荷される場合、ゲート電極端に電界が集中し、リーク電流が発生する。リーク電流低減のためには、ゲート電極端の電界緩和が必要である。
画素トランジスタのソース／ドレイン電極の一方をFD拡散層として、光電変換素子で生成された電荷をFD拡散層に蓄積するFD蓄積型の固体撮像素子では、FD拡散層に低リークが要求される。しかし、転送トランジスタやリセットトランジスタのゲート電極とFD拡散層との電位差からゲート電極端に電界集中が発生し、リーク電流が発生してしまう。また、高光電変換効率を狙う場合には、ゲート電極とFD拡散層の寄生容量低減が求められる。
そこで特許文献１では、ゲート電極間のレイアウトを調整することによってホットキャリア発生の抑制及び寄生容量低減を図る技術が開示されている。即ち、２つのトランジスタを隣接して配置させ、その二つのゲート電極の間隔が狭く設定される。この構造によって、ゲート電極間のサイドウォールの幅が、孤立パターンのゲート電極の側壁に形成されるサイドウォールの幅よりも狭くなるので、ソース電極側のサイドウォールの幅を狭く、ドレイン電極側のサイドウォールの幅を広くすることができる。ゲート電極間の拡散層領域をソース電極とすることで、ゲート電極とソース電極の間の直列抵抗のみを低くして、ゲート電極とドレイン電極のオーバーラップを低減し、ドレイン電極側のホットキャリア発生の抑制及び寄生容量低減が可能となる。
また、特許文献２では、転送トランジスタのゲート電極の高さを、フォトダイオード側よりもFD拡散層側を高くした構造が提案されている。この構造をとることで、ゲート電極の側面に形成されるサイドウォールの幅が、FD拡散層に接する側のみ大きくなる。このサイドウォールに対しセルフアラインで、例えば電子蓄積型の固体撮像素子の場合はN型のイオンがFD拡散層に注入される。その結果、フォトダイオードからの転送特性を維持したまま、FD拡散層との寄生容量低減と転送トランジスタのゲート電極端における電界緩和によるリーク電流低減を可能としている。
特開２０１２−２５３３７１号公報 特開２０１０−１６５８９３号公報
しかしながら、特許文献１に開示の技術では、常に２つのトランジスタを隣接して配置しなければならず、また、ゲート電極間の距離も制約されるため、レイアウトが制約される。特許文献２に開示の技術では、ゲート電極の高さが場所によって異なるため、工程が増加する。また、ゲート電極の高さが高くなることによって、低背化に不利となる。
本技術は、このような状況に鑑みてなされたものであり、ゲート電極とソース／ドレイン電極との寄生容量を低減し、かつ、リーク電流を低減させることができるようにするものである。
本技術の第１の側面の半導体装置は、両側の素子分離領域の間に形成された第１の不純物領域と、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成されたゲート電極と、平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で形成された第２の不純物領域とを備え、前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている。
本技術の第２の側面の半導体装置の製造方法は、両側の素子分離領域の間に第１の不純物領域を形成し、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるようにゲート電極を形成し、平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域を形成し、前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は前記第１の距離より長い前記第２の距離となるように形成する。
本技術の第１及び第２の側面においては、両側の素子分離領域の間に第１の不純物領域が形成され、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるようにゲート電極が形成され、平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域が形成され、前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている。
本技術の第３の側面の固体撮像素子は、受光した光量に応じた電荷を生成し、蓄積する光電変換部と、前記光電変換部で生成された前記電荷を読み出しのために保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送する転送トランジスタと、前記電荷保持部をリセットするリセットトランジスタとを備え、前記電荷保持部は、両側の素子分離領域の間に形成された第１の不純物領域で形成され、前記転送トランジスタ若しくは前記リセットトランジスタの一方または両方のゲート電極は、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成され、平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域が形成されており、前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている。
本技術の第４の側面の電子機器は、受光した光量に応じた電荷を生成し、蓄積する光電変換部と、前記光電変換部で生成された前記電荷を読み出しのために保持する電荷保持部と、前記光電変換部から前記電荷保持部へ前記電荷を転送する転送トランジスタと、前記電荷保持部をリセットするリセットトランジスタとを備え、前記電荷保持部は、両側の素子分離領域の間に形成された第１の不純物領域で形成され、前記転送トランジスタ若しくは前記リセットトランジスタの一方または両方のゲート電極は、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成され、平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域が形成されており、前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている固体撮像素子を備える。
本技術の第３及び第４の側面においては、電荷保持部として、両側の素子分離領域の間に第１の不純物領域が形成され、転送トランジスタ若しくはリセットトランジスタの一方または両方のゲート電極が、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成され、平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域が形成され、前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている。
半導体装置、固体撮像素子及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第１乃至第３の側面によれば、ゲート電極とソース／ドレイン電極との寄生容量を低減し、かつ、リーク電流を低減させることができるようにする。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用したトランジスタの第１の実施の形態の平面図と断面図である。 図１の平面図からサイドウォールを省略した平面図である。 一般的なトランジスタの構造を示す平面図である。 第１の実施の形態に係るトランジスタの第１の製造方法を説明する図である。 第１の実施の形態に係るトランジスタの第１の製造方法を説明する図である。 第１の実施の形態に係るトランジスタの第２の製造方法を説明する図である。 第１の実施の形態の変形例を示す図である。 本技術を適用したトランジスタの第２の実施の形態の平面図と断面図である。 図８の平面図からサイドウォールを省略した平面図である。 第２の実施の形態に係るトランジスタの製造方法を説明する図である。 第２の実施の形態に係るトランジスタの製造方法を説明する図である。 第２の実施の形態の変形例を示す図である。 固体撮像素子の画素の回路構成例を示す図である。 画素トランジスタに第２の実施の形態のトランジスタ構造を採用した例を示す図である。 図１３及び図１４に示した画素構造を有する固体撮像素子の概略構成を示す図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。 図１６の固体撮像素子の使用例を説明する図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（低濃度N型の不純物領域が凸形状を有するトランジスタの構成例）
２．第２の実施の形態（ゲート電極が凸形状を有するトランジスタの構成例）
３．固体撮像素子への適用例
４．電子機器への適用例
＜１．第１の実施の形態＞
＜トランジスタの平面図と断面図＞
図１は、本技術を適用したトランジスタの第１の実施の形態の平面図と断面図を示している。なお、断面図は、平面図に示されたX-X’線における断面図を示している。
図１に示される第１の実施の形態のトランジスタ１は、P型（第１導電型）の半導体基板２１に、一方がソース電極、他方がドレイン電極となるN型（第２導電型）の不純物領域２２A及び２２Bを有し、半導体基板２１の上面に、ゲート電極２３を有する。以下、N型の不純物領域２２A及び２２Bを、ソース／ドレイン電極２２A及び２２Bと記述することとし、両者を特に区別する必要がない場合には、単にソース／ドレイン電極２２とも記述する。
半導体基板２１の上面に形成されたゲート電極２３の側面（側壁）には、サイドウォール２４が形成されている。
半導体基板２１のゲート電極２３下の領域には、N型の不純物領域２５が形成されており、その不純物領域２５とソース／ドレイン電極２２との間にも、N型の不純物領域２６が形成されている。
ゲート電極２３下のN型の不純物領域２５は、トランジスタ１の閾値調整のために形成された不純物領域である。一方、N型の不純物領域２５とソース／ドレイン電極２２との間に位置するN型の不純物領域２６は、ホットキャリアを抑えるために形成された不純物領域である。不純物領域２５と２６の不純物濃度は、ソース／ドレイン電極２２の不純物濃度よりも低濃度に形成されるため、図１では、ソース／ドレイン電極２２が「N＋」、不純物領域２５と２６が「N-」と記載されている。
本明細書においては、図１において、半導体基板２１に形成されたソース／ドレイン電極２２と不純物領域２５及び２６が配列する方向を縦方向、ソース／ドレイン電極２２と不純物領域２５及び２６の配列方向と直交する方向（平面図において左右の方向）を横方向と称して説明する。
図１の平面図に示されるように、半導体基板２１に形成されたソース／ドレイン電極２２と不純物領域２５及び２６の横方向の両側（右側と左側）には、素子分離領域２７が形成されている。素子分離領域２７は、例えば、LOCOS（local oxidation of silicon）やSTI(shallow trench isolation)、高濃度のP型の拡散層などで構成される。
サイドウォール２４は、平面図から明らかなように、半導体基板２１上に形成されたゲート電極２３の矩形状の４つの側面のうち、ソース／ドレイン電極２２が形成されている方向の２つの側面にのみ形成されている。なお、サイドウォール２４は、後述する第２の実施の形態のようにゲート電極２３の外周全体に形成されてもよい。
平面視において、ソース／ドレイン電極２２Aとサイドウォール２４との間で、両側の素子分離領域２７に接する部分には、低濃度N型の不純物領域２６が形成されている。
図２は、低濃度N型の不純物領域２６の形成領域を見やすくするため、図１の平面図からサイドウォール２４を省略した平面図である。
図２に示されるように、平面視で、ゲート電極２３と高濃度N型のソース／ドレイン電極２２Aとの間には、低濃度N型の不純物領域２６が形成されているが、低濃度N型の不純物領域２６の平面形状が、両側の素子分離領域２７の近傍において、ソース／ドレイン電極２２Aの方向（縦方向）に突き出た凸形状となっている。
換言すれば、低濃度N型の不純物領域２６は、平面視で、両側の素子分離領域２７に接する部分において、ソース／ドレイン電極２２Aの方向に突き出た凸部３１を有する。素子分離領域２７に接しない中央部分のゲート電極２３とソース／ドレイン電極２２Aとの縦方向の離間距離（低濃度N型の不純物領域２６の縦方向の距離）を距離ｄ１とすると、素子分離領域２７に接する部分のゲート電極２３とソース／ドレイン電極２２Aとの縦方向の離間距離（凸部３１を含む低濃度N型の不純物領域２６の縦方向の距離）は、距離ｄ１より長い距離ｄ２（ｄ１＜ｄ２）となっている。
以上より、第１の実施の形態におけるトランジスタ１は、N型トランジスタであって、両側の素子分離領域２７の間に形成されたソース／ドレイン電極２２A及び２２Bと、素子分離領域２７とソース／ドレイン電極２２A及び２２Bが形成されている半導体基板２１の上面に、両側の素子分離領域２７に両端が重なり、かつ、ソース／ドレイン電極２２A及び２２Bと平面方向（縦方向）に所定の距離だけ離れるように形成されたゲート電極２３と、平面視でゲート電極２３とソース／ドレイン電極２２A及び２２Bとの間の半導体基板２１に、ソース／ドレイン電極２２A及び２２Bと同じ導電型（N型）で形成された不純物領域２６とを備える。ここで、ゲート電極２３とソース／ドレイン電極２２A及び２２Bとの平面方向の離間距離には、第１の離間距離ｄ１と第２の離間距離ｄ２の少なくとも２種類があり、両側の素子分離領域２７に接する部分の離間距離は、中央部分の第１の離間距離ｄ１より長い第２の距離ｄ２となっている。
図３は、トランジスタ１の特徴を分かり易く説明するため、一般的なトランジスタの構造を示す平面図である。なお、図３においては、低濃度N型の不純物領域３２６の形成領域を分かり易くするため、サイドウォール３２４が形成されている領域の最外周のみを破線で示している。
トランジスタは、一般的には、図３に示されるように、ゲート電極３２３とソース／ドレイン電極３２２A及び３２２Bとの縦方向の離間距離、換言すれば、低濃度N型の不純物領域３２６の縦方向の距離は、所定の距離（例えば、離間距離ｄ１）で均一に形成されている。
これに対して、第１の実施の形態に係るトランジスタ１では、図２に示したように、両側の素子分離領域２７に接する部分の離間距離が第２の距離ｄ２となり、素子分離領域２７に接しない中央部分の離間距離が第２の距離ｄ２よりも短い第１の離間距離ｄ１となるように形成されている。
トランジスタの動作速度を速くするためには、トランジスタのゲート電極とソース／ドレイン電極との寄生容量を低減することが必要となる。また、消費電力を低減するためにはリーク電流の低減が必要である。
ゲート電極２３とソース／ドレイン電極２２Aとの間の低濃度N型の不純物領域２６のうち、トランジスタ１の素子分離領域２７に接する領域には、素子分離領域２７の加工に起因する結晶欠陥が多く存在する。このため、この素子分離領域２７に接する領域の電界緩和は、リーク電流の低減に効果が大きい。そこで、トランジスタ１では、ゲート電極２３とソース／ドレイン電極２２Aとの間の低濃度N型の不純物領域２６のうち、素子分離領域２７に接する部分の縦方向の離間距離ｄ２が、素子分離領域２７に接しない中央部分の縦方向の離間距離ｄ１よりも長くなるように構成されている。これにより、ゲート電極２３とソース／ドレイン電極２２Aとの寄生容量を低減し、リーク電流を低減させることができる。
なお、トランジスタ１のスイッチ特性は、ゲート電極２３とソース／ドレイン電極２２Aとの間の縦方向の距離のうち最も短い距離で決まる。そのため、トランジスタ１のスイッチ特性は、２種類の離間距離ｄ１及びｄ２のうち、離間距離ｄ１で決定され、均一な離間距離ｄ１を有する図３のトランジスタと同じ特性をもつこととなるので、凸部３１を有することでスイッチ特性を大きく劣化させることはない。
＜第１の実施の形態の第１の製造方法＞
次に、図４及び図５を参照して、第１の実施の形態に係るトランジスタ１の第１の製造方法を説明する。
なお、図４及び図５においては、図１と同様に平面図と断面図を並べて示してあり、図４のA及びBの断面図は、平面図のY-Y’ 線における断面図であり、図４のCの断面図は、平面図のZ-Z’線における断面図である。図５のA及びBの断面図は、平面図のX-X’線における断面図である。
まず、図４のAに示されるように、P型の半導体基板２１に対して、アクティブ領域を規定する素子分離領域２７が形成される。上述したように、素子分離領域２７は、例えば、LOCOSやSTI、高濃度のP型の拡散層などで構成される。
次に、図４のBに示されるように、両側の素子分離領域２７で挟まれた半導体基板２１のアクティブ領域に対してＮ型の不純物をイオン注入することにより、低濃度N型の不純物領域２５が形成される。イオン注入されるN型の不純物としては、例えば、ヒ素、リン、アンチモンなどを採用することができ、ドーズ量は、例えば、1e12cm-2乃至1e14cm-2などに設定される。
次に、図４のCに示されるように、半導体基板２１の上面に、例えばポリシリコン等を用いてゲート電極２３が形成される。ゲート電極２３は、平面視において、横方向を矩形形状の長手方向として、長手方向の両端が両側の素子分離領域２７に重なるように形成される。
そして、形成されたゲート電極２３に対してセルフアラインで、Ｎ型の不純物が、例えば、1e12cm-2乃至1e14cm-2程度のドーズ量でイオン注入され、低濃度N型の不純物領域２６が形成される。ゲート電極２３下は、トランジスタ１の閾値調整のための低濃度N型の不純物領域２５となる。
次に、図５のAに示されるように、サイドウォール２４が、低濃度N型の不純物領域２６が形成されている側のゲート電極２３の側壁に形成された後、レジスト４１が、フォトリソグラフィによりパターニングされる。その後、レジスト４１をマスクとして、Ｎ型の不純物が、例えば、1e14cm-2乃至1e16cm-2程度のドーズ量でイオン注入され、高濃度N型のソース／ドレイン電極２２A及び２２Bが形成される。
レジスト４１は、ソース／ドレイン電極２２A側については、図５のAの平面図及び断面図で示されるように、両側の素子分離領域２７の境界近傍では、サイドウォール２４の幅よりも大きく、その先の低濃度N型の不純物領域２６の一部を覆うようにパターニングされ、素子分離領域２７の境界近傍ではない中央部分では、サイドウォール２４の一部が露出するように、サイドウォール２４の幅よりも小さくパターニングされている。換言すれば、低濃度N型の不純物領域２６の凸部３１となる領域がマスクされるように、レジスト４１が形成される。
一方、ソース／ドレイン電極２２B側については、レジスト４１は、ソース／ドレイン電極２２B側のサイドウォール２４と、その近傍のゲート電極２３が露出するように、パターニングされている。
図４のCで形成された低濃度N型の不純物領域２６のうち、Ｎ型の不純物がさらにイオン注入された領域がソース／ドレイン電極２２A及び２２Bとなり、レジスト４１及びサイドウォール２４によりマスクされた領域が、LDD(lightly doped drain)形成のための低濃度N型の不純物領域２６となる。
最後に、図５のBに示されるように、レジスト４１が剥離された後、不純物を活性化するためのアニール処理が行われることにより、図１のトランジスタ１が完成する。
＜第１の実施の形態の第２の製造方法＞
次に、図６を参照して、第１の実施の形態に係るトランジスタ１の第２の製造方法について説明する。
上述した第１の製造方法において図４のA乃至Cを参照して説明した工程は、第２の製造方法においても同様に行われるので、その説明は省略する。
図４のCに示したように、ゲート電極２３と低濃度N型の不純物領域２６が形成された後、図６のAに示されるように、低濃度N型の不純物領域２６が形成されている側のゲート電極２３の側壁にサイドウォール２４が形成される。その後、サイドウォール２４に対してセルフアラインで、Ｎ型の不純物が、例えば、1e14cm-2乃至1e16cm-2程度のドーズ量でイオン注入される。これにより、高濃度N型のソース／ドレイン電極２２A及び２２Bが形成される。
次に、形成された高濃度N型のソース／ドレイン電極２２Aの一部を、P型の不純物で打ち返すためのマスクとなるレジスト４２がパターニングされる。
レジスト４２は、図６のBに示されるように、高濃度N型のソース／ドレイン電極２２Aについては、サイドウォール２４と素子分離領域２７が接する領域近傍のみが開口するようにパターニングされる。換言すれば、低濃度N型の不純物領域２６の凸部３１となる領域が開口されるように、レジスト４２が形成される。
P型の不純物のドーズ量は、例えば、1e14cm-2乃至1e16cm-2程度とされ、高濃度N型のソース／ドレイン電極２２Aの開口された領域に対して、P型の不純物で打ち返すことで、凸部３１となる低濃度N型の不純物領域２６が形成される。
最後に、図６のCに示されるように、レジスト４２が剥離された後、不純物を活性化するためのアニール処理が行われることにより、図１のトランジスタ１が完成する。
＜第１の実施の形態の変形例＞
次に、図７のA乃至Cを参照して、第１の実施の形態の変形例について説明する。図７のA乃至Cは、サイドウォール２４を省略した図２の平面図に対応する第１の実施の形態の変形例の平面図である。
上述した第１の実施の形態では、低濃度N型の不純物領域２６が２箇所の凸部３１を有していた。すなわち、両側の素子分離領域２７のそれぞれに接する部分に凸部３１が形成されていた。しかしながら、図７のAに示されるように、凸部３１は、両側の素子分離領域２７のうち、少なくとも一方に形成されればよい。図７のAの例では、右側の素子分離領域２７に接する部分のみに凸部３１が形成されている。
また、図７のBに示されるように、両側の素子分離領域２７のそれぞれに接する２箇所だけでなく、素子分離領域２７に接しない中央部分にも１つ以上の凸部３１が形成されてもよい。図７のBの例では、素子分離領域２７に接する両端の２個の凸部３１の他、中央部分にさらに２個の凸部３１が形成されている。
さらに、上述した第１の実施の形態では、ソース／ドレイン電極２２A及び２２Bのうちの一方であるソース／ドレイン電極２２A側の低濃度N型の不純物領域２６だけが、１つ以上の凸部３１を有していた。しかしながら、例えば、図７のCに示されるように、ソース／ドレイン電極２２B側の低濃度N型の不純物領域２６についても１つ以上の凸部３１を有してもよい。図７のCの例は、図７のBに示した４個の凸部３１を有する低濃度N型の不純物領域２６の形状を、ソース／ドレイン電極２２B側の低濃度N型の不純物領域２６にも持たせたものであるが、図７のAまたは図２のソース／ドレイン電極２２A側の低濃度N型の不純物領域２６の形状を、ソース／ドレイン電極２２B側の低濃度N型の不純物領域２６にも持たせた構造も可能である。
＜２．第２の実施の形態＞
＜トランジスタの平面図と断面図＞
図８は、本技術を適用したトランジスタの第２の実施の形態の平面図と断面図を示している。なお、断面図は、平面図に示されたX-X’線における断面図を示している。
第２の実施の形態では、上述した第１の実施の形態と共通する部分については同一の符号を付してあり、その説明は適宜省略して、第１の実施の形態と異なる部分に着目して説明する。
第２の実施の形態では、図８の平面図に示されるように、平面視におけるゲート電極２３の形状が第１の実施の形態のような四角形状ではなく、ソース／ドレイン電極２２Aの方向に突き出た凸部５１を有する形状となっている。サイドウォール２４は、凸部５１を有するゲート電極２３の形状に沿ってゲート電極２３の外周全体に形成されている。
図９は、低濃度N型の不純物領域２６の形成領域を見やすくするため、図８の平面図からサイドウォール２４を省略した平面図である。
図９に示されるように、ゲート電極２３がソース／ドレイン電極２２Aの方向に突き出た凸部５１を有することにより、ゲート電極２３とソース／ドレイン電極２２Aとの縦方向の離間距離（低濃度N型の不純物領域２６の縦方向の距離）は、凸部５１がある部分では距離ｄ１、凸部５１がない部分では距離ｄ１より長い距離ｄ２（ｄ１＜ｄ２）となっている。
また、凸部５１と素子分離領域２７との横方向の離間距離ｄ３は、ゲート電極２３とソース／ドレイン電極２２Aとの縦方向の離間距離の最小値と同じか、またはそれより短い距離となる。図９の例では、凸部５１と素子分離領域２７との横方向の離間距離ｄ３が、ゲート電極２３とソース／ドレイン電極２２Aとの縦方向の離間距離の最小値である距離ｄ１より短い距離（ｄ３＜ｄ１）となるようにゲート電極２３の凸部５１が形成されている。
さらに、ゲート電極２３の周囲に形成されているサイドウォール２４の縦方向及び横方向の幅（サイドウォール幅）との関係では、凸部５１と素子分離領域２７との横方向の離間距離ｄ３は、サイドウォール幅と同じか、それよりも短くなるようにゲート電極２３の凸部５１が形成されている。図９の例では、凸部５１と素子分離領域２７との横方向の離間距離ｄ３はサイドウォール幅より短くなっている。
以上より、第２の実施の形態におけるトランジスタ１は、N型トランジスタであって、両側の素子分離領域２７の間に形成されたソース／ドレイン電極２２A及び２２Bと、素子分離領域２７とソース／ドレイン電極２２A及び２２Bが形成されている半導体基板２１の上面に、両側の素子分離領域２７に両端が重なり、かつ、ソース／ドレイン電極２２A及び２２Bと平面方向に所定の距離だけ離れるように形成されたゲート電極２３と、平面視でゲート電極２３とソース／ドレイン電極２２A及び２２Bとの間の半導体基板２１に、ソース／ドレイン電極２２A及び２２Bと同じ導電型（N型）で形成された不純物領域２６とを備える。ここで、ゲート電極２３とソース／ドレイン電極２２A及び２２Bとの平面方向の離間距離には、第１の離間距離ｄ１と第２の離間距離ｄ２の少なくとも２種類があり、両側の素子分離領域２７に接する部分の離間距離は、第１の離間距離ｄ１より長い第２の距離ｄ２となっている。
第２の実施の形態におけるトランジスタ１においても、ゲート電極２３とソース／ドレイン電極２２Aとの間の不純物領域２６のうち、素子分離領域２７に接する部分の縦方向の離間距離ｄ２が、素子分離領域２７に接しない中央部分の縦方向の離間距離ｄ１よりも長くなるように構成されている。これにより、ゲート電極２３とソース／ドレイン電極１１Aとの寄生容量を低減し、リーク電流を低減させることができる。
また、第２の実施の形態においても、トランジスタ１のスイッチ特性は、ゲート電極２３とソース／ドレイン電極２２Aとの間の距離のうち最も短い距離で決まる。そのため、トランジスタ１のスイッチ特性は、２種類の離間距離ｄ１及びｄ２のうち、離間距離ｄ１で決定され、均一な離間距離ｄ１を有する図３のトランジスタと同じ特性をもつこととなるので、凸部５１を有することでスイッチ特性を大きく劣化させることはない。
＜第２の実施の形態の製造方法＞
次に、図１０及び図１１を参照して、第２の実施の形態に係るトランジスタ１の製造方法について説明する。
図１０及び図１１においては、図８と同様に平面図と断面図を並べて示してあり、図１０のA及びBの断面図は、平面図のY-Y’線における断面図であり、図１０のCと図１１のA及びBの断面図は、平面図のX-X’線における断面図である。
まず、図１０のAに示されるように、P型の半導体基板２１に対して、アクティブ領域を規定する素子分離領域２７が形成される。素子分離領域２７は、例えば、LOCOSやSTI、高濃度のP型の拡散層などで構成される。
次に、図１０のBに示されるように、両側の素子分離領域２７で挟まれた半導体基板２１のアクティブ領域に対してＮ型の不純物をイオン注入することにより、低濃度N型の不純物領域２５が形成される。イオン注入されるN型の不純物としては、例えば、ヒ素、リン、アンチモンなどを採用することができ、ドーズ量は、例えば、1e12cm-2乃至1e14cm-2などに設定される。
次に、図１０のCに示されるように、半導体基板２１の上面に、例えばポリシリコン等を用いてゲート電極２３が形成される。ゲート電極２３は、平面視において、横方向を矩形形状の長手方向として、長手方向の両端が両側の素子分離領域２７に重なるように形成される。また、ゲート電極２３は、この後の工程で形成されるソース／ドレイン電極２２Aの方向に突き出た凸部５１を有し、かつ、凸部５１と素子分離領域２７との横方向の距離ｄ３が、この後に形成されるソース／ドレイン電極２２Aとゲート電極２３との縦方向の離間距離ｄ１より短く（ｄ３＜ｄ１）なるように形成される。
そして、形成されたゲート電極２３に対してセルフアラインで、Ｎ型の不純物が、例えば、1e12cm-2乃至1e14cm-2程度のドーズ量でイオン注入され、低濃度N型の不純物領域２６が形成される。ゲート電極２３下は、トランジスタ１の閾値調整のための低濃度N型の不純物領域２５となる。
次に、図１１のAに示されるように、ゲート電極２３の外周全体の側壁にサイドウォール２４が、ゲート電極２３に対しエッチバックにより形成される。その後、形成されたサイドウォール２４に対してセルフアラインで、Ｎ型の不純物が、例えば、1e14cm-2乃至1e16cm-2程度のドーズ量でイオン注入される。これにより、高濃度N型のソース／ドレイン電極２２A及び２２Bが形成される。
上述したように、ゲート電極２３の凸部５１と素子分離領域２７との横方向の距離ｄ３が、サイドウォール２４の幅よりも短くなるように凸部５１が形成されているため、ゲート電極２３の凸部５１と素子分離領域２７との間の低濃度N型の不純物領域２６の上面はサイドウォール２４で覆われることになる。
また、サイドウォール２４が、ゲート電極２３の外周において縦方向及び横方向のどちらでも所定の距離ｄ１を確保するようにエッチバック量が調整されることにより、図１１のBに示されるように、ゲート電極２３の凸部５１がある辺の両端付近の縦方向及び横方向のサイドウォール２４の幅は、その他の幅ｄ１よりも大きい幅ｄ２（ｄ１＜ｄ２）となる。
最後に、不純物を活性化するためのアニール処理が行われることにより、図８のトランジスタ１が完成する。
＜第２の実施の形態の変形例＞
次に、図１２のA乃至Cを参照して、第２の実施の形態の変形例について説明する。図１２のA乃至Cは、サイドウォール２４を省略した図９の平面図に対応する第２の実施の形態の変形例の平面図である。
上述した第２の実施の形態では、図９に示したように、ゲート電極２３の凸部５１の横方向の幅が、低濃度N型の不純物領域２６内に収まるように形成されることで、両側の素子分離領域２７それぞれの２箇所において、ゲート電極２３とソース／ドレイン電極２２Aとの縦方向の離間距離が、凸部５１がある部分の離間距離ｄ１よりも長い離間距離ｄ２（ｄ１＜ｄ２）となっていた。
これに対して、図１２のAに示される変形例では、ゲート電極２３の凸部５１が、左側については素子分離領域２７上まで形成されることで、凸部５１がある部分の離間距離ｄ１よりも長い離間距離ｄ２を有する部分が、右側の素子分離領域２７に接する部分の１箇所のみとなっている。このように、ゲート電極２３が最小の離間距離ｄ１よりも長い離間距離ｄ２を有する部分は、両側の素子分離領域２７に接する部分のうち、少なくとも一方に形成されればよい。
また、ゲート電極２３の凸部５１の個数は、図９や図１２のAに示したような１個ではなく、図１２のBに示されるように複数個形成されてもよい。この場合には、両側の素子分離領域２７に接する部分のうち、少なくとも一方において、ゲート電極２３とソース／ドレイン電極２２Aとの縦方向の離間距離が、最小の離間距離ｄ１よりも長い離間距離ｄ２となっていればよい。
さらに、上述した第２の実施の形態では、ソース／ドレイン電極２２A及び２２Bのうちの一方であるソース／ドレイン電極２２A側のゲート電極２３の辺が、１つ以上の凸部５１を有する例について説明した。しかしながら、図１２のCに示されるように、ソース／ドレイン電極２２B側のゲート電極２３の辺についても１つ以上の凸部５１を有していてもよい。図１２のCの例は、図１２のBに示した３個の凸部５１を有するゲート電極２３の形状を、ソース／ドレイン電極２２B側の辺にも持たせたものであるが、図１２のAまたは図９のゲート電極２３のソース／ドレイン電極２２A側の辺の形状を、ソース／ドレイン電極２２B側の辺にも持たせた構造も可能である。
＜３．固体撮像素子への適用例＞
＜固体撮像素子の画素回路＞
上述したトランジスタ１は、固体撮像素子の画素トランジスタの構成として採用することができる。
図１３は、固体撮像素子の画素の回路構成を示している。
画素６０は、光電変換部としてのフォトダイオード６１、転送トランジスタ６２、FD(フローティングディフュージョン)６３、リセットトランジスタ６４、増幅トランジスタ６５、および選択トランジスタ６６を有する。
フォトダイオード６１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。フォトダイオード６１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ６２を介して、FD６３に接続されている。
転送トランジスタ６２は、転送信号TRXによりオンされたとき、フォトダイオード６１で生成された電荷を読み出し、FD６３に転送する。
FD６３は、フォトダイオード６１から転送された電荷を読み出しのために一定期間保持する。リセットトランジスタ６４は、リセット信号RSTによりオンされたとき、FD６３に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、FD６３の電位をリセットする。
増幅トランジスタ６５は、FD６３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ６５は、垂直信号線６７を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、FD６３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ６５から選択トランジスタ６６を介して出力される。
選択トランジスタ６６は、選択信号SELにより画素６０が選択されたときオンされ、画素６０の画素信号を、垂直信号線６７を介して画素外へ出力する。転送信号TRX、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、例えば、後述する図１５の画素駆動線１１０に対応する。
画素６０は以上のように構成することができるが、画素６０の回路構成は、この構成に限定されるものではなく、その他の構成を採用することもできる。
画素６０が以上のように構成される場合、例えば、転送トランジスタ６２、FD６３、及び、リセットトランジスタ６４に対して、上述したトランジスタ１の構造を採用することができる。
図１４は、転送トランジスタ６２、FD６３、及び、リセットトランジスタ６４に対して、上述した第２の実施の形態のトランジスタ構造を採用した例を示している。
転送トランジスタ６２とリセットトランジスタ６４で共有されるソース／ドレイン電極２２Cが、FD６３も兼用する。転送トランジスタ６２とリセットトランジスタ６４のゲート電極２３の平面形状は、FD６３としてのソース／ドレイン電極２２C側に１個以上の凸部５１を有する形状となっている。
なお、概略断面図に示されるように、フォトダイオード６１が構成される高濃度N型のソース／ドレイン電極２２Bの最表面には、通常、高濃度P型のピニング層６８が形成されるが、平面図には図示していない。
このように、FD６３として機能し、転送トランジスタ６２とリセットトランジスタ６４で共有されるソース／ドレイン電極２２C側に１個以上の凸部５１を有するゲート電極２３を備えるトランジスタ１の構造を採用することで、ゲート電極２３とソース／ドレイン電極２２Cとの寄生容量を低減し、かつ、FD６３のリーク電流を低減させることができる。
なお、上述した例では、ソース／ドレイン電極２２Cを転送トランジスタ６２とリセットトランジスタ６４で共有する構成を示したが、転送トランジスタ６２とリセットトランジスタ６４は、１つのソース／ドレイン電極を共有せずに別々に構成してもよい。
また、図１４の例では、転送トランジスタ６２とリセットトランジスタ６４の構造として、上述したトランジスタ１の第２の実施の形態のトランジスタ構造を採用したが、第１の実施の形態のトランジスタ構造を採用してもよいし、第１または第２の実施の形態の変形例のトランジスタ構造を採用してもよい。
また、転送トランジスタ６２とリセットトランジスタ６４の両方が、上述したトランジスタ１の構造を必ずしも有する必要はなく、転送トランジスタ６２とリセットトランジスタ６４のいずれか一方のみがトランジスタ１の構造を有する構成でもよい。
＜固体撮像素子の概略構成例＞
図１５は、図１３及び図１４に示した画素構造を有する固体撮像素子の概略構成を示している。
図１５に示される固体撮像素子１００は、半導体として例えばシリコン（Si）を用いた半導体基板１１２に、画素１０２が２次元アレイ状に配列された画素アレイ部１０３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路１０４、カラム信号処理回路１０５、水平駆動回路１０６、出力回路１０７、制御回路１０８などが含まれる。
画素アレイ部１０３内に形成された画素１０２には、例えば、図１３及び図１４を参照して説明した画素構造が採用されている。
制御回路１０８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子１００の内部情報などのデータを出力する。すなわち、制御回路１０８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路１０４、カラム信号処理回路１０５及び水平駆動回路１０６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路１０８は、生成したクロック信号や制御信号を、垂直駆動回路１０４、カラム信号処理回路１０５及び水平駆動回路１０６等に出力する。
垂直駆動回路１０４は、例えばシフトレジスタによって構成され、所定の画素駆動配線１１０を選択し、選択された画素駆動配線１１０に画素１０２を駆動するためのパルスを供給し、行単位で画素１０２を駆動する。すなわち、垂直駆動回路１０４は、画素アレイ部１０３の各画素１０２を行単位で順次垂直方向に選択走査し、各画素１０２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線１０９を通してカラム信号処理回路１０５に供給させる。
カラム信号処理回路１０５は、画素１０２の列ごとに配置されており、１行分の画素１０２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路１０５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
水平駆動回路１０６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１０５の各々を順番に選択し、カラム信号処理回路１０５の各々から画素信号を水平信号線１１１に出力させる。
出力回路１０７は、カラム信号処理回路１０５の各々から水平信号線１１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路１０７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１１３は、外部と信号のやりとりをする。
以上のように構成される固体撮像素子１００は、CDS処理とAD変換処理を行うカラム信号処理回路１０５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
このような固体撮像素子１００の画素１０２の画素トランジスタとして、上述したトランジスタ１の各実施の形態またはその変形例の構成が採用可能である。
＜４．電子機器への適用例＞
本技術は、固体撮像素子への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図１６は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図１６の撮像装置２００は、レンズ群などからなる光学部２０１、図１５の固体撮像素子１００の構成が採用される固体撮像素子（撮像デバイス）２０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路２０３を備える。また、撮像装置２００は、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７、および電源部２０８も備える。DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７および電源部２０８は、バスライン２０９を介して相互に接続されている。
光学部２０１は、被写体からの入射光（像光）を取り込んで固体撮像素子２０２の撮像面上に結像する。固体撮像素子２０２は、光学部２０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子２０２として、図１５の固体撮像素子１００、即ち、寄生容量を低減し、かつ、FD６３のリーク電流を低減させた画素トランジスタ構造を備える画素１０２を有する固体撮像素子を用いることができる。
表示部２０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子２０２で撮像された動画または静止画を表示する。記録部２０６は、固体撮像素子２０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部２０７は、ユーザによる操作の下に、撮像装置２００が持つ様々な機能について操作指令を発する。電源部２０８は、DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６および操作部２０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像素子２０２として、上述したトランジスタ１の構造を有する１つ以上の画素トランジスタを備える固体撮像素子１００を用いることで、リーク電流を低減させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置２００においても、撮像画像の高画質化を図ることができる。
＜イメージセンサの使用例＞
図１７は、上述の固体撮像素子１００を用いたイメージセンサの使用例を示す図である。
上述の固体撮像素子１００を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
上述した例では、第１導電型をP型、第２導電型をN型として、電子を信号電荷とした画素構造について説明したが、本技術は正孔を信号電荷とする画素構造にも適用することができる。すなわち、第１導電型をN型とし、第２導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
また、本技術は、固体撮像素子に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
両側の素子分離領域の間に形成された第１の不純物領域と、
前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成されたゲート電極と、
平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で形成された第２の不純物領域と
を備え、
前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている
半導体装置。
（２）
前記第２の不純物領域の濃度は、前記第１の不純物領域の濃度よりも低い
前記（１）に記載の半導体装置。
（３）
前記ゲート電極は、平面視で、前記第１の不純物領域の方向に突き出た凸部を１つ以上有する
前記（１）または（２）に記載の半導体装置。
（４）
前記ゲート電極は、平面視で、前記第１の不純物領域の方向に突き出た凸部を複数有する
前記（１）乃至（３）のいずれかに記載の半導体装置。
（５）
前記素子分離領域に最も近い前記凸部から前記素子分離領域までの距離は、前記離間距離の最小値と同じか、それより短い
前記（３）または（４）に記載の半導体装置。
（６）
前記素子分離領域に最も近い前記凸部から前記素子分離領域までの距離は、前記ゲート電極の側面に形成されたサイドウォールの幅と同じか、それより短い
前記（３）乃至（５）のいずれかに記載の半導体装置。
（７）
前記第２の不純物領域は、平面視で、前記第１の不純物領域の方向に突き出た凸部を１つ以上有する
前記（１）または（２）に記載の半導体装置。
（８）
前記第２の不純物領域は、平面視で、前記第１の不純物領域の方向に突き出た凸部を複数有する
前記（１）または（２）に記載の半導体装置。
（９）
両側それぞれの前記素子分離領域に接する部分の前記離間距離が前記第２の距離となっている
前記（１）乃至（８）のいずれかに記載の半導体装置。
（１０）
両側の素子分離領域の間に第１の不純物領域を形成し、
前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるようにゲート電極を形成し、
平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域を形成し、
前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は前記第１の距離より長い前記第２の距離となるように形成する
半導体装置の製造方法。
（１１）
受光した光量に応じた電荷を生成し、蓄積する光電変換部と、
前記光電変換部で生成された前記電荷を読み出しのために保持する電荷保持部と、
前記光電変換部から前記電荷保持部へ前記電荷を転送する転送トランジスタと、
前記電荷保持部をリセットするリセットトランジスタと
を備え、
前記電荷保持部は、両側の素子分離領域の間に形成された第１の不純物領域で形成され、
前記転送トランジスタ若しくは前記リセットトランジスタの一方または両方のゲート電極は、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成され、
平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域が形成されており、
前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている
固体撮像素子。
（１２）
前記第２の不純物領域の濃度は、前記第１の不純物領域の濃度よりも低い
前記（１１）に記載の固体撮像素子。
（１３）
前記ゲート電極は、平面視で、前記第１の不純物領域の方向に突き出た凸部を１つ以上有する
前記（１１）または（１２）に記載の固体撮像素子。
（１４）
前記ゲート電極は、平面視で、前記第１の不純物領域の方向に突き出た凸部を複数有する
前記（１１）乃至（１３）のいずれかに記載の固体撮像素子。
（１５）
前記素子分離領域に最も近い前記凸部から前記素子分離領域までの距離は、前記離間距離の最小値と同じか、それより短い
前記（１３）または（１４）のいずれかに記載の固体撮像素子。
（１６）
前記素子分離領域に最も近い前記凸部から前記素子分離領域までの距離は、前記ゲート電極の側面に形成されたサイドウォールの幅と同じか、それより短い
前記（１３）乃至（１５）のいずれかに記載の固体撮像素子。
（１７）
前記第２の不純物領域は、平面視で、前記第１の不純物領域の方向に突き出た凸部を１つ以上有する
前記（１１）または（１２）に記載の固体撮像素子。
（１８）
前記第２の不純物領域は、平面視で、前記第１の不純物領域の方向に突き出た凸部を複数有する
前記（１１）または（１２）に記載の固体撮像素子。
（１９）
両側それぞれの前記素子分離領域に接する部分の前記離間距離が前記第２の距離となっている
前記（１１）乃至（１８）のいずれかに記載の固体撮像素子。
（２０）
受光した光量に応じた電荷を生成し、蓄積する光電変換部と、
前記光電変換部で生成された前記電荷を読み出しのために保持する電荷保持部と、
前記光電変換部から前記電荷保持部へ前記電荷を転送する転送トランジスタと、
前記電荷保持部をリセットするリセットトランジスタと
を備え、
前記電荷保持部は、両側の素子分離領域の間に形成された第１の不純物領域で形成され、
前記転送トランジスタ若しくは前記リセットトランジスタの一方または両方のゲート電極は、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成され、
平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域が形成されており、
前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている
固体撮像素子
を備える電子機器。
１ トランジスタ， ２１ 半導体基板， ２２A,２２B,２２C N型の不純物領域（ソース／ドレイン電極）， ２３ ゲート電極， ２４ サイドウォール， ２５ N型の不純物領域， ２７ 素子分離領域， ３１ 凸部， ４１,４２ レジスト， ５１ 凸部， ６０ 画素， ６１ フォトダイオード， ７２ 参照信号生成部， １０１ 撮像装置， １０４ 固体撮像素子， ６２ 転送トランジスタ， ６３ FD(フローティングディフュージョン)， ６４ リセットトランジスタ， ｄ１ 第１の離間距離， ｄ３ 第２の離間距離， １００ 固体撮像素子， １０２ 画素， ２００ 撮像装置， ２０２ 固体撮像素子

Claims (20)

  1. 両側の素子分離領域の間に形成された第１の不純物領域と、
    前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成されたゲート電極と、
    平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で形成された第２の不純物領域と
    を備え、
    前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている
    半導体装置。
  2. 前記第２の不純物領域の濃度は、前記第１の不純物領域の濃度よりも低い
    請求項１に記載の半導体装置。
  3. 前記ゲート電極は、平面視で、前記第１の不純物領域の方向に突き出た凸部を１つ以上有する
    請求項１に記載の半導体装置。
  4. 前記ゲート電極は、平面視で、前記第１の不純物領域の方向に突き出た凸部を複数有する
    請求項１に記載の半導体装置。
  5. 前記素子分離領域に最も近い前記凸部から前記素子分離領域までの距離は、前記離間距離の最小値と同じか、それより短い
    請求項３に記載の半導体装置。
  6. 前記素子分離領域に最も近い前記凸部から前記素子分離領域までの距離は、前記ゲート電極の側面に形成されたサイドウォールの幅と同じか、それより短い
    請求項３に記載の半導体装置。
  7. 前記第２の不純物領域は、平面視で、前記第１の不純物領域の方向に突き出た凸部を１つ以上有する
    請求項１に記載の半導体装置。
  8. 前記第２の不純物領域は、平面視で、前記第１の不純物領域の方向に突き出た凸部を複数有する
    請求項１に記載の半導体装置。
  9. 両側それぞれの前記素子分離領域に接する部分の前記離間距離が前記第２の距離となっている
    請求項１に記載の半導体装置。
  10. 両側の素子分離領域の間に第１の不純物領域を形成し、
    前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるようにゲート電極を形成し、
    平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域を形成し、
    前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は前記第１の距離より長い前記第２の距離となるように形成する
    半導体装置の製造方法。
  11. 受光した光量に応じた電荷を生成し、蓄積する光電変換部と、
    前記光電変換部で生成された前記電荷を読み出しのために保持する電荷保持部と、
    前記光電変換部から前記電荷保持部へ前記電荷を転送する転送トランジスタと、
    前記電荷保持部をリセットするリセットトランジスタと
    を備え、
    前記電荷保持部は、両側の素子分離領域の間に形成された第１の不純物領域で形成され、
    前記転送トランジスタ若しくは前記リセットトランジスタの一方または両方のゲート電極は、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成され、
    平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域が形成されており、
    前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている
    固体撮像素子。
  12. 前記第２の不純物領域の濃度は、前記第１の不純物領域の濃度よりも低い
    請求項１１に記載の固体撮像素子。
  13. 前記ゲート電極は、平面視で、前記第１の不純物領域の方向に突き出た凸部を１つ以上有する
    請求項１１に記載の固体撮像素子。
  14. 前記ゲート電極は、平面視で、前記第１の不純物領域の方向に突き出た凸部を複数有する
    請求項１１に記載の固体撮像素子。
  15. 前記素子分離領域に最も近い前記凸部から前記素子分離領域までの距離は、前記離間距離の最小値と同じか、それより短い
    請求項１３に記載の固体撮像素子。
  16. 前記素子分離領域に最も近い前記凸部から前記素子分離領域までの距離は、前記ゲート電極の側面に形成されたサイドウォールの幅と同じか、それより短い
    請求項１３に記載の固体撮像素子。
  17. 前記第２の不純物領域は、平面視で、前記第１の不純物領域の方向に突き出た凸部を１つ以上有する
    請求項１１に記載の固体撮像素子。
  18. 前記第２の不純物領域は、平面視で、前記第１の不純物領域の方向に突き出た凸部を複数有する
    請求項１１に記載の固体撮像素子。
  19. 両側それぞれの前記素子分離領域に接する部分の前記離間距離が前記第２の距離となっている
    請求項１１に記載の固体撮像素子。
  20. 受光した光量に応じた電荷を生成し、蓄積する光電変換部と、
    前記光電変換部で生成された前記電荷を読み出しのために保持する電荷保持部と、
    前記光電変換部から前記電荷保持部へ前記電荷を転送する転送トランジスタと、
    前記電荷保持部をリセットするリセットトランジスタと
    を備え、
    前記電荷保持部は、両側の素子分離領域の間に形成された第１の不純物領域で形成され、
    前記転送トランジスタ若しくは前記リセットトランジスタの一方または両方のゲート電極は、前記素子分離領域と前記第１の不純物領域が形成されている半導体基板の上面に、両側の前記素子分離領域に両端が重なり、かつ、前記第１の不純物領域と平面方向に所定の距離だけ離れるように形成され、
    平面視で前記ゲート電極と前記第１の不純物領域との間の前記半導体基板に、前記第１の不純物領域と同じ導電型で第２の不純物領域が形成されており、
    前記ゲート電極と前記第１の不純物領域との平面方向の離間距離には、第１の距離と第２の距離の少なくとも２種類があり、少なくとも一方の前記素子分離領域に接する部分の前記離間距離は、前記第１の距離より長い前記第２の距離となっている
    固体撮像素子
    を備える電子機器。
JP2016009698A 2016-01-21 2016-01-21 半導体装置およびその製造方法、固体撮像素子、並びに電子機器 Pending JP2017130577A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016009698A JP2017130577A (ja) 2016-01-21 2016-01-21 半導体装置およびその製造方法、固体撮像素子、並びに電子機器
CN201780005220.5A CN108475690B (zh) 2016-01-21 2017-01-06 半导体装置、其制造方法、固态成像元件和电子设备
EP17741212.9A EP3407387B1 (en) 2016-01-21 2017-01-06 Semiconductor device, method for manufacturing same, solid-state imaging element and electronic device
PCT/JP2017/000208 WO2017126332A1 (ja) 2016-01-21 2017-01-06 半導体装置およびその製造方法、固体撮像素子、並びに電子機器
US16/069,286 US10741655B2 (en) 2016-01-21 2017-01-06 Semiconductor device, manufacturing method of the same, solid-state imaging device, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016009698A JP2017130577A (ja) 2016-01-21 2016-01-21 半導体装置およびその製造方法、固体撮像素子、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2017130577A true JP2017130577A (ja) 2017-07-27

Family

ID=59361549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016009698A Pending JP2017130577A (ja) 2016-01-21 2016-01-21 半導体装置およびその製造方法、固体撮像素子、並びに電子機器

Country Status (5)

Country Link
US (1) US10741655B2 (ja)
EP (1) EP3407387B1 (ja)
JP (1) JP2017130577A (ja)
CN (1) CN108475690B (ja)
WO (1) WO2017126332A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法
US11114569B2 (en) * 2019-11-26 2021-09-07 Nanya Technology Corporation Semiconductor device with an oxidized intervention and method for fabricating the same
US11302827B2 (en) * 2020-01-23 2022-04-12 Nanya Technology Corp. Semiconductor device with sidewall oxidized dielectric and method for fabricating the same
CN116235280A (zh) * 2020-09-30 2023-06-06 华为技术有限公司 存在低固定模式噪声的固态成像设备
CN113078067B (zh) * 2021-03-30 2023-04-28 电子科技大学 一种沟槽分离栅器件的制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199808B2 (ja) * 1991-05-14 2001-08-20 セイコーインスツルメンツ株式会社 半導体集積回路装置
KR100252913B1 (ko) 1997-04-21 2000-04-15 김영환 반도체 소자 및 그 제조방법
JP2001148478A (ja) * 1999-11-19 2001-05-29 Nec Ic Microcomput Syst Ltd 半導体装置
JP2002368194A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP3723124B2 (ja) 2001-12-14 2005-12-07 株式会社東芝 固体撮像装置
JP4826127B2 (ja) * 2005-04-25 2011-11-30 ソニー株式会社 固体撮像装置及びその製造方法
JP2007095912A (ja) 2005-09-28 2007-04-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7396713B2 (en) 2005-10-07 2008-07-08 International Business Machines Corporation Structure and method for forming asymmetrical overlap capacitance in field effect transistors
WO2010023722A1 (ja) * 2008-08-26 2010-03-04 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4911158B2 (ja) * 2008-10-30 2012-04-04 ソニー株式会社 半導体装置および固体撮像装置
US8653436B2 (en) * 2009-01-09 2014-02-18 Omnivision Technologies, Inc. CMOS pixel including a transfer gate overlapping the photosensitive region
JP5446280B2 (ja) 2009-01-16 2014-03-19 ソニー株式会社 固体撮像素子とその製造方法、及び撮像装置
JP2010245314A (ja) * 2009-04-07 2010-10-28 Panasonic Corp 半導体装置およびその製造方法
JP5655195B2 (ja) * 2009-08-18 2015-01-21 リコー電子デバイス株式会社 半導体装置
JP2011114302A (ja) * 2009-11-30 2011-06-09 Sony Corp 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置
JP5547986B2 (ja) * 2010-02-24 2014-07-16 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP4993007B2 (ja) * 2010-07-26 2012-08-08 富士通セミコンダクター株式会社 固体撮像装置
JP2012160685A (ja) * 2011-02-03 2012-08-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013041927A (ja) * 2011-08-12 2013-02-28 Toshiba Corp 半導体装置及びその製造方法
US8569806B2 (en) * 2011-09-02 2013-10-29 Hoon Kim Unit pixel of image sensor and photo detector thereof
JP2015130533A (ja) * 2015-03-31 2015-07-16 ソニー株式会社 固体撮像装置及びカメラ

Also Published As

Publication number Publication date
WO2017126332A1 (ja) 2017-07-27
EP3407387A4 (en) 2019-02-27
US10741655B2 (en) 2020-08-11
EP3407387B1 (en) 2020-07-15
CN108475690B (zh) 2023-06-16
US20190035902A1 (en) 2019-01-31
EP3407387A1 (en) 2018-11-28
CN108475690A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
EP3439040B1 (en) Solid-state image pickup element, sensor device, and electronic apparatus
CN108447878B (zh) 成像装置和电子设备
CN107851649B (zh) 成像设备、制造方法、半导体设备和电子设备
WO2017126332A1 (ja) 半導体装置およびその製造方法、固体撮像素子、並びに電子機器
US7294522B2 (en) CMOS image sensor and method for fabricating the same
US8399914B2 (en) Method for making solid-state imaging device
JP2011159757A (ja) 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2011049446A (ja) 固体撮像装置とその製造方法、及び電子機器
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
US20130050552A1 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus
JP2016162917A (ja) 固体撮像素子および電子機器
CN109390363B (zh) 成像设备和制造成像设备的方法
WO2021193084A1 (ja) 固体撮像装置、及び、固体撮像装置の製造方法
JP2017152481A (ja) 画素ユニット、及び撮像素子
JP7126826B2 (ja) 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
US9379160B2 (en) Solid-state imaging apparatus, method of manufacturing the same, and electronic apparatus
WO2023157620A1 (ja) 固体撮像装置および電子機器
US20230299162A1 (en) Semiconductor apparatus, imaging device, and electronic apparatus
US10446596B2 (en) Semiconductor device and production method
JP2005136279A (ja) 固体撮像装置の製造方法