JP5214911B2 - モールドパッケージの製造方法 - Google Patents
モールドパッケージの製造方法 Download PDFInfo
- Publication number
- JP5214911B2 JP5214911B2 JP2007140333A JP2007140333A JP5214911B2 JP 5214911 B2 JP5214911 B2 JP 5214911B2 JP 2007140333 A JP2007140333 A JP 2007140333A JP 2007140333 A JP2007140333 A JP 2007140333A JP 5214911 B2 JP5214911 B2 JP 5214911B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame member
- dam bar
- multiple lead
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1(a)は、本発明の第1実施形態に係るモールドパッケージ100の実装構造の概略平面構成を示す図であり、図1(b)は、(a)中のA−A線に沿った概略断面構成を示す図である。
図9は、本発明の第2実施形態に係る多連リードフレーム部材におけるダムバー410およびその近傍部を示す概略平面図である。また、図10(a)は図9中のE−E断面図、図10(b)は図9中のF−F断面図である。なお、図9中には、ハーフエッチング部414にハッチングが施してあるが、識別の容易化のために便宜上施したものであり、断面を示すものではない。
図11は、本発明の第3実施形態に係る多連リードフレーム部材におけるダムバー410およびその近傍部を示す概略平面図である。また、図12(a)は図10中のG−G断面図、図12(b)は図11中のH−H断面図である。なお、図11中には、ハーフエッチング部414にハッチングが施してあるが、識別の容易化のために便宜上施したものであり、断面を示すものではない。
図13は、本発明の第4実施形態に係るモールドパッケージの製造方法において用意される多連リードフレーム部材の要部を示す概略平面図である。なお、図13中には、識別の容易化のために便宜上、ハッチングを施してあるが、これは断面を示すものではない。
図15は、本発明の第5実施形態に係るモールドパッケージの概略平面構成を示す図であり、同モールドパッケージをモールド樹脂40の実装面41側から見た概略平面図である。
図17は、本発明の第6実施形態に係る製造方法に用いられる多連リードフレーム部材400を示す概略平面図である。なお、この図17中においても、便宜上、点ハッチングが施してある領域は、ハーフエッチングされている部位であり、点ハッチング部以外の部位よりも薄くなっている領域である。
図18は、本発明の第7実施形態に係る製造方法に用いられる多連リードフレーム部材400を示す概略平面図である。この図18中においても、便宜上、点ハッチングを施すことでハーフエッチング部を示している。
図19は、本発明の第8実施形態に係る製造方法に用いられる多連リードフレーム部材400を示す概略平面図である。この図19中においても、便宜上、点ハッチングを施すことでハーフエッチング部を示している。
図20は、本発明の第9実施形態に係る製造方法に用いられる多連リードフレーム部材400を示す概略平面図である。この図20中においても、便宜上、点ハッチングを施すことでハーフエッチング部を示している。
図21は、本発明の第10実施形態に係る製造方法に用いられる多連リードフレーム部材400を示す概略平面図である。この図21中においても、便宜上、点ハッチングを施すことでハーフエッチング部を示している。
なお、上記各実施形態では、用意する多連リードフレーム部材は、エッチング加工によってパターニングや薄肉化加工がなされたものであったが、これらパターニングや薄肉化加工をプレス加工などにより行ってもよい。
15…第1の連結部、16…第2の連結部、40…モールド樹脂、
41…モールド樹脂の一面としての実装面、100…モールドパッケージ、
400…多連リードフレーム部材、410…ダムバー、
411…ダムバーにおける接続部、
412…ダムバーのうち接続部の間に位置する部位、
413…接続部におけるダイシング除去部。
Claims (1)
- リードフレーム(10)をモールド樹脂(40)にて封止してなり、前記モールド樹脂(40)の一面(41)における周辺部に、外部と接続される前記リードフレーム(10)の複数の端子部(12)が露出するモールドパッケージ(100)を製造する方法であって、
複数個の前記リードフレーム(10)が接続されてなる多連リードフレーム部材(400)として、隣り合う前記リードフレーム(10)における前記複数の端子部(12)同士がダムバー(410)を介して連結されたものを用意する工程と、
前記多連リードフレーム部材(400)を、前記モールド樹脂(40)の前記一面(41)から前記端子部(12)が露出するように前記モールド樹脂(40)により封止する封止工程と、
しかる後、前記ダムバー(410)をダイシングにより除去することにより、前記モールド樹脂(40)および前記多連リードフレーム部材(400)を個々の前記リードフレーム(10)の単位に切断する切断工程とを備えるモールドパッケージの製造方法において、
前記多連リードフレーム部材(400)を用意する工程は、当該多連リードフレーム部材(400)として、その厚さが薄くなるように薄肉化加工されたものを用意するものであって、
前記薄肉化加工においては、前記多連リードフレーム部材(400)が、
前記ダムバー(410)のうち個々の前記端子部(12)と接続されている接続部(411)、および、前記接続部(411)に接続されている前記端子部(12)のうち前記ダイシングで除去される部位、とからなる第1の部位(413)では、当該第1の部位(413)における幅方向の端部寄りの部位が前記薄肉化加工がなされ、当該第1の部位(413)における幅方向の中央部が厚い部分となり、
且つ、
前記ダムバー(410)のうち前記接続部(411)の間に位置する第2の部位(412)では、当該第2の部位(412)における幅方向の両端部が前記薄肉化加工がなされ、当該第2の部位(412)における幅方向の中央部が前記第1の部位(413)における幅方向の中央部と同一幅を有する厚い部分となり、
且つ、
前記第1の部位(413)のうち前記薄肉化加工がなされた部位における端部間の距離(W6)が、前記第2の部位(412)の幅(W5)よりも大きく、かつ、前記第1の部位(413)の幅(W7)以下となるように、前記一面(41)側から前記薄肉化加工がなされていることを特徴とするモールドパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007140333A JP5214911B2 (ja) | 2006-12-27 | 2007-05-28 | モールドパッケージの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006351071 | 2006-12-27 | ||
JP2006351071 | 2006-12-27 | ||
JP2007140333A JP5214911B2 (ja) | 2006-12-27 | 2007-05-28 | モールドパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008182175A JP2008182175A (ja) | 2008-08-07 |
JP5214911B2 true JP5214911B2 (ja) | 2013-06-19 |
Family
ID=39725822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007140333A Expired - Fee Related JP5214911B2 (ja) | 2006-12-27 | 2007-05-28 | モールドパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5214911B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5807800B2 (ja) * | 2010-11-18 | 2015-11-10 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
JP5899614B2 (ja) * | 2010-11-26 | 2016-04-06 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
JP6143468B2 (ja) * | 2013-01-11 | 2017-06-07 | 株式会社三井ハイテック | リードフレーム |
JP6319644B2 (ja) * | 2013-10-01 | 2018-05-09 | 大日本印刷株式会社 | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 |
JP6610087B2 (ja) * | 2014-10-09 | 2019-11-27 | 大日本印刷株式会社 | リードフレームおよびその製造方法 |
JP6387824B2 (ja) * | 2014-12-25 | 2018-09-12 | 日亜化学工業株式会社 | パッケージ、発光装置及びそれらの製造方法 |
JP6390011B2 (ja) * | 2014-12-25 | 2018-09-19 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
JP6443978B2 (ja) * | 2015-01-30 | 2018-12-26 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
JP6326647B2 (ja) * | 2015-02-20 | 2018-05-23 | 大口マテリアル株式会社 | 半導体素子搭載用リードフレーム及びその製造方法 |
JP6705654B2 (ja) * | 2016-01-19 | 2020-06-03 | 株式会社三井ハイテック | リードフレーム及びその製造方法 |
JP6107995B2 (ja) * | 2016-03-10 | 2017-04-05 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
JP6856497B2 (ja) * | 2017-01-12 | 2021-04-07 | 株式会社三井ハイテック | リードフレーム |
JP6798670B2 (ja) * | 2017-02-08 | 2020-12-09 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
JP6399126B2 (ja) * | 2017-03-07 | 2018-10-03 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
JP6327732B1 (ja) * | 2017-06-22 | 2018-05-23 | 大口マテリアル株式会社 | リードフレーム及びその製造方法 |
JP6922506B2 (ja) * | 2017-07-19 | 2021-08-18 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
JP7061278B2 (ja) * | 2017-08-15 | 2022-04-28 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
JP7112663B2 (ja) * | 2017-09-05 | 2022-08-04 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
WO2019026917A1 (ja) * | 2017-07-31 | 2019-02-07 | 大日本印刷株式会社 | リードフレーム、半導体装置および半導体装置の製造方法 |
JP6924411B2 (ja) * | 2017-08-28 | 2021-08-25 | 大日本印刷株式会社 | リードフレームおよび半導体装置の製造方法 |
JP6631669B2 (ja) * | 2018-09-05 | 2020-01-15 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03105226A (ja) * | 1989-09-19 | 1991-05-02 | Omron Corp | トルクセンサ |
JP3547704B2 (ja) * | 2000-06-22 | 2004-07-28 | 株式会社三井ハイテック | リードフレーム及び半導体装置 |
JP2002261193A (ja) * | 2001-03-06 | 2002-09-13 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
JP2004023007A (ja) * | 2002-06-20 | 2004-01-22 | Sony Corp | 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。 |
JP2004228166A (ja) * | 2003-01-20 | 2004-08-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-05-28 JP JP2007140333A patent/JP5214911B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008182175A (ja) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5214911B2 (ja) | モールドパッケージの製造方法 | |
JP5634033B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
US7943431B2 (en) | Leadless semiconductor package and method of manufacture | |
JP5959386B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP5807800B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
US7489021B2 (en) | Lead frame with included passive devices | |
JP5899614B2 (ja) | リードフレームおよびリードフレームの製造方法 | |
US7541664B2 (en) | Lead frame and semiconductor device having the lead frame | |
JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
KR101486790B1 (ko) | 강성보강부를 갖는 마이크로 리드프레임 | |
JP5034670B2 (ja) | モールドパッケージ | |
JP7174363B2 (ja) | リードフレームおよび半導体装置 | |
JP2008016469A (ja) | 半導体装置 | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
KR100491657B1 (ko) | 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법 | |
JP6111973B2 (ja) | 半導体装置 | |
JP5181537B2 (ja) | モールドパッケージ | |
JP2005116687A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP4835449B2 (ja) | 半導体装置 | |
JP4978445B2 (ja) | リードフレームおよび半導体装置の製造方法 | |
JP5499437B2 (ja) | モールドパッケージ | |
JP6143726B2 (ja) | 樹脂封止型半導体装置とその製造方法、リードフレーム | |
KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
JP5884506B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP5740866B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120525 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120604 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |