JP5181537B2 - モールドパッケージ - Google Patents
モールドパッケージ Download PDFInfo
- Publication number
- JP5181537B2 JP5181537B2 JP2007146605A JP2007146605A JP5181537B2 JP 5181537 B2 JP5181537 B2 JP 5181537B2 JP 2007146605 A JP2007146605 A JP 2007146605A JP 2007146605 A JP2007146605 A JP 2007146605A JP 5181537 B2 JP5181537 B2 JP 5181537B2
- Authority
- JP
- Japan
- Prior art keywords
- exposed
- mold resin
- terminal
- island
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1は、本発明の第1実施形態に係るモールドパッケージ100の基板200への実装構造の概略平面構成を示す図である。また、図2において、(a)は図1中のA−A一点鎖線に沿った概略断面構成を示す図、(b)は(a)中のB−B一点鎖線に沿った部分の概略断面構成を示す図、(c)は(a)中の矢印C方向から見たときの端子部12の露出部12bの概略平面構成を示す図、(d)は(c)中の矢印D方向から見たときの端子部12単体の概略的な側面図である。
図8は、本発明の第2実施形態に係るモールドパッケージ101の基板200への実装構造の概略平面構成を示す図である。また、図9は図8中の丸で囲まれたH部における各端子部121、122の露出部12bの概略平面図である。
なお、端子部12の露出部12bにおいては、その周辺部を上記突出部12cとし、突出部12cよりも内周側の部位を突出部12cよりも引っ込ませればよく、突出部12cの配置形態は上記した各図に限定されるものではない。
12b…端子部の露出部、12c…突出部、12d…補強リブ、
20…部品としての半導体素子、40…モールド樹脂、
41…モールド樹脂の一面としてのモールド樹脂の下面、
41a…モールド樹脂の下面の外周端部、121…角部寄り端子部、
122…中央部寄り端子部、200…外部基材。
Claims (1)
- アイランド部(11)と、前記アイランド部(11)に搭載された部品(20)と、前記アイランド部(11)の周囲に位置し前記部品(20)と電気的に接続された複数の端子部(12)とを備え、前記部品(20)、前記アイランド部(11)および前記端子部(12)をモールド樹脂(40)にて封止してなるパッケージであって、
当該パッケージを外部基材(200)にはんだ付け実装するときに前記外部基材(200)と対向する前記モールド樹脂(40)の一面(41)にて、前記端子部(12)の一面が露出部(12b)として露出しており、
この端子部(12)の露出部(12b)にて、前記外部基材(200)にはんだ付けされるようになっているモールドパッケージにおいて、
個々の前記端子部(12)の前記露出部(12b)は、前記モールド樹脂(40)の前記一面(41)の外周端部から内周側に向かって延びるように配置されており、
前記露出部(12b)のうち、前記モールド樹脂(40)の前記一面(41)の外周端部(41a)に位置しない外周部から距離(P)をおいた部位に、前記モールド樹脂(40)の前記一面(41)より突出した突出部(12c)が形成されており、
前記露出部(12b)における前記突出部(12c)よりも内周側の部位は、前記突出部(12c)よりも引っ込んでおり、
前記露出部(12b)における前記突出部(12c)よりも内周側の部位には、前記突出部(12c)を補強するための補強リブ(12d)が設けられており、
前記モールド樹脂(40)の前記一面(41)にて前記アイランド部(11)も露出しており、
前記アイランド部(11)の露出部は、前記モールド樹脂(40)の前記一面(41)から突出していないことを特徴とするモールドパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146605A JP5181537B2 (ja) | 2007-06-01 | 2007-06-01 | モールドパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007146605A JP5181537B2 (ja) | 2007-06-01 | 2007-06-01 | モールドパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008300717A JP2008300717A (ja) | 2008-12-11 |
JP5181537B2 true JP5181537B2 (ja) | 2013-04-10 |
Family
ID=40173912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007146605A Expired - Fee Related JP5181537B2 (ja) | 2007-06-01 | 2007-06-01 | モールドパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5181537B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105720033A (zh) * | 2014-12-22 | 2016-06-29 | 意法半导体公司 | 具有预先施加的填充材料的引线框封装体 |
JP7357555B2 (ja) | 2020-01-24 | 2023-10-06 | 日本放送協会 | スライディングモード制御を行う制御装置及びプログラム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3905208B2 (ja) * | 1997-02-27 | 2007-04-18 | 富士通株式会社 | 半導体装置及びその実装構造 |
JP2000294719A (ja) * | 1999-04-09 | 2000-10-20 | Hitachi Ltd | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 |
JP4243270B2 (ja) * | 2001-12-14 | 2009-03-25 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP2004228166A (ja) * | 2003-01-20 | 2004-08-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
TWI253736B (en) * | 2004-02-25 | 2006-04-21 | Optimum Care Int Tech Inc | Composition structure of high-density pin |
JP2005303107A (ja) * | 2004-04-14 | 2005-10-27 | New Japan Radio Co Ltd | リードフレームおよび半導体装置並びにそれらの製造方法 |
JP2006165195A (ja) * | 2004-12-06 | 2006-06-22 | Mitsui Chemicals Inc | 半導体素子を搭載するパッケージおよびその製造方法 |
JP2006179760A (ja) * | 2004-12-24 | 2006-07-06 | Yamaha Corp | 半導体パッケージ、および、これに使用するリードフレーム |
-
2007
- 2007-06-01 JP JP2007146605A patent/JP5181537B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105720033A (zh) * | 2014-12-22 | 2016-06-29 | 意法半导体公司 | 具有预先施加的填充材料的引线框封装体 |
US11227776B2 (en) | 2014-12-22 | 2022-01-18 | Stmicroelectronics, Inc. | Leadframe package with pre-applied filler material |
JP7357555B2 (ja) | 2020-01-24 | 2023-10-06 | 日本放送協会 | スライディングモード制御を行う制御装置及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2008300717A (ja) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019388B2 (en) | Semiconductor device | |
KR100369393B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 | |
US8184453B1 (en) | Increased capacity semiconductor package | |
JP5214911B2 (ja) | モールドパッケージの製造方法 | |
US7808084B1 (en) | Semiconductor package with half-etched locking features | |
US20140179063A1 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
JP4872683B2 (ja) | モールドパッケージの製造方法 | |
JP4095827B2 (ja) | 半導体装置 | |
US8133759B2 (en) | Leadframe | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JP2005191240A (ja) | 半導体装置及びその製造方法 | |
US20090091007A1 (en) | Semiconductor Device Having Grooved Leads to Confine Solder Wicking | |
JP7089388B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20180236696A1 (en) | Lead frame | |
JP2005244035A (ja) | 半導体装置の実装方法、並びに半導体装置 | |
JP7193284B2 (ja) | リードフレーム及びリードフレームの製造方法 | |
JP5034670B2 (ja) | モールドパッケージ | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
JP2007150045A (ja) | 半導体装置 | |
JP5181537B2 (ja) | モールドパッケージ | |
JP2006203048A (ja) | 半導体装置 | |
JP4635471B2 (ja) | 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム | |
US20230005827A1 (en) | Lead frame, semiconductor device, and lead frame manufacturing method | |
WO2009081494A1 (ja) | 半導体装置及びその製造方法 | |
JP4400492B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |