JP5181537B2 - モールドパッケージ - Google Patents

モールドパッケージ Download PDF

Info

Publication number
JP5181537B2
JP5181537B2 JP2007146605A JP2007146605A JP5181537B2 JP 5181537 B2 JP5181537 B2 JP 5181537B2 JP 2007146605 A JP2007146605 A JP 2007146605A JP 2007146605 A JP2007146605 A JP 2007146605A JP 5181537 B2 JP5181537 B2 JP 5181537B2
Authority
JP
Japan
Prior art keywords
exposed
mold resin
terminal
island
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007146605A
Other languages
English (en)
Other versions
JP2008300717A (ja
Inventor
真治 太田
昭喜 浅井
本田  匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007146605A priority Critical patent/JP5181537B2/ja
Publication of JP2008300717A publication Critical patent/JP2008300717A/ja
Application granted granted Critical
Publication of JP5181537B2 publication Critical patent/JP5181537B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、モールド樹脂の一面にスタンドオフを形成した状態で端子部を露出させてなるモールドパッケージに関する。
従来より、この種のモールドパッケージとしては、アイランド部上に部品を搭載し、この部品をアイランド部の周囲に位置する複数の端子部と電気的に接続したものを、モールド樹脂にて封止してなるパッケージが提案されている。典型的には、特許文献1に記載されているようなQFN(Quad Flat Non−Leaded Package)が提案されている。
ここで、この種のモールドパッケージでは、モールド樹脂の一面をプリント基板などの外部基材に対向させた状態ではんだ付け実装を行うが、このモールド樹脂の一面にて端子部の一部が露出部として露出しており、この端子部の露出部にて、外部基材にはんだ付けされるようになっている。
この種のパッケージは、一般的なモールドパッケージであるQFP(Quad Flat Package)の製造設備を利用した小型のリードフレームタイプの樹脂封止型パッケージであり、QFPと類似の構造であるためパッケージ自体については高い信頼性を得ることができる。
しかしながら、従来のこの種のパッケージでは、外部基材へのはんだ実装が、外部基材側の電極に供給されたはんだのみにより行われるため、はんだ接続部の高さは、一般的にたとえば100μm以下となる。そのため、はんだ接続部、特にパッケージ外周部の近くに位置するはんだと端子部との界面に応力が集中し、十分なはんだ接続寿命を得ることが困難であった。
このはんだと端子部との界面への応力集中を低減する対策として、従来では上記特許文献1などに記載されているように、モールド樹脂の一面にて露出する端子部を、当該一面から突出させて露出させる構造、いわゆるスタンドオフを形成した構造としている。
特開2001−210754号公報
本発明者は、上記従来のスタンドオフを有するモールドパッケージについて、試作検討を行った。図12において、(a)は、本発明者が試作した試作品としてのモールドパッケージにおける端子部12と外部基材200とのはんだ接続部を示す概略断面図、(b)および(c)は同モールドパッケージの製造時において端子部12における露出部12bの形成工程を示す概略断面図である。
図12(a)に示されるように、外部基材200と対向するモールド樹脂40の一面41にて端子部12の一面が露出しており、この露出する面である露出部12bと外部基材200の電極210とが、はんだ300により接続されている。ここで、露出部12bは、モールド樹脂40の一面41から外方へ突出しており、上記したスタンドオフが形成されている。
このようなスタンドオフを形成する効果としては、外部基材200上におけるパッケージの実装高さを高くする点に加えて、はんだ300と端子部12との界面への応力集中を大幅に低減する点が挙げられる。
具体的には、図12(a)に示されるように、端子部12の突出によって露出部12bにおいては端子部12の側面が露出しているが、はんだ300は露出部12bから当該側面にまで回り込んでいる。そのため、端子部12のはんだ接続部において当該界面への応力集中が緩和される。
このスタンドオフを有するモールドパッケージを量産するとともに且つ安価に製造する方法としては、上記した特許文献1にも記載されているが、図12(b)、(c)に示されるように、端子部12の一面側にテープ400を貼り付けるとともに、スタンドオフとなる分、端子部12をテープ400に食い込ませ、この状態でモールドを実施する方法が一般的である。そして、モールド樹脂封止後には、テープ400を除去してやれば、端子部12のテープ400への食い込み分の高さにて、スタンドオフが形成される。
しかしながら、従来のモールドパッケージでは、このスタンドオフを十分な大きさとすることは困難であった。このようなスタンドオフにより応力を低減するためには、たとえばスタンドオフの高さ(つまり、モールド樹脂の一面からの端子部の突出高さ)は、25μm以上必要となるが、実際に、上記従来工程で得られるスタンドオフの高さは10μm程度であり、25μm以上の高さを安定して得ることは困難であった。
本発明は、上記問題に鑑みてなされたものであり、モールド樹脂の一面にスタンドオフを形成した状態で端子部を露出させてなるモールドパッケージにおいて、スタンドオフの高さを十分に確保するのに適した構成を実現することを目的とする。
本発明者は、上記目的を達成するため、鋭意検討を行った。従来では、端子部の露出部全体をテープに入り込ませるため、スタンドオフの高さの確保には、端子部をテープへ押し付ける際に大きな力が必要であった。
また、上記図12にも示されるように、スタンドオフによって、はんだを露出部の側面に回り込ませれば、応力集中の発生を低減できることから、端子部における露出部全体ではなく、露出部のうちの外周部寄りの部位にスタンドオフを形成すればよいと、本発明者は考えた。
そして、端子部の一部をテープへ食い込ませることで、過大な力を要しなくても、テープへの入り込みを十分なものにできると考えた。本発明は、このような検討結果に基づいて創出されたものである。
すなわち、本発明は、モールド樹脂(40)の一面(41)にスタンドオフを形成した状態で端子部(12)を露出させてなるモールドパッケージ(100、101)において、個々の端子部(12)の露出部(12b)は、モールド樹脂(40)の一面(41)の外周端部から内周側に向かって延びるように配置されており、露出部(12b)のうち、モールド樹脂(40)の一面(41)の外周端部(41a)に位置しない外周部から距離(P)をおいた部位に、モールド樹脂(40)の一面(41)より突出した突出部(12c)が形成されており、露出部(12b)における突出部(12c)よりも内周側の部位は、突出部(12c)よりも引っ込んでおり、露出部(12b)における突出部(12c)よりも内周側の部位には、突出部(12c)を補強するための補強リブ(12d)が設けられており、モールド樹脂(40)の一面(41)にてアイランド部(11)も露出しており、アイランド部(11)の露出部は、モールド樹脂(40)の一面(41)から突出していないことを特徴とする。
それによれば、従来のように端子部の露出部の全体部分を突出させてスタンドオフを形成するのではなく、端子部(12)の露出部(12b)のうち、はんだ応力集中の低減が必要な外周部寄りの部位を部分的に突出させればよいため、上記したテープ(400)への入り込みを大きくしやすくでき、スタンドオフの高さを十分に確保するのに適した構成を実現することができる。
特に本発明のように、個々の前記端子部(12)の露出部(12b)を、モールド樹脂(40)の一面(41)の外周端部から内周側に向かって延びるように配置し、突出部(12c)を、露出部(12b)の外周部寄りの部位のうちモールド樹脂(40)の一面(41)の外周端部(41a)に位置する部位に、設けることが好ましい(後述の図2、図7等参照)。
それによれば、端子部(12)の露出部(12b)の外周部寄りの部位のうちモールド樹脂(40)の一面(41)の外周端部(41a)に位置する部位は、特に、はんだ応力が集中しやすい部位であるため、当該部位に突出部(12c)を設けてスタンドオフを形成することは好ましい。
また、モールド樹脂(40)の一面(41)が矩形状をなすものである場合には、複数個の端子部(12)を、モールド樹脂(40)の一面(41)の辺部に沿って配列するとともに、個々の端子部(12)の露出部(12b)を、モールド樹脂(40)の一面(41)の外周端部(41a)から内周側に向かって延びるように配置してもよい(後述の図1、図8参照)。これは、この種のモールドパッケージにおける典型的な端子部の配置形態である。
また、本発明のように、露出部(12b)における突出部(12c)よりも内周側の部位に、突出部(12c)を補強するための補強リブ(12d)を設ければ(後述の図2等参照)、突出部(12d)の強度が補強され好ましい。
また、本発明のように、モールド樹脂(40)の一面(41)にてアイランド部(11)も露出させた場合、このアイランド部(11)の露出部を、モールド樹脂(40)の一面(41)から突出していないものとすることが好ましい。
個々の端子部(12)に比べて大幅に面積の大きなアイランド部(11)の露出部を、上記端子部(12)と同様にテープ(400)に食い込ませようとすると、その押しつけ力が過大なものとなりやすい。その点、アイランド部(11)の露出部を、モールド樹脂(40)の一面(41)から突出していないものとすれば、アイランド部(11)を上記テープ(400)へ食い込ませなくてもよくなるため、当該押しつけ力の低減を図るうえで好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係るモールドパッケージ100の基板200への実装構造の概略平面構成を示す図である。また、図2において、(a)は図1中のA−A一点鎖線に沿った概略断面構成を示す図、(b)は(a)中のB−B一点鎖線に沿った部分の概略断面構成を示す図、(c)は(a)中の矢印C方向から見たときの端子部12の露出部12bの概略平面構成を示す図、(d)は(c)中の矢印D方向から見たときの端子部12単体の概略的な側面図である。
本実施形態のモールドパッケージ100は、大きくは、アイランド部11と、アイランド部11に搭載された部品20と、部品20とボンディングワイヤ30を介して電気的に接続された複数の端子部12とを備え、これら部品20、ボンディングワイヤ30、アイランド部11および端子部12をモールド樹脂40にて封止してなるパッケージとして構成されている。
本モールドパッケージ100におけるリードフレーム10は、アイランド部11とアイランド部11の周囲に位置する端子部12と吊りリード13とを備えている。このリードフレーム10は、Cuや42アロイ、鉄などの通常のリードフレーム材料からなるものであり、エッチング加工により形成することができる。
本実施形態では、アイランド部11は、平面矩形の板であり、端子部12は、アイランド部11の4つの辺部の外周において複数個のものが平面的に配列されている。また、吊りリード部13は、アイランド部11の4つの隅部から外方に延び、アイランド部11と一体に設けられている。
この吊りリード部13は、後述するように、パッケージの製造に用いる多連のリードフレーム10において、個々のリードフレーム10の外枠となるダムバー(図示せず)とアイランド部11とを連結しておくものである。
また、アイランド部11上には、部品20としての半導体素子20が搭載されている。この半導体素子20は、半導体プロセスにより形成されたICチップなどである。ここでは、半導体素子20は、ダイボンド材21を介してアイランド部11に接着固定されている。なお、部品としては、この半導体素子20以外にも、種々の電子部品を採用することができる。
そして、図2(a)に示されるように、モールド樹脂40の内部にて、半導体素子20の上面と各端子部12の上面12aとは、ボンディングワイヤ30により結線され電気的に接続されている。このボンディングワイヤ30は、Auやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能である。
そして、モールド樹脂40は、これらアイランド部11、端子部12、吊りリード部13、半導体素子20およびボンディングワイヤ30を包み込むように封止している。このモールド樹脂40は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成できるものである。
モールドパッケージ100は、このモールド樹脂40によりパッケージ本体が区画形成されるものであり、本実施形態のモールドパッケージ100は、この種の通常のものと同じく、平面四角形をなすものである。
ここで、図2に示されるように、モールドパッケージ100においては、アイランド部11の下面および端子部12の下面12bが、モールド樹脂40の下面41から露出している。つまり、端子部12の下面12bが端子部12の露出部12bとして構成されている。
このモールド樹脂40の下面41は、本パッケージ100を基板200にはんだ付け実装するときに基板200と対向するモールド樹脂40の一面である。本実施形態では、モールド樹脂40の下面41は矩形状をなす。そして、端子部12の露出部12bは、基板200とはんだ付けされる部位である。
図1、図2に示される例では、アイランド部11の下面は、モールド樹脂40の下面41の中央部に位置し、複数個の端子部12は、モールド樹脂40の下面41の周辺部に配置され、各辺部に沿って配列されている。
そして、個々の端子部12の露出部12bは細長形状、ここでは、短冊状をなしている。そして、個々の露出部12bは、モールド樹脂40の下面41の外周端部41aに一端部を有し、他端部がモールド樹脂40の下面41の内周側(つまり下面41の中央部側)に位置するように、モールド樹脂40の下面41の外周端部41aから当該下面41の内周側へ向かって延びて配置されている(図2(c)参照)。
なお、吊りリード部13は、モールド樹脂40の下面41にて露出していても露出していなくてもよいが、ここでは、吊りリード13は、アイランド部11および端子部12よりも薄肉化されることにより、モールド樹脂40の下面41にて露出していない。
そして、図2(a)に示されるように、このモールドパッケージ100は、外部基材としての基板200上へ搭載され、端子部12の露出部12bにおいて、基板200の電極210すなわち基板電極210に対してはんだ300を介して接続されている。このようにして、モールドパッケージ100は基板200上に、はんだ実装されている。
この基板200は、プリント基板やセラミック基板などであり、基板電極210は一般的なCuやAgなどからなるものである。この基板電極210の平面パターンは、モールドパッケージ100における端子部12の露出部12bの配置パターンに対応したパターンとなっている。
ここで、図2(b)〜(d)に示されるように、本実施形態のモールドパッケージ100においては、端子部12の露出部12bにおける外周部寄りの部位、すなわち、露出部12bにおける周辺部を、モールド樹脂40の下面41より突出した突出部12cとして構成している。
本実施形態では、突出部12cは、露出部12bの周辺部にて平面略U字状のパターンに設けられた壁状の突起として構成されている。ここでは、当該U字の両端が、露出部12bの周辺部のうちモールド樹脂40の下面41の外周端部41aに位置するように、露出部12bの周辺部のうち当該外周端部41a側の部位から当該外周端部41aとは反対側に位置する部位に渡って、設けられている(図2(c)参照)。
そして、露出部12bにおける突出部12cよりも内周側の部位は、突出部12cよりも引っ込んでいる(図2(b)、(d)参照)。ここで、この突出部12cよりも内周側の部位は、突出部12cよりもパッケージの内方側へ引っ込んでいればよく、モールド樹脂40の下面41よりも突出していてもよいし、引っ込んでいてもよい。
また、本実施形態では、図2(c)、(d)に示されるように、端子部12の露出部12bにおける突出部12cよりも内周側の部位には、突出部12cを補強するための補強リブ12dが設けられている。この補強リブ12dも突出部12cと同様に壁状の突起をなすものである。
この補強リブ12dの突出高さは、突出部12cと同等かそれよりも低いものであればよい。ここでは、突出部12cと補強リブ12dとは実質的に同じ突出高さである。これは、後述するように、これら突出部12cおよび補強リブ12dが、リードフレーム10のエッチング加工により一括して形成されるためである。
そして、この補強リブ12dにより、端子部12の露出部12bには、あたかも梯子状の突起パターンが形成された形となり(図2(c)参照)、補強リブ12dが無い場合に比べて、突出部12cの強度が向上する。なお、この補強リブ12dは必要に応じて設ければよいものであり、不要であれば無いものであってもよい。
ここで、本実施形態の端子部12における各部寸法について、一具体例を挙げておく。端子部12の長さL:0.5mm〜1.0mm、端子部12における上面12aと下面12bとの距離すなわち端子部12の厚さt:0.15mm〜0.3mm、突出部12cの高さh:25μm〜50μm、突出部12cの幅W:20μm〜50μm、突出部12cと露出部12bの外周端部との距離P:0〜20μm。なお、上記寸法L、t、hについては図2(d)を参照、上記寸法W、Pについては図2(c)を参照のこと。
ッチングなどによる突出部加工上の誤差などにより、図2(c)に示されるように、突出部12cと露出部12dの外周端部とは、上記距離Pの範囲内で多少、離れていてもよい。
このように、本モールドパッケージ100では、端子部12の露出部12bに突出部12cを形成することにより、この突出部12cによるスタンドオフが形成されている。そして、図2(b)に示されるように、実装状態において、はんだ300は、この突出部12cの側面まで回り込んでいる。
なお、本モールドパッケージ100においては、モールド樹脂40の下面41にてアイランド部11の下面も露出しているが、このアイランド部11の露出部である下面は、モールド樹脂40の下面41から突出しておらず、同一平面上に位置するか、もしくは、モールド樹脂40の下面41よりも内方に引っ込んでいる。
次に、このリードフレームを用いたQFNパッケージ構造を有するモールドパッケージ100の製造方法について述べる。まず、リードフレーム10の加工工程について、図3〜図5を参照して述べる。図3は、本製造方法に用いられる多連状態のリードフレーム10の概略平面図、図4は図3中のE−E概略断面にてリードフレーム10の加工工程を示す工程図、図5は図3中の矢印F方向から見た側面にてリードフレーム10の加工工程を示す工程図である。
まず、本製造方法では、図3に示されるような多連状態のリードフレーム10を用意する。この多連状態のリードフレーム10は、上記モールドパッケージ100の1個を構成するリードフレーム10が、図示しないダムバーなどを介して複数個接続されたものである。
この多連のリードフレーム10は、銅や鉄などよりなる板状の素材10a(図4、図5参照)に対して酸やアルカリを用いた一般的なエッチング加工によって、アイランド部11、端子部12および吊りリード部13さらには突出部12c、補強リブ12dをパターニング形成したものである。
具体的には、図4(a)、図5(a)に示されるように、フォト工程等により上記素材10aの両面に感光性樹脂等からなるマスクM1を形成する。このマスクM1のパターンは、アイランド部11、端子部12、吊りリード13により構成される平面パターンと同様である。
そして、このマスクM1が形成された状態の素材10aに対して、酸、アルカリなどを用いた化学的エッチングを行い、図4(b)、図5(b)に示されるように、アイランド部11、端子部12、吊りリード13のパターンを形成する。
次に、図4(c)、図5(c)に示されるように、フォト工程等により素材10aの両面に感光性樹脂等からなるマスクM2をパターニング形成する。このマスクM2は、上記した突出部12cおよび補強リブ12dを形成する面側では、これら各部12c、12dに相当する部位を被覆する。
そして、この状態で化学的エッチングを行い、突出部12cおよび補強リブ12dを形成する(図4(d)、図5(d)参照)。こうして、多連状態ではあるが、本実施形態のリードフレーム10すなわち図3に示されるようなリードフレーム10ができあがる。
この後、このリードフレーム10のアイランド部11に半導体素子20を搭載、固定する。そして、半導体素子20と端子部12との間でワイヤボンディングを行い、これらの間を上記ボンディングワイヤ30で結線する。
この後、リードフレーム10にスタンドオフを形成するためのテープを貼り付ける。図6は、リードフレーム10に当該テープ400が貼り付けられた状態を示す図であり、(a)は、上記パッケージ100の1個に相当する部分の全体を示す概略断面図、(b)は(a)の矢印Y方向からの側面図である。
このテープ400は、厚さ50〜100μm程度のポリイミドやポリカーボネート等からなるもので、多連のリードフレーム10においてモールド樹脂40の下面41から露出する面側に、貼り付けられる。このとき、図6に示されるように、突出部12cがその突出高さの分だけテープ400に食い込むように、リードフレーム10をテープ400に押しつけて貼り付ける。
そして、このテープ400が貼り付けられたワークを、樹脂成型用の金型に設置し、トランスファーモールド成形などによりモールド樹脂40による封止を行う。それにより、アイランド部11、端子部12、半導体素子20、ボンディングワイヤ30がモールド樹脂40により封止される。
その後、ダイシングによる切断工程を行う。この工程では、モールド樹脂40および多連のリードフレーム10を、図示しないダイシングブレードにより、上記ダムバーをダイシングラインとして当該ダムバーをダイシングにより除去する。それにより、ワークが個片化される。そして、個片化されたワークをテープ400から剥がすことにより、上記した本実施形態のモールドパッケージ100ができあがる。
その後は、基板200において基板電極210の上に、印刷法などにより、はんだ300を配設し、その上に、本モールドパッケージ100を搭載し、はんだリフローを行う。こうして、上記図1に示されるような実装構造ができあがる。
なお、多連のリードフレーム10に対するテープ400の貼り付けは、当該リードフレーム10を用意した後であってモールド樹脂40の封止工程の前であれば、いつ行ってもよい。たとえば、当該テープ400の貼り付けは、半導体素子20のアイランド部11への搭載前に行ってもよいし、当該半導体素子20の搭載後であって且つワイヤボンディング前に行ってもよい。
ところで、本実施形態によれば、モールド樹脂40の下面41にスタンドオフを形成した状態で端子部12を露出させてなるモールドパッケージにおいて、端子部12の露出部12bにおける周辺部を、モールド樹脂40の下面41より突出した突出部12cとし、突出部12cよりも内周側の部位を突出部12cよりも引っ込ませている。
それによれば、従来のように端子部の露出部の全体部分を突出させてスタンドオフを形成するのではなく、端子部12の露出部12bのうち、はんだ応力集中の低減が必要な外周部寄りの部位を部分的に突出させ、この突出部12cのみを実質的にテープ400へ食い込ませればよいことになる。
そのため、従来に比べて小さな押しつけ力によって、突出部12cのテープ400への入り込み量を十分な大きさとすることができる。このように、本実施形態によれば、スタンドオフの高さを十分に確保するのに適した構成が実現される。
また、上述したが、本実施形態では、個々の端子部12の露出部12bは、モールド樹脂40の下面41の外周端部41aから内周側に向かって延びるように配置されており、突出部12cは、露出部12bの周辺部のうちモールド樹脂40の下面41の外周端部41aに位置する部位に、設けられている。
この端子部12の露出部12bの周辺部のうちモールド樹脂40の下面41の外周端部41aに位置する部位は、特に、はんだ応力が集中しやすい部位であるため、当該部位に突出部12cを設け、スタンドオフを形成することは好ましい。なお、この点を鑑みて、本実施形態における突出部12cの平面形状としては、図7に示されるようなものであってもよい。
図7は、本実施形態に係る端子部12のもう一つの例を示す図であり、この図7において、(a)は当該端子部12の露出部12bの概略平面図、(b)は(a)中の矢印G方向から見たときの端子部12単体の概略側面図である。
図7に示される端子部12の露出部12bでは、突出部12cは、露出部12bの周辺部のうちモールド樹脂40の下面41の外周端部41aに位置する部位およびその近傍にのみ、設けられている。
また、本実施形態では、モールド樹脂40の下面41にてアイランド部11の下面が露出しているが、この場合、個々の端子部12に比べて大幅に面積の大きなアイランド部11の下面を、上記端子部12と同様にテープ400に食い込ませようとすると、その押しつけ力が過大なものとなりやすい。
その点、上述したように、本実施形態では、アイランド部11の露出部である下面を、モールド樹脂40の下面41から突出していないものとしており、これによって、アイランド部11を上記テープ400へ食い込ませなくてもよいため、当該押しつけ力の低減を図ることが可能となる。
(第2実施形態)
図8は、本発明の第2実施形態に係るモールドパッケージ101の基板200への実装構造の概略平面構成を示す図である。また、図9は図8中の丸で囲まれたH部における各端子部121、122の露出部12bの概略平面図である。
本実施形態においても、モールド樹脂40の下面41は矩形状であり、複数個の端子部12は、モールド樹脂40の下面41の各辺部に沿って配列されるとともに、個々の端子部12の露出部12bは、モールド樹脂40の下面41の外周端部41aから内周側に向かって延びるように配置されている。
そして、本実施形態では、このような典型的な端子部12の配置形態について、モールド樹脂40の下面41における端子部12の位置に応じて、各露出部12bにおける突出部12cの配置形態を変えたところが、上記第1実施形態との相違点である。以下、この相違点を中心に述べることとする。
ここで、モールド樹脂40の下面41の辺部に沿って配置された複数個の端子部12のうち当該下面41の角部寄りに位置する端子部121を、角部寄り端子部121とし、この角部寄り端子部121よりも辺部の中央部寄りに位置する端子部122を、中央部寄り端子部122とする。
当該角部から何個目までを角部寄り端子部121とするかについては、パッケージのサイズや形状、端子部の構成等によって異なるが、図8に示される例では、当該角部から3個目までの端子部12を角部寄り端子部121とし、それ以外を中央部寄り端子部122としている。
このとき、本実施形態では、図9に示されるように、角部寄り端子部121の露出部12bでは、突出部12cを、当該露出部12bの周辺部のうちモールド樹脂40の下面41の外周端部41aに位置する部位に、設けている。一方、中央部寄り端子部122の露出部12bでは、突出部12cを、当該露出部12bの周辺部のうちモールド樹脂40の下面41の外周端部41aとは反対側に位置する部位に、設けている。
本発明者の実験検討によれば、矩形状をなすモールド樹脂40の下面41において、その辺部に沿って上記したように複数個の端子部12を配置したとき、従来の一般的なモールドパッケージでは、角部寄り端子部121については、露出部12bの周辺部のうちモールド樹脂40の下面41の外周端部41a側の部位にて、はんだ300の剥離が発生しやすいことが確認された。
一方、中央部寄り端子部122については、露出部12bの周辺部のうちモールド樹脂40の下面41の外周端部41aとは反対側に位置する部位にて、はんだ300の剥離が発生しやすいことが確認された。
そこで、本実施形態のように、モールド樹脂40の下面41における端子部12の位置に応じて、突出部12cの位置を変えてやることにより、はんだ応力集中を適切に低減することができる。そして、本実施形態によっても、スタンドオフの高さを十分に確保するのに適した構成が実現される。
(他の実施形態)
なお、端子部12の露出部12bにおいては、その周辺部を上記突出部12cとし、突出部12cよりも内周側の部位を突出部12cよりも引っ込ませればよく、突出部12cの配置形態は上記した各図に限定されるものではない。
図10、図11に突出部12cの配置形態の他の例を示す。なお、図10(a)〜(f)において、(b)、(d)、(f)はそれぞれ(a)、(c)、(e)の右方から見た側面図である。
図10に示されるものでは、上記図2(c)と同様の平面パターンを有する突出部12cに対して、その内周側の補強リブ12dのパターンを変えたものである。また、図11(a)、(b)は、それぞれL字型パターン、平行な2本の配列パターンとしたものである。これら図10、図11に示されるものであっても、スタンドオフの高さを十分に確保するのに適した構成が実現される。
また、モールドパッケージの部品としては、上記した半導体素子20以外にも、抵抗素子、コンデンサ素子、フリップチップなど、アイランド部上に搭載できるものであれば、各種の電子部品を採用できる。
また、モールド樹脂40の下面41にて露出するアイランド部11や端子部12の露出部12bの形状、配置パターンは、上記した図示例に限定されるものではない。たとえば、アイランド部11の平面形状は上記したような矩形以外にも、たとえば円形、六角形などであってもかまわない。
また、上記実施形態では、アイランド部11の露出部である下面を、モールド樹脂40の下面41から突出させずに、リードフレーム10を上記テープ400へ食い込ませるときの押しつけ力の低減を図っているが、アイランド部11の下面は、端子部12の突出部12cよりも引っ込んでいれば、多少、モールド樹脂40の下面41から突出しているものであってもよい。
さらに、上記実施形態では、モールド樹脂40の下面41から露出するアイランド部11は、基板200とははんだ付けされていないが、このアイランド部11の露出する部分と基板200とをはんだにて接続するようにしてもよい。また、アイランド部11は、モールド樹脂40の下面41から露出せず、アイランド部全体がモールド樹脂40にて被覆されていてもよい。
また、複数の端子部12も、アイランド部11の回りを取り囲むように矩形板状のモールド樹脂40における4つの辺部すべてに配置されているが、たとえば、当該モールド樹脂40における1つの辺部のみ、あるいは2つの辺部のみに、端子部12が配置されていてもよい。
また、モールド樹脂は、上記したような矩形板状に限定するものではもちろんなく、モールド樹脂としては、部品、アイランド部および端子部を封止するとともに、パッケージを外部基材にはんだ付け実装するときに外部基材と対向する一面を有するものであればよい。また、部品と端子部との接続形態は、上記したボンディングワイヤに限定されるものではない。
また、上記実施形態では、QFN(Quad Flat Non−Leaded Package)構造のモールドパッケージであった。つまり、上記各実施形態のモールドパッケージは、モールド樹脂40の下面41側(もしくは下面41とは反対側のモールド樹脂40の上面側)からパッケージを眺めたとき、モールド樹脂40の下面41の外周端部41aからリードフレーム10が外側に突出していないタイプ、すなわちアウターリードレスタイプのモールドパッケージであった。
しかし、本発明に適用可能なモールドパッケージとしては、実装時に外部基材に対向するモールド樹脂の一面に、スタンドオフを形成しつつ端子部を露出させたものであればよく、上記したようなQFN構造に代表されるアウターリードレスタイプのモールドパッケージに限定されるものではない。たとえば、端子部がモールド樹脂の外周端部からアウターリードとして突出しているものであってもよい。
本発明の第1実施形態に係るモールドパッケージの実装構造を示す概略平面図である。 (a)は図1中のA−A概略断面図、(b)は(a)中のB−B概略断面図、(c)は(a)中の端子部のC矢視図、(d)は(c)中の端子部12のD矢視図である。 第1実施形態に係るモールドパッケージの製造方法に用いられる多連状態のリードフレームの概略平面図である。 図3中のE−E概略断面にてリードフレームの加工工程を示す工程図である。 図3中の矢印F方向から見た側面にてリードフレームの加工工程を示す工程図である。 リードフレームにテープが貼り付けられた状態を示す図であり、(a)は全体概略断面図、(b)は(a)のY矢視図である。 第1実施形態に係る端子部のもう一つの例を示す図であり、(a)は端子部の露出部の概略平面図、(b)は(a)中のG矢視図である。 本発明の第2実施形態に係るモールドパッケージの実装構造を示す概略平面図である。 図8中のH部における各端子部の露出部の概略平面図である。 他の実施形態を示す図である。 他の実施形態を示す図である。 (a)は、本発明者が試作した試作品としてのモールドパッケージにおける端子部と外部基材とのはんだ接続部を示す概略断面図、(b)および(c)は同モールドパッケージの製造時において端子部における露出部の形成工程を示す概略断面図である。
符号の説明
10…リードフレーム、11…アイランド部、12…端子部、
12b…端子部の露出部、12c…突出部、12d…補強リブ、
20…部品としての半導体素子、40…モールド樹脂、
41…モールド樹脂の一面としてのモールド樹脂の下面、
41a…モールド樹脂の下面の外周端部、121…角部寄り端子部、
122…中央部寄り端子部、200…外部基材。

Claims (1)

  1. アイランド部(11)と、前記アイランド部(11)に搭載された部品(20)と、前記アイランド部(11)の周囲に位置し前記部品(20)と電気的に接続された複数の端子部(12)とを備え、前記部品(20)、前記アイランド部(11)および前記端子部(12)をモールド樹脂(40)にて封止してなるパッケージであって、
    当該パッケージを外部基材(200)にはんだ付け実装するときに前記外部基材(200)と対向する前記モールド樹脂(40)の一面(41)にて、前記端子部(12)の一面が露出部(12b)として露出しており、
    この端子部(12)の露出部(12b)にて、前記外部基材(200)にはんだ付けされるようになっているモールドパッケージにおいて、
    個々の前記端子部(12)の前記露出部(12b)は、前記モールド樹脂(40)の前記一面(41)の外周端部から内周側に向かって延びるように配置されており、
    前記露出部(12b)のうち、前記モールド樹脂(40)の前記一面(41)の外周端部(41a)に位置しない外周部から距離(P)をおいた部位に、前記モールド樹脂(40)の前記一面(41)より突出した突出部(12c)が形成されており、
    前記露出部(12b)における前記突出部(12c)よりも内周側の部位は、前記突出部(12c)よりも引っ込んでおり、
    前記露出部(12b)における前記突出部(12c)よりも内周側の部位には、前記突出部(12c)を補強するための補強リブ(12d)が設けられており、
    前記モールド樹脂(40)の前記一面(41)にて前記アイランド部(11)も露出しており、
    前記アイランド部(11)の露出部は、前記モールド樹脂(40)の前記一面(41)から突出していないことを特徴とするモールドパッケージ。
JP2007146605A 2007-06-01 2007-06-01 モールドパッケージ Expired - Fee Related JP5181537B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007146605A JP5181537B2 (ja) 2007-06-01 2007-06-01 モールドパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007146605A JP5181537B2 (ja) 2007-06-01 2007-06-01 モールドパッケージ

Publications (2)

Publication Number Publication Date
JP2008300717A JP2008300717A (ja) 2008-12-11
JP5181537B2 true JP5181537B2 (ja) 2013-04-10

Family

ID=40173912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007146605A Expired - Fee Related JP5181537B2 (ja) 2007-06-01 2007-06-01 モールドパッケージ

Country Status (1)

Country Link
JP (1) JP5181537B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720033A (zh) * 2014-12-22 2016-06-29 意法半导体公司 具有预先施加的填充材料的引线框封装体
JP7357555B2 (ja) 2020-01-24 2023-10-06 日本放送協会 スライディングモード制御を行う制御装置及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3905208B2 (ja) * 1997-02-27 2007-04-18 富士通株式会社 半導体装置及びその実装構造
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP4243270B2 (ja) * 2001-12-14 2009-03-25 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004228166A (ja) * 2003-01-20 2004-08-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TWI253736B (en) * 2004-02-25 2006-04-21 Optimum Care Int Tech Inc Composition structure of high-density pin
JP2005303107A (ja) * 2004-04-14 2005-10-27 New Japan Radio Co Ltd リードフレームおよび半導体装置並びにそれらの製造方法
JP2006165195A (ja) * 2004-12-06 2006-06-22 Mitsui Chemicals Inc 半導体素子を搭載するパッケージおよびその製造方法
JP2006179760A (ja) * 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720033A (zh) * 2014-12-22 2016-06-29 意法半导体公司 具有预先施加的填充材料的引线框封装体
US11227776B2 (en) 2014-12-22 2022-01-18 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
JP7357555B2 (ja) 2020-01-24 2023-10-06 日本放送協会 スライディングモード制御を行う制御装置及びプログラム

Also Published As

Publication number Publication date
JP2008300717A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
US7019388B2 (en) Semiconductor device
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US8184453B1 (en) Increased capacity semiconductor package
JP5214911B2 (ja) モールドパッケージの製造方法
US7808084B1 (en) Semiconductor package with half-etched locking features
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP4872683B2 (ja) モールドパッケージの製造方法
JP4095827B2 (ja) 半導体装置
US8133759B2 (en) Leadframe
JP4091050B2 (ja) 半導体装置の製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
US20090091007A1 (en) Semiconductor Device Having Grooved Leads to Confine Solder Wicking
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
US20180236696A1 (en) Lead frame
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP7193284B2 (ja) リードフレーム及びリードフレームの製造方法
JP5034670B2 (ja) モールドパッケージ
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP2007150045A (ja) 半導体装置
JP5181537B2 (ja) モールドパッケージ
JP2006203048A (ja) 半導体装置
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
US20230005827A1 (en) Lead frame, semiconductor device, and lead frame manufacturing method
WO2009081494A1 (ja) 半導体装置及びその製造方法
JP4400492B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees