JP5211666B2 - 絶縁ゲートトランジスタ - Google Patents

絶縁ゲートトランジスタ Download PDF

Info

Publication number
JP5211666B2
JP5211666B2 JP2007316290A JP2007316290A JP5211666B2 JP 5211666 B2 JP5211666 B2 JP 5211666B2 JP 2007316290 A JP2007316290 A JP 2007316290A JP 2007316290 A JP2007316290 A JP 2007316290A JP 5211666 B2 JP5211666 B2 JP 5211666B2
Authority
JP
Japan
Prior art keywords
insulated gate
gate transistor
transistor according
curvature
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007316290A
Other languages
English (en)
Other versions
JP2009141149A (ja
Inventor
聡 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007316290A priority Critical patent/JP5211666B2/ja
Publication of JP2009141149A publication Critical patent/JP2009141149A/ja
Application granted granted Critical
Publication of JP5211666B2 publication Critical patent/JP5211666B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ストライプ状のゲート電極が複数本並んで配置されてなる絶縁ゲートトランジスタに関する。
ストライプ状のゲート電極が複数本並んで配置されてなる絶縁ゲートトランジスタが、例えば、特開2003−101020号公報(特許文献1)と特開2007−201024号公報(特許文献2)に開示されている。
図4は、特許文献1に開示された絶縁ゲートトランジスタ90の模式的な断面図である。
図4に示す絶縁ゲートトランジスタ90は、トレンチゲート構造のノンパンチスルー型IGBT(Insulated Gate BipolarTransistor)である。絶縁ゲートトランジスタ90では、ドリフト層11となるFZウェハ1の表面に、均一な厚さの半導体層12が形成されている。エミッタ領域13は、半導体層12の表面層に選択的に形成されている。ポリシリコンよりなるゲート電極14は、エミッタ領域13の表面から半導体層12を貫通してドリフト層11に達するトレンチの内部に、ゲート酸化膜15を介して設けられている。エミッタ電極16は、層間絶縁膜17を介して、エミッタ領域13および半導体層12の一部(近接する2つのエミッタ領域13に挟まれる部分)12aに、共通に接触(コンタクト)して形成されている。図4中には、エミッタ電極16の上記コンタクト部C1を、太い実線で示した。また、絶縁ゲートトランジスタ90においては、半導体層12が、ゲート酸化膜15とゲート電極14からなるトレンチによって、複数の領域に分断されている。半導体層12のトレンチによる複数の分断領域のうち、エミッタ電極16が接触する分断領域を固定電位領域12aとし、エミッタ電極16が接触しない分断領域を浮遊電位領域12bとする。この時、絶縁ゲートトランジスタ90においては、固定電位領域12aと浮遊電位領域12bが、図のように交互に配置されている。一方、FZウェハ1の裏面には、コレクタ層18が形成されており、さらにコレクタ電極19が形成されている。
図4に示す絶縁ゲートトランジスタ90の断面構造は、紙面に垂直な方向に長く伸びた構造となっている。従って、絶縁ゲートトランジスタ90の平面図では、ゲート電極14、エミッタ領域13およびコンタクト部C1等は、ストライプ状である。
特開2003−101020号公報 特開2007−201024号公報
図5は、図4の絶縁ゲートトランジスタ90と同様の絶縁ゲートトランジスタ91において発生する問題点を説明する図で、図5(a)は、絶縁ゲートトランジスタ91におけるストライプ状のゲート電極14の一端付近を部分的に示した模式的な平面図である。また、図5(b)は、ストライプ状のコンタクト部C1の一端付近を拡大して示した平面図であり、図5(c)は、図5(b)における一点鎖線A−Aでの断面図である。尚、図5の絶縁ゲートトランジスタ91において、図4の絶縁ゲートトランジスタ90と同様の部分については、同じ符号を付した。
絶縁ゲートトランジスタ91は、図5(a)に示すように、半導体基板の主面側において、トレンチゲート構造でストライプ状のゲート電極14が複数本並んで配置されてなる絶縁ゲートトランジスタである。ストライプ状のゲート電極14は、長方形のリング形状を有しており、前記長方形の短辺を連ねる平面構造の連結部14aが、ストライプ状のゲート電極14の各端部に接続されている。
また、絶縁ゲートトランジスタ91では、エミッタ電極16を構成する金属配線層のストライプ状のコンタクト部C1が、隣り合ったゲート電極14および連結部14aの間に配置されている。該コンタクト部C1は、図5(c)に示すように、コンタクトホールH1を介して半導体基板1の主面側の表層部に形成された拡散領域12,13に接続する、チタン(Ti)16a/窒化チタン(TiN)16b/タングステン(W)16cの積層体からなる金属配線層16の接触部である。
一般的に、アスペクト比が高いコンタクトホールH1を介して配線接続する場合、埋め込み性のよいW等の金属材料がよく用いられる。また埋め込み金属材料としてWを用いる場合には、図5(c)に示したように、バリアメタルであるチタン(Ti)膜16aや窒化チタン(TiN)膜16b等を成膜した後で、Wを埋め込んでプラグ16cとして使用することが多い。尚、TiN膜16bは、Wの原料ガスであるWFとTi膜16aの反応を防止するためや、SiとAlとのアロイスパイクを防止するために挿入される。
ここで、図5(c)の断面構造を有する絶縁ゲートトランジスタ91では、特に図5(b)に示すコンタクト部C1の角部C1cにおいて、図5(c)に太い点線で示したカバレッジ不良E1が、柱状結晶として成長するTiN膜16bに発生し易い。TiN膜16bでカバレッジ不良E1が発生すると、該カバレッジ不良E1部から前述したWの成膜時において原料ガスのWFとTi膜16aの反応が進み、形状不良や電流分布の不均一が生じて特性不良を引き起こす。また、Wを使用しないコンタクトを形成する場所においては、Al/TiN/Ti/Siの構造をとる場合があるが、同様にコンタクト底部には該カバレッジ不良E1部が発生する。この底部においても、AlとSiとの反応により、アロイスパイクが発生し、リークなどの原因より特性不良を引き起こすことになる。
また、上記TiN膜16bのカバレッジ不良E1を回復させるため、TiN膜16bの成膜後に窒化処理を追加して、高温の窒素雰囲気中に曝すことでTiN膜16bを強固にする対策がとられることがある。しかしながら、この対策方法は、熱処理の追加で製造コストが増大するだけでなく、トランジスタ構造を形成した後での高温熱処理となるため、拡散プロファイルが変化してデバイス特性が変化するため、好ましい方法ではない。
そこで本発明の目的は、ストライプ状のゲート電極が複数本並んで配置されてなる絶縁ゲートトランジスタであって、コンタクトホールを介して半導体基板に配線接続する場合に金属配線層のカバレッジ不良が起き難く、且つ安価で特性変化なく製造できる絶縁ゲートトランジスタを提供することにある。
請求項1に記載の絶縁ゲートトランジスタは、半導体基板の主面側において、ストライプ状のゲート電極が、複数本並んで配置されてなる絶縁ゲートトランジスタであって、隣り合った前記ゲート電極の間に配置され、コンタクトホールを介して、前記半導体基板の主面側の表層部に形成された拡散領域に配線接続する金属配線層のストライプ状のコンタクト部が、該ストライプ状の両端に、中央部のストライプ幅の1/2より大きな曲率半径の円弧、または前記円弧と直線で構成されるパターン形状のコンタクト部分で、90°以下の鋭角の角部を有さないパターン形状のコンタクト部分からなり、最大幅が前記ストライプ幅より大きい、曲率縮小部を有してなることを特徴としている。
上記絶縁ゲートトランジスタにおいては、ストライプ状のコンタクト部が、該ストライプ状の両端に、曲率縮小部を有している。該曲率縮小部は、中央部のストライプ幅の1/2より大きな曲率半径の円弧と直線で構成されるパターン形状のコンタクト部分で、90°以下の鋭角の角部を有さないパターン形状のコンタクト部分からなり、最大幅が前記ストライプ幅より大きい構成である。従って、上記絶縁ゲートトランジスタにおいては、ストライプ状のコンタクト部が端部まで一定幅で端部に90°の角部を有する従来の絶縁ゲートトランジスタに較べて、コンタクトホールを介して半導体基板に配線接続する際の成膜時には、隅々まで金属元素の供給が容易となり、成膜された金属配線層のカバレッジ不良を起き難くすることができる。また、上記金属配線層のカバレッジの改善は、コンタクト部のレイアウトのパターン形状を変更するだけであり、高温熱処理等の追加工程も不要であるため、これによる製造コストの増大やデバイス特性の変化もない。
以上のようにして、上記絶縁ゲートトランジスタは、ストライプ状のゲート電極が複数本並んで配置されてなる絶縁ゲートトランジスタであって、コンタクトホールを介して半導体基板に配線接続する場合に金属配線層のカバレッジ不良が起き難く、且つ安価で特性変化なく製造できる絶縁ゲートトランジスタとすることができる。
上記絶縁ゲートトランジスタにおける前記曲率縮小部は、例えば請求項2〜5に記載のように、円または楕円のリング形状、もしくは角部が丸められた正方形または長方形のリング形状とすることができる。また、請求項6〜9に記載のように、リング形状ではなく内部の全面積でコンタクトする、円形状または楕円形状、もしく角部が丸められた正方形状または長方形状としてもよい。
上記絶縁ゲートトランジスタは、請求項10に記載のように、前記金属配線層が、チタン(Ti)/窒化チタン(TiN)/タングステン(W)の積層体からなる場合に好適である。
一般的に、アスペクト比が高いコンタクトホールを介して配線接続する場合、埋め込み性のよいタングステン(W)等の金属材料がよく用いられる。また埋め込み金属材料としてWを用いる場合には、バリアメタルであるチタン(Ti)膜や窒化チタン(TiN)膜等を成膜した後で、Wを埋め込んでプラグとして使用することが多い。上記TiN膜は、Wの原料ガスであるWFとTi膜の反応を防止するために挿入される。このTiN膜は、柱状結晶として成長するため、特にコンタクト部において90°以下の鋭角の角部があると、該角部でカバレッジ不良が発生し易い。該角部にカバレッジ不良が発生するとWの成膜時において原料ガスのWFとTi膜の反応が進み、形状不良や電流分布の不均一が生じて絶縁ゲートトランジスタの特性不良を引き起こす。
これに対して、上記絶縁ゲートトランジスタは、前述したようにストライプ状のコンタクト部の両端に曲率縮小部を有する構成として、コンタクト部が90°以下の鋭角の角部を有さないパターン形状としている。このため、上記絶縁ゲートトランジスタは、TiN膜のカバレッジ不良が発生し難い構造となっており、アスペクト比の高いコンタクトホールを介して半導体基板に配線接続する場合であっても、信頼性の高い配線接続を得ることができる。
上記絶縁ゲートトランジスタは、例えば請求項11に記載のように、前記ゲート電極が、長方形のリング形状を有してなり、各ゲート電極における前記長方形の短辺の中央に、それぞれ、櫛歯状に形成されたゲート引き出し配線の櫛歯の先端が接続されてなり、前記率縮小部が、隣り合って配置された前記ゲート電極の短辺を連ねるライン、前記櫛歯状のゲート引き出し配線の隣り合った櫛歯および該櫛歯の連結部の間に配置されてなる構成とすることができる。
上記構成によれば、長方形のリング形状を有した各ゲート電極の長辺全体に、前記ストライプ状のコンタクト部のストライプ部分を対向させることができる。このため、上記絶縁ゲートトランジスタは、連結部で上記長方形のリング形状を有した各ゲート電極の短辺を連ねる従来の絶縁ゲートトランジスタに較べて、セルの動作領域を大きくして電流能力を高めることができると共に、セル内における均一性も高めることができる。
絶縁ゲートトランジスタを上記構成とした場合、請求項12に記載のように、前記櫛歯の幅をW1とし、前記ゲート電極における長方形の長辺の中心線から前記櫛歯までの間隔をW2としたとき、W1/W2を、1以上、7以下とすることが、デバイス特性のバランスを考慮すると好ましい。また、請求項13に記載のように、前記櫛歯の幅をW1とし、前記ゲート電極における短辺から前記櫛歯の連結部までの間隔をW3としたとき、W1=W3であることが、ゲート引き出し配線の抵抗を低くする上で好ましい。
上記絶縁ゲートトランジスタが、例えば請求項14に記載のようにIGBTである場合には、前記コンタクト部を、エミッタ拡散領域に接続するコンタクト部とすることができる。この場合、例えば前述したようにセル内における電流の均一性を高めることができるため、素子のリカバリー耐量を向上することも可能となる。また、素子の端部を有効的に使うことができるので、オン電圧を低くすることができ、かつ耐圧を向上させることもできる。
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図1(a),(b)と図2(a)〜(c)は、本発明の絶縁ゲートトランジスタに関するいくつかの例を示した図で、それぞれ、絶縁ゲートトランジスタ101〜105におけるストライプ状のゲート電極14の一端付近を部分的に示した模式的な平面図である。尚、図1と図2に示す絶縁ゲートトランジスタ101〜105において、図5(a)に示した絶縁ゲートトランジスタ91と同様の部分については、同じ符号を付した。また、図1と図2に示す絶縁ゲートトランジスタ101〜105のコンタクト部C2の断面構造は、図5(c)に示した断面構造と同様であるため図示を省略したが、以下の説明においては図5(c)の断面構造にある各部とその符号を引用して説明する。
図1(a),(b)と図2(a)〜(c)に示す絶縁ゲートトランジスタ101〜105は、図5(a)に示した絶縁ゲートトランジスタ91と同様で、いずれも、半導体基板の主面側において、トレンチゲート構造でストライプ状のゲート電極14が複数本並んで配置されてなる絶縁ゲートトランジスタである。
一方、図1(a),(b)と図2(a)〜(c)に示す絶縁ゲートトランジスタ101〜105は、図5(a)に示した絶縁ゲートトランジスタ91と異なり、隣り合ったゲート電極14の間に配置され、コンタクトホールH1を介して、半導体基板1の主面側の表層部に形成された拡散領域12,13に配線接続する金属配線層16のストライプ状のコンタクト部C2が、それぞれ、該ストライプ状の両端に、曲率縮小部C2a〜C2eを有している。
図1(a)に示す絶縁ゲートトランジスタ101の曲率縮小部C2aは、円のリング形状である。該曲率縮小部C2aは、楕円のリング形状であってもよい。図1(b)に示す絶縁ゲートトランジスタ102の曲率縮小部C2bは、角部が丸められた正方形のリング形状である。該曲率縮小部C2bは、角部が丸められた長方形のリング形状であってもよい。また、図2(a)に示す絶縁ゲートトランジスタ103の曲率縮小部C2cは、リング形状ではなく内部の全面積でコンタクトする、円形状である。該曲率縮小部C2cは、内部の全面積でコンタクトする楕円形状であってもよい。図2(b)に示す絶縁ゲートトランジスタ104の曲率縮小部C2dは、内部の全面積でコンタクトする角部が丸められた正方形状である。図2(c)に示す絶縁ゲートトランジスタ105の曲率縮小部C2eは、内部の全面積でコンタクトする角部が丸められた長方形状である。
以上のように、図1(a),(b)と図2(a)〜(c)に示す絶縁ゲートトランジスタ101〜105においては、いずれも、ストライプ状のコンタクト部C2が、該ストライプ状の両端に、それぞれ曲率縮小部C2a〜C2eを有している。該曲率縮小部C2a〜C2eは、中央部のストライプ幅の1/2より大きな曲率半径の円弧と直線で構成されるパターン形状のコンタクト部分で、90°以下の鋭角の角部を有さないパターン形状のコンタクト部分となる。従って、上記絶縁ゲートトランジスタ101〜105においては、図5(a)に示したストライプ状のコンタクト部C1が端部まで一定幅で端部に90°の角部C1cを有する従来の絶縁ゲートトランジスタ91に較べて、コンタクトホールH1を介して半導体基板1に配線接続する際の成膜時には、隅々まで金属元素の供給が容易となり、成膜された金属配線層16のカバレッジ不良を起き難くすることができる。また、上記絶縁ゲートトランジスタ101〜105における金属配線層16のカバレッジの改善は、コンタクト部C2のレイアウトのパターン形状を変更するだけであり、高温熱処理等の追加工程も不要であるため、これによる製造コストの増大やデバイス特性の変化もない。
以上のようにして、上記した図1(a),(b)と図2(a)〜(c)に示す絶縁ゲートトランジスタ101〜105は、いずれも、ストライプ状のゲート電極14が複数本並んで配置されてなる絶縁ゲートトランジスタであって、コンタクトホールH1を介して半導体基板1に配線接続する場合に金属配線層16のカバレッジ不良が起き難く、且つ安価で特性変化なく製造できる絶縁ゲートトランジスタとなっている。
尚、上記した図1(a),(b)と図2(a)〜(c)の絶縁ゲートトランジスタ101〜105における金属配線層は、図5(c)に示したチタン(Ti)16a/窒化チタン(TiN)16b/タングステン(W)16cの積層体からなる金属配線層16に限らず、任意の金属配線層であっても同様のカバレッジ改善効果を得ることができる。しかしながら、上記した絶縁ゲートトランジスタ101〜105における金属配線層は、以下の理由で、チタン(Ti)/窒化チタン(TiN)/タングステン(W)の積層体からなる場合に好適である。
すなわち、一般的に、アスペクト比が高いコンタクトホールH1を介して配線接続する場合、埋め込み性のよいタングステン(W)等の金属材料がよく用いられる。また埋め込み金属材料としてWを用いる場合には、バリアメタルであるチタン(Ti)膜16aや窒化チタン(TiN)膜16b等を成膜した後で、Wを埋め込んでプラグ16cとして使用することが多い。上記TiN膜16bは、Wの原料ガスであるWFとTi膜16aの反応を防止するために挿入される。このTiN膜16bは、柱状結晶として成長するため、特に図5(a),(b)に示したように、コンタクト部C1において90°以下の鋭角の角部C1cがあると、該角部C1cでカバレッジ不良が発生し易い。該角部C1cにカバレッジ不良が発生するとWの成膜時において原料ガスのWFとTi膜の反応が進み、形状不良や電流分布の不均一が生じて絶縁ゲートトランジスタの特性不良を引き起こす。
これに対して、上記した絶縁ゲートトランジスタ101〜105は、前述したようにストライプ状のコンタクト部C2の両端に曲率縮小部C2a〜C2eを有する構成として、コンタクト部C2が90°以下の鋭角の角部を有さないパターン形状としている。このため、上記した絶縁ゲートトランジスタ101〜105は、いずれも、TiN膜16bのカバレッジ不良が発生し難い構造となっており、アスペクト比の高いコンタクトホールH1を介して半導体基板1に配線接続する場合であっても、信頼性の高い配線接続を得ることができる。
また、図5(a)に示した従来の絶縁ゲートトランジスタ91では、長方形のリング形状を有したゲート電極14の前記長方形の短辺を連ねる平面構造の連結部14aが、ストライプ状のゲート電極14の各端部に接続されていた。これに対して、上記した図1(a),(b)と図2(a)〜(c)の絶縁ゲートトランジスタ101〜105においては、いずれも、長方形のリング形状を有した各ゲート電極14における長方形の短辺の中央に、それぞれ、櫛歯状に形成されたゲート引き出し配線の櫛歯14bの先端が接続されている。そして、各絶縁ゲートトランジスタ101〜105におけるコンタクト部C2の曲率縮小部C2a〜C2eが、隣り合って配置されたゲート電極14の短辺を連ねるライン、櫛歯状のゲート引き出し配線の隣り合った櫛歯14bおよび該櫛歯14bの連結部14aの間に配置された構成となっている。
上記構成の絶縁ゲートトランジスタ101〜105においては、図1および図2に示すように、長方形のリング形状を有した各ゲート電極14の長辺全体に、ストライプ状のコンタクト部C2のストライプ部分を対向させることができる。このため、上記絶縁ゲートトランジスタ101〜105は、図5(a)に示した連結部14aで長方形のリング形状を有した各ゲート電極14の短辺を連ねる従来の絶縁ゲートトランジスタ91に較べて、セルの動作領域を大きくして電流能力を高めることができると共に、セル内における均一性も高めることができる。
図3は、別の例で、絶縁ゲートトランジスタ106におけるストライプ状のゲート電極14の一端付近を部分的に示した模式的な平面図である。尚、図3に示す絶縁ゲートトランジスタ106において、図1と図2に示した絶縁ゲートトランジスタ101〜105と同様の部分については、同じ符号を付した。
図6に示す絶縁ゲートトランジスタ106も、図1と図2に示した絶縁ゲートトランジスタ101〜105と同様で、半導体基板の主面側において、トレンチゲート構造でストライプ状のゲート電極14が複数本並んで配置されてなる絶縁ゲートトランジスタである。絶縁ゲートトランジスタ106においても、ストライプ状のコンタクト部C2が、該ストライプ状の両端に、楕円のリング形状の曲率縮小部C2fを有している。また、長方形のリング形状を有したゲート電極14における長方形の短辺の中央に、櫛歯状に形成されたゲート引き出し配線の櫛歯14bの先端が接続されている。そして、コンタクト部C2の曲率縮小部C2fが、隣り合って配置されたゲート電極14の短辺を連ねるライン、櫛歯状のゲート引き出し配線の隣り合った櫛歯14bおよび該櫛歯14bの連結部14aの間に配置された構成となっている。
上記構成の絶縁ゲートトランジスタ016および絶縁ゲートトランジスタ101〜105においては、図6に示すように、櫛歯14bの幅をW1とし、ストライプ状のゲート電極14における長方形の長辺の中心線から櫛歯14bまでの間隔をW2としたとき、W1/W2を、1以上、7以下とすることが、デバイス特性のバランスを考慮すると好ましい。また、ゲート電極14における短辺から櫛歯14bの連結部14aまでの間隔をW3としたとき、W1=W3であることが、ゲート引き出し配線の抵抗を低くする上で好ましい。
また、上記した絶縁ゲートトランジスタ101〜106が、例えばIGBTである場合には、コンタクト部C2を、エミッタ拡散領域に接続するコンタクト部とすることができる。この場合、例えば前述したようにセル内における電流の均一性を高めることができるため、素子のリカバリー耐量を向上することも可能となる。また、素子の端部を有効的に使うことができるので、オン電圧を低くすることができ、かつ耐圧を向上させることもできる。
(a),(b)は、それぞれ、絶縁ゲートトランジスタ101,102におけるストライプ状のゲート電極14の一端付近を部分的に示した模式的な平面図である。 (a)〜(c)は、それぞれ、絶縁ゲートトランジスタ103〜105におけるストライプ状のゲート電極14の一端付近を部分的に示した模式的な平面図である。 絶縁ゲートトランジスタ106におけるストライプ状のゲート電極14の一端付近を部分的に示した模式的な平面図である。 特許文献1に開示された絶縁ゲートトランジスタ90の模式的な断面図である。 図4の絶縁ゲートトランジスタ90と同様の絶縁ゲートトランジスタ91において発生する問題点を説明する図で、(a)は、絶縁ゲートトランジスタ91におけるストライプ状のゲート電極14の一端付近を部分的に示した模式的な平面図である。また、(b)は、ストライプ状のコンタクト部C1の一端付近を拡大して示した平面図であり、(c)は、(b)における一点鎖線A−Aでの断面図である。
符号の説明
90,91,101〜106 絶縁ゲートトランジスタ
14 ゲート電極
14a 連結部
14b 櫛歯
C1,C2 コンタクト部
C2a〜C2f 曲率縮小部

Claims (14)

  1. 半導体基板の主面側において、ストライプ状のゲート電極が、複数本並んで配置されてなる絶縁ゲートトランジスタであって、
    隣り合った前記ゲート電極の間に配置され、コンタクトホールを介して、前記半導体基板の主面側の表層部に形成された拡散領域に配線接続する金属配線層のストライプ状のコンタクト部が、該ストライプ状の両端に、中央部のストライプ幅の1/2より大きな曲率半径の円弧、または前記円弧と直線で構成されるパターン形状のコンタクト部分で、90°以下の鋭角の角部を有さないパターン形状のコンタクト部分からなり、最大幅が前記ストライプ幅より大きい、曲率縮小部を有してなることを特徴とする絶縁ゲートトランジスタ。
  2. 前記曲率縮小部が、円のリング形状であることを特徴とする請求項1に記載の絶縁ゲートトランジスタ。
  3. 前記曲率縮小部が、楕円のリング形状であることを特徴とする請求項1に記載の絶縁ゲートトランジスタ。
  4. 前記曲率縮小部が、角部が丸められた正方形のリング形状であることを特徴とする請求項1に記載の絶縁ゲートトランジスタ。
  5. 前記曲率縮小部が、角部が丸められた長方形のリング形状であることを特徴とする請求項1に記載の絶縁ゲートトランジスタ。
  6. 前記曲率縮小部が、円形状であることを特徴とする請求項1に記載の絶縁ゲートトランジスタ。
  7. 前記曲率縮小部が、楕円形状であることを特徴とする請求項1に記載の絶縁ゲートトランジスタ。
  8. 前記曲率縮小部が、角部が丸められた正方形状であることを特徴とする請求項1に記載の絶縁ゲートトランジスタ。
  9. 前記曲率縮小部が、角部が丸められた長方形状であることを特徴とする請求項1に記載の絶縁ゲートトランジスタ。
  10. 前記金属配線層が、チタン(Ti)/窒化チタン(TiN)/タングステン(W)の積層体からなることを特徴とする請求項1乃至9のいずれか一項に記載の絶縁ゲートトランジスタ。
  11. 前記ゲート電極が、長方形のリング形状を有してなり、
    各ゲート電極における前記長方形の短辺の中央に、それぞれ、櫛歯状に形成されたゲート引き出し配線の櫛歯の先端が接続されてなり、
    前記率縮小部が、
    隣り合って配置された前記ゲート電極の短辺を連ねるライン、前記櫛歯状のゲート引き出し配線の隣り合った櫛歯および該櫛歯の連結部の間に配置されてなることを特徴とする請求項1乃至10のいずれか一項に記載の絶縁ゲートトランジスタ。
  12. 前記櫛歯の幅をW1とし、前記ゲート電極における長方形の長辺の中心線から前記櫛歯までの間隔をW2としたとき、W1/W2が、1以上、7以下であることを特徴とする請求項11に記載の絶縁ゲートトランジスタ。
  13. 前記櫛歯の幅をW1とし、前記ゲート電極における短辺から前記櫛歯の連結部までの間隔をW3としたとき、W1=W3であることを特徴とする請求項11または12に記載の絶縁ゲートトランジスタ。
  14. 前記絶縁ゲートトランジスタが、IGBTであり、
    前記コンタクト部が、エミッタ拡散領域に接続するコンタクト部であることを特徴とする請求項1乃至13のいずれか一項に記載の絶縁ゲートトランジスタ。
JP2007316290A 2007-12-06 2007-12-06 絶縁ゲートトランジスタ Expired - Fee Related JP5211666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007316290A JP5211666B2 (ja) 2007-12-06 2007-12-06 絶縁ゲートトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007316290A JP5211666B2 (ja) 2007-12-06 2007-12-06 絶縁ゲートトランジスタ

Publications (2)

Publication Number Publication Date
JP2009141149A JP2009141149A (ja) 2009-06-25
JP5211666B2 true JP5211666B2 (ja) 2013-06-12

Family

ID=40871481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316290A Expired - Fee Related JP5211666B2 (ja) 2007-12-06 2007-12-06 絶縁ゲートトランジスタ

Country Status (1)

Country Link
JP (1) JP5211666B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769800B2 (en) 2020-12-15 2023-09-26 Toshiba Electronic Devices & Storage Corporation Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463524B (zh) 2014-12-19 2019-10-18 富士电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JPH0823096A (ja) * 1994-07-08 1996-01-23 Toshiba Corp 半導体装置
JP4765000B2 (ja) * 2003-11-20 2011-09-07 富士電機株式会社 絶縁ゲート型半導体装置
JP4890780B2 (ja) * 2005-04-11 2012-03-07 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
CN101395701B (zh) * 2006-03-22 2010-06-02 三菱电机株式会社 电力用半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769800B2 (en) 2020-12-15 2023-09-26 Toshiba Electronic Devices & Storage Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2009141149A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
JP5205856B2 (ja) 電力用半導体素子
JP5616665B2 (ja) 半導体装置
JP4597945B2 (ja) ラテラルmosfet
JP5720788B2 (ja) 超接合半導体装置
JP5630114B2 (ja) 炭化珪素半導体装置
WO2013161753A1 (ja) 半導体装置および半導体装置の製造方法
JP6115050B2 (ja) 半導体装置
US20180350960A1 (en) Semiconductor device
JP2010251553A (ja) 半導体装置
US9214523B2 (en) Field-effect transistor
JP2016111239A (ja) 半導体装置
JP5896554B2 (ja) 半導体装置
JP2019145613A (ja) 半導体装置
JP2013161918A (ja) 半導体装置
JP5211666B2 (ja) 絶縁ゲートトランジスタ
WO2019176810A1 (ja) 半導体装置
JP5957171B2 (ja) 半導体装置及びその製造方法
JP6252022B2 (ja) 半導体装置
JP5470726B2 (ja) トレンチゲート構造を有するmos型半導体装置の製造方法
JP7443673B2 (ja) 炭化珪素半導体装置
JP6278549B2 (ja) 半導体装置
JP2009032968A (ja) 半導体装置及びその製造方法
JP6273329B2 (ja) 半導体装置
KR20130077477A (ko) 파워 반도체 소자 및 그 제조 방법
US20140048844A1 (en) Trench gate type power semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R151 Written notification of patent or utility model registration

Ref document number: 5211666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees