JP5211666B2 - Insulated gate transistor - Google Patents

Insulated gate transistor Download PDF

Info

Publication number
JP5211666B2
JP5211666B2 JP2007316290A JP2007316290A JP5211666B2 JP 5211666 B2 JP5211666 B2 JP 5211666B2 JP 2007316290 A JP2007316290 A JP 2007316290A JP 2007316290 A JP2007316290 A JP 2007316290A JP 5211666 B2 JP5211666 B2 JP 5211666B2
Authority
JP
Japan
Prior art keywords
insulated gate
gate transistor
transistor according
curvature
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007316290A
Other languages
Japanese (ja)
Other versions
JP2009141149A (en
Inventor
聡 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007316290A priority Critical patent/JP5211666B2/en
Publication of JP2009141149A publication Critical patent/JP2009141149A/en
Application granted granted Critical
Publication of JP5211666B2 publication Critical patent/JP5211666B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ストライプ状のゲート電極が複数本並んで配置されてなる絶縁ゲートトランジスタに関する。   The present invention relates to an insulated gate transistor in which a plurality of stripe-shaped gate electrodes are arranged side by side.

ストライプ状のゲート電極が複数本並んで配置されてなる絶縁ゲートトランジスタが、例えば、特開２００３−１０１０２０号公報（特許文献１）と特開２００７−２０１０２４号公報（特許文献２）に開示されている。   Insulated gate transistors in which a plurality of stripe-shaped gate electrodes are arranged side by side are disclosed in, for example, Japanese Patent Application Laid-Open No. 2003-101020 (Patent Document 1) and Japanese Patent Application Laid-Open No. 2007-201024 (Patent Document 2). Yes.

図４は、特許文献１に開示された絶縁ゲートトランジスタ９０の模式的な断面図である。   FIG. 4 is a schematic cross-sectional view of the insulated gate transistor 90 disclosed in Patent Document 1. As shown in FIG.

図４に示す絶縁ゲートトランジスタ９０は、トレンチゲート構造のノンパンチスルー型ＩＧＢＴ（Insulated Gate BipolarTransistor）である。絶縁ゲートトランジスタ９０では、ドリフト層１１となるＦＺウェハ１の表面に、均一な厚さの半導体層１２が形成されている。エミッタ領域１３は、半導体層１２の表面層に選択的に形成されている。ポリシリコンよりなるゲート電極１４は、エミッタ領域１３の表面から半導体層１２を貫通してドリフト層１１に達するトレンチの内部に、ゲート酸化膜１５を介して設けられている。エミッタ電極１６は、層間絶縁膜１７を介して、エミッタ領域１３および半導体層１２の一部（近接する２つのエミッタ領域１３に挟まれる部分）１２ａに、共通に接触（コンタクト）して形成されている。図４中には、エミッタ電極１６の上記コンタクト部Ｃ１を、太い実線で示した。また、絶縁ゲートトランジスタ９０においては、半導体層１２が、ゲート酸化膜１５とゲート電極１４からなるトレンチによって、複数の領域に分断されている。半導体層１２のトレンチによる複数の分断領域のうち、エミッタ電極１６が接触する分断領域を固定電位領域１２ａとし、エミッタ電極１６が接触しない分断領域を浮遊電位領域１２ｂとする。この時、絶縁ゲートトランジスタ９０においては、固定電位領域１２ａと浮遊電位領域１２ｂが、図のように交互に配置されている。一方、ＦＺウェハ１の裏面には、コレクタ層１８が形成されており、さらにコレクタ電極１９が形成されている。   The insulated gate transistor 90 shown in FIG. 4 is a non-punch-through IGBT (Insulated Gate Bipolar Transistor) having a trench gate structure. In the insulated gate transistor 90, the semiconductor layer 12 having a uniform thickness is formed on the surface of the FZ wafer 1 that becomes the drift layer 11. The emitter region 13 is selectively formed in the surface layer of the semiconductor layer 12. The gate electrode 14 made of polysilicon is provided through a gate oxide film 15 inside a trench that reaches the drift layer 11 from the surface of the emitter region 13 through the semiconductor layer 12. The emitter electrode 16 is formed in common contact (contact) with the emitter region 13 and a part of the semiconductor layer 12 (a portion sandwiched between two adjacent emitter regions 13) 12 a through the interlayer insulating film 17. Yes. In FIG. 4, the contact portion C1 of the emitter electrode 16 is indicated by a thick solid line. In the insulated gate transistor 90, the semiconductor layer 12 is divided into a plurality of regions by a trench made of the gate oxide film 15 and the gate electrode 14. Of the plurality of divided regions by the trench of the semiconductor layer 12, a divided region where the emitter electrode 16 contacts is a fixed potential region 12a, and a divided region where the emitter electrode 16 does not contact is a floating potential region 12b. At this time, in the insulated gate transistor 90, the fixed potential regions 12a and the floating potential regions 12b are alternately arranged as shown in the figure. On the other hand, a collector layer 18 is formed on the back surface of the FZ wafer 1, and a collector electrode 19 is further formed.

図４に示す絶縁ゲートトランジスタ９０の断面構造は、紙面に垂直な方向に長く伸びた構造となっている。従って、絶縁ゲートトランジスタ９０の平面図では、ゲート電極１４、エミッタ領域１３およびコンタクト部Ｃ１等は、ストライプ状である。
特開２００３−１０１０２０号公報 特開２００７−２０１０２４号公報 The cross-sectional structure of the insulated gate transistor 90 shown in FIG. 4 is a structure that extends long in the direction perpendicular to the paper surface. Therefore, in the plan view of the insulated gate transistor 90, the gate electrode 14, the emitter region 13, the contact portion C1, and the like are striped.
JP 2003-101020 A JP 2007-201024 A

図５は、図４の絶縁ゲートトランジスタ９０と同様の絶縁ゲートトランジスタ９１において発生する問題点を説明する図で、図５（ａ）は、絶縁ゲートトランジスタ９１におけるストライプ状のゲート電極１４の一端付近を部分的に示した模式的な平面図である。また、図５（ｂ）は、ストライプ状のコンタクト部Ｃ１の一端付近を拡大して示した平面図であり、図５（ｃ）は、図５（ｂ）における一点鎖線Ａ−Ａでの断面図である。尚、図５の絶縁ゲートトランジスタ９１において、図４の絶縁ゲートトランジスタ９０と同様の部分については、同じ符号を付した。   FIG. 5 is a diagram for explaining a problem that occurs in an insulated gate transistor 91 similar to the insulated gate transistor 90 of FIG. 4. FIG. 5A shows the vicinity of one end of the striped gate electrode 14 in the insulated gate transistor 91. It is the typical top view which showed partially. FIG. 5B is an enlarged plan view showing the vicinity of one end of the striped contact portion C1, and FIG. 5C is a cross-sectional view taken along the dashed line AA in FIG. FIG. In the insulated gate transistor 91 of FIG. 5, the same reference numerals are given to the same portions as those of the insulated gate transistor 90 of FIG.

絶縁ゲートトランジスタ９１は、図５（ａ）に示すように、半導体基板の主面側において、トレンチゲート構造でストライプ状のゲート電極１４が複数本並んで配置されてなる絶縁ゲートトランジスタである。ストライプ状のゲート電極１４は、長方形のリング形状を有しており、前記長方形の短辺を連ねる平面構造の連結部１４ａが、ストライプ状のゲート電極１４の各端部に接続されている。   As shown in FIG. 5A, the insulated gate transistor 91 is an insulated gate transistor in which a plurality of striped gate electrodes 14 are arranged side by side in a trench gate structure on the main surface side of the semiconductor substrate. The stripe-shaped gate electrode 14 has a rectangular ring shape, and a connecting portion 14 a having a planar structure connecting the short sides of the rectangle is connected to each end of the stripe-shaped gate electrode 14.

また、絶縁ゲートトランジスタ９１では、エミッタ電極１６を構成する金属配線層のストライプ状のコンタクト部Ｃ１が、隣り合ったゲート電極１４および連結部１４ａの間に配置されている。該コンタクト部Ｃ１は、図５（ｃ）に示すように、コンタクトホールＨ１を介して半導体基板１の主面側の表層部に形成された拡散領域１２，１３に接続する、チタン（Ｔｉ）１６ａ／窒化チタン（ＴｉＮ）１６ｂ／タングステン（Ｗ）１６ｃの積層体からなる金属配線層１６の接触部である。   In the insulated gate transistor 91, the stripe-shaped contact portion C1 of the metal wiring layer constituting the emitter electrode 16 is disposed between the adjacent gate electrode 14 and the connecting portion 14a. As shown in FIG. 5C, the contact portion C1 is connected to diffusion regions 12 and 13 formed in the surface layer portion on the main surface side of the semiconductor substrate 1 through a contact hole H1, and is made of titanium (Ti) 16a. This is a contact portion of the metal wiring layer 16 formed of a laminate of / nitride titanium (TiN) 16b / tungsten (W) 16c.

一般的に、アスペクト比が高いコンタクトホールＨ１を介して配線接続する場合、埋め込み性のよいＷ等の金属材料がよく用いられる。また埋め込み金属材料としてＷを用いる場合には、図５（ｃ）に示したように、バリアメタルであるチタン（Ｔｉ）膜１６ａや窒化チタン（ＴｉＮ）膜１６ｂ等を成膜した後で、Ｗを埋め込んでプラグ１６ｃとして使用することが多い。尚、ＴｉＮ膜１６ｂは、Ｗの原料ガスであるＷＦ６とＴｉ膜１６ａの反応を防止するためや、ＳｉとＡｌとのアロイスパイクを防止するために挿入される。 In general, when wiring is connected through a contact hole H1 having a high aspect ratio, a metal material such as W having good embedding is often used. When W is used as the embedded metal material, as shown in FIG. 5C, after the titanium (Ti) film 16a, the titanium nitride (TiN) film 16b, etc., which are barrier metals, are formed, the W Are often used as plugs 16c. The TiN film 16b is inserted in order to prevent the reaction between the WF 6 that is the raw material gas of W and the Ti film 16a, and to prevent alloy spikes between Si and Al.

ここで、図５（ｃ）の断面構造を有する絶縁ゲートトランジスタ９１では、特に図５（ｂ）に示すコンタクト部Ｃ１の角部Ｃ１ｃにおいて、図５（ｃ）に太い点線で示したカバレッジ不良Ｅ１が、柱状結晶として成長するＴｉＮ膜１６ｂに発生し易い。ＴｉＮ膜１６ｂでカバレッジ不良Ｅ１が発生すると、該カバレッジ不良Ｅ１部から前述したＷの成膜時において原料ガスのＷＦ６とＴｉ膜１６ａの反応が進み、形状不良や電流分布の不均一が生じて特性不良を引き起こす。また、Ｗを使用しないコンタクトを形成する場所においては、Ａｌ／ＴｉＮ／Ｔｉ／Ｓｉの構造をとる場合があるが、同様にコンタクト底部には該カバレッジ不良Ｅ１部が発生する。この底部においても、ＡｌとＳｉとの反応により、アロイスパイクが発生し、リークなどの原因より特性不良を引き起こすことになる。 Here, in the insulated gate transistor 91 having the cross-sectional structure of FIG. 5C, particularly in the corner portion C1c of the contact portion C1 shown in FIG. 5B, the coverage failure E1 indicated by the thick dotted line in FIG. However, it tends to occur in the TiN film 16b grown as a columnar crystal. When the coverage defect E1 occurs in the TiN film 16b, the reaction between the source gas WF 6 and the Ti film 16a proceeds from the coverage defect E1 portion during the above-described W film formation, resulting in a shape defect and uneven current distribution. Causes characteristic defects. Further, in a place where a contact that does not use W is formed, an Al / TiN / Ti / Si structure may be employed, but similarly, the coverage defect E1 portion occurs at the bottom of the contact. Even at the bottom, alloy spikes are generated due to the reaction between Al and Si, leading to poor characteristics due to leaks and the like.

また、上記ＴｉＮ膜１６ｂのカバレッジ不良Ｅ１を回復させるため、ＴｉＮ膜１６ｂの成膜後に窒化処理を追加して、高温の窒素雰囲気中に曝すことでＴｉＮ膜１６ｂを強固にする対策がとられることがある。しかしながら、この対策方法は、熱処理の追加で製造コストが増大するだけでなく、トランジスタ構造を形成した後での高温熱処理となるため、拡散プロファイルが変化してデバイス特性が変化するため、好ましい方法ではない。   Further, in order to recover the coverage defect E1 of the TiN film 16b, a measure is taken to strengthen the TiN film 16b by adding a nitriding process after the formation of the TiN film 16b and exposing it to a high-temperature nitrogen atmosphere. There is. However, this countermeasure method not only increases the manufacturing cost by adding heat treatment, but also becomes a high-temperature heat treatment after forming the transistor structure, so that the diffusion profile changes and the device characteristics change. Absent.

そこで本発明の目的は、ストライプ状のゲート電極が複数本並んで配置されてなる絶縁ゲートトランジスタであって、コンタクトホールを介して半導体基板に配線接続する場合に金属配線層のカバレッジ不良が起き難く、且つ安価で特性変化なく製造できる絶縁ゲートトランジスタを提供することにある。   Accordingly, an object of the present invention is an insulated gate transistor in which a plurality of stripe-shaped gate electrodes are arranged side by side, and when a wiring connection is made to a semiconductor substrate via a contact hole, a poor coverage of the metal wiring layer hardly occurs. Another object of the present invention is to provide an insulated gate transistor that is inexpensive and can be manufactured without changing characteristics.

請求項１に記載の絶縁ゲートトランジスタは、半導体基板の主面側において、ストライプ状のゲート電極が、複数本並んで配置されてなる絶縁ゲートトランジスタであって、隣り合った前記ゲート電極の間に配置され、コンタクトホールを介して、前記半導体基板の主面側の表層部に形成された拡散領域に配線接続する金属配線層のストライプ状のコンタクト部が、該ストライプ状の両端に、中央部のストライプ幅の１／２より大きな曲率半径の円弧、または前記円弧と直線で構成されるパターン形状のコンタクト部分で、９０°以下の鋭角の角部を有さないパターン形状のコンタクト部分からなり、最大幅が前記ストライプ幅より大きい、曲率縮小部を有してなることを特徴としている。 The insulated gate transistor according to claim 1 is an insulated gate transistor in which a plurality of stripe-shaped gate electrodes are arranged side by side on the main surface side of the semiconductor substrate, and the gate electrodes are adjacent to each other. A striped contact portion of a metal wiring layer disposed and connected to a diffusion region formed in a surface layer portion on the main surface side of the semiconductor substrate through a contact hole has a central portion at both ends of the stripe shape . An arc having a radius of curvature larger than ½ of the stripe width, or a contact portion having a pattern shape constituted by the arc and a straight line, and comprising a contact portion having a pattern shape not having an acute angle portion of 90 ° or less. It is characterized by having a curvature reduction portion that is substantially larger than the stripe width .

上記絶縁ゲートトランジスタにおいては、ストライプ状のコンタクト部が、該ストライプ状の両端に、曲率縮小部を有している。該曲率縮小部は、中央部のストライプ幅の１／２より大きな曲率半径の円弧と直線で構成されるパターン形状のコンタクト部分で、９０°以下の鋭角の角部を有さないパターン形状のコンタクト部分からなり、最大幅が前記ストライプ幅より大きい構成である。従って、上記絶縁ゲートトランジスタにおいては、ストライプ状のコンタクト部が端部まで一定幅で端部に９０°の角部を有する従来の絶縁ゲートトランジスタに較べて、コンタクトホールを介して半導体基板に配線接続する際の成膜時には、隅々まで金属元素の供給が容易となり、成膜された金属配線層のカバレッジ不良を起き難くすることができる。また、上記金属配線層のカバレッジの改善は、コンタクト部のレイアウトのパターン形状を変更するだけであり、高温熱処理等の追加工程も不要であるため、これによる製造コストの増大やデバイス特性の変化もない。 In the insulated gate transistor, the stripe-shaped contact portion has a curvature reduction portion at both ends of the stripe shape. The curvature reducing portion is a contact portion having a pattern shape constituted by an arc and a straight line having a curvature radius larger than ½ of the stripe width at the center portion, and having a pattern shape contact having no acute corner portion of 90 ° or less. consists portion, maximum width Ru said stripe width larger configuration der. Therefore, in the above insulated gate transistor, the stripe-shaped contact portion is connected to the semiconductor substrate through the contact hole as compared with the conventional insulated gate transistor having a constant width to the end portion and a 90 ° corner portion at the end portion. At the time of film formation, it is easy to supply the metal element to every corner, and it is possible to make it difficult to cause coverage failure of the formed metal wiring layer. Further, the improvement of the coverage of the metal wiring layer only changes the pattern shape of the contact portion layout, and no additional process such as a high-temperature heat treatment is required, thereby increasing the manufacturing cost and changing the device characteristics. Absent.

以上のようにして、上記絶縁ゲートトランジスタは、ストライプ状のゲート電極が複数本並んで配置されてなる絶縁ゲートトランジスタであって、コンタクトホールを介して半導体基板に配線接続する場合に金属配線層のカバレッジ不良が起き難く、且つ安価で特性変化なく製造できる絶縁ゲートトランジスタとすることができる。   As described above, the insulated gate transistor is an insulated gate transistor in which a plurality of stripe-shaped gate electrodes are arranged side by side, and is connected to a semiconductor substrate via a contact hole. It is possible to provide an insulated gate transistor that is unlikely to cause poor coverage and is inexpensive and can be manufactured without changing characteristics.

上記絶縁ゲートトランジスタにおける前記曲率縮小部は、例えば請求項２〜５に記載のように、円または楕円のリング形状、もしくは角部が丸められた正方形または長方形のリング形状とすることができる。また、請求項６〜９に記載のように、リング形状ではなく内部の全面積でコンタクトする、円形状または楕円形状、もしく角部が丸められた正方形状または長方形状としてもよい。   The curvature reducing portion in the insulated gate transistor can be a circular or elliptical ring shape, or a square or rectangular ring shape with rounded corners, as described in claims 2 to 5, for example. In addition, as described in claims 6 to 9, a circular shape or an elliptical shape, or a square shape or a rectangular shape with rounded corners may be used instead of the ring shape, which makes contact with the entire inner area.

上記絶縁ゲートトランジスタは、請求項１０に記載のように、前記金属配線層が、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）／タングステン（Ｗ）の積層体からなる場合に好適である。   According to a tenth aspect of the present invention, the insulated gate transistor is suitable when the metal wiring layer is made of a laminate of titanium (Ti) / titanium nitride (TiN) / tungsten (W).

一般的に、アスペクト比が高いコンタクトホールを介して配線接続する場合、埋め込み性のよいタングステン（Ｗ）等の金属材料がよく用いられる。また埋め込み金属材料としてＷを用いる場合には、バリアメタルであるチタン（Ｔｉ）膜や窒化チタン（ＴｉＮ）膜等を成膜した後で、Ｗを埋め込んでプラグとして使用することが多い。上記ＴｉＮ膜は、Ｗの原料ガスであるＷＦ６とＴｉ膜の反応を防止するために挿入される。このＴｉＮ膜は、柱状結晶として成長するため、特にコンタクト部において９０°以下の鋭角の角部があると、該角部でカバレッジ不良が発生し易い。該角部にカバレッジ不良が発生するとＷの成膜時において原料ガスのＷＦ６とＴｉ膜の反応が進み、形状不良や電流分布の不均一が生じて絶縁ゲートトランジスタの特性不良を引き起こす。 In general, when wiring connection is made through a contact hole having a high aspect ratio, a metal material such as tungsten (W) having a good embedding property is often used. When W is used as the embedded metal material, a titanium (Ti) film or a titanium nitride (TiN) film, which is a barrier metal, is formed, and then W is embedded and used as a plug. The TiN film is inserted in order to prevent a reaction between WF 6 which is a source gas of W and the Ti film. Since this TiN film grows as a columnar crystal, if there is an acute corner portion of 90 ° or less particularly in the contact portion, a coverage defect tends to occur at the corner portion. When a coverage defect occurs in the corner, the reaction between the source gas WF 6 and the Ti film proceeds during the film formation of W, resulting in a defective shape and a non-uniform current distribution, causing a defective characteristic of the insulated gate transistor.

これに対して、上記絶縁ゲートトランジスタは、前述したようにストライプ状のコンタクト部の両端に曲率縮小部を有する構成として、コンタクト部が９０°以下の鋭角の角部を有さないパターン形状としている。このため、上記絶縁ゲートトランジスタは、ＴｉＮ膜のカバレッジ不良が発生し難い構造となっており、アスペクト比の高いコンタクトホールを介して半導体基板に配線接続する場合であっても、信頼性の高い配線接続を得ることができる。   On the other hand, the insulated gate transistor has a configuration in which the contact portion has a reduced curvature portion at both ends of the striped contact portion as described above, and the contact portion has a pattern shape that does not have an acute corner portion of 90 ° or less. . For this reason, the insulated gate transistor has a structure in which a poor coverage of the TiN film is unlikely to occur, and a highly reliable wiring even when connected to a semiconductor substrate through a contact hole having a high aspect ratio. A connection can be obtained.

上記絶縁ゲートトランジスタは、例えば請求項１１に記載のように、前記ゲート電極が、長方形のリング形状を有してなり、各ゲート電極における前記長方形の短辺の中央に、それぞれ、櫛歯状に形成されたゲート引き出し配線の櫛歯の先端が接続されてなり、前記曲率縮小部が、隣り合って配置された前記ゲート電極の短辺を連ねるライン、前記櫛歯状のゲート引き出し配線の隣り合った櫛歯および該櫛歯の連結部の間に配置されてなる構成とすることができる。 In the insulated gate transistor, for example, as described in claim 11, the gate electrode has a rectangular ring shape, and each of the gate electrodes has a comb-like shape at the center of the short side of the rectangle. the tip of the comb teeth of the formed gate lead wiring is connected, the curvature reduction unit, line contiguous with the short sides of the gate electrode disposed adjacent, next to the comb-like gate extraction wirings It can be set as the structure formed by arrange | positioning between the combined comb tooth and the connection part of this comb tooth.

上記構成によれば、長方形のリング形状を有した各ゲート電極の長辺全体に、前記ストライプ状のコンタクト部のストライプ部分を対向させることができる。このため、上記絶縁ゲートトランジスタは、連結部で上記長方形のリング形状を有した各ゲート電極の短辺を連ねる従来の絶縁ゲートトランジスタに較べて、セルの動作領域を大きくして電流能力を高めることができると共に、セル内における均一性も高めることができる。   According to the above configuration, the stripe portion of the stripe-shaped contact portion can be opposed to the entire long side of each gate electrode having a rectangular ring shape. For this reason, the insulated gate transistor has a larger cell operating area and a higher current capability than the conventional insulated gate transistor in which the short sides of the gate electrodes having the rectangular ring shape are connected at the connecting portion. And uniformity within the cell can be improved.

絶縁ゲートトランジスタを上記構成とした場合、請求項１２に記載のように、前記櫛歯の幅をＷ１とし、前記ゲート電極における長方形の長辺の中心線から前記櫛歯までの間隔をＷ２としたとき、Ｗ１／Ｗ２を、１以上、７以下とすることが、デバイス特性のバランスを考慮すると好ましい。また、請求項１３に記載のように、前記櫛歯の幅をＷ１とし、前記ゲート電極における短辺から前記櫛歯の連結部までの間隔をＷ３としたとき、Ｗ１＝Ｗ３であることが、ゲート引き出し配線の抵抗を低くする上で好ましい。   When the insulated gate transistor is configured as described above, the width of the comb teeth is W1 and the distance from the center line of the long side of the rectangle to the comb teeth is W2 as described in claim 12. At this time, it is preferable to set W1 / W2 to 1 or more and 7 or less in consideration of the balance of device characteristics. Further, as described in claim 13, when the width of the comb teeth is W1, and the interval from the short side of the gate electrode to the comb teeth connecting portion is W3, W1 = W3. This is preferable for reducing the resistance of the gate lead-out wiring.

上記絶縁ゲートトランジスタが、例えば請求項１４に記載のようにＩＧＢＴである場合には、前記コンタクト部を、エミッタ拡散領域に接続するコンタクト部とすることができる。この場合、例えば前述したようにセル内における電流の均一性を高めることができるため、素子のリカバリー耐量を向上することも可能となる。また、素子の端部を有効的に使うことができるので、オン電圧を低くすることができ、かつ耐圧を向上させることもできる。   When the insulated gate transistor is an IGBT as described in claim 14, for example, the contact portion can be a contact portion connected to the emitter diffusion region. In this case, for example, since the uniformity of the current in the cell can be improved as described above, the recovery tolerance of the element can be improved. Further, since the end portion of the element can be used effectively, the on-voltage can be lowered and the breakdown voltage can be improved.

以下、本発明を実施するための最良の形態を、図に基づいて説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図１（ａ），（ｂ）と図２（ａ）〜（ｃ）は、本発明の絶縁ゲートトランジスタに関するいくつかの例を示した図で、それぞれ、絶縁ゲートトランジスタ１０１〜１０５におけるストライプ状のゲート電極１４の一端付近を部分的に示した模式的な平面図である。尚、図１と図２に示す絶縁ゲートトランジスタ１０１〜１０５において、図５（ａ）に示した絶縁ゲートトランジスタ９１と同様の部分については、同じ符号を付した。また、図１と図２に示す絶縁ゲートトランジスタ１０１〜１０５のコンタクト部Ｃ２の断面構造は、図５（ｃ）に示した断面構造と同様であるため図示を省略したが、以下の説明においては図５（ｃ）の断面構造にある各部とその符号を引用して説明する。   FIGS. 1A and 1B and FIGS. 2A to 2C are diagrams showing some examples of the insulated gate transistor according to the present invention. 2 is a schematic plan view partially showing the vicinity of one end of a gate electrode 14. FIG. In addition, in the insulated gate transistors 101 to 105 shown in FIGS. 1 and 2, the same reference numerals are given to the same portions as those of the insulated gate transistor 91 shown in FIG. 1 and 2 are omitted since they are the same as the cross-sectional structure shown in FIG. 5C because the cross-sectional structure of the contact portion C2 of the insulated gate transistors 101 to 105 shown in FIGS. Each part in the cross-sectional structure of FIG.

図１（ａ），（ｂ）と図２（ａ）〜（ｃ）に示す絶縁ゲートトランジスタ１０１〜１０５は、図５（ａ）に示した絶縁ゲートトランジスタ９１と同様で、いずれも、半導体基板の主面側において、トレンチゲート構造でストライプ状のゲート電極１４が複数本並んで配置されてなる絶縁ゲートトランジスタである。   The insulated gate transistors 101 to 105 shown in FIGS. 1A and 1B and FIGS. 2A to 2C are the same as the insulated gate transistor 91 shown in FIG. This is an insulated gate transistor in which a plurality of striped gate electrodes 14 are arranged side by side in a trench gate structure on the main surface side.

一方、図１（ａ），（ｂ）と図２（ａ）〜（ｃ）に示す絶縁ゲートトランジスタ１０１〜１０５は、図５（ａ）に示した絶縁ゲートトランジスタ９１と異なり、隣り合ったゲート電極１４の間に配置され、コンタクトホールＨ１を介して、半導体基板１の主面側の表層部に形成された拡散領域１２，１３に配線接続する金属配線層１６のストライプ状のコンタクト部Ｃ２が、それぞれ、該ストライプ状の両端に、曲率縮小部Ｃ２ａ〜Ｃ２ｅを有している。   On the other hand, the insulated gate transistors 101 to 105 shown in FIGS. 1A and 1B and FIGS. 2A to 2C are different from the insulated gate transistor 91 shown in FIG. Striped contact portions C2 of a metal wiring layer 16 arranged between the electrodes 14 and connected to the diffusion regions 12 and 13 formed in the surface layer portion on the main surface side of the semiconductor substrate 1 through the contact holes H1 are formed. , Respectively, have curvature reduction portions C2a to C2e at both ends of the stripe shape.

図１（ａ）に示す絶縁ゲートトランジスタ１０１の曲率縮小部Ｃ２ａは、円のリング形状である。該曲率縮小部Ｃ２ａは、楕円のリング形状であってもよい。図１（ｂ）に示す絶縁ゲートトランジスタ１０２の曲率縮小部Ｃ２ｂは、角部が丸められた正方形のリング形状である。該曲率縮小部Ｃ２ｂは、角部が丸められた長方形のリング形状であってもよい。また、図２（ａ）に示す絶縁ゲートトランジスタ１０３の曲率縮小部Ｃ２ｃは、リング形状ではなく内部の全面積でコンタクトする、円形状である。該曲率縮小部Ｃ２ｃは、内部の全面積でコンタクトする楕円形状であってもよい。図２（ｂ）に示す絶縁ゲートトランジスタ１０４の曲率縮小部Ｃ２ｄは、内部の全面積でコンタクトする角部が丸められた正方形状である。図２（ｃ）に示す絶縁ゲートトランジスタ１０５の曲率縮小部Ｃ２ｅは、内部の全面積でコンタクトする角部が丸められた長方形状である。   The curvature reducing portion C2a of the insulated gate transistor 101 shown in FIG. 1A has a circular ring shape. The curvature reducing portion C2a may have an elliptical ring shape. The curvature reduction portion C2b of the insulated gate transistor 102 shown in FIG. 1B has a square ring shape with rounded corners. The curvature reducing portion C2b may have a rectangular ring shape with rounded corners. Further, the curvature reducing portion C2c of the insulated gate transistor 103 shown in FIG. 2A is not in a ring shape but in a circular shape that makes contact with the entire inner area. The curvature reducing portion C2c may have an elliptical shape that contacts the entire area. The curvature reduction portion C2d of the insulated gate transistor 104 shown in FIG. 2B has a square shape with rounded corners that make contact with the entire area. The curvature reduction portion C2e of the insulated gate transistor 105 shown in FIG. 2C is a rectangular shape with rounded corners that make contact with the entire area.

以上のように、図１（ａ），（ｂ）と図２（ａ）〜（ｃ）に示す絶縁ゲートトランジスタ１０１〜１０５においては、いずれも、ストライプ状のコンタクト部Ｃ２が、該ストライプ状の両端に、それぞれ曲率縮小部Ｃ２ａ〜Ｃ２ｅを有している。該曲率縮小部Ｃ２ａ〜Ｃ２ｅは、中央部のストライプ幅の１／２より大きな曲率半径の円弧と直線で構成されるパターン形状のコンタクト部分で、９０°以下の鋭角の角部を有さないパターン形状のコンタクト部分となる。従って、上記絶縁ゲートトランジスタ１０１〜１０５においては、図５（ａ）に示したストライプ状のコンタクト部Ｃ１が端部まで一定幅で端部に９０°の角部Ｃ１ｃを有する従来の絶縁ゲートトランジスタ９１に較べて、コンタクトホールＨ１を介して半導体基板１に配線接続する際の成膜時には、隅々まで金属元素の供給が容易となり、成膜された金属配線層１６のカバレッジ不良を起き難くすることができる。また、上記絶縁ゲートトランジスタ１０１〜１０５における金属配線層１６のカバレッジの改善は、コンタクト部Ｃ２のレイアウトのパターン形状を変更するだけであり、高温熱処理等の追加工程も不要であるため、これによる製造コストの増大やデバイス特性の変化もない。   As described above, in each of the insulated gate transistors 101 to 105 shown in FIGS. 1A and 1B and FIGS. 2A to 2C, the striped contact portion C2 has the striped shape. At both ends, curvature reducing portions C2a to C2e are respectively provided. The curvature reduction portions C2a to C2e are pattern-shaped contact portions formed by arcs and straight lines having a radius of curvature larger than ½ of the stripe width of the central portion, and patterns having no acute corner portions of 90 ° or less. It becomes the contact part of the shape. Accordingly, in the above-described insulated gate transistors 101 to 105, the conventional insulated gate transistor 91 shown in FIG. 5A has a striped contact portion C1 having a constant width to the end and a corner portion C1c of 90 ° at the end. Compared to the above, during the film formation when the wiring is connected to the semiconductor substrate 1 through the contact hole H1, it is easy to supply the metal element to every corner, and it is difficult to cause the coverage defect of the formed metal wiring layer 16. Can do. Further, the improvement of the coverage of the metal wiring layer 16 in the insulated gate transistors 101 to 105 is only to change the pattern shape of the layout of the contact portion C2, and an additional process such as a high-temperature heat treatment is not necessary. There is no increase in cost or device characteristics.

以上のようにして、上記した図１（ａ），（ｂ）と図２（ａ）〜（ｃ）に示す絶縁ゲートトランジスタ１０１〜１０５は、いずれも、ストライプ状のゲート電極１４が複数本並んで配置されてなる絶縁ゲートトランジスタであって、コンタクトホールＨ１を介して半導体基板１に配線接続する場合に金属配線層１６のカバレッジ不良が起き難く、且つ安価で特性変化なく製造できる絶縁ゲートトランジスタとなっている。   As described above, in each of the insulated gate transistors 101 to 105 shown in FIGS. 1A and 1B and FIGS. 2A to 2C, a plurality of striped gate electrodes 14 are arranged. An insulated gate transistor which is arranged in the manner described above, and is less likely to cause poor coverage of the metal wiring layer 16 when connected to the semiconductor substrate 1 via the contact hole H1, and can be manufactured at low cost and without characteristic changes. It has become.

尚、上記した図１（ａ），（ｂ）と図２（ａ）〜（ｃ）の絶縁ゲートトランジスタ１０１〜１０５における金属配線層は、図５（ｃ）に示したチタン（Ｔｉ）１６ａ／窒化チタン（ＴｉＮ）１６ｂ／タングステン（Ｗ）１６ｃの積層体からなる金属配線層１６に限らず、任意の金属配線層であっても同様のカバレッジ改善効果を得ることができる。しかしながら、上記した絶縁ゲートトランジスタ１０１〜１０５における金属配線層は、以下の理由で、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）／タングステン（Ｗ）の積層体からなる場合に好適である。   The metal wiring layers in the insulated gate transistors 101 to 105 in FIGS. 1 (a) and 1 (b) and FIGS. 2 (a) to 2 (c) are made of titanium (Ti) 16a / a shown in FIG. 5 (c). The same coverage improvement effect can be obtained not only with the metal wiring layer 16 formed of the laminate of titanium nitride (TiN) 16b / tungsten (W) 16c but also with any metal wiring layer. However, the metal wiring layer in the above-described insulated gate transistors 101 to 105 is suitable when it is made of a laminate of titanium (Ti) / titanium nitride (TiN) / tungsten (W) for the following reason.

すなわち、一般的に、アスペクト比が高いコンタクトホールＨ１を介して配線接続する場合、埋め込み性のよいタングステン（Ｗ）等の金属材料がよく用いられる。また埋め込み金属材料としてＷを用いる場合には、バリアメタルであるチタン（Ｔｉ）膜１６ａや窒化チタン（ＴｉＮ）膜１６ｂ等を成膜した後で、Ｗを埋め込んでプラグ１６ｃとして使用することが多い。上記ＴｉＮ膜１６ｂは、Ｗの原料ガスであるＷＦ６とＴｉ膜１６ａの反応を防止するために挿入される。このＴｉＮ膜１６ｂは、柱状結晶として成長するため、特に図５（ａ），（ｂ）に示したように、コンタクト部Ｃ１において９０°以下の鋭角の角部Ｃ１ｃがあると、該角部Ｃ１ｃでカバレッジ不良が発生し易い。該角部Ｃ１ｃにカバレッジ不良が発生するとＷの成膜時において原料ガスのＷＦ６とＴｉ膜の反応が進み、形状不良や電流分布の不均一が生じて絶縁ゲートトランジスタの特性不良を引き起こす。 That is, generally, when wiring connection is made through the contact hole H1 having a high aspect ratio, a metal material such as tungsten (W) having a good embedding property is often used. When W is used as the buried metal material, a titanium (Ti) film 16a or a titanium nitride (TiN) film 16b, which is a barrier metal, is formed, and then W is buried and used as the plug 16c. . The TiN film 16b is inserted in order to prevent the reaction between the WF 6 that is the raw material gas of W and the Ti film 16a. Since the TiN film 16b grows as a columnar crystal, as shown in FIGS. 5A and 5B, if there is an acute corner C1c of 90 ° or less in the contact portion C1, the corner C1c It is easy for coverage failure to occur. When a coverage defect occurs at the corner C1c, the reaction between the source gas WF 6 and the Ti film proceeds during the film formation of W, resulting in a shape defect and a non-uniform current distribution, resulting in a defective characteristic of the insulated gate transistor.

これに対して、上記した絶縁ゲートトランジスタ１０１〜１０５は、前述したようにストライプ状のコンタクト部Ｃ２の両端に曲率縮小部Ｃ２ａ〜Ｃ２ｅを有する構成として、コンタクト部Ｃ２が９０°以下の鋭角の角部を有さないパターン形状としている。このため、上記した絶縁ゲートトランジスタ１０１〜１０５は、いずれも、ＴｉＮ膜１６ｂのカバレッジ不良が発生し難い構造となっており、アスペクト比の高いコンタクトホールＨ１を介して半導体基板１に配線接続する場合であっても、信頼性の高い配線接続を得ることができる。   On the other hand, the above-described insulated gate transistors 101 to 105 are configured to have the curvature reducing portions C2a to C2e at both ends of the striped contact portion C2 as described above, and the contact portion C2 has an acute angle of 90 ° or less. The pattern shape has no part. For this reason, all of the above-described insulated gate transistors 101 to 105 have a structure in which poor coverage of the TiN film 16b is unlikely to occur, and the wiring connection is made to the semiconductor substrate 1 through the contact hole H1 having a high aspect ratio. Even so, highly reliable wiring connection can be obtained.

また、図５（ａ）に示した従来の絶縁ゲートトランジスタ９１では、長方形のリング形状を有したゲート電極１４の前記長方形の短辺を連ねる平面構造の連結部１４ａが、ストライプ状のゲート電極１４の各端部に接続されていた。これに対して、上記した図１（ａ），（ｂ）と図２（ａ）〜（ｃ）の絶縁ゲートトランジスタ１０１〜１０５においては、いずれも、長方形のリング形状を有した各ゲート電極１４における長方形の短辺の中央に、それぞれ、櫛歯状に形成されたゲート引き出し配線の櫛歯１４ｂの先端が接続されている。そして、各絶縁ゲートトランジスタ１０１〜１０５におけるコンタクト部Ｃ２の曲率縮小部Ｃ２ａ〜Ｃ２ｅが、隣り合って配置されたゲート電極１４の短辺を連ねるライン、櫛歯状のゲート引き出し配線の隣り合った櫛歯１４ｂおよび該櫛歯１４ｂの連結部１４ａの間に配置された構成となっている。   Further, in the conventional insulated gate transistor 91 shown in FIG. 5A, the connecting portion 14 a having a planar structure connecting the short sides of the rectangular shape of the gate electrode 14 having a rectangular ring shape has the stripe-shaped gate electrode 14. Was connected to each end. On the other hand, in each of the insulated gate transistors 101 to 105 shown in FIGS. 1A and 1B and FIGS. 2A to 2C, each gate electrode 14 having a rectangular ring shape is used. The tips of the comb teeth 14b of the gate lead-out wiring formed in a comb-teeth shape are connected to the center of the short side of the rectangle. Then, the curvature reducing portions C2a to C2e of the contact portion C2 in each of the insulated gate transistors 101 to 105 are adjacent to the line connecting the short sides of the gate electrodes 14 arranged adjacent to each other, and adjacent combs of comb-like gate lead-out wirings. It has the structure arrange | positioned between the teeth 14b and the connection part 14a of this comb tooth 14b.

上記構成の絶縁ゲートトランジスタ１０１〜１０５においては、図１および図２に示すように、長方形のリング形状を有した各ゲート電極１４の長辺全体に、ストライプ状のコンタクト部Ｃ２のストライプ部分を対向させることができる。このため、上記絶縁ゲートトランジスタ１０１〜１０５は、図５（ａ）に示した連結部１４ａで長方形のリング形状を有した各ゲート電極１４の短辺を連ねる従来の絶縁ゲートトランジスタ９１に較べて、セルの動作領域を大きくして電流能力を高めることができると共に、セル内における均一性も高めることができる。   In the insulated gate transistors 101 to 105 configured as described above, as shown in FIGS. 1 and 2, the stripe portion of the stripe contact portion C2 is opposed to the entire long side of each gate electrode 14 having a rectangular ring shape. Can be made. For this reason, the insulated gate transistors 101 to 105 are compared with the conventional insulated gate transistor 91 in which the short sides of the gate electrodes 14 each having a rectangular ring shape are connected at the connecting portion 14a shown in FIG. The operating area of the cell can be increased to increase the current capability, and the uniformity within the cell can also be increased.

図３は、別の例で、絶縁ゲートトランジスタ１０６におけるストライプ状のゲート電極１４の一端付近を部分的に示した模式的な平面図である。尚、図３に示す絶縁ゲートトランジスタ１０６において、図１と図２に示した絶縁ゲートトランジスタ１０１〜１０５と同様の部分については、同じ符号を付した。   FIG. 3 is a schematic plan view partially showing the vicinity of one end of the striped gate electrode 14 in the insulated gate transistor 106 as another example. In addition, in the insulated gate transistor 106 shown in FIG. 3, the same code | symbol was attached | subjected about the part similar to the insulated gate transistors 101-105 shown in FIG. 1 and FIG.

図６に示す絶縁ゲートトランジスタ１０６も、図１と図２に示した絶縁ゲートトランジスタ１０１〜１０５と同様で、半導体基板の主面側において、トレンチゲート構造でストライプ状のゲート電極１４が複数本並んで配置されてなる絶縁ゲートトランジスタである。絶縁ゲートトランジスタ１０６においても、ストライプ状のコンタクト部Ｃ２が、該ストライプ状の両端に、楕円のリング形状の曲率縮小部Ｃ２ｆを有している。また、長方形のリング形状を有したゲート電極１４における長方形の短辺の中央に、櫛歯状に形成されたゲート引き出し配線の櫛歯１４ｂの先端が接続されている。そして、コンタクト部Ｃ２の曲率縮小部Ｃ２ｆが、隣り合って配置されたゲート電極１４の短辺を連ねるライン、櫛歯状のゲート引き出し配線の隣り合った櫛歯１４ｂおよび該櫛歯１４ｂの連結部１４ａの間に配置された構成となっている。   The insulated gate transistor 106 shown in FIG. 6 is also similar to the insulated gate transistors 101 to 105 shown in FIGS. 1 and 2, and a plurality of stripe-shaped gate electrodes 14 are arranged in a trench gate structure on the main surface side of the semiconductor substrate. It is an insulated gate transistor formed by the following. Also in the insulated gate transistor 106, the stripe-shaped contact portion C2 has an elliptical ring-shaped curvature reduction portion C2f at both ends of the stripe shape. Further, the tips of the comb-teeth 14b of the gate lead-out wiring formed in a comb-teeth shape are connected to the center of the short side of the rectangle in the gate electrode 14 having a rectangular ring shape. The curvature reducing portion C2f of the contact portion C2 is a line connecting the short sides of the gate electrodes 14 arranged adjacent to each other, the adjacent comb teeth 14b of the comb-shaped gate lead-out wiring, and a connecting portion of the comb teeth 14b. It is the structure arrange | positioned between 14a.

上記構成の絶縁ゲートトランジスタ０１６および絶縁ゲートトランジスタ１０１〜１０５においては、図６に示すように、櫛歯１４ｂの幅をＷ１とし、ストライプ状のゲート電極１４における長方形の長辺の中心線から櫛歯１４ｂまでの間隔をＷ２としたとき、Ｗ１／Ｗ２を、１以上、７以下とすることが、デバイス特性のバランスを考慮すると好ましい。また、ゲート電極１４における短辺から櫛歯１４ｂの連結部１４ａまでの間隔をＷ３としたとき、Ｗ１＝Ｗ３であることが、ゲート引き出し配線の抵抗を低くする上で好ましい。   In the insulated gate transistor 016 and the insulated gate transistors 101 to 105 configured as described above, as shown in FIG. 6, the width of the comb tooth 14b is W1, and the comb tooth extends from the center line of the rectangular long side of the striped gate electrode 14. When the interval up to 14b is W2, W1 / W2 is preferably 1 or more and 7 or less in consideration of the balance of device characteristics. Further, when the distance from the short side of the gate electrode 14 to the connecting portion 14a of the comb teeth 14b is W3, W1 = W3 is preferable in order to reduce the resistance of the gate lead-out wiring.

また、上記した絶縁ゲートトランジスタ１０１〜１０６が、例えばＩＧＢＴである場合には、コンタクト部Ｃ２を、エミッタ拡散領域に接続するコンタクト部とすることができる。この場合、例えば前述したようにセル内における電流の均一性を高めることができるため、素子のリカバリー耐量を向上することも可能となる。また、素子の端部を有効的に使うことができるので、オン電圧を低くすることができ、かつ耐圧を向上させることもできる。   Further, when the above-described insulated gate transistors 101 to 106 are IGBTs, for example, the contact portion C2 can be a contact portion connected to the emitter diffusion region. In this case, for example, since the uniformity of the current in the cell can be improved as described above, the recovery tolerance of the element can be improved. Further, since the end portion of the element can be used effectively, the on-voltage can be lowered and the breakdown voltage can be improved.

（ａ），（ｂ）は、それぞれ、絶縁ゲートトランジスタ１０１，１０２におけるストライプ状のゲート電極１４の一端付近を部分的に示した模式的な平面図である。FIGS. 7A and 7B are schematic plan views partially showing the vicinity of one end of the striped gate electrode 14 in the insulated gate transistors 101 and 102, respectively. （ａ）〜（ｃ）は、それぞれ、絶縁ゲートトランジスタ１０３〜１０５におけるストライプ状のゲート電極１４の一端付近を部分的に示した模式的な平面図である。(A)-(c) is the typical top view which showed partially the one end vicinity of the striped gate electrode 14 in the insulated gate transistors 103-105, respectively. 絶縁ゲートトランジスタ１０６におけるストライプ状のゲート電極１４の一端付近を部分的に示した模式的な平面図である。3 is a schematic plan view partially showing the vicinity of one end of a striped gate electrode 14 in an insulated gate transistor 106. FIG. 特許文献１に開示された絶縁ゲートトランジスタ９０の模式的な断面図である。10 is a schematic cross-sectional view of an insulated gate transistor 90 disclosed in Patent Document 1. FIG. 図４の絶縁ゲートトランジスタ９０と同様の絶縁ゲートトランジスタ９１において発生する問題点を説明する図で、（ａ）は、絶縁ゲートトランジスタ９１におけるストライプ状のゲート電極１４の一端付近を部分的に示した模式的な平面図である。また、（ｂ）は、ストライプ状のコンタクト部Ｃ１の一端付近を拡大して示した平面図であり、（ｃ）は、（ｂ）における一点鎖線Ａ−Ａでの断面図である。FIG. 5A is a diagram for explaining a problem that occurs in an insulated gate transistor 91 similar to the insulated gate transistor 90 of FIG. 4, in which (a) partially shows the vicinity of one end of a striped gate electrode 14 in the insulated gate transistor 91. It is a typical top view. Further, (b) is an enlarged plan view showing the vicinity of one end of the striped contact portion C1, and (c) is a cross-sectional view taken along one-dot chain line AA in (b).

符号の説明Explanation of symbols

９０，９１，１０１〜１０６ 絶縁ゲートトランジスタ
１４ ゲート電極
１４ａ 連結部
１４ｂ 櫛歯
Ｃ１，Ｃ２ コンタクト部
Ｃ２ａ〜Ｃ２ｆ 曲率縮小部 90, 91, 101-106 Insulated gate transistor 14 Gate electrode 14a Connecting portion 14b Comb tooth C1, C2 Contact portion C2a-C2f Curvature reduction portion

Claims (14)

半導体基板の主面側において、ストライプ状のゲート電極が、複数本並んで配置されてなる絶縁ゲートトランジスタであって、
隣り合った前記ゲート電極の間に配置され、コンタクトホールを介して、前記半導体基板の主面側の表層部に形成された拡散領域に配線接続する金属配線層のストライプ状のコンタクト部が、該ストライプ状の両端に、中央部のストライプ幅の１／２より大きな曲率半径の円弧、または前記円弧と直線で構成されるパターン形状のコンタクト部分で、９０°以下の鋭角の角部を有さないパターン形状のコンタクト部分からなり、最大幅が前記ストライプ幅より大きい、曲率縮小部を有してなることを特徴とする絶縁ゲートトランジスタ。 An insulated gate transistor in which a plurality of stripe-shaped gate electrodes are arranged side by side on the main surface side of the semiconductor substrate,
Striped contact portions of a metal wiring layer disposed between adjacent gate electrodes and connected to a diffusion region formed in a surface layer portion on the main surface side of the semiconductor substrate through a contact hole, At both ends of the stripe, an arc having a radius of curvature larger than ½ of the stripe width at the center, or a contact portion having a pattern shape constituted by the arc and a straight line, and does not have an acute corner of 90 ° or less. An insulated gate transistor comprising a contact portion having a pattern shape and having a curvature reduction portion having a maximum width larger than the stripe width . 前記曲率縮小部が、円のリング形状であることを特徴とする請求項１に記載の絶縁ゲートトランジスタ。   2. The insulated gate transistor according to claim 1, wherein the curvature reducing portion has a circular ring shape. 前記曲率縮小部が、楕円のリング形状であることを特徴とする請求項１に記載の絶縁ゲートトランジスタ。   The insulated gate transistor according to claim 1, wherein the curvature reducing portion has an elliptical ring shape. 前記曲率縮小部が、角部が丸められた正方形のリング形状であることを特徴とする請求項１に記載の絶縁ゲートトランジスタ。   2. The insulated gate transistor according to claim 1, wherein the curvature reducing portion has a square ring shape with rounded corners. 前記曲率縮小部が、角部が丸められた長方形のリング形状であることを特徴とする請求項１に記載の絶縁ゲートトランジスタ。   The insulated gate transistor according to claim 1, wherein the curvature reducing portion has a rectangular ring shape with rounded corners. 前記曲率縮小部が、円形状であることを特徴とする請求項１に記載の絶縁ゲートトランジスタ。   The insulated gate transistor according to claim 1, wherein the curvature reducing portion has a circular shape. 前記曲率縮小部が、楕円形状であることを特徴とする請求項１に記載の絶縁ゲートトランジスタ。   The insulated gate transistor according to claim 1, wherein the curvature reducing portion has an elliptical shape. 前記曲率縮小部が、角部が丸められた正方形状であることを特徴とする請求項１に記載の絶縁ゲートトランジスタ。   2. The insulated gate transistor according to claim 1, wherein the curvature reducing portion has a square shape with rounded corners. 前記曲率縮小部が、角部が丸められた長方形状であることを特徴とする請求項１に記載の絶縁ゲートトランジスタ。   The insulated gate transistor according to claim 1, wherein the curvature reducing portion has a rectangular shape with rounded corners. 前記金属配線層が、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）／タングステン（Ｗ）の積層体からなることを特徴とする請求項１乃至９のいずれか一項に記載の絶縁ゲートトランジスタ。   The insulated gate transistor according to any one of claims 1 to 9, wherein the metal wiring layer is made of a laminate of titanium (Ti) / titanium nitride (TiN) / tungsten (W). 前記ゲート電極が、長方形のリング形状を有してなり、
各ゲート電極における前記長方形の短辺の中央に、それぞれ、櫛歯状に形成されたゲート引き出し配線の櫛歯の先端が接続されてなり、
前記曲率縮小部が、
隣り合って配置された前記ゲート電極の短辺を連ねるライン、前記櫛歯状のゲート引き出し配線の隣り合った櫛歯および該櫛歯の連結部の間に配置されてなることを特徴とする請求項１乃至１０のいずれか一項に記載の絶縁ゲートトランジスタ。 The gate electrode has a rectangular ring shape;
In the center of the short side of the rectangle in each gate electrode, the tip of the comb tooth of the gate lead-out wiring formed in a comb tooth shape is connected,
The curvature reduction unit,
A line connecting the short sides of the gate electrodes arranged adjacent to each other, the adjacent comb teeth of the comb-shaped gate lead-out wiring, and a connecting portion of the comb teeth. Item 11. The insulated gate transistor according to any one of Items 1 to 10. 前記櫛歯の幅をＷ１とし、前記ゲート電極における長方形の長辺の中心線から前記櫛歯までの間隔をＷ２としたとき、Ｗ１／Ｗ２が、１以上、７以下であることを特徴とする請求項１１に記載の絶縁ゲートトランジスタ。   W1 / W2 is 1 or more and 7 or less, where W1 is the width of the comb teeth and W2 is the distance from the center line of the rectangular long side of the gate electrode to the comb teeth. The insulated gate transistor according to claim 11. 前記櫛歯の幅をＷ１とし、前記ゲート電極における短辺から前記櫛歯の連結部までの間隔をＷ３としたとき、Ｗ１＝Ｗ３であることを特徴とする請求項１１または１２に記載の絶縁ゲートトランジスタ。   13. The insulation according to claim 11, wherein W1 = W3, where W1 is a width of the comb teeth and W3 is a distance from a short side of the gate electrode to the connecting portion of the comb teeth. Gate transistor. 前記絶縁ゲートトランジスタが、ＩＧＢＴであり、
前記コンタクト部が、エミッタ拡散領域に接続するコンタクト部であることを特徴とする請求項１乃至１３のいずれか一項に記載の絶縁ゲートトランジスタ。 The insulated gate transistor is an IGBT;
The insulated gate transistor according to claim 1, wherein the contact portion is a contact portion connected to an emitter diffusion region.
JP2007316290A 2007-12-06 2007-12-06 Insulated gate transistor Expired - Fee Related JP5211666B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007316290A JP5211666B2 (en) 2007-12-06 2007-12-06 Insulated gate transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007316290A JP5211666B2 (en) 2007-12-06 2007-12-06 Insulated gate transistor

Publications (2)

Publication Number Publication Date
JP2009141149A JP2009141149A (en) 2009-06-25
JP5211666B2 true JP5211666B2 (en) 2013-06-12

Family

ID=40871481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316290A Expired - Fee Related JP5211666B2 (en) 2007-12-06 2007-12-06 Insulated gate transistor

Country Status (1)

Country Link
JP (1) JP5211666B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769800B2 (en) 2020-12-15 2023-09-26 Toshiba Electronic Devices & Storage Corporation Semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6197966B2 (en) 2014-12-19 2017-09-20 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JPH0823096A (en) * 1994-07-08 1996-01-23 Toshiba Corp Semiconductor device
JP4765000B2 (en) * 2003-11-20 2011-09-07 富士電機株式会社 Insulated gate semiconductor device
JP4890780B2 (en) * 2005-04-11 2012-03-07 ルネサスエレクトロニクス株式会社 Field effect transistor
DE112007000697B4 (en) * 2006-03-22 2013-11-07 Mitsubishi Electric Corp. Power semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11769800B2 (en) 2020-12-15 2023-09-26 Toshiba Electronic Devices & Storage Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2009141149A (en) 2009-06-25

Similar Documents

Publication Publication Date Title
JP5205856B2 (en) Power semiconductor device
JP5616665B2 (en) Semiconductor device
JP4597945B2 (en) Lateral MOSFET
JP5720788B2 (en) Super junction semiconductor device
JP5630114B2 (en) Silicon carbide semiconductor device
WO2013161753A1 (en) Semiconductor device and semiconductor device manufacturing method
JP6115050B2 (en) Semiconductor device
US20180350960A1 (en) Semiconductor device
JP2010251553A (en) Semiconductor device
US9214523B2 (en) Field-effect transistor
JP2016111239A (en) Semiconductor device
JP5896554B2 (en) Semiconductor device
US20230246105A1 (en) Semiconductor device with contact plugs
JP2019145613A (en) Semiconductor device
JP2013161918A (en) Semiconductor device
JP5211666B2 (en) Insulated gate transistor
WO2019176810A1 (en) Semiconductor device
JP5957171B2 (en) Semiconductor device and manufacturing method thereof
JP6252022B2 (en) Semiconductor device
JP7443673B2 (en) silicon carbide semiconductor device
JP6278549B2 (en) Semiconductor device
JP2009224734A (en) Mos semiconductor device having trench gate structure, and its manufacturing method
JP2009032968A (en) Semiconductor device, and manufacturing method thereof
JP6273329B2 (en) Semiconductor device
KR20130077477A (en) Power semiconductor device and method for manufacturing thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R151 Written notification of patent or utility model registration

Ref document number: 5211666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees