JP5210840B2 - ジッタ印加装置および試験装置 - Google Patents

Description

本発明は、ジッタ印加装置および試験装置に関する。

従来より、信号にジッタを印加するジッタ印加装置が知られている。例えば、ジッタ印加装置として、信号にジッタを印加するフィルタ（例えば、特許文献１，２）およびケーブルエミュレータ（非特許文献１参照。）が知られている。従来より、このようなジッタ印加装置を用いて、デバイスのジッタ耐性試験が行われる。

特開２００２−３６８８２７号公報 特開２００６−２５１１４号公報 Ａｇｉｌｅｎｔ Ｅ４８８７Ａ ＨＤＭＩ ＴＭＤＳ信号発生器プラットフォーム データシート Ｐ１６、［Online］、［平成２０年１２月４日検索］、インターネット〈http://cp.literature.agilent.com/litweb/pdf/5989-5537JAJP.pdf〉

しかし、ジッタの印加量を切り換えることができ且つ構成が簡易なジッタ印加装置は知られていなかった。従って、ジッタの印加量を適宜切り換えてジッタ耐性試験をする場合、複雑な構成のジッタ印加装置を用いなければならなく、試験コストが大きくなってしまっていた。

上記課題を解決するために、本発明の第１の態様においては、信号にジッタを印加するジッタ印加装置であって、前記信号を伝播する伝送経路上に直列に設けられ、ジッタ印加対象となる信号の周波数と比較して高い遮断周波数よりも更に高い高周波帯域を減衰させる周波数特性を有する複数のジッタ印加部と、初段のジッタ印加部から指定された前記ジッタ印加部までを通過した信号を選択して出力する出力部と、を備えるジッタ印加装置を提供する。また、本発明の第２の態様においては、信号にジッタを印加するジッタ印加装置であって、前記信号を伝播する伝送経路上に直列に設けられた複数のジッタ印加部と、初段のジッタ印加部から指定された前記ジッタ印加部までを通過した信号を選択して出力する出力部とを備え、前記複数のジッタ印加部のそれぞれは、ジッタ印加対象となる信号の周波数よりも高い周波数を遮断周波数とするローパスフィルタと、前記ローパスフィルタを前段のジッタ印加部に接続するか否かを選択するリレーとを有するジッタ印加装置を提供する。

上記課題を解決するために、本発明の第３の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスに試験するための試験信号を供給する信号供給部と、前記被試験デバイスが応答した応答信号を取得する信号取得部と、前記信号取得部が取得した応答信号に基づき前記被試験デバイスの良否を判定する判定部と、前記信号供給部から前記被試験デバイスへ供給される試験信号に、ジッタを印加する本発明の第１の態様または本発明の第２の態様におけるジッタ印加装置と、を備える試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係るジッタ印加装置１０の構成を示す。ジッタ印加装置１０は、入力端子１２に与えられた信号にジッタを印加して、出力端子１４から出力する。

ジッタ印加装置１０は、複数のリレー２２と、出力部２４と、制御部２６とを備える。複数のリレー２２は、入力端子１２に与えられた信号を伝播する伝送経路３０上に直列に設けられる。即ち、複数のリレー２２は、伝送経路３０上に直列に挿入されて、従属接続される。なお、伝送経路３０上に直列に設けられた複数の入力端子１２のうち、最も入力端子１２に近いリレー２２を、以下、初段のリレー２２という。

複数のリレー２２のそれぞれは、低周波帯域より高周波帯域を減衰させる周波数特性を有する。即ち、各リレー２２は、ローパフフィルタの特性を有する。各リレー２２の遮断周波数は、一例として、ジッタ印加対象となる信号の周波数と比較して高い周波数である。

このような複数のリレー２２は、それぞれが、通過する信号に符号間干渉ジッタを印加するジッタ印加部として機能する。即ち、伝送経路３０を伝播する信号には、リレー２２を通過する毎にジッタが重畳される。従って、複数のリレー２２のそれぞれは、当該リレー２２よりも前段のリレー２２から出力される信号より大きい符号間干渉ジッタを有する信号を出力する。

複数のリレー２２のそれぞれは、一例として、フォトＭＯＳリレーである。フォトＭＯＳリレーは、耐久性が他の種類のリレーと比較して高い。

また、ジッタ印加装置１０は、リレー２２に代えて、低周波帯域より高周波帯域を減衰させる特性を有する他の部材または回路を有するジッタ印加部を備えてもよい。例えば、ジッタ印加装置１０は、リレー２２に代えて、ローパスフィルタと、このローパスフィルタを前段のジッタ印加部に接続するか否かを選択するリレーとを有するジッタ印加部を備えてもよい。

出力部２４は、初段のリレー２２から指定されたリレー２２までを通過した信号を選択して、出力端子１４から出力する。出力部２４は、一例として、制御部２６による制御に応じて、複数のリレー２２のうちの何れか１つのリレー２２の出力端と出力端子１４との間を選択的に接続して、指定されたリレー２２から出力された信号を出力端子１４から出力する。

制御部２６は、出力部２４および複数のリレー２２を制御する。制御部２６は、複数のリレー２２のうちの何れか１つのリレー２２の指定を受ける。制御部２６は、一例として、印加するジッタ量をより大きくする場合には、より後段のリレー２２の指定を受け、印加するジッタ量をより小さくする場合にはより前段のリレー２２の指定を受ける。そして、制御部２６は、指定されたリレー２２の出力端と出力端子１４との間の経路を接続状態とし、指定されたリレー２２以外のリレー２２の出力端と出力端子１４との間の経路を開放状態とするように、出力部２４を制御する。

また、制御部２６は、初段のリレー２２から指定されたリレー２２までのそれぞれのリレー２２を接続状態とし、指定されたリレー２２の次段のリレー２２を開放状態する。これにより、制御部２６は、初段のリレー２２から指定されたリレー２２までを通過した信号を出力部２４に与えることができとともに、指定されたリレー２２より後段のリレー２２からの反射信号を無くすことができる。

なお、リレー２２のそれぞれは、当該リレー２２が出力する信号を伝送経路３０から出力部２４へと伝播する分岐経路よりも、前段のリレー２２が出力する信号を伝送経路３０から出力部２４へと伝播する分岐経路に近い位置に設けられる。より好ましくは、リレー２２のそれぞれは、前側の分岐経路の直近に設けられる。このようにリレー２２が設けられたジッタ印加装置１０は、指定されたリレー２２の出力端から出力部２４へと向かう経路に形成されるスタブを小さくすることができるので、反射信号を抑制することができる。

また、制御部２６は、当該ジッタ印加装置１０の外部に設けられる構成であってもよい。即ち、複数のリレー２２および出力部２４は、外部の制御装置等から直接制御される構成であってもよい。

図２は、伝送路を通過した信号の波形を示す。伝送路を通過した信号は、高周波数成分が除去され、周波数成分の高い部分の振幅が小さくなる。従って、伝送路を通過した信号は、パターンの長い部分においてはピークの電圧が高く、パターンの短い部分においてはピークの電圧が小さくなる。このようなパターン長の違いによる電圧差は、論理が反転するエッジタイミングにずれを生じさせ、符号間干渉を引き起こす。

ジッタ印加装置１０は、与えられた信号を、高周波帯域を減衰させる周波数特性を有するリレー２２を通過させて出力する。従って、ジッタ印加装置１０によれば、与えられた信号に対して、図２に示されるような伝送路を通過させた場合と同様の符号間干渉によるジッタを印加して出力することができる。

図３は、入力端子１２に入力された信号に対する出力端子１４から出力された信号の利得の周波数特性の一例を示す。ジッタ印加装置１０は、周波数が高くなるほど、通過する信号をより減衰させる。また、ジッタ印加装置１０は、信号が通過するリレー２２の段数が多くなるほど、信号の減衰量が大きくなる。従って、ジッタ印加装置１０は、信号が通過するリレー２２の段数を多くするほど、信号に印加する符号間干渉ジッタを大きくすることができる。

以上のように、本実施形態に係るジッタ印加装置１０は、信号を通過させるリレー２２の段数を切り換えることにより、印加するジッタ量を変更することができる。更に、本実施形態においては、ジッタ印加装置１０は、リレー２２によりジッタを印加するので、構成が簡易となりコストを小さくすることができる。さらに、このようなジッタ印加装置１０は、信号に印加するジッタ量をリレー２２のスイッチングにより切り換えるので、制御も簡単に行うことができる。

図４は、本実施形態の変形例に係るジッタ印加装置１０の構成を示す。本変形例に係るジッタ印加装置１０は、図１に示されたジッタ印加装置１０と略同一の構成および機能を採るので、図１に示した部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

ジッタ印加装置１０は、複数の分岐経路リレー４０を更に備える。複数の分岐経路リレー４０は、複数のリレー２２のそれぞれが出力する信号を伝送経路３０から出力部２４へと伝播する複数の分岐経路４４上のそれぞれに設けられる。また、ジッタ印加装置１０は、入力端子１２に入力された信号（即ち、初段のリレー２２へ入力される信号）を伝送経路３０から出力部２４へと伝播する分岐経路４４上に設けられた分岐経路リレー４０を、更に備えてもよい。

複数の分岐経路リレー４０のそれぞれは、低周波帯域より高周波帯域を減衰させる周波数特性を有する。複数の分岐経路リレー４０および複数のリレー２２は、同一種類のリレーであってよい。

このような複数の分岐経路リレー４０は、それぞれが、通過する信号に符号間干渉ジッタを印加する分岐経路ジッタ印加部として機能する。即ち、分岐経路４４を伝播する信号には、分岐経路リレー４０によりジッタが重畳される。従って、複数の分岐経路リレー４０のそれぞれは、対応するリレー２２から出力される信号、または、分岐経路リレー４０に入力された信号よりも、より大きい符号間干渉ジッタを有する信号を出力する。

制御部２６は、複数のリレー２２および出力部２４に加えて、更に、複数の分岐経路リレー４０を制御する。制御部２６は、一例として、指定されたリレー２２が出力する信号を伝播する分岐経路４４上の分岐経路リレー４０を接続状態とし、指定されたリレー２２より前段のリレー２２から出力する信号を伝播する分岐経路４４上の分岐経路リレー４０を開放状態とする。これにより、制御部２６は、指定されたリレー２２を通過した信号を出力部２４に与えることができる。

なお、分岐経路リレー４０のそれぞれは、出力部２４の入力端よりも、伝送経路３０に近い位置に設けられる。より好ましくは、分岐経路リレー４０のそれぞれは、伝送経路３０の直近に設けられる。このように分岐経路リレー４０が設けられた分岐経路リレー４０は、伝送経路３０に形成されるスタブを小さくすることができるので、開放状態とされた分岐経路リレー４０が設けられた分岐経路からの反射信号を抑制することができる。

また、出力部２４は、複数のリレー２２における出力端のそれぞれと当該ジッタ印加装置１０の出力端子１４との間を、互いに同一特性の経路により接続する。出力部２４は、一例として、複数のリレー２２における出力端のそれぞれと出力端子１４との間を選択的に接続する木構造のスイッチアレイを有してよい。出力部２４は、一例として、二接点切替スイッチ５０を木構造に接続したスイッチアレイであってよい。このようなスイッチアレイであれば、それぞれのリレー２２の出力端から出力端子１４までに挿入されたスイッチの個数を、全て同数とすることができるので、それぞれのリレー２２の出力端から出力端子１４までの間の全ての経路の特性を同一とすることができる。

図５は、図４に示されたジッタ印加装置１０において、入力した信号が通過する経路の一例を示す。図４に示された変形例に係るジッタ印加装置１０において、１段分のリレーを通過させた信号を出力する場合、制御部２６は、少なくとも初段のリレー２２−１を開放状態とする。更に、この場合、制御部２６は、入力端子１２に入力された信号を出力部２４へと伝播する分岐経路４４上に設けられた１番目の分岐経路リレー４０−１を接続状態とする。

また、２段分のリレーを通過させた信号を出力する場合、制御部２６は、初段のリレー２２−１を接続状態とし、２段のリレー２２−２を開放状態とする。更に、この場合、制御部２６は、１番目の分岐経路リレー４０−１を開放状態とし、初段のリレー２２−１が出力した信号を出力部２４へと伝播する分岐経路４４上に設けられた２番目の分岐経路リレー４０−２を接続状態とする。

そして、Ｎ段分（Ｎは３以上の整数）のリレーを通過させた信号を出力する場合、制御部２６は、初段からＮ−１段までの各リレー２２−１から２２−（Ｎ−１）を接続状態とし、Ｎ段のリレー２２−Ｎを開放状態とする。更に、この場合、制御部２６は、１番目からＮ−１番目までの各分岐経路リレー４０−１から４０−（Ｎ−１）を開放状態とし、Ｎ番目の分岐経路リレー４０−Ｎを接続状態とする。以上のように変形例に係るジッタ印加装置１０によれば、信号を通過させるリレー段数を切り換えることにより、信号に印加するジッタ量を容易に変更することができる。

図６、図７、図８および図９は、擬似ランダム信号（ＰＲＢＳ信号）が与えられた場合における本実施形態に係るジッタ印加装置１０が出力する信号のアイパターンの一例を示す。図６は、１段分のリレーを通過した信号のアイパターンを示す。図７は、４段分のリレーを通過した信号のアイパターンを示す。図８は、７段分のリレーを通過した信号のアイパターンを示す。図９は、１０段分のリレーを通過した信号のアイパターンを示す。

図６から図９に示されるように、ジッタ印加装置１０は、通過するリレー段数を多くすることにより、信号に印加するジッタ量を大きくすることができる。また、ジッタ印加装置１０は、キャリブレーション時において、リレー段数毎にオシロスコープ等によりジッタ量を測定させ、測定結果とリレー段数との対応関係をメモリ等に記憶してよい。そして、ジッタ印加装置１０は、通常動作時において、ジッタ量の指定を受け、受け取ったジッタ量に対応するリレー段数によりジッタを印加してよい。これにより、ジッタ印加装置１０によれば、より正確なジッタ量を信号に印加することができる。

図１０は、本実施形態に係る試験装置１００の構成を、被試験デバイス２００とともに示す。試験装置１００は、被試験デバイスを試験する。より詳しくは、試験装置１００は、被試験デバイス２００のジッタ耐性試験をする。

試験装置１００は、パフォーマンスボード１１０と、本体部１２０とを備える。パフォーマンスボード１１０は、一例として、本体部１２０上に装着される。そして、パフォーマンスボード１１０は、被試験デバイス２００が載置される。

さらに、パフォーマンスボード１１０は、ジッタ印加装置１０を有する。ジッタ印加装置１０は、本体部１２０から被試験デバイス２００に与えられる試験信号にジッタを印加する。ジッタ印加装置１０は、図１から図９において説明したジッタ印加装置１０と同一の機能および構成を有する。なお、試験装置１００は、パフォーマンスボード１１０がジッタ印加装置１０を有する構成に代えて、本体部１２０がジッタ印加装置１０を有する構成であってもよい。

試験装置１００は、パターン発生器１３０と、信号供給部１３２と、信号取得部１３４と、判定部１３６と、制御装置１３８とを有する。パターン発生器１３０は、被試験デバイス２００を試験するための試験パターンを発生する。さらに、パターン発生器１３０は、被試験デバイス２００が出力する信号の期待値を発生する。

信号供給部１３２は、パターン発生器１３０により発生された試験パターンに応じた試験信号をジッタ印加装置１０を介して被試験デバイス２００に供給する。信号取得部１３４は、与えられた試験信号に応じて被試験デバイス２００が応答した応答信号を取得する。

判定部１３６は、信号取得部１３４により取得されたに基づき被試験デバイス２００の良否を判定する。判定部１３６は、一例として、応答信号の論理をパターン発生器１３０から与えられた期待値と比較して、比較結果を出力する。

制御装置１３８は、ジッタ印加装置１０が試験信号に印加するジッタ量を制御する。制御装置１３８は、一例として、試験プログラム等により指定されたジッタ量を試験信号に印加するべくジッタ印加装置１０を制御する。このような試験装置１００は、ジッタを印加した試験信号を被試験デバイス２００に出力して、被試験デバイス２００を試験することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

図１は、本実施形態に係るジッタ印加装置１０の構成を示す。 図２は、伝送路を通過した信号の波形を示す。 図３は、入力端子１２に入力された信号に対する出力端子１４から出力された信号の利得の周波数特性の一例を示す。 図４は、本実施形態の変形例に係るジッタ印加装置１０の構成を示す。 図５は、図４に示されたジッタ印加装置１０において、入力した信号が通過する経路の一例を示す。 図６は、本実施形態に係るジッタ印加装置１０が出力した、１段分のリレーを通過した信号のアイパターンの一例を示す。 図７は、本実施形態に係るジッタ印加装置１０が出力した、４段分のリレーを通過した信号のアイパターンの一例を示す。 図８は、本実施形態に係るジッタ印加装置１０が出力した、６段分のリレーを通過した信号のアイパターンの一例を示す。 図９は、本実施形態に係るジッタ印加装置１０が出力した、１０段分のリレーを通過した信号のアイパターンの一例を示す。 図１０は、本実施形態に係る試験装置１００の構成を、被試験デバイス２００とともに示す。

符号の説明

１０ ジッタ印加装置
１２ 入力端子
１４ 出力端子
２２ リレー
２４ 出力部
２６ 制御部
３０ 伝送経路
４０ 分岐経路リレー
４４ 分岐経路
５０ 二接点切替スイッチ
１００ 試験装置
１１０ パフォーマンスボード
１２０ 本体部
１３０ パターン発生器
１３２ 信号供給部
１３４ 信号取得部
１３６ 判定部
１３８ 制御装置
２００ 被試験デバイス

Claims (11)

1. 信号にジッタを印加するジッタ印加装置であって、
   前記信号を伝播する伝送経路上に直列に設けられ、ジッタ印加対象となる信号の周波数と比較して高い遮断周波数よりも更に高い高周波帯域を減衰させる周波数特性を有する複数のジッタ印加部と、
   初段のジッタ印加部から指定された前記ジッタ印加部までを通過した信号を選択して出力する出力部と、
   を備えるジッタ印加装置。
2. 前記ジッタ印加部は、低周波帯域より高周波帯域を減衰させる周波数特性のリレーである請求項１に記載のジッタ印加装置。
3. 初段の前記ジッタ印加部から指定された前記ジッタ印加部までのそれぞれの前記ジッタ印加部を接続状態とし、指定された前記ジッタ印加部の次段の前記ジッタ印加部を開放状態する制御部を更に備える
   請求項１または２に記載のジッタ印加装置。
4. 前記複数のジッタ印加部のそれぞれが出力する信号を前記伝送経路から前記出力部へと伝播する複数の分岐経路上のそれぞれに設けられた、低周波帯域より高周波帯域を減衰させる周波数特性のリレーである複数の分岐経路ジッタ印加部を更に備え、
   前記制御部は、指定された前記ジッタ印加部が出力する信号を伝播する分岐経路上の分岐経路ジッタ印加部を接続状態とし、指定された前記ジッタ印加部より前段の前記ジッタ印加部が出力する信号を伝播する分岐経路上の前記分岐経路ジッタ印加部を開放状態とする
   請求項３に記載のジッタ印加装置。
5. リレーである前記ジッタ印加部のそれぞれは、当該ジッタ印加部が出力する信号を前記伝送経路から前記出力部へと伝播する分岐経路よりも、当該ジッタ印加部の前段の前記ジッタ印加部が出力する信号を前記伝送経路から前記出力部へと伝播する分岐経路に近い位置に設けられる
   請求項２から４の何れか一項に記載のジッタ印加装置。
6. 前記出力部は、前記複数のジッタ印加部におけるそれぞれの出力端と、当該ジッタ印加装置の出力端子との間を、互いに同一特性の経路により接続する
   請求項１から４の何れか一項に記載のジッタ印加装置。
7. 前記出力部は、前記複数のジッタ印加部のそれぞれにおける出力端と、当該ジッタ印加装置の出力端子との間を選択的に接続する木構造のスイッチアレイを有する
   請求項６に記載のジッタ印加装置。
8. 前記複数のジッタ印加部のそれぞれは、前記遮断周波数よりも高い周波数帯域を減衰させるローパスフィルタと、前記ローパスフィルタを前段のジッタ印加部に接続するか否かを選択するリレーとを有する請求項１に記載のジッタ印加装置。
9. 前記ジッタ印加部は、フォトＭＯＳである
   請求項２から５の何れか一項に記載のジッタ印加装置。
10. 信号にジッタを印加するジッタ印加装置であって、
    前記信号を伝播する伝送経路上に直列に設けられた複数のジッタ印加部と、
    初段のジッタ印加部から指定された前記ジッタ印加部までを通過した信号を選択して出力する出力部と、
    を備え、
    前記複数のジッタ印加部のそれぞれは、ジッタ印加対象となる信号の周波数よりも高い周波数を遮断周波数とするローパスフィルタと、前記ローパスフィルタを前段のジッタ印加部に接続するか否かを選択するリレーとを有するジッタ印加装置。
11. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスに試験するための試験信号を供給する信号供給部と、
    前記被試験デバイスが応答した応答信号を取得する信号取得部と、
    前記信号取得部が取得した応答信号に基づき前記被試験デバイスの良否を判定する判定部と、
    前記信号供給部から前記被試験デバイスへ供給される試験信号に、ジッタを印加する請求項１から１０の何れか一項に記載のジッタ印加装置と、
    を備える試験装置。

Images