JP5207919B2 - 配線基板及び実装構造体 - Google Patents
配線基板及び実装構造体 Download PDFInfo
- Publication number
- JP5207919B2 JP5207919B2 JP2008277706A JP2008277706A JP5207919B2 JP 5207919 B2 JP5207919 B2 JP 5207919B2 JP 2008277706 A JP2008277706 A JP 2008277706A JP 2008277706 A JP2008277706 A JP 2008277706A JP 5207919 B2 JP5207919 B2 JP 5207919B2
- Authority
- JP
- Japan
- Prior art keywords
- fiber
- layer
- resin
- wiring board
- fiber layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
2 配線基板
3 バンプ
4 電子部品
5 基体
6 絶縁層
6a 接着層
6b 樹脂層
7 導電層
7w 導電材料層
8 繊維層
8a 第1繊維層
8ax 第1繊維シート
8b 第2繊維層
8bx 第2繊維シート
9 単繊維
9a 第1単繊維
9b 第2単繊維
10 樹脂
10a 第1樹脂
10b 第2樹脂
11 スルーホール導体
12 絶縁体
13 ビア導体
S スルーホール
V ビア孔
Claims (6)
- 複数の単繊維と該単繊維を被覆する樹脂とを有する繊維層を複数積層してなる基体と、
前記基体上に形成された導電層と、
を備え、
前記複数の繊維層は、当該繊維層内において、前記複数の単繊維が第1方向に伸長した複数の第1繊維層と、前記複数の単繊維が第2方向及び該第2方向に直交する第3方向に織り込まれた複数の第2繊維層と、を有し、
前記複数の繊維層の最上層及び最下層は、前記第2繊維層からなり、
前記複数の第1繊維層は、1つの前記第1繊維層の前記第1方向と別の前記第1繊維層の前記第1方向とが互いに直交した少なくとも2つの第1繊維層を有しており、
前記第1方向は、それぞれ前記第2方向又は前記第3方向のどちらか一方と平面方向において平行であることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記基体を貫通するとともに前記導電層同士を電気的に接続するスルーホール導体と、
をさらに備え、
前記複数の単繊維は、前記スルーホール導体に接触しており、
前記第1繊維層に含まれる単繊維は、樹脂の有機繊維からなることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記第2繊維層の厚みは、前記第1繊維層の厚みより小さいことを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記第2繊維層に含まれる単繊維の長手方向に直交する断面積は、前記第1繊維層に含まれる単繊維の長手方向に直交する断面積より小さいことを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記第2繊維層に含まれる単繊維は、ガラス繊維からなることを特徴とする配線基板。 - 請求項1に記載の配線基板と、
前記配線基板の上面に搭載され、前記導電層と電気的に接続される電子部品と、
を備えたことを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277706A JP5207919B2 (ja) | 2008-10-29 | 2008-10-29 | 配線基板及び実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008277706A JP5207919B2 (ja) | 2008-10-29 | 2008-10-29 | 配線基板及び実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109026A JP2010109026A (ja) | 2010-05-13 |
JP5207919B2 true JP5207919B2 (ja) | 2013-06-12 |
Family
ID=42298197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008277706A Expired - Fee Related JP5207919B2 (ja) | 2008-10-29 | 2008-10-29 | 配線基板及び実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5207919B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5705565B2 (ja) * | 2011-01-28 | 2015-04-22 | 京セラ株式会社 | 実装構造体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140902A (ja) * | 1997-07-18 | 1999-02-12 | Cmk Corp | プリント配線板及びその製造方法 |
JP2002069270A (ja) * | 2000-01-11 | 2002-03-08 | Nippon Kayaku Co Ltd | 難燃性非ハロゲンエポキシ樹脂組成物及びその用途 |
JP2001302736A (ja) * | 2000-02-17 | 2001-10-31 | Nof Corp | 高分子絶縁材料及びその製造方法並びに電子関連基板及び電子部材 |
JP2003277579A (ja) * | 2002-03-22 | 2003-10-02 | Nippon Kayaku Co Ltd | 高耐熱エポキシ樹脂組成物及びその硬化物 |
JP4992342B2 (ja) * | 2006-08-23 | 2012-08-08 | 三菱電機株式会社 | プリント配線板の製造方法 |
-
2008
- 2008-10-29 JP JP2008277706A patent/JP5207919B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010109026A (ja) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582944B2 (ja) | 配線基板、積層板及び積層シート | |
JP5066192B2 (ja) | 配線基板及び実装構造体 | |
US8957321B2 (en) | Printed circuit board, mount structure thereof, and methods of producing these | |
JP2011228676A (ja) | 配線基板およびその実装構造体 | |
JP2011249711A (ja) | 配線基板およびその実装構造体 | |
JP2013157366A (ja) | 配線基板およびそれを用いた実装構造体 | |
JP6258347B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5436247B2 (ja) | 配線基板 | |
JP5361680B2 (ja) | 配線基板 | |
JP2011049289A (ja) | 配線基板及びその製造方法 | |
JP2009054689A (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP5019995B2 (ja) | 配線基板、実装基板および実装構造体、並びに配線基板の製造方法 | |
JP5705565B2 (ja) | 実装構造体 | |
JP5334544B2 (ja) | 配線基板、実装構造体及び電子装置 | |
JP5207919B2 (ja) | 配線基板及び実装構造体 | |
JP4912234B2 (ja) | 複合基板、配線基板および実装構造体 | |
JP5288949B2 (ja) | プリプレグシート、配線基板及び実装構造体 | |
JP5258459B2 (ja) | プリプレグシート、単繊維、配線基板及び実装構造体 | |
JP2010258320A (ja) | 配線基板及びその製造方法 | |
JP2011176111A (ja) | 配線基板 | |
JP5383320B2 (ja) | 配線基板及びこれを用いた実装構造体 | |
JP5909528B2 (ja) | 配線基板、積層板及び積層シート | |
JP2016167637A (ja) | 積層配線基板および積層体 | |
JP5004670B2 (ja) | 配線基板 | |
JP2016171339A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |