JP5205182B2 - 歪補償増幅装置 - Google Patents
歪補償増幅装置 Download PDFInfo
- Publication number
- JP5205182B2 JP5205182B2 JP2008231317A JP2008231317A JP5205182B2 JP 5205182 B2 JP5205182 B2 JP 5205182B2 JP 2008231317 A JP2008231317 A JP 2008231317A JP 2008231317 A JP2008231317 A JP 2008231317A JP 5205182 B2 JP5205182 B2 JP 5205182B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- predistorter
- input
- predistortion
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 claims description 81
- 238000001514 detection method Methods 0.000 claims description 22
- 230000009131 signaling function Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 description 73
- 230000014509 gene expression Effects 0.000 description 66
- 238000012545 processing Methods 0.000 description 50
- 230000003446 memory effect Effects 0.000 description 43
- 230000005540 biological transmission Effects 0.000 description 25
- 238000004422 calculation algorithm Methods 0.000 description 22
- 230000003044 adaptive effect Effects 0.000 description 21
- 238000006243 chemical reaction Methods 0.000 description 17
- 238000004364 calculation method Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 3
- 238000005094 computer simulation Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3209—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion the amplifier comprising means for compensating memory effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3224—Predistortion being done for compensating memory effects
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Amplifiers (AREA)
Description
ここで、(式1)において、Gainは、増幅器のゲインを表しており、実数である。Dnは、増幅器で発生するn次の非線形歪の係数であり、複素数である。
(式1)は、増幅器の入出力特性をべき級数展開した形であり、右辺の第一項のGain・z(t)は線形成分(希望波)であり、右辺の第二項以降は非線形成分(不要波)である。
このような電力増幅器の非線形歪を補償する歪補償方式の一つとして、プリディストーション方式がある。プリディストーション方式は、電力増幅器の非線形特性であるAM−AM変換、AM−PM変換の逆特性を増幅器の入力信号に予め与えることにより、電力増幅器で発生する歪を補償する方式である。
図2には、プリディストーション実行部13の構成例を示してある。
なお、図11に示される各処理部1〜7、11〜14は、後述する本発明に係る実施例で参照する図1に示されるものと同様であり、また、図2は、後述する本発明に係る実施例で参照するものであり、ここでは、説明の便宜上から参照するが、本発明を不要に限定する意図は無い。
波形比較法は、制御部14において、A/D変換器7から取得したフィードバック信号(歪を含んだ電力増幅部4の出力信号)と入力信号(入力側から制御部14に入力される信号)とから誤差信号を計算し、LMS(Least Mean Square error)などのアルゴリズムを用いて歪補償テーブル12の内容を収束させる方法である。
摂動法は、フィードバック信号をフーリエ変換して計算した帯域外の電力を評価関数とし、プリディストータ1の係数を変化させたときに評価関数が小さい方を選択して歪補償テーブル12の内容を収束させる方法である。
上述のような従来のプリディストータでは、プリディストーションのための情報(例えば、歪補償テーブル12の内容)を効率的に収束させるという点で、未だに開発の余地があり、更なる効率化が望まれていた。
具体例として、メモリレスプリディストータにおいては、各々の次数のプリディストータの係数が互いに影響を及ぼし合うため、適応的に収束させるために長い時間を要するという問題があった。
また、上記のような2つのプリディストータの両方を用いる場合には、それぞれのプリディストータ内の係数が独立していても、プリディストータ間で互いに影響を及ぼし合うため、適応的に収束させるために長い時間を要するという問題があった。
図12には、プリディストーションの学習のための係数の適応アルゴリズムとして波形比較法を用いた場合における制御部101の構成例として、背景技術に係る制御部101(図11に示される制御部14に対応するもの)の演算に関する構成例を示してある。なお、図12には、A/D変換器7や歪補償テーブル12も示してある。
なお、Φi、Ai、Bi、E[・]の関数については後述する実施例で説明する。
本例の制御部101は、減算器111と、アダプティブアルゴリズム部112を備えている。
減算器111は、プリディストータへの入力信号からA/D変換器7からの入力信号を減算することにより、プリディストータへの入力信号(歪の無い信号)と増幅器(本例では、電力増幅部4の増幅器)からのフィードバック信号(歪のある信号)との差分を誤差信号e(t)として求める。本例では、非線形歪成分が誤差信号e(t)となる。
アダプティブアルゴリズム部112は、減算器111により得られた誤差信号e(t)を用いて、LMSアルゴリズムにより、(式2)、(式3)に示されるアルゴリズムを用いて、プリディストーションの学習のための係数(例えば、それによって得られる、歪補償テーブル12の内容)を更新する。
(式4)において、x(t)はプリディストータへの入力信号を表しており、PAoutは増幅器の出力信号をフィードバックしたものである制御部101への入力信号を表している。また、τは時間の同期誤差を表しており、Gain’は増幅器の増幅率による振幅の調整のための係数を表している。
例えば、希望信号電力と歪電力との比は30〜60[dB]といったように非常に大きいため、この調整は重要になる。この問題を解決しようとした場合には、複雑で精度の良い演算を要することから、回路規模が大きくなってしまうという問題があった。
すなわち、レベル検出手段が、前記プリディストータに入力される信号のレベルを検出する。対応記憶手段が、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を記憶し、前記レベル検出手段により検出された前記プリディストータに入力される信号のレベルを入力して前記プリディストーションを実行するための歪補償係数を出力する。プリディストーション実行手段が、前記対応記憶手段から出力された前記プリディストーションを実行するための歪補償係数と、前記プリディストータに入力される信号とを入力し、前記プリディストータに入力される信号に対して前記プリディストーションを実行するための歪補償係数に基づいて前記増幅器のもつ非線形特性によって発生する歪の逆特性の歪を与え、前記増幅器に出力する。フィルタ手段が、方向性結合器により分配される前記増幅器出力のフィードバック信号から希望波周波数成分を除去して歪信号成分を出力する。対応取得手段が、前記フィルタ手段により取得された前記歪信号成分が小さくなるように前記プリディストータに入力される信号に対して増幅器のもつ非線形特性の逆特性を与える関数を構成するプリディストーションの学習のための係数を更新し、更新した前記プリディストーションの学習のための係数に基づいて前記プリディストータに入力される信号のレベルと前記プリディストーションを実行するための歪補償係数との対応を取得して前記対応記憶手段に出力する。
そして、前記増幅器のもつ非線形特性の逆特性を与える関数には直交多項式を用いる。前記直交多項式を構成する各直交関数は、前記プリディストータに入力される信号の値とその信号のレベルのべき乗の積である1個以上の入力信号の関数と、前記入力信号の関数にそれぞれ対応するパラメータとの積の総和である。前記1個以上のパラメータの値は、前記入力信号の関数に前記フィルタ手段と同一のフィルタ特性を有するフィルタをかけて得られる関数を前記各直交関数を構成する前記入力信号の関数と置換した場合に前記各直交関数が互いに直交するように設定される。
なお、本発明は、例えば、メモリレスPDや、メモリPDや、メモリレスPDとメモリPDを並列で使用した構成など、直交多項式を用いることが可能な種々なPDに適用することが可能である。
また、信号のレベルとしては、例えば、電力や振幅のレベルなどを用いることができる。
また、直交多項式を構成するプリディストーションの学習のための係数としては、例えば、メモリレスプリディストータの場合には3次、5次、7次、・・・といった奇数次の1つ又は複数の係数(A3、A5、A7、・・・)が用いられ、メモリ効果プリディストータの場合には2次、4次、6次、・・・といった偶数次の1つ又は複数の係数(B2、B4、B6、・・・)が用いられる。また、メモリレスプリディストータとメモリ効果プリディストータの両方が用いられる場合には、両方の係数(両方を合わせて、複数の係数)が用いられる。
また、例えば、更新対象となるプリディストーションの学習のための係数と、プリディストータに入力される信号のレベルに対応付けられるプリディストーションを実行するための歪補償係数としては、同一のものが用いられてもよい。
なお、直交多項式を構成するプリディストーションの学習のための複数の係数は、理想的には、互いに影響を及ぼさず、それぞれ独立に更新することが可能である。
また、対応記憶手段としては、例えば、プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応をメモリのテーブルなどにより記憶する。
また、フィルタとしては、例えば、帯域通過フィルタや、帯域制限フィルタなどを用いることができる。
また、歪成分を小さくするアルゴリズムとしては、種々なものが用いられてもよい。
すなわち、入力信号関数値取得手段が、前記プリディストータに入力される信号に基づいて、前記各直交関数を構成する前記各入力信号の関数の値をそれぞれ取得する。前記対応取得手段は、前記入力信号関数値取得手段により取得した前記各直交関数を構成する前記各入力信号の関数の値と前記フィルタ手段により取得した歪信号成分とをそれぞれ複素乗算して前記歪信号成分から前記1個以上の直交関数のそれぞれに対応した信号成分を抽出し、前記抽出した信号成分毎にそれが小さくなるように、前記プリディストーションの学習のための係数を更新する。
ここで、それぞれの直交関数に対応した信号を取得する場合に、例えば、前記したフィルタ手段と同一のフィルタ特性を有するフィルタを通過した信号を取得することや、或いは、このようなフィルタを通過しない信号を取得することが可能である。
すなわち、前記対応取得手段は、前記フィルタ手段により取得した前記歪信号成分のみを用いて、当該歪信号成分の全体が小さくなるように、前記プリディストーションの学習のための係数を更新する。
従って、例えば、前記した入力信号関数値取得手段を備えることを不要として、装置構成の簡易化や制御の簡易化を図ることができる。
本発明に係る方法では、装置やシステムにおいて各手段が各種の処理を実行する。
本発明に係るプログラムでは、装置やシステムを構成するコンピュータに実行させるものであって、各種の手段として当該コンピュータを機能させる。
本発明に係る記録媒体では、装置やシステムを構成するコンピュータに実行させるプログラムを当該コンピュータの入力手段により読み取り可能に記録したものであって、当該プログラムは各種の処理(手順)を当該コンピュータに実行させる。
以下では、他の捉え方によるプリディストータの構成例(1)〜(4)を示す。この欄における記載内容は、他の欄における本願発明の内容に対して不要な限定を加える意図は全く無い。
すなわち、第1の手段が、前記プリディストータに入力される信号のレベルを検出する。第2の手段が、前記増幅器から出力される信号をフィードバック信号として取得して、第3の手段により当該取得したフィードバック信号から希望波周波数成分を除去した信号成分を取得する。第4の手段が、前記第2の手段が有する前記第3の手段により取得された信号成分を歪成分として、当該歪成分が小さくなるように、直交多項式を用いて表現されるプリディストーションの学習のための係数(例えば、後述する実施例におけるAiやBi)を更新して、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得する。第5の手段が、前記第4の手段により取得された対応に基づいて、前記第1の手段により検出されたレベルに対応したプリディストーションを実行するための歪補償係数に応じて前記増幅器に入力される信号に対してプリディストーションのための歪を与える。
すなわち、第6の手段が、前記プリディストータに入力される信号に基づいて、1個以上の直交関数のそれぞれに対応した信号を取得する。
前記第4の手段は、前記第6の手段により取得された信号を用いて、前記1個以上の直交関数のそれぞれに対応した成分を前記歪成分から抽出し、抽出した成分毎にそれが小さくなるように、前記直交多項式を用いて表現されるプリディストーションの学習のための係数を更新して、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得する。
すなわち、前記第4の手段は、前記歪成分(全ての直交関数についての全体的な歪成分)のみを用いて、当該歪成分の全体が小さくなるように、前記直交多項式を用いて表現されるプリディストーションの学習のための係数を更新して、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得する。
従って、例えば、前記した第6の手段を備えることを不要として、装置構成の簡易化や制御の簡易化を図ることができる。
すなわち、前記第5の手段として、AM−AM特性及びAM−PM特性を補償するメモリレスプリディストータを実現する第7の手段と、メモリ効果を補償するメモリ効果プリディストータを実現する第8の手段を備えた。
また、前記第4の手段は、1つの直交多項式を用いて表現される前記第7の手段と前記第8の手段の両方についてのプリディストーションの学習のための係数を更新して、前記第7の手段と前記第8の手段のそれぞれについて、前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得する。
また、前記第7の手段(メモリレスプリディストータ)と前記第8の手段(メモリ効果プリディストータ)は、例えば、それぞれ、プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を取得や記憶する。
また、1つの直交多項式を用いて表現されるプリディストーションの学習のための係数には、メモリレスプリディストータに関する係数とメモリ効果プリディストータに関する係数の両方が含まれ、これら両方のプリディストータの間の相互作用も考慮される。
[以上、他の捉え方によるプリディストータの構成例を記載した欄]
図1には、本発明の一実施例に係るプリディストータ付き増幅器の構成例を示してある。本例のプリディストータ付き増幅器は、例えば、基地局装置の送信機などに設けられる。
本例のプリディストータ付き増幅器は、プリディストータ(PD)1と、D/A(Digital to Analog)変換器2と、アップコンバータ(周波数変換部)3と、電力増幅部(PA)4と、方向性結合器5と、ダウンコンバータ(周波数変換部)6と、A/D(Analog to Digital)変換器7と、例えば帯域通過フィルタ(BPF:Band Pass Filter)から構成されたフィードバック系のフィルタ8と、アンテナ9を備えている。
ここで、本例では、フィードバック系のフィルタ8と入力側の各フィルタ16、18は、全て同じフィルタ特性を有しており、入力信号(希望信号)の周波数帯域を除去する特性を有している。
なお、Φ3やΦ5については後述する。
プリディストータ付き増幅器への入力信号(例えば、送信対象となる信号)は、プリディストータ1に入力されて、振幅検出部11及びプリディストーション実行部13に入力される。また、プリディストータ付き増幅器への入力信号は、Φ3取得部15及びΦ5取得部17にも入力される。
振幅検出部11は、入力された信号の振幅の値を検出して、歪補償テーブル12へ出力する。この振幅の値は、歪補償テーブル12の参照引数として対応付けられている。
具体的には、歪補償テーブル12は、振幅の値とプリディストーション実行部13へ供給するための歪補償係数(制御係数)との対応を記憶しており、振幅検出部11から入力された振幅の値に対応した歪補償係数をプリディストーション実行部13へ出力する。
D/A変換器2は、プリディストーション実行部13から入力された信号をデジタル信号からアナログ信号へ変換して、アップコンバータ3へ出力する。
アップコンバータ3は、D/A変換器2から入力された信号を周波数変換(アップコンバート)により無線周波数の信号へ変換して、電力増幅部4へ出力する。
ここで、電力増幅部4で増幅される信号は、プリディストーション方式により予め電力増幅部4の非線形特性の逆特性の歪を与えられた信号であり、このプリディストーション歪と電力増幅部4で発生する歪とが相殺される(理想的には、完全に打ち消される)ことにより、電力増幅部4の出力信号は歪が補償された信号となる。
ダウンコンバータ6は、方向性結合器5から入力されたフィードバック信号を周波数変換(ダウンコンバート)によりベースバンド帯或いは中間周波数帯の信号へ変換して、A/D変換器7へ出力する。
A/D変換器7は、ダウンコンバータ6から入力された信号をアナログ信号からデジタル信号へ変換して、制御部14へ出力する。
ここで、本例では、ダウンコンバータ6やA/D変換器7を介して制御部14へ入力されるフィードバック信号に含まれる歪成分がフィルタ8の特性により抽出され、当該歪成分の信号が制御部14で用いられる。フィルタ8の詳細については、図3(a)、(b)を参照して後述する。
フィルタ16は、Φ3取得部15から入力されるΦ3の信号を帯域制限して制御部14へ出力する。
Φ5取得部17は、入力信号に基づいてΦ5の信号を取得して、フィルタ18へ出力する。具体的には、Φ5取得部17は、入力信号の関数|x(t)|4x(t)の信号(値)を取得して出力する。つまり、プリディストータ1に入力される信号の値と、その信号レベル(振幅)のべき乗の積を出力する。
フィルタ18は、Φ5取得部17から入力されるΦ5の信号を帯域制限して制御部14へ出力する。
本例のプリディストーション実行部13は、複素乗算器31と、複素加算器32を備えている。
本例のプリディストーション実行部13では、入力信号x(t)が複素乗算器31及び複素加算器32に入力される。
振幅検出部11は入力信号x(t)の振幅値|x(t)|を検出し、歪補償テーブル12は当該振幅値|x(t)|に対応した歪補償係数LUT(|x(t)|)を複素乗算器31へ出力する。
複素乗算器31は、入力された入力信号x(t)と歪補償係数LUT(|x(t)|)とを複素乗算し、当該複素乗算結果p(t)を複素加算器32へ出力する。
複素加算器32は、入力された入力信号x(t)と前記複素乗算結果p(t)を複素加算して、当該複素加算結果をD/A変換器2へ出力する。
なお、Ai、Biについては、後述する各実施例で説明する。
図3(a)には、アナログフィルタを用いる場合について、本発明の一実施例に係る制御部14a(図1に示される制御部14に対応するもの)の演算に関する構成例を示してあり、具体的には、希望信号帯域外の信号を通過させる特性を有する帯域通過フィルタ(BPF)71と、A/D変換器7と、アダプティブアルゴリズム部81を備えた制御部14aと、歪補償テーブル12を示してある。
この構成例では、帯域通過フィルタ71が図1に示されるフィルタ8に相当する。
そして、ダウンコンバータ6からの出力信号を帯域通過フィルタ71によりフィルタリングすることで希望信号帯域外の信号をエラー信号e(t)として抽出し、抽出したエラー信号e(t)をA/D変換器7によりデジタル化して、当該エラー信号e(t)及び各フィルタ16、18からの入力信号に基づいて制御部14aのアダプティブアルゴリズム部81が例えば摂動法のアルゴリズムによりプリディストーションの学習のための係数(詳細については本発明の実施例(段落[0092]以降)にて後述する)を更新する。
この構成例では、帯域通過フィルタ91が図1に示されるフィルタ8に相当する。
そして、制御部14bにおいて、A/D変換器7からの入力信号を帯域通過フィルタ91によりフィルタリングすることで希望信号帯域外の信号をエラー信号e(t)として抽出し、抽出したエラー信号e(t)及び各フィルタ16、18からの入力信号に基づいてアダプティブアルゴリズム部92が例えば摂動法のアルゴリズムによりプリディストーションの学習のための係数(詳細については本発明の実施例(段落[0092]以降)にて後述する)を更新する。
図12に示される背景技術の構成では、例えばフィードバック信号に含まれる歪成分の周波数のパワーレベルをエラー信号e(t)として見ており、フィードバック信号のゲイン(Gain)や位相(時間τ)が元の信号と合わないと誤差が出るため、レベル合わせなどが必要である。
このように、本例では、図12に示される背景技術の構成におけるレベル調整などをする必要が無く、電力が大きい希望信号を含んでいないため、遅延時間に要求される精度は緩和される。つまり、波形比較法のための精密なレベル調整や遅延時間調整などを不要とすることができる。なお、希望帯域内に存在する歪は帯域通過フィルタ71、91により除去されるため誤差信号e(t)に含まれなくなるが、希望信号帯域外の誤差信号e(t)が0に近づけば希望信号帯域内の誤差信号も0に近づくため特に問題はない。
従って、本例のプリディストータ付き増幅器では、帯域通過フィルタ71、91で希望信号帯域を除去した信号をエラー信号e(t)とすることで、例えば図3に示される構成における複雑な処理(演算)が不要となって、回路規模を小さくすることができ、処理を簡素化した分だけ収束時間が短くなる。このように、本例では、プリディストーションを実行するための歪補償係数(例えば、それを規定する、歪補償テーブル12の内容)を効率的に収束させることができる。
本例では、メモリレスプリディストータを用いる場合について説明する。
まず、直交多項式を用いる本例の構成に対する背景について詳しく説明する。
図4には、参考として、べき級数展開を用いたメモリレスプリディストータの構成例を示してある。本例のメモリレスプリディストータは、図1に示されるプリディストータ1に相当するものを原理的な構成例で示したものである。
また、本例のメモリレスプリディストータは、全ての次数に共通な処理部として、加算器27を備えている。
3次の項に関する処理部では、2乗検出部21が入力信号の2乗の値を検出(例えば、計算)し、乗算器22が当該2乗値と入力信号とを乗算する。この乗算結果の信号では、入力信号の振幅が3乗となっており、位相は保たれている。そして、複素乗算器23が当該乗算結果の信号とプリディストータの係数α3とを複素乗算する。このプリディストータの係数α3は複素数であり、制御部(図4では、図示せず)が歪を補償することができるように設定する。
そして、加算器27が、全ての奇数次の項の処理系(複素乗算器23、26、・・・)から出力される信号と入力信号を入力して加算(総和)し、当該加算結果をプリディストーション処理後の信号として(図1では、D/A変換器2へ)出力する。
入力信号x(t)は、複素信号である。
振幅検出部11は、入力信号x(t)の振幅値|x(t)|を計算する。入力信号x(t)を(式5)のように表すと、振幅値|x(t)|は(式6)のように表される。
従って、(式10)において、プリディストータの次数を更に高次(5次、7次、・・・)についても考慮した場合には、3次のプリディストータの係数α3が、5次のプリディストータの係数α5や、7次のプリディストータの係数α7や、9次のプリディストータの係数α9などに影響を及ぼすため、α3の値に応じてα5、α7、α9などの最適値が変化してしまう。
なお、(式9)では、増幅器の非線形成分の次数を3次まで考慮したが、更に5次、7次、・・・などの高次を考慮した場合には、更に高次のプリディストータの係数に影響を及ぼすことになる。
上述した問題を解決するために、本実施例では、非線形特性の逆特性の生成多項式として、直交多項式を導入して用いる。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。以下で、その一例を示す。
ここで、前記した時間(0〜T)の時間Tとしては、1回の更新に用いられるデータの時間の長さであり、一般的に長い方が誤差が小さくなるため理想的には無限大がよいが、現実では、実用上で有効な程度で、任意の値が用いられてもよい。一例として、歪補償テーブル12の内容を毎回更新するときに、毎回異なる信号を直交させることとなることから、毎回直交させるために十分な入力信号の振幅分布が得られるような長さ(以上)の時間を用いることができ、例えば、原信号と同じ位の確率密度が得られるような長さ(以上)の時間を用いることができる。
以下では、E[・]の関数で表す。また、説明を簡易化するために、(式18)に示されるΦ3の場合と、(式19)に示されるΦ5の場合との二つの場合を示す。
Φ3とΦ5とが直交するためには、(式16)の関係を満たす必要があり、(式20)、(式21)、(式22)のような方程式が立てられる。
まず、(式20)をφ33について解くと、(式23)が得られる。
次に、(式21)により、(式24)が得られる。
そして、(式26)を(式24)に代入すると、(式27)が得られる。
このようにして、直交多項式を生成することができる。
一例として、Φ3、Φ5、Φ7を直交させる場合には、(式28)に示される連立方程式を満たす必要がある。この場合、6個の未知数φ33、φ53、φ55、φ73、φ75、φ77に対して、6本の方程式ができるため、これを解くことができる。同様に、Φ9以降についても拡張することができる。
この場合、プリディストーションの学習のための係数Aiは、Φi以外には影響を与えない、すなわち、他のプリディストーションの学習のための係数Aj(i≠j)とは独立して求めることができ、このため、収束時間が短くなる。具体的には、例えば、歪補償テーブル12の内容が初期状態(例えば、何の情報も無い状態)から収束するまでの更新回数が少なくなる。
上記した直交多項式を用いる構成では、収束時間を短くすることができるものの、直交多項式の効果を最大限には生かしておらず、更なる効率化を図ることが可能である。そこで、本例では、更なる効率化を図った構成例を示す。
初めに、図13には、図11に示されるプリディストータ付き増幅器の構成のように入力側のフィルタ(図1に示されるフィルタ16、18に相当するもの)及びフィードバック系のフィルタ(図1に示されるフィルタ8に相当するもの)が備えられていない場合として、例えば図12に示されるように波形比較法が用いられる場合について、E[Φm *・Φn]の一例を示してある。なお、送信信号としては、W−CDMA(Wideband−Code Division Multiple Access)の信号を用いている。
Aiは歪補償の係数(プリディストーションの学習のための係数)である。φijは、直交関数Φiを直交化させるためのパラメータ(直交化係数)である。
図13に示される表では、行(縦方向)に、入力側(送信側)の信号の成分Φ3 *、Φ5 *、Φ7 *を示してあり、図1に示されるような入力側のフィルタ16、18が備えられていない場合を示してある。
また、列(横方向)に、フィードバック側のエラー信号の成分Φ3、Φ5、Φ7を示してあり、図1に示されるようなフィードバック側のフィルタ8が備えられていない場合を示してある。
図13の例では、送信信号とフィードバック信号とでレベルや遅延時間などを理想的に調整してエラー信号を求めた場合には完全に直交することが確認された。
Aiは歪補償の係数(プリディストーションの学習のための係数)である。φijは、直交関数Φiを直交化させるためのパラメータ(直交化係数)である。
図14に示される表では、行(縦方向)に、入力側(送信側)の信号の成分Φ3 *、Φ5 *、Φ7 *を示してあり、図1に示されるような入力側のフィルタ16、18が備えられていない場合を示してある。
また、列(横方向)に、フィードバック側のエラー信号の成分Φ3、Φ5、Φ7を示してあり、図1に示されるようなフィードバック側のフィルタ8が備えられている場合を示してある。
図14の例では、E[Φm *・Φn](m≠n)と比較して、E[Φm *・Φn](m=n)の方が大きくなっているものの、直交性がかなり失われていることが確認された。
従って、収束時間が短く、且つ、ハードウエア規模を小さくする方法については、まだ改善する余地があり、更に効果的な方法の開発が期待される。
以下で、本例のプリディストータ付き増幅器における特徴的な構成について説明する。
概略的には、本例では、パラメータである直交化係数φijを算出する場合に、例えばBPFから構成されたフィルタで希望信号帯域を抑圧した信号を用いる。本例では、このフィルタはBPFであるとして説明する。
ここで、本例では、このフィルタの特性は、フィードバック系のフィルタ8や入力側の各フィルタ16、18の特性と同じであり、これら全てのフィルタが同じフィルタ特性を有している。
そして、BPFで希望信号帯域を抑圧した直交多項式を(式30)のように定義する。ここで、BPF[]は、希望信号帯域を抑圧した信号であることを表す。
本例では、上記した(式15)ではなく、(式30)を用いて、パラメータである直交化係数φijを算出する。この算出の方法としては、上記した(式15)を用いた場合と同様な方法を用いることができる。
なお、上記した(式15)を用いた方法では(式31)が成り立つが、本例の(式30)を用いた方法では(式32)のようになる点が、異なる点であり、このため、それぞれ異なる直交化係数φijが求められる。
本例では、パラメータである直交化係数φijは、(式30)を用いて例えば計算機シミュレーションにより初めに求められたら、固定されて一定である。そして、直交化係数φijを用いて各直交関数Φiが求められる。
なお、直交関数Φiは、入力信号x(t)に応じて変動し、入力側についてもフィードバック側(歪成分)についても時間変動する。
また、列(横方向)に、フィードバック側のエラー信号の成分Φ3、Φ5、Φ7を示してあり、図1に示されるようなフィードバック側のフィルタ8が備えられている場合を示してある。
図5に示される本例の場合には、完全には直交しないものの、本例の(式30)を適用しない上記した図14の場合と比較すると、直交性が大きいことが確認された。
本例のように(式30)を用いて直交多項式の直交化係数φijを算出した場合には、例えば、(式15)を用いて直交多項式の直交化係数φijを算出した場合と比べて、更に、収束時間を短くして、効率化を図ることができる。
また、列(横方向)に、フィードバック側のエラー信号の成分Φ3、Φ5、Φ7を示してあり、図1に示されるようなフィードバック側のフィルタ8が備えられている場合を示してある。
図5に示される表の値と図6に示される表の値とは全く同じ値になっており、同じ直交の効果が得られることが確認された。
ここで、E[Φm *・Φn]は時間領域の畳み込みを行っているため、周波数領域では掛け算になっている。そして、一方(ここでは、フィードバック側)について帯域制限のフィルタで除去する、すなわち、0.0を乗算するため、結果は同じになることに着目した。
このような構成では、プリディストーションの学習のための係数を更新するたびに、T[sec](1回の更新に使用するデータ取得時間であり、任意の値)時間のデータを帯域制限することが不要となり、処理を簡単にすることができる。
本提案方式と比較方式とで収束時間を比較すると、比較方式では約500回であるのに対して、本提案方式では約100回で良好なACLRに収束することが確認された。本提案方式では、フィードバック信号に帯域制限のためのフィルタを用いる場合に、各係数の直交性が大きくなる、すなわち、独立して収束することが可能となるため、収束時間が短くなるという有効な効果が現れている。
一構成例として、入力側とフィードバック側の両方について、フィルタ(本例では、BPF)を用いて帯域制限を行う。
他の構成例として、LMSや摂動法などを用いてプリディストーションの学習のための係数Aiの学習の評価関数を求める際に、誤差信号e(t)にあたるフィードバック信号についてはフィルタ(本例では、BPF)で希望信号を除去し、これと相関を取るための入力側(送信側)の直交多項式の直交関数Φiについては帯域制限を行わないことによって、処理を簡単にすることができる。
本例では、メモリ効果プリディストータを用いる場合について説明する。
プリディストーション方式では、AM−AM変換やAM−PM変換の補償とともに、メモリ効果の補償が重要となる。一例として、特許文献2には、ベースバンド偶数次歪成分が電源回路のインピーダンスを介して電源電圧を変動させて入力信号を再変調し、帯域内奇数次成分を新しく発生させるメモリ効果を補償するプリディストータが示されている。
図8には、参考として、べき級数展開を用いたメモリ効果プリディストータの構成例を示してある。本例のメモリ効果プリディストータは、図1に示されるプリディストータ1に相当するものを原理的な構成例で示したものである。
また、本例のメモリ効果プリディストータは、全ての次数に共通な処理部として、加算器51を備えている。
2次の項に関する処理部では、2乗検出部41がプリディストータへの入力信号の2乗の値を検出(例えば、計算)し、遅延回路42が2乗検出部41からの出力(2乗値)をU[sec](好ましくは、1クロック時間)遅らせる。減算器43が、2乗検出部41の出力(2乗値)から、U[sec]前の2乗検出部41の出力(2乗値)を減算する。これにより、減算器43からの出力は、2乗値の差分となる。
そして、乗算器44が、2乗値の差分の値と入力信号とを乗算する。この乗算結果の出力信号は、キャリア信号が再変調された信号に相当し、3次成分となりキャリア周波数付近の周波数成分を有する。
複素乗算器45は、乗算器44からの出力信号にプリディストータの係数β2を乗算する。プリディストータの係数β2は複素数であり、制御部(図8では、図示せず)が歪を補償することができるように設定する。
そして、乗算器49が、4乗値の差分の値と入力信号とを乗算する。この乗算結果の出力信号は、キャリア信号が再変調された信号に相当し、5次成分となりキャリア周波数付近の周波数成分を有する。
複素乗算器50は、乗算器49からの出力信号にプリディストータの係数β4を乗算する。プリディストータの係数β4は複素数であり、制御部(図8では、図示せず)が歪を補償することができるように設定する。
そして、加算器51が、全ての偶数次の項の処理系(複素乗算器45、50、・・・)から出力される信号と入力信号を入力して加算(総和)し、当該加算結果をプリディストーション処理後の信号として(図1では、D/A変換器2へ)出力する。
なお、前記したU[sec]としては、例えば、(1クロック時間×1以上の整数)の値を用いることが可能である。
本例では、メモリ効果プリディストータの出力信号p(t)は、(式33)のように表される。
しかしながら、上記した第1実施例に係るメモリレスプリディストータの場合(AM−AM変換及びAM−PM変換を補償するプリディストータの係数の場合)と同様に、β2、β4、・・・を適応させる場合の収束時間が長くなるという問題があった。
上述した問題を解決するために、本実施例では、メモリ効果特性の逆特性の生成多項式として、直交多項式を導入して用いる。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。以下で、その一例を示す。
上記した第1実施例の場合と同様に、ある時間(0〜T)の入力信号x(t)について、(式16)を満たすとき、(式35)に示されるそれぞれのΦ(Φ2〜ΦM)が直交する。
説明を簡易化するために、Φ2の場合と、Φ4の場合との二つの場合を示す。
この場合、未知数φ22、φ42、φ44に対して、(式36)に示される3本の方程式ができるため、上記した第1実施例に係るAM−AM変換及びAM−PM変換を補償するプリディストータの場合と同様にして、解くことができる。
そして、上記した第1実施例で示した(式29)と同様に、B2、B4、B6、・・・、BMとβ2、β4、β6、・・・、βMとの関係を求めることができる。
このように、プリディストーションの学習のための係数Biは、Φi以外には影響を与えない、すなわち、他のプリディストーションの学習のための係数Bj(i≠j)とは独立して求めることができ、このため、収束時間が短くなる。
上記した直交多項式を用いる構成では、収束時間を短くすることができるものの、直交多項式の効果を最大限には生かしておらず、更なる効率化を図ることが可能である。そこで、本例では、更なる効率化を図った構成例を示す。
ここで、本例では、このフィルタの特性は、フィードバック系のフィルタ8や入力側の各フィルタ16、18の特性と同じであり、これら全てのフィルタが同じフィルタ特性を有している。
そして、BPFで希望信号帯域を抑圧した直交多項式を(式37)のように定義する。ここで、BPF[]は、希望信号帯域を抑圧した信号であることを表す。
本例では、上記した(式35)ではなく、(式37)を用いて、パラメータである直交化係数φijを算出する。この算出の方法としては、上記した(式35)を用いた場合と同様な方法を用いることができる。
本例では、パラメータである直交化係数φijは、(式37)を用いて例えば計算機シミュレーションにより初めに求められたら、固定されて一定である。そして、直交化係数φijを用いて各直交関数Φiが求められる。
なお、直交関数Φiは、入力信号x(t)に応じて変動し、入力側についてもフィードバック側(歪成分)についても時間変動する。
本例のように(式37)を用いて直交多項式の直交化係数φijを算出した場合には、例えば、(式35)を用いて直交多項式の直交化係数φijを算出した場合と比べて、更に、収束時間を短くして、効率化を図ることができる。
このような構成では、プリディストーションの学習のための係数を更新するたびに、T[sec](1回の更新に使用するデータ取得時間であり、任意の値)時間のデータを帯域制限することが不要となり、処理を簡単にすることができる。
一構成例として、入力側とフィードバック側の両方について、フィルタ(本例では、BPF)を用いて帯域制限を行う。
他の構成例として、LMSや摂動法などを用いてプリディストーションの学習のための係数Biの学習の評価関数を求める際に、誤差信号e(t)にあたるフィードバック信号についてはフィルタ(本例では、BPF)で希望信号を除去し、これと相関を取るための入力側(送信側)の直交多項式の直交関数Φiについては帯域制限を行わないことによって、処理を簡単にすることができる。
本例では、メモリレスプリディストータ及びメモリ効果プリディストータの両方を並列に用いる場合について説明する。
図9には、本発明の一実施例に係るプリディストータの構成例を示してある。
本例のプリディストータでは、AM−AM変換とAM−PM変換を補償するとともに、メモリ効果を補償する。
ここで、メモリレスPD61としては、図4に示されるような原理構成のものなどを用いることができ、また、メモリ効果PD62としては、図8に示されるような原理構成のものなどを用いることができる。
なお、本例では、メモリレスPD61やメモリ効果PD62はそれぞれ図1に示されるプリディストータ1に相当しており、図4に示されるメモリレスPDの加算器27と図8に示されるメモリ効果PDの加算器51が共通化されて図9に示される加算器64になっていると捉えることが可能である。
本例では、直交多項式を用いて、複数あるプリディストータの生成多項式を直交させ、これにより、互いの係数が影響を及ぼさないように独立させて、収束時間を短くする。
本例では、それぞれのプリディストータ61、62からの出力信号が加算器63により加算されて、非線形特性の逆特性を与える当該加算結果の信号p(t)が加算器64により入力信号と加算される。
p(t)は、上記した(式7)及び(式33)により、(式38)のように表される。
本例では、(式38)を(式39)、(式40)のように表現する。
この場合、B2、A3、B4、A5、B6、A7、・・・は、互いに独立となるため、収束時間が短くなる。
本例では、メモリレスPD61とメモリ効果PD62との相互作用も(式40)に入っており、全てのプリディストーションの学習のための係数Ai、Bjを直交化させることができる。
上記した直交多項式を用いる構成では、収束時間を短くすることができるものの、直交多項式の効果を最大限には生かしておらず、更なる効率化を図ることが可能である。そこで、本例では、更なる効率化を図った構成例を示す。
ここで、本例では、このフィルタの特性は、フィードバック系のフィルタ8や入力側の各フィルタ16、18の特性と同じであり、これら全てのフィルタが同じフィルタ特性を有している。
そして、BPFで希望信号帯域を抑圧した直交多項式を(式42)のように定義する。ここで、BPF[]は、希望信号帯域を抑圧した信号であることを表す。
本例では、上記した(式40)ではなく、(式42)を用いて、パラメータである直交化係数φijを算出する。この算出の方法としては、上記した(式40)を用いた場合と同様な方法を用いることができる。
本例では、パラメータである直交化係数φijは、(式42)を用いて例えば計算機シミュレーションにより初めに求められたら、固定されて一定である。そして、直交化係数φijを用いて各直交関数Φiが求められる。
なお、直交関数Φiは、入力信号x(t)に応じて変動し、入力側についてもフィードバック側(歪成分)についても時間変動する。
本例のように(式42)を用いて直交多項式の直交化係数φijを算出した場合には、例えば、(式40)を用いて直交多項式の直交化係数φijを算出した場合と比べて、更に、収束時間を短くして、効率化を図ることができる。
このような構成では、プリディストーションの学習のための係数を更新するたびに、T[sec](1回の更新に使用するデータ取得時間であり、任意の値)時間のデータを帯域制限することが不要となり、処理を簡単にすることができる。
一構成例として、入力側とフィードバック側の両方について、フィルタ(本例では、BPF)を用いて帯域制限を行う。
他の構成例として、LMSや摂動法などを用いてプリディストーションの学習のための係数Ai、Biの学習の評価関数を求める際に、誤差信号e(t)にあたるフィードバック信号についてはフィルタ(本例では、BPF)で希望信号を除去し、これと相関を取るための入力側(送信側)の直交多項式の直交関数Φiについては帯域制限を行わないことによって、処理を簡単にすることができる。
図10には、本発明の一実施例に係るプリディストータ付き増幅器の他の構成例を示してある。
本例のプリディストータ付き増幅器の構成や動作は、例えば、図1に示されるプリディストータ付き増幅器の構成や動作と比べて、Φ3取得部15、フィルタ16、Φ5取得部17、フィルタ18が備えられていない点で異なっている。
この場合、制御部14は、フィードバックされた歪成分(歪成分全体)の信号に基づいて、それが小さくなるように制御を行う。
このため、上記した第1実施例〜第3実施例では、図1に示されるプリディストータ付き増幅器を用いた場合を示したが、その代わりに、図10に示されるプリディストータ付き増幅器を用いることも可能であり、つまり、図10に示されるプリディストータ付き増幅器において、直交化係数φijの算出に、フィルタ(本例では、BPF)で希望信号帯域を抑圧した信号を用いる構成とすることも可能である。
なお、図1や図10に示される本例のプリディストータ付き増幅器(歪補償増幅装置の一例)では、振幅検出部11の機能によりレベル検出手段が構成されており、歪補償テーブル(LUT)12の機能により対応記憶手段が構成されており、プリディストーション実行部13の機能によりプリディストーション実行手段が構成されており、フィルタ8の機能によりフィルタ手段が構成されており、制御部(学習)14の機能により対応取得手段が構成されており、Φ3取得部15やΦ5取得部17の機能により入力信号関数値取得手段が構成されている。
[以上、以上に示した実施例における機能手段や用語の説明]
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
Claims (3)
- 増幅器のもつ非線形特性によって発生する歪を補償するために前記非線形特性の逆特性をもつ信号を生成して前記増幅器に出力するプリディストータを有する歪補償増幅装置において、
前記プリディストータに入力される信号のレベルを検出するレベル検出手段と、
前記プリディストータに入力される信号のレベルとプリディストーションを実行するための歪補償係数との対応を記憶する対応記憶手段と、
前記プリディストータに入力される信号に対して前記プリディストーションを実行するための歪補償係数に基づいて前記増幅器のもつ非線形特性の逆特性を与え、前記増幅器に出力するプリディストーション実行手段と、
前記増幅器出力のフィードバック信号から希望波周波数成分を除去して歪信号成分を出力するフィルタ手段と、
前記フィルタ手段により取得された前記歪信号成分が小さくなるように前記プリディストータに入力される信号に対して増幅器のもつ非線形特性の逆特性を与える関数を構成するプリディストーションの学習のための係数を更新し、更新した前記プリディストーションの学習のための係数に基づいて前記プリディストータに入力される信号のレベルと前記プリディストーションを実行するための歪補償係数との対応を取得して前記対応記憶手段に出力する対応取得手段と、を備え、
前記増幅器のもつ非線形特性の逆特性を与える関数には直交多項式を用い、
前記直交多項式を構成する各直交関数は、1個以上の入力信号の関数と、前記入力信号の関数にそれぞれ対応するパラメータとの積の総和であり、
前記1個以上の入力信号の関数にそれぞれ対応するパラメータの値は、前記入力信号の関数に前記フィルタ手段と同一のフィルタ特性を有するフィルタを用いて希望周波数成分を除去して得られる関数を前記各直交関数を構成する前記入力信号の関数と置換した場合に前記各直交関数が互いに直交するように設定される、
ことを特徴とする歪補償増幅装置。 - 請求項1に記載の歪補償増幅装置において、
前記プリディストータに入力される信号に基づいて、前記各直交関数を構成する前記各入力信号の関数の値をそれぞれ取得する入力信号関数値取得手段を備え、
前記対応取得手段は、前記入力信号関数値取得手段により取得した前記各直交関数を構成する前記各入力信号の関数の値と前記フィルタ手段により取得した歪信号成分とをそれぞれ複素乗算して前記歪信号成分から前記1個以上の直交関数のそれぞれに対応した信号成分を抽出し、前記抽出した信号成分毎にそれが小さくなるように、前記プリディストーションの学習のための係数を更新する、
ことを特徴とする歪補償増幅装置。 - 請求項1に記載の歪補償増幅装置において、
前記対応取得手段は、前記フィルタ手段により取得した前記歪信号成分のみを用いて、当該歪信号成分の全体が小さくなるように、前記プリディストーションの学習のための係数を更新する、
ことを特徴とする歪補償増幅装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231317A JP5205182B2 (ja) | 2008-09-09 | 2008-09-09 | 歪補償増幅装置 |
US13/062,039 US8334723B2 (en) | 2008-09-09 | 2009-08-24 | Distortion compensation amplification device |
PCT/JP2009/004050 WO2010029690A1 (ja) | 2008-09-09 | 2009-08-24 | 歪補償増幅装置 |
CN200980129298.3A CN102106079B (zh) | 2008-09-09 | 2009-08-24 | 预失真器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008231317A JP5205182B2 (ja) | 2008-09-09 | 2008-09-09 | 歪補償増幅装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010068142A JP2010068142A (ja) | 2010-03-25 |
JP5205182B2 true JP5205182B2 (ja) | 2013-06-05 |
Family
ID=42004956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008231317A Active JP5205182B2 (ja) | 2008-09-09 | 2008-09-09 | 歪補償増幅装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8334723B2 (ja) |
JP (1) | JP5205182B2 (ja) |
CN (1) | CN102106079B (ja) |
WO (1) | WO2010029690A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4996503B2 (ja) * | 2008-02-20 | 2012-08-08 | 日本無線株式会社 | 歪補償回路及びプリディストーション型歪補償増幅器 |
US8792581B2 (en) * | 2010-02-18 | 2014-07-29 | Telefonaktiebolaget Lm Ericsson (Publ) | RF clock generator with spurious tone cancellation |
JP5499878B2 (ja) * | 2010-04-23 | 2014-05-21 | 富士通株式会社 | 歪補償装置、無線通信装置及び歪補償方法 |
US10387592B1 (en) | 2010-05-26 | 2019-08-20 | Keysight Technologies, Inc. | Method and system for characterizing, modeling and simulating non-linear components having long term memory effects |
JP6037493B2 (ja) * | 2011-10-13 | 2016-12-07 | 株式会社日立国際電気 | 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 |
US8914271B2 (en) * | 2011-11-30 | 2014-12-16 | Keysight Technologies, Inc. | Method for predistorting signals for non-linear components in the presence of long term memory effects |
CN103581082B (zh) * | 2012-07-31 | 2016-10-05 | 富士通株式会社 | 基带预失真的系数更新装置及方法、预失真设备及发射机 |
US9876516B2 (en) | 2012-08-02 | 2018-01-23 | Texas State University—San Marcos | Suppression of interference in power and communications signals |
JP6098336B2 (ja) * | 2012-09-25 | 2017-03-22 | 住友電気工業株式会社 | 歪補償装置および無線通信装置 |
US9319002B2 (en) * | 2012-09-25 | 2016-04-19 | Hitachi Kokusai Electric Inc. | Distortion compensation circuit and transmission device using distortion compensation circuit and high-frequency power amplifier |
JP2014116691A (ja) | 2012-12-06 | 2014-06-26 | Samsung Electronics Co Ltd | 高周波増幅装置及び歪補償方法 |
WO2014088367A1 (en) * | 2012-12-06 | 2014-06-12 | Samsung Electronics Co., Ltd. | High frequency amplifier and method of compensating for distortion |
JP5958324B2 (ja) | 2012-12-19 | 2016-07-27 | 富士通株式会社 | 歪補償装置および電力増幅装置の歪補償方法 |
JP6296709B2 (ja) * | 2013-06-14 | 2018-03-20 | 株式会社東芝 | 歪補償装置 |
TWI560998B (en) * | 2013-07-11 | 2016-12-01 | Realtek Semiconductor Corp | Pre-distortion method, pre-distortion apparatus and machine readable medium |
JP2015142325A (ja) * | 2014-01-30 | 2015-08-03 | 富士通株式会社 | 歪補償装置および歪補償方法 |
JP5918820B2 (ja) * | 2014-09-01 | 2016-05-18 | アンリツ株式会社 | 測定装置及び測定方法 |
US9590567B2 (en) * | 2015-07-02 | 2017-03-07 | Xilinx, Inc. | Moving mean and magnitude dual path digital predistortion |
US9590668B1 (en) * | 2015-11-30 | 2017-03-07 | NanoSemi Technologies | Digital compensator |
US10812166B2 (en) | 2016-10-07 | 2020-10-20 | Nanosemi, Inc. | Beam steering digital predistortion |
EP3586439A4 (en) | 2017-02-25 | 2021-01-06 | NanoSemi, Inc. | MULTI-BAND DIGITAL PRE-STORAGE DEVICE |
US10141961B1 (en) | 2017-05-18 | 2018-11-27 | Nanosemi, Inc. | Passive intermodulation cancellation |
US10581470B2 (en) | 2017-06-09 | 2020-03-03 | Nanosemi, Inc. | Linearization system |
US11115067B2 (en) | 2017-06-09 | 2021-09-07 | Nanosemi, Inc. | Multi-band linearization system |
US10931318B2 (en) * | 2017-06-09 | 2021-02-23 | Nanosemi, Inc. | Subsampled linearization system |
WO2019014422A1 (en) | 2017-07-12 | 2019-01-17 | Nanosemi, Inc. | SYSTEMS AND METHODS FOR CONTROLLING RADIOS MADE WITH DIGITAL PREDISTORSION |
WO2019070573A1 (en) | 2017-10-02 | 2019-04-11 | Nanosemi, Inc. | DIGITAL PREDISTORSION ADJUSTMENT BASED ON DETERMINATION OF CHARGE CHARACTERISTICS |
US10644657B1 (en) | 2018-05-11 | 2020-05-05 | Nanosemi, Inc. | Multi-band digital compensator for a non-linear system |
US10523159B2 (en) | 2018-05-11 | 2019-12-31 | Nanosemi, Inc. | Digital compensator for a non-linear system |
US10931238B2 (en) | 2018-05-25 | 2021-02-23 | Nanosemi, Inc. | Linearization with envelope tracking or average power tracking |
CN112640299A (zh) | 2018-05-25 | 2021-04-09 | 纳诺塞米有限公司 | 变化操作条件下的数字预失真 |
US11863210B2 (en) | 2018-05-25 | 2024-01-02 | Nanosemi, Inc. | Linearization with level tracking |
JP7367557B2 (ja) * | 2020-02-21 | 2023-10-24 | 富士通オプティカルコンポーネンツ株式会社 | 光通信装置及び補正方法 |
US10992326B1 (en) | 2020-05-19 | 2021-04-27 | Nanosemi, Inc. | Buffer management for adaptive digital predistortion |
CN116406496A (zh) | 2020-10-30 | 2023-07-07 | 富士通株式会社 | 测量非线性器件的非线性相关参数的方法、装置和*** |
CN113676259B (zh) * | 2021-07-30 | 2022-07-26 | 华南师范大学 | 基于Legendre多项式的LED非线性补偿方法、***、设备及介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154880A (ja) * | 1997-09-05 | 1999-06-08 | Fujitsu Ltd | 信号補正方法及び装置、歪補償装置、歪補償データ作成装置及び送信機 |
JP3171157B2 (ja) * | 1997-12-10 | 2001-05-28 | 松下電器産業株式会社 | 非線形歪補償装置 |
US6288610B1 (en) * | 1998-03-19 | 2001-09-11 | Fujitsu Limited | Method and apparatus for correcting signals, apparatus for compensating for distortion, apparatus for preparing distortion compensating data, and transmitter |
JP2004112151A (ja) | 2002-09-17 | 2004-04-08 | Hitachi Kokusai Electric Inc | 歪み補償方法及び送信機 |
JP4394409B2 (ja) | 2003-09-25 | 2010-01-06 | 株式会社日立国際電気 | プリディストーション方式歪補償機能付き増幅器 |
JP2005341117A (ja) * | 2004-05-26 | 2005-12-08 | Nippon Telegr & Teleph Corp <Ntt> | 非線形歪補償装置 |
JP2006093947A (ja) | 2004-09-22 | 2006-04-06 | Japan Radio Co Ltd | プリディストーション型歪補償増幅回路 |
JP4537187B2 (ja) * | 2004-12-06 | 2010-09-01 | 株式会社日立国際電気 | 増幅装置 |
JP2007129492A (ja) * | 2005-11-02 | 2007-05-24 | Japan Radio Co Ltd | プリディストーション型歪補償増幅器 |
JP4825495B2 (ja) * | 2005-11-10 | 2011-11-30 | 株式会社日立国際電気 | 歪制御機能付き増幅装置 |
JP5141938B2 (ja) * | 2006-01-30 | 2013-02-13 | 宏 小川 | 歪補償回路 |
US8149950B2 (en) * | 2006-12-26 | 2012-04-03 | Dali Systems Co. Ltd. | Method and system for baseband predistortion linearization in multi-channel wideband communication systems |
JP2009111958A (ja) * | 2007-11-01 | 2009-05-21 | Hitachi Kokusai Electric Inc | プリディストータ |
-
2008
- 2008-09-09 JP JP2008231317A patent/JP5205182B2/ja active Active
-
2009
- 2009-08-24 US US13/062,039 patent/US8334723B2/en not_active Expired - Fee Related
- 2009-08-24 CN CN200980129298.3A patent/CN102106079B/zh not_active Expired - Fee Related
- 2009-08-24 WO PCT/JP2009/004050 patent/WO2010029690A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2010068142A (ja) | 2010-03-25 |
CN102106079B (zh) | 2014-01-29 |
US20110163806A1 (en) | 2011-07-07 |
CN102106079A (zh) | 2011-06-22 |
US8334723B2 (en) | 2012-12-18 |
WO2010029690A1 (ja) | 2010-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5205182B2 (ja) | 歪補償増幅装置 | |
JP2009111958A (ja) | プリディストータ | |
JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
JP5120178B2 (ja) | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ | |
JP4394409B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
KR100837743B1 (ko) | Rf 전력 증폭기 내에서 메모리 효과들을 정정하는 디지털 전치 왜곡 시스템 및 방법 | |
JP5402817B2 (ja) | 電力増幅器のメモリ効果キャンセラ、無線送信機 | |
US8787494B2 (en) | Modeling digital predistorter | |
JP5664116B2 (ja) | 電力増幅装置及びその歪補償係数更新方法及び送信装置 | |
JP4652091B2 (ja) | 歪補償装置 | |
JP4417174B2 (ja) | プリディストータ | |
JP4467319B2 (ja) | プリディストータ | |
JP5516269B2 (ja) | 増幅装置およびプリディストーション制御方法 | |
US6956433B2 (en) | Polynomial predistorter using complex vector multiplication | |
EP2772033A2 (en) | SOFTWARE DIGITAL FRONT END (SoftDFE) SIGNAL PROCESSING | |
JP2005217714A (ja) | べき級数型ディジタルプリディストータ | |
JPWO2006087864A1 (ja) | プリディストータ | |
EP2837093B1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
Cheang et al. | A hardware-efficient feedback polynomial topology for DPD linearization of power amplifiers: Theory and FPGA validation | |
JP4918572B2 (ja) | プリディストーション方式歪補償機能付き増幅器 | |
EP2545644A1 (en) | A decomposition transmitting system and method for improving efficiency and linearity | |
Liszewski et al. | Low-complexity FPGA implementation of Volterra predistorters for power amplifiers | |
KR20050000370A (ko) | 비선형 장치의 전치 보상을 위한 구현 방법 | |
JP5387445B2 (ja) | 前置歪み補償回路及び電力増幅器のメモリ効果歪み補償方法 | |
KR101071317B1 (ko) | 전치 왜곡을 이용한 전력 증폭 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101128 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5205182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |