JP5318888B2 - 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 - Google Patents

液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 Download PDF

Info

Publication number
JP5318888B2
JP5318888B2 JP2010542050A JP2010542050A JP5318888B2 JP 5318888 B2 JP5318888 B2 JP 5318888B2 JP 2010542050 A JP2010542050 A JP 2010542050A JP 2010542050 A JP2010542050 A JP 2010542050A JP 5318888 B2 JP5318888 B2 JP 5318888B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
storage capacitor
insulating film
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010542050A
Other languages
English (en)
Other versions
JPWO2010067648A1 (ja
Inventor
俊英 津幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010542050A priority Critical patent/JP5318888B2/ja
Publication of JPWO2010067648A1 publication Critical patent/JPWO2010067648A1/ja
Application granted granted Critical
Publication of JP5318888B2 publication Critical patent/JP5318888B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、1画素領域に複数の画素電極を設けるアクティブマトリクス基板およびこれを用いた液晶表示装置(画素分割方式)に関する。
液晶表示装置のγ特性の視野角依存性を向上させる(例えば、画面の白浮き等を抑制する)ため、1画素に設けた複数の副画素を異なる輝度に制御し、これら副画素の面積階調によって中間調を表示する液晶表示装置(画素分割方式、例えば特許文献1参照)が提案されている。
特許文献1記載のアクティブマトリクス基板(図38・図39参照)は、走査信号線215に接続された2つのトランジスタの一方が画素電極190aに接続されるとともに、他方が画素電極190bに接続され、画素電極190bと結合電極176とが容量を形成し、走査信号線215の次に走査される走査信号線216に接続されたトランジスタを介して、結合電極176と画素電極190aとが接続された構成(いわゆる、3トランジスタの容量結合型アクティブマトリクス基板)であり、画素電極190aと維持電極133aとがゲート絶縁膜140および保護膜11を介して重なる部分に補助容量が形成されるとともに、画素電極190bと維持電極133bとがゲート絶縁膜140および保護膜11を介して重なる部分に補助容量が形成されている。
このアクティブマトリクス基板を用いた液晶表示装置では、画素電極190aに対応する副画素それぞれを暗副画素、画素電極190bに対応する副画素を明副画素とすることができ、これら暗副画素・明副画素の面積階調によって中間調を表示することができる。
日本国公開特許公報「特開2005−62882号公報(公開日:2005年3月10日)」
しかしながら、図38・39に示すアクティブマトリクス基板では、補助容量形成部分に厚い保護膜11が存在するため、補助容量の値を確保するために、維持電極133aおよび画素電極190aの重なり部分と、維持電極133bおよび画素電極190bの重なり部分を広くとる必要があり、これが開口率(画素開口率)の低下の要因となっていた。
本発明は、3トランジスタの容量結合型アクティブマトリクス基板の画素開口率を高めることを目的とする。
本発明のアクティブマトリクス基板は、データ信号線の延伸方向を列方向とした場合に、行方向に延伸する走査信号線と、上記データ信号線および走査信号線に接続された第1トランジスタと、上記データ信号線および走査信号線に接続された第2トランジスタと、上記走査信号線に隣接する走査信号線(例えば、上記走査信号線の次に走査される走査信号線)に接続された第3トランジスタと、保持容量配線とを備え、1つの画素領域に、上記第1トランジスタに接続された第1画素電極と、第2トランジスタに接続された第2画素電極と、結合電極と、上記データ信号線と同層に形成された第1および2容量電極とが設けられ、上記第2画素電極と結合電極とが容量を形成するとともに、該結合電極が第3トランジスタを介して第1画素電極に接続され、上記第1容量電極は、第1絶縁膜を介して上記保持容量配線と重なるとともに第1画素電極に接続され、上記第2容量電極は、上記第1絶縁膜を介して上記保持容量配線と重なるとともに第2画素電極に接続されていることを特徴とする。
本アクティブマトリクス基板では、第1容量電極と保持容量配線とが第1絶縁膜を介して重なる部分に保持容量が形成され、第2容量電極と保持容量配線とが第1絶縁膜を介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、保持容量配線(遮光性)の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。
本アクティブマトリクス基板では、上記結合電極と第2画素電極とが第2絶縁膜を介して重なり、第1容量電極と第1画素電極とが上記第2絶縁膜を貫通するコンタクトホールによって接続されるとともに、第2容量電極と第2画素電極とが上記第2絶縁膜を貫通するコンタクトホールによって接続されている構成とすることもできる。
本アクティブマトリクス基板では、上記第1容量電極の全体が保持容量配線に重なっているとともに、第2容量電極の全体が保持容量配線に重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記結合電極と保持容量配線とが第1絶縁膜を介して重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記第1容量電極、結合電極および第2容量電極は、この順に行方向に並べられている構成とすることもできる。
本アクティブマトリクス基板では、第1絶縁膜はゲート絶縁膜である構成とすることもできる。
本アクティブマトリクス基板では、第2絶縁膜はトランジスタのチャネルを覆う層間絶縁膜である構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜の、結合電極および第2画素電極と重なる部分の少なくとも一部が、周囲よりも薄く形成されている構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は無機層間絶縁膜と有機層間絶縁膜との積層構造を有し、上記層間絶縁膜の、結合電極および第2画素電極と重なる部分の少なくとも一部では、有機層間絶縁膜が周囲よりも薄くなっているか、あるいは有機層間絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、データ信号線の延伸方向を列方向とした場合に、行方向に延伸する走査信号線と、上記データ信号線および走査信号線に接続された第1トランジスタと、上記データ信号線および走査信号線に接続された第2トランジスタと、上記走査信号線に隣接する走査信号線(例えば、上記走査信号線の次に走査される走査信号線)に接続された第3トランジスタと、保持容量配線とを備えたアクティブマトリクス基板であって、1つの画素領域に、上記第1トランジスタに接続された第1画素電極と、第2トランジスタに接続された第2画素電極と、結合電極とが設けられ、上記第1および第2画素電極は上記保持容量配線と重なり、上記第2画素電極と結合電極とが容量を形成するとともに、該結合電極は第3トランジスタを介して第1画素電極に接続され、保持容量配線の形成層と第1および第2画素電極の形成層との間に設けられた絶縁層は、保持容量配線および第1画素電極に重なる部分の少なくとも一部と、保持容量配線および第2画素電極に重なる部分の少なくとも一部とが、周囲よりも薄く形成されている構成とすることもできる。
本アクティブマトリクス基板では、第1画素電極と保持容量配線とが絶縁層の薄い部分を介して重なる部分に保持容量が形成され、第2画素電極と保持容量配線とが絶縁層の薄い部分を介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、保持容量配線(遮光性)の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。
本アクティブマトリクス基板では、上記絶縁層は、ゲート絶縁膜とトランジスタのチャネルを覆う層間絶縁膜との積層構造を有する構成とすることもできる。
本アクティブマトリクス基板では、上記絶縁層は、保持容量配線および第1画素電極に重なる部分の少なくとも一部と、保持容量配線および第2画素電極に重なる部分の少なくとも一部とにおいて、層間絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、上記絶縁層は、保持容量配線および第1画素電極に重なる部分の少なくとも一部と、保持容量配線および第2画素電極に重なる部分の少なくとも一部とにおいて、層間絶縁膜が周囲よりも薄く形成されている構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は無機層間絶縁膜と有機層間絶縁膜との積層構造を有し、上記層間絶縁膜の、保持容量配線および第1画素電極に重なる部分の少なくとも一部と、保持容量配線および第2画素電極に重なる部分の少なくとも一部とでは、有機層間絶縁膜が周囲よりも薄くなっているか、あるいは有機層間絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、上記絶縁層は、保持容量配線および第1画素電極に重なる部分の少なくとも一部と、保持容量配線および第2画素電極と重なる部分の少なくとも一部とにおいて、ゲート絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、上記絶縁層は、保持容量配線および第1画素電極に重なる部分の少なくとも一部と、保持容量配線および第2画素電極に重なる部分の少なくとも一部とにおいて、ゲート絶縁膜が周囲よりも薄く形成されている構成とすることもできる。
本アクティブマトリクス基板では、上記ゲート絶縁膜は有機ゲート絶縁膜と無機ゲート絶縁膜との積層構造を有し、上記ゲート絶縁膜の、保持容量配線および第1画素電極に重なる部分の少なくとも一部と、保持容量配線および第2画素電極に重なる部分の少なくとも一部とでは、有機ゲート絶縁膜が周囲よりも薄くなっているか、あるいは有機ゲート絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、上記結合電極と第2画素電極とが層間絶縁膜を介して重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記結合電極と保持容量配線とがゲート絶縁膜を介して重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜の、結合電極および第2画素電極に重なる部分の少なくとも一部が、周囲よりも薄く形成されている構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は無機層間絶縁膜と有機層間絶縁膜との積層構造を有し、上記層間絶縁膜の、結合電極および第2画素電極に重なる部分の少なくとも一部では、有機層間絶縁膜が周囲よりも薄くなっているか、あるいは有機層間絶縁膜が除去されている構成とすることもできる。
本アクティブマトリクス基板では、上記第1および第2画素電極の間隙が配向規制用構造物として機能する構成とすることもできる。
本液晶パネルは、上記アクティブマトリクス基板とこれに対向する対向基板を備え、上記対向基板の表面は、上記絶縁層の薄く形成されている部分に対応する領域が***していることを特徴とする。
本液晶パネルは、上記保持容量配線は行方向に延伸し、対向基板表面の***している領域を保持容量配線の形成層に投射した場合に、保持容量配線の行方向に沿う2つのエッジ間に収まることを特徴とする。
本アクティブマトリクス基板は、データ信号線と、走査信号線と、上記データ信号線および走査信号線に接続された第1トランジスタと、上記データ信号線および走査信号線に接続された第2トランジスタと、上記走査信号線に隣接する走査信号線に接続された第3トランジスタと、保持容量配線とを備え、1つの画素領域に、上記第1トランジスタに接続された第1画素電極と、第2トランジスタに接続された第2画素電極と、上記データ信号線と同層に位置する、第1および2容量電極並びに制御電極とが設けられ、上記制御電極は第1絶縁膜を介して上記保持容量配線と重なり、上記第1容量電極は、第1絶縁膜を介して上記保持容量配線と重なるとともに第1画素電極に接続され、上記第2容量電極は、上記第1絶縁膜を介して上記保持容量配線と重なるとともに第2画素電極に接続され、上記制御電極が第3トランジスタを介して第2画素電極に接続されていることを特徴とする。
この場合、第1および第2トランジスタのチャネルと第1および第2画素電極との間の層に設けられる第2絶縁膜は、有機物を含み、上記第1絶縁膜よりも(例えば、5倍あるいは10倍以上)厚い構成とすることもできる。また、上記制御電極は第2絶縁膜を介して第1または第2画素電極と重なっている構成とすることもできる。
本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。また、本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。また、本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。また、テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とする。
以上のように、本アクティブマトリクス基板によれば、保持容量配線(遮光性)の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。
本液晶パネルの構成例を示す平面図である。 図1の液晶パネルの矢視断面図である。 図1の液晶パネルの等価回路図である。 図1の液晶パネルを備えた液晶表示装置の駆動方法を示すタイミングチャートである。 図1の液晶パネルの修正方法を示す平面図である。 図1の液晶パネルの変形例を示す平面図である。 図6の液晶パネルの矢視断面図である。 図1に示す液晶パネルのさらに他の変形例を示す平面図である。 図8の液晶パネルの修正方法を示す平面図である。 本液晶パネルの他の構成例を示す平面図である。 図10に示す液晶パネルの矢視断面図の一例である。 図10に示す液晶パネルの矢視断面図の他例である。 図10の液晶パネルの変形例を示す平面図である。 図13に示す液晶パネルの矢視断面図の一例である。 図13の液晶パネルの変形例を示す平面図である。 図15に示す液晶パネルの矢視断面図の一例である。 本液晶パネルのさらに他の構成例を示す平面図である。 図17に示す液晶パネルの矢視断面図の一例である。 図17に示す液晶パネルの矢視断面図の他例である。 本液晶パネルのさらに他の構成例を示す平面図である。 図20に示す液晶パネルの矢視断面図の一例である。 図20の液晶パネルの変形例を示す平面図である。 図22に示す液晶パネルの矢視断面図の一例である。 本液晶パネルのさらに他の構成例を示す平面図である。 本液晶パネルのさらに他の構成例を示す平面図である。 図25の液晶パネルの変形例を示す平面図である。 図12の液晶パネルの変形例を示す平面図である。 図27に示す液晶パネルの矢視断面図の一例である。 図27に示す液晶パネルの矢視断面図の他例である。 (a)は本液晶表示ユニットの構成を示す模式図であり、(b)は本液晶表示装置の構成を示す模式図である。 本液晶表示装置の全体構成を説明するブロック図である。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 本液晶パネルの他の等価回路図である。 図35の液晶パネルの一構成例を示す平面図である。 図36に示す液晶パネルの矢視断面図である。 従来の液晶パネルの構成を示す平面図である。 従来の液晶パネルの構成を示す断面図である。
本発明にかかる実施の形態の例を、図1〜37を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶パネル(あるいはこれに用いられるアクティブマトリクス基板)を備えた液晶表示装置の利用(視聴)状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。なお、液晶パネルの各図では配向規制用構造物を適宜省略記載している。
図3は本実施の形態にかかる液晶パネルの一部を示す等価回路図である。図3に示すように、本液晶パネルは、列方向(図中上下方向)に延伸するデータ信号線15、行方向(図中左右方向)に延伸する走査信号線16・116、行および列方向に並べられた画素(101〜104)、保持容量配線18、および共通電極(対向電極)comを備え、各画素の構造は同一である。なお、画素101・102が含まれる画素列と、画素103・104が含まれる画素列とが隣接し、画素101・103が含まれる画素行と、画素102・104が含まれる画素行とが隣接している。
本液晶パネルは、いわゆる3トランジスタの容量結合型液晶パネルであり、1つの画素に対応して1本のデータ信号線15と1本の走査信号線16と3個のトランジスタと1本の保持容量配線18とが設けられ、1つの画素に2つの画素電極(17a・17b)が設けられている。
例えば画素101では、画素電極17a(第1画素電極)が、走査信号線16に接続されたトランジスタ12a(第1トランジスタ)を介してデータ信号線15に接続され、画素電極17b(第2画素電極)が、走査信号線16に接続されたトランジスタ12b(第2トランジスタ)を介してデータ信号線15に接続され、結合電極CE(制御電極)と画素電極17bとの間に結合容量(Cx)が形成され、結合電極CEが、走査信号線116(走査信号線16の次に走査される走査信号線)に接続されたトランジスタ112(第3トランジスタ)を介して画素電極17aに接続され、結合電極CEと保持容量配線18との間に容量(Cy)が形成され、画素電極17a(電気的接続部分含む)と保持容量配線18との間に保持容量(Ch1)が形成され、画素電極17b(電気的接続部分含む)と保持容量配線18との間に保持容量(Ch2)が形成され、画素電極17aと共通電極comとの間に液晶容量(Cl1)が形成され、画素電極17bと共通電極comとの間に液晶容量(Cl2)が形成されている。
本液晶パネルを用いた液晶表示装置をフレーム反転駆動した場合、トランジスタ12a・12bのON期間に、画素電極17a・17bに同一の信号電位Vsが書き込まれる。そして例えばVsがプラス極性であれば、トランジスタ12a・12bがOFFした後の走査信号線116の走査によってトランジスタ112がONすると、画素電極17aと結合電極CEとが電気的に接続されて画素電極17aのプラス電荷が結合電極CEに移動する(正電荷放電)。これによって、画素電極17aの電位がVsから低下する一方、結合電極CEの電位が上昇するのに伴って結合電極CEと結合容量Cxを形成する画素電極17bの電位はVsから上昇する。なお、Vsがマイナス極性であれば、トランジスタ12a・12bがOFFした後に走査信号線116の走査によってトランジスタ112がONすると、画素電極17aと結合電極CEとが電気的に接続されて画素電極17aのマイナス電荷が結合電極CEに移動する(負電荷放電)。これによって、画素電極17aの電位がVsから上昇する一方、結合電極CEの電位が低下するのに伴って結合電極CEと結合容量Cxを形成する画素電極17bの電位はVsから低下する。
したがって、トランジスタ112がOFFした後の画素電極17aの電位をva、トランジスタ112がOFFした後の画素電極17bの電位をvbとすれば、|vb|≧|va|(なお、例えば|vb|は、vbとcom電位=Vcomとの電位差を意味する)となるため、中間調表示時には、画素電極17aを含む副画素を暗副画素、画素電極17bを含む副画素を明副画素とし、これら1つの明副画素および1つの暗副画素の面積階調によって表示を行うことができる。これにより、本液晶表示装置の視野角特性を高めることができる。
図3の画素101の具体例を図1に示す。図1では、その見易さのために、カラーフィルタ基板(対向基板)側の部材を省略してアクティブマトリクス基板の部材のみ記載している。同図に示されるように、データ信号線15および走査信号線16の交差部近傍にトランジスタ12a・12bが配され、データ信号線15および走査信号線116の交差部近傍にトランジスタ112が配され、データ信号線15および走査信号線16で画される画素領域に、行方向に視て台形形状の画素電極17bとこれと嵌め合うような形状の画素電極17aとが行方向に並べられ、さらに、データ信号線と同層に形成された2つの容量電極(67x・67z)と、同じくデータ信号線と同層に形成された結合電極67y(CE)とが配されている。なお、保持容量配線18は、画素電極17a・17bそれぞれと重なるように、行方向に延伸している。
すなわち、画素電極17bの外周は、保持容量配線18と交差し、行方向に対して略90°をなす第1辺と、第1辺の一端から行方向に対して略45°をなして延伸する第2辺と、第1辺の他端から行方向に対して略315°をなして延伸する第3辺と、第1辺に平行で保持容量配線18と交差する第4辺とからなり、第1辺が台形の上底、第4辺が台形の下底をなし、第1および第4辺の中点同士を結ぶ線が保持容量配線18上を通っている。
また、画素電極17aの外周には、データ信号線15に沿う辺、走査信号線16に沿う辺、および走査信号線116に沿う辺に加えて、上記第1〜第3辺に対向する3つの辺が含まれており、画素電極17bの第1辺とこれに対向する画素電極17aの外周の一辺との間隙が第1間隙S1、画素電極17bの第2辺とこれに対向する画素電極17aの外周の一辺との間隙が第2間隙S2、画素電極17bの第3辺とこれに対向する画素電極17aの外周の一辺との間隙が第3間隙S3となっている。
ここで、第1容量電極67x、結合電極67y、および第2容量電極67zは、ゲート絶縁膜(図示せず)を介して保持容量配線18と重なるように、この順に行方向に並べられ、第1容量電極67xが層間絶縁膜(図示せず)を介して画素電極17aに重なるとともに、結合電極67yおよび第2容量電極67zそれぞれが、層間絶縁膜(図示せず)を介して画素電極17bと重なっている。すなわち、結合電極67yが画素中央に配され、平面的に視て、隣接する2本のデータ信号線の一方(データ信号線15)と結合電極67yとの間に第1容量電極67xが配され、他方と結合電極67yとの間に第2容量電極67zが配されている。
また、トランジスタ12a・12bのソース電極8(共通のソース電極)はデータ信号線15に接続され、トランジスタ12aのドレイン電極9aはドレイン引き出し配線およびコンタクトホール11aを介して画素電極17aに接続され、トランジスタ12bのドレイン電極9bはドレイン引き出し配線27およびコンタクトホール11bを介して画素電極17bに接続され、トランジスタ112のソース電極108は画素電極17aに接続され、トランジスタ112のドレイン電極109はドレイン引き出し電極127を介して結合電極67yに接続されている。これにより、結合電極67yと画素電極17bとの重なり部分に結合容量Cx(図3参照)が形成され、結合電極67yと保持容量配線18との重なり部分に容量Cy(図3参照)が形成される。
さらに、第1容量電極67xと画素電極17aとがコンタクトホール11axを介して接続されるとともに、第2容量電極67zと画素電極17bとがコンタクトホール11bzを介して接続されている。これにより、第1容量電極67xと保持容量配線18との重なり部分に保持容量Ch1の多くが形成され、第2容量電極67zと保持容量配線18との重なり部分に保持容量Ch2の多くが形成される。
図2は図1の矢視断面図である。同図に示すように、本液晶パネルは、アクティブマトリクス基板3と、これに対向するカラーフィルタ基板30と、両基板(3・30)間に配される液晶層40とを備える。アクティブマトリクス基板3では、ガラス基板31上に保持容量配線18が形成され、これらを覆うようにゲート絶縁膜22が形成されている。なお断面には含まれないが、ガラス基板31上には走査信号線16・116が形成されている。ゲート絶縁膜22の上層には、第1容量電極67xと、結合電極67yと、第2容量電極67zとデータ信号線15とを含むメタル層が形成されている。なお断面には含まれないが、ゲート絶縁膜22の上層には、ドレイン引き出し電極27・127と、半導体層(i層およびn+層)と、n+層に接するソース電極8・108およびドレイン電極9a・9b・109とが形成されている。さらに、このメタル層を覆うように層間絶縁膜56が形成されている。層間絶縁膜56上には画素電極17a・17bが形成され、これら画素電極17a・17bを覆うように配向膜9が形成されている。なお、コンタクトホール11axでは、層間絶縁膜56が刳り貫かれ、これによって、画素電極17aと第1容量電極67xとが接続されている。また、コンタクトホール11bzでは、層間絶縁膜56が刳り貫かれ、これによって、画素電極17bと第2容量電極67zとが接続されている。また、結合電極67yは、層間絶縁膜56を介して画素電極17bと重なっており、これによって、結合容量Cx(図3参照)が形成される。また、第1容量電極67xはゲート絶縁膜22を介して保持容量配線18と重なっており、これによって、保持容量Ch1(図3参照)の一部が形成される。また、第2容量電極67zはゲート絶縁膜22を介して保持容量配線18と重なっており、これによって、保持容量Ch2(図3参照)が形成される。
一方、カラーフィルタ基板30では、ガラス基板32上に着色層(カラーフィルタ層)14が形成され、その上層に共通電極(com)28が形成され、さらにこれを覆うように配向膜19が形成されている。
図4は図1〜3に示す液晶パネルを備えた本液晶表示装置(ノーマリブラックモードの液晶表示装置)の駆動方法を示すタイミングチャートである。なお、SvおよびSVはそれぞれ、データ信号線15およびこれに隣接するデータ信号線に供給される信号電位を示し、GpおよびGPはそれぞれ、走査信号線16・116に供給されるゲートオンパルス信号を示し、Va・Vbはそれぞれ、画素電極17a・17bの電位を示している。
この駆動方法では、図4に示されるように、走査信号線を順次選択し、データ信号線に供給する信号電位の極性を1水平走査期間(1H)ごとに反転させるとともに、各フレームにおける同一番目の水平走査期間に供給される信号電位の極性を1フレーム単位で反転させ、かつ同一水平走査期間においては隣接する2本のデータ信号線に逆極性の信号電位を供給する。
具体的には、連続するフレームF1・F2において、F1では、走査信号線を順次選択し、データ信号線15には、n番目の水平走査期間(走査信号線16の走査期間含む)にプラス極性の信号電位を供給し、(n+1)番目の水平走査期間(走査信号線116の走査期間含む)にマイナス極性の信号電位を供給し、データ信号線15に隣接するデータ信号線には、n番目の水平走査期間にマイナス極性の信号電位を供給し、(n+1)番目の水平走査期間にプラス極性の信号電位を供給する。これにより、図4に示すように、(n+1)番目の水平走査期間終了時に、|Vb|≧|Va|となり、画素電極17a(プラス極性)を含む副画素は暗副画素、画素電極17b(プラス極性)を含む副画素は明副画素となる。
また、F2では、走査信号線を順次選択し、データ信号線15には、n番目の水平走査期間(走査信号線16の走査期間含む)にマイナス極性の信号電位を供給し、(n+1)番目の水平走査期間(走査信号線116の走査期間含む)にプラス極性の信号電位を供給し、データ信号線15に隣接するデータ信号線には、n番目の水平走査期間にプラス極性の信号電位を供給し、(n+1)番目の水平走査期間にマイナス極性の信号電位を供給する。これにより、図4に示すように、(n+1)番目の水平走査期間終了時に、|Vb|≧|Va|となり、画素電極17a(マイナス極性)を含む副画素は暗副画素、画素電極17b(マイナス極性)を含む副画素は明副画素となる。
なお、図1・2ではカラーフィルタ基板の配向規制用構造物の記載を省略しているが、例えばMVA(マルチドメインバーティカルアライメント)方式の液晶パネルでは、カラーフィルタ基板に配向規制用のリブが設けられ、スリットS1〜S3が配向規制用構造物として機能する。なお、カラーフィルタ基板に上記のようなリブを設けるかわりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けてもよい。
図1の液晶パネルでは、第1容量電極67xと保持容量配線18とがゲート絶縁膜22のみを介して重なる部分に保持容量が形成され、また、第2容量電極67zと保持容量配線18とがゲート絶縁膜22のみを介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、遮光性である保持容量配線18の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。
また、結合電極67yが画素中央に配されているため、結合電極67yとデータ信号線との短絡発生を抑えることができる。なお、データ信号線15と第1容量電極67xとが短絡した場合には、図5に示すように、コンタクトホール11ax内の画素電極をレーザ等によりトリミング除去することで、画素電極17a・17bの電位制御(面積階調による中間調表示を維持すること)が可能となる。第2容量電極67zが隣接するデータ信号線と短絡した場合も同様である。また、結合電極67yと第2容量電極67zとが短絡したり、第1容量電極67xと結合電極67yとが短絡したりしても、画素電極17a・17bが同一電位となるにとどまり、画素電極17a・17bの電位制御が不能となることはない。
次に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。
まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜(厚さ1000Å〜3000Å)をスパッタリング法により成膜し、その後、フォトリソグラフィー技術(Photo Engraving Process、以下、「PEP技術」と称する)によりパターンニングを行い、走査信号線やトランジスタのゲート電極(走査信号線がゲート電極を兼ねる場合もある)および保持容量配線を形成する。
次いで、走査信号線などが形成された基板全体に、CVD(Chemical Vapor Deposition)法により窒化シリコンや酸化シリコンなどの無機絶縁膜(厚さ3000Å〜5000Å程度)を成膜し、ゲート絶縁膜を形成する。
続いて、ゲート絶縁膜上(基板全体)に、CVD法により真性アモルファスシリコン膜(厚さ1000Å〜3000Å)と、リンがドープされたn+アモルファスシリコン膜(厚さ400Å〜700Å)とを連続して成膜し、その後、PEP技術によってパターニングを行い、ゲート電極上に、真性アモルファスシリコン層とn+アモルファスシリコン層とからなるシリコン積層体を島状に形成する。
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜(厚さ1000Å〜3000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターンニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、ドレイン引き出し配線、結合容量、および各容量電極を形成する(メタル層の形成)。
さらに、ソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するn+アモルファスシリコン層をエッチング除去し、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ(TFT)の特性を向上させることができる。
次いで、データ信号線などが形成された基板全体に層間絶縁膜を形成する。具体的には、SiHガスとNHガスとNガスとの混合ガスを用い、基板全面を覆うように、厚さ約3000ÅのSiNxからなる無機層間絶縁膜(パッシベーション膜)をCVDにて形成し、さらに必要に応じて、厚さ約3μmのポジ型感光性アクリル樹脂からなる有機層間絶縁膜をスピンコートやダイコートにて形成する。
その後、PEP技術により層間絶縁膜をエッチング除去して、コンタクトホールを形成する。続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å〜2000Å)をスパッタリング法により成膜し、その後、PEP技術によりパターニングし、各画素電極を形成する。
最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ500Å〜1000Åで印刷し、その後、焼成して、回転布にて1方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板が製造される。
以下に、カラーフィルタ基板製造工程について説明する。
まず、ガラス、プラスチックなどの基板上(基板全体)に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にPEP技術によってパターンニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層(厚さ2μm程度)をパターン形成する。
続いて、カラーフィルタ層上の基板全体に、ITO、IZO、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å程度)を成膜し、共通電極(com)を形成する。
最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ500Å〜1000Åで印刷し、その後、焼成して、回転布にて1方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。
以下に、組み立て工程について、説明する。
まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。
次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。
最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にUV硬化樹脂を塗布し、UV照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。
図2に戻って、図2の層間絶縁膜(チャネル保護膜)56を、無機層間絶縁膜25とこれよりも厚い有機層間絶縁膜26との積層構造としてもよい(図6・7参照)。こうすれば、各種寄生容量の低減、配線同士の短絡防止、および平坦化による画素電極の裂け等の低減といった効果が得られる。この場合、図6・7に示すように、有機層間絶縁膜26については、結合電極67yと重なる部分を含む矩形領域Jkyを刳り貫いておくことが好ましい。こうすれば、結合容量Cx(図3参照)の容量値を十分に確保しながら、上記の効果を得ることができる。
図7の無機層間絶縁膜25、有機層間絶縁膜26およびコンタクトホール11ax・11bzは例えば、以下のようにして形成することができる。すなわち、トランジスタやデータ信号線を形成した後、SiHガスとNHガスとNガスとの混合ガスを用い、基板全面を覆うように、厚さ約3000ÅのSiNxからなる無機層間絶縁膜25(パッシベーション膜)をCVDにて形成する。その後、厚さ約3μmのポジ型感光性アクリル樹脂からなる有機層間絶縁膜26をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜26の刳り貫き部分および各種のコンタクト用パターンを形成し、さらに、パターニングされた有機層間絶縁膜26をマスクとし、CFガスとOガスとの混合ガスを用いて、無機層間絶縁膜25をドライエッチングする。具体的には、例えば、有機層間絶縁膜の刳り貫き部分についてはフォトリソグラフィー工程でハーフ露光とすることで現像完了時に有機層間絶縁膜が薄く残膜するようにしておく一方、コンタクトホール部分については上記フォトリソグラフィー工程でフル露光することで現像完了時に有機層間絶縁膜が残らないようにしておく。ここで、CFガスとOガスとの混合ガスでドライエッチングを行えば、有機層間絶縁膜の刳り貫き部分については(有機層間絶縁膜の)残膜が除去され、コンタクトホール部分については有機層間絶縁膜下の無機層間絶縁膜が除去されることになる。なお、有機層間絶縁膜26は、例えば、SOG(スピンオンガラス)材料からなる絶縁膜であってもよく、また、有機層間絶縁膜26に、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも1つが含まれていてもよい。
図1・2では、保持容量配線18上に、第1容量電極67x、結合電極67y、および第2容量電極67zが、この順に行方向に並べられているがこれに限定されない。例えば、図8に示すように、保持容量配線18上に、第1容量電極67x、第2容量電極67z、および結合電極67yを、この順に並べても、画素開口率向上の効果を得ることができる。なお、図8の構成において結合電極67yとデータ信号線とが短絡した場合には、図9に示すように、ドレイン引き出し電極127をレーザ等により切断すればよい。こうすれば、画素電極17a・17bが同一電位となるにとどまり、画素電極17a・17bの電位制御が不能となることはないし、各画素電極17a・17bの保持容量も正常に維持される。
画素101(図3参照)の他の具体例を図10に示し、その矢視断面図を図11・12に示す。図10では、その見易さのために、カラーフィルタ基板(対向基板)側の部材を省略してアクティブマトリクス基板の部材のみ記載している。同図に示されるように、データ信号線15および走査信号線16の交差部近傍にトランジスタ12a・12bが配され、データ信号線15および走査信号線116の交差部近傍にトランジスタ112が配され、データ信号線15および走査信号線16で画される画素領域に、行方向に視て台形形状の画素電極17bとこれと嵌め合うような形状の画素電極17aとが行方向に並べられ、さらに、データ信号線と同層に形成された結合電極67y(CE)が配されている。なお、保持容量配線18は、画素電極17a・17bそれぞれと重なるように、行方向に延伸している。
具体的には、画素電極17a・17bの形状は図1と同じであり、結合電極67yが、画素電極17bおよび保持容量配線18と重なるように画素中央に配される。また、トランジスタ12a・12bのソース電極8(共通のソース電極)はデータ信号線15に接続され、トランジスタ12aのドレイン電極9aはドレイン引き出し配線およびコンタクトホール11aを介して画素電極17aに接続され、トランジスタ12bのドレイン電極9bはドレイン引き出し配線27およびコンタクトホール11bを介して画素電極17bに接続され、トランジスタ112のソース電極108は画素電極17aに接続され、トランジスタ112のドレイン電極109はドレイン引き出し電極127を介して結合電極67yに接続されている。これにより、結合電極67yと画素電極17bとの重なり部分に結合容量Cx(図3参照)が形成される。
そして、結合電極67yは、チャネル保護膜である層間絶縁膜を介して画素電極17bと重なっており、この層間絶縁膜については、平面的に視て結合電極67yとデータ信号線15との間に位置し、画素電極17aおよび保持容量配線18と重なる矩形領域Jkxが図11のように刳り貫かれるかあるいは図12のように周囲よりも薄く形成されるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、画素電極17bおよび保持容量配線18と重なる矩形領域Jkzが図11のように刳り貫かれるかあるいは図12のように周囲よりも薄く形成されている。
すなわち、図11のアクティブマトリクス基板3では、ガラス基板31上に保持容量配線18が形成され、これらを覆うようにゲート絶縁膜22が形成されている。なお断面には含まれないが、ガラス基板31上には走査信号線16・116が形成されている。ゲート絶縁膜22の上層には、結合電極67yとデータ信号線15とを含むメタル層が形成されている。なお断面には含まれないが、ゲート絶縁膜22の上層には、ドレイン引き出し電極27・127と、半導体層(i層およびn+層)と、n+層に接するソース電極8・108およびドレイン電極9a・9b・109とが形成されている。さらに、このメタル層を覆うように層間絶縁膜56が形成されている。層間絶縁膜56上には画素電極17a・17bが形成され、これら画素電極17a・17bを覆うように配向膜9が形成されている。そして、結合電極67yは、層間絶縁膜56を介して画素電極17bと重なっており、これによって、結合容量Cx(図3参照)が形成される。
ここで、層間絶縁膜56については、平面的に視て結合電極67yとデータ信号線15との間に位置し、保持容量配線18および画素電極17aと重なる矩形領域Jkxが刳り貫かれるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、保持容量配線18および画素電極17bと重なる矩形領域Jkzが刳り貫かれている。これにより、矩形領域Jkxの上下において保持容量配線18と画素電極17aとがゲート絶縁膜22のみを介して重なる部分に保持容量Ch1(図3参照)の多くが形成され、矩形領域Jkzの上下において保持容量配線18と画素電極17bとがゲート絶縁膜22のみを介して重なる部分に保持容量Ch2(図3参照)の多くが形成される。
また、図12のアクティブマトリクス基板3では、上記のメタル層を覆うように、無機層間絶縁膜25が形成され、その上に無機層間絶縁膜25よりも厚い有機層間絶縁膜26が積層され、有機層間絶縁膜26上に画素電極17a・17bが形成されている。そして、結合電極67yは、無機層間絶縁膜25および有機層間絶縁膜26を介して画素電極17bと重なっており、これによって、結合容量Cx(図3参照)が形成される。ここで、有機層間絶縁膜26については、平面的に視て結合電極67yとデータ信号線15との間に位置し、保持容量配線18および画素電極17aと重なる矩形領域Jkxが刳り貫かれるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、保持容量配線18および画素電極17bと重なる矩形領域Jkzが刳り貫かれている。これにより、矩形領域Jkxの上下において、保持容量配線18と画素電極17aとがゲート絶縁膜22および無機層間絶縁膜25のみを介して重なる部分に保持容量Ch1(図3参照)の多くが形成され、矩形領域Jkzの上下において、保持容量配線18と画素電極17bとがゲート絶縁膜22および無機層間絶縁膜25のみを介して重なる部分に保持容量Ch2(図3参照)の多くが形成される。
図10・11に示す液晶パネルでは、画素電極17aと保持容量配線18とがゲート絶縁膜22のみを介して重なる部分に保持容量が形成され、また、画素電極17bと保持容量配線18とがゲート絶縁膜22のみを介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、遮光性である保持容量配線18の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。また、図10・12に示す液晶パネルでは、画素電極17aと保持容量配線18とがゲート絶縁膜22および無機層間絶縁膜25のみを介して重なる部分に保持容量が形成され、また、画素電極17bと保持容量配線18とがゲート絶縁膜22および無機層間絶縁膜25のみを介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、遮光性である保持容量配線18の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。
また、結合電極67yが画素中央に配され、両側のデータ信号線からの距離が保たれるため、結合電極67yとデータ信号線との短絡発生を抑えることができる。
また、図10・11に示す液晶パネルでは、図1のような容量電極(保持容量を維持するための電極)を設けなくて済むため、図5に示されるような短絡(データ信号線と容量電極との短絡)を防げるというメリットがある。
図10・12に示す液晶パネルの有機層間絶縁膜26については、図13・14に示すように、結合電極67yと重なる部分を含む矩形領域Jkyも刳り貫いておくことが好ましい。こうすれば、結合容量Cx(図3参照)の容量値を十分に確保しながら、上記の効果を得ることができる。なお、図13・14に示す構成を図15・16のように変形することもできる。すなわち、有機層間絶縁膜26について、平面的に視て結合電極67yとデータ信号線15との間に位置し、保持容量配線18および画素電極17aと重なる領域と、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、保持容量配線18および画素電極17bと重なる領域と、結合電極67yと重なる部分を含む領域とが繋がる十字形領域Jkfを刳り貫いてもよい。
画素101(図3参照)の他の具体例を図17に示し、その矢視断面図を図18・19に示す。なお、画素電極17a・17bの形状、保持容量配線18の配置、および各画素電極および各トランジスタの接続関係は図10と同一であり、結合電極67yが、画素電極17bおよび保持容量配線18と重なるように画素中央に配される。
そして、結合電極67yは、チャネル保護膜である層間絶縁膜を介して画素電極17bと重なるとともに、ゲート絶縁膜を介して保持容量配線18に重なっており、このゲート絶縁膜については、平面的に視て結合電極67yとデータ信号線15との間に位置し、画素電極17aおよび保持容量配線18と重なる矩形領域Skxが図18のように刳り貫かれるかあるいは図19のように周囲よりも薄く形成されるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、画素電極17bおよび保持容量配線18と重なる矩形領域Skzが図18のように刳り貫かれるかあるいは図19のように周囲よりも薄く形成されている。
すなわち、図18のアクティブマトリクス基板3では、ガラス基板31上に保持容量配線18が形成され、これらを覆うようにゲート絶縁膜22が形成されている。また、結合電極67yおよびデータ信号線15を含むメタル層を覆うように層間絶縁膜56が形成され、層間絶縁膜56上には画素電極17a・17bが形成される。そして、結合電極67yは、層間絶縁膜56を介して画素電極17bと重なっており、これによって、結合容量Cx(図3参照)が形成される。ここで、ゲート絶縁膜22については、平面的に視て結合電極67yとデータ信号線15との間に位置し、保持容量配線18および画素電極17aと重なる矩形領域Skxが刳り貫かれるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、保持容量配線18および画素電極17bと重なる矩形領域Skzが刳り貫かれている。これにより、矩形領域Skxの上下において、保持容量配線18と画素電極17aとが層間絶縁膜56のみを介して重なる部分に保持容量Ch1(図3参照)の多くが形成され、矩形領域Skzの上下において、保持容量配線18と画素電極17bとが層間絶縁膜56のみを介して重なる部分に保持容量Ch2(図3参照)の多くが形成される。
また、図19のアクティブマトリクス基板3では、保持容量配線18を覆うように、有機ゲート絶縁膜20が形成され、その上に有機ゲート絶縁膜20よりも薄い無機ゲート絶縁膜21が積層され、無機ゲート絶縁膜21上に、結合電極67yおよびデータ信号線15を含むメタル層が形成されている。そして、結合電極67yは層間絶縁膜56を介して画素電極17bと重なっており、これによって、結合容量Cx(図3参照)が形成される。ここで、有機ゲート絶縁膜21については、平面的に視て結合電極67yとデータ信号線15との間に位置し、保持容量配線18および画素電極17aと重なる矩形領域Skxが刳り貫かれるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、保持容量配線18および画素電極17bと重なる矩形領域Skzが刳り貫かれている。これにより、矩形領域Skxの上下において、保持容量配線18と画素電極17aとが無機ゲート絶縁膜21および層間絶縁膜56のみを介して重なる部分に保持容量Ch1(図3参照)の多くが形成され、矩形領域Skzの上下において、保持容量配線18と画素電極17bとが無機ゲート絶縁膜21および層間絶縁膜56のみを介して重なる部分に保持容量Ch2(図3参照)の多くが形成される。
図17・18に示す液晶パネルでは、画素電極17aと保持容量配線18とが層間絶縁膜56のみを介して重なる部分に保持容量が形成され、また、画素電極17bと保持容量配線18とが層間絶縁膜56のみを介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、遮光性である保持容量配線18の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。また、図17・19に示す液晶パネルでは、画素電極17aと保持容量配線18とが無機ゲート絶縁膜21および層間絶縁膜56のみを介して重なる部分に保持容量が形成され、また、画素電極17bと保持容量配線18とが無機ゲート絶縁膜21および層間絶縁膜56のみを介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、遮光性である保持容量配線18の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。
また、結合電極67yが画素中央に配され、両側のデータ信号線からの距離が保たれるため、結合電極67yとデータ信号線との短絡発生を抑えることができる。
また、図1のような容量電極(保持容量を維持するための電極)を設けなくて済むため、図5に示されるような短絡(データ信号線と容量電極との短絡)を防げるというメリットがある。
画素101(図3参照)の他の具体例を図20に示し、その矢視断面図を図21に示す。なお、画素電極17a・17bの形状、保持容量配線18の配置、および各画素電極および各トランジスタの接続関係は図10と同一であり、結合電極67yが、画素電極17bおよび保持容量配線18と重なるように画素中央に配される。そして、結合電極67yは、ゲート絶縁膜を介して保持容量配線18に重なるとともに、層間絶縁膜を介して画素電極17bと重なっている。
ここで、ゲート絶縁膜については、平面的に視て結合電極67yとデータ信号線15との間に位置し、画素電極17aおよび保持容量配線18と重なる矩形領域Skxが図21のように周囲よりも薄く形成されるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、画素電極17bおよび保持容量配線18と重なる矩形領域Skzが図21のように周囲よりも薄く形成されている。また、層間絶縁膜についても、平面的に視て結合電極67yとデータ信号線15との間に位置し、画素電極17aおよび保持容量配線18と重なる矩形領域Jkxが図21のように周囲よりも薄く形成されるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、画素電極17bおよび保持容量配線18と重なる矩形領域Jkzが図21のように周囲よりも薄く形成されている。
具体的には、図21のアクティブマトリクス基板3では、保持容量配線18を覆うように、有機ゲート絶縁膜20が形成され、その上に有機ゲート絶縁膜20よりも薄い無機ゲート絶縁膜21が積層され、無機ゲート絶縁膜21上に、結合電極67yおよびデータ信号線15を含むメタル層が形成されている。そして、メタル層を覆うように無機層間絶縁膜25が形成され、その上に無機層間絶縁膜25よりも厚い有機層間絶縁膜26が積層され、有機層間絶縁膜26上に、画素電極17a・17bが形成されている。すなわち、結合電極67yは無機層間絶縁膜25および有機層間絶縁膜26を介して画素電極17bと重なっており、これによって、結合容量Cx(図3参照)が形成される。
ここで、有機ゲート絶縁膜21については、平面的に視て結合電極67yとデータ信号線15との間に位置し、保持容量配線18および画素電極17aと重なる矩形領域Skxが刳り貫かれるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、保持容量配線18および画素電極17bと重なる矩形領域Skzが刳り貫かれている。一方、有機層間絶縁膜26についても、平面的に視て結合電極67yとデータ信号線15との間に位置し、保持容量配線18および画素電極17aと重なる矩形領域Jkxが刳り貫かれるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、保持容量配線18および画素電極17bと重なる矩形領域Jkzが刳り貫かれている。これにより、矩形領域Jkx・Skxの上下において、保持容量配線18と画素電極17aとが無機ゲート絶縁膜21および無機層間絶縁膜25のみを介して重なる部分に保持容量Ch1(図3参照)の多くが形成され、矩形領域Jkz・Skzの上下において、保持容量配線18と画素電極17bとが無機ゲート絶縁膜21および無機層間絶縁膜25のみを介して重なる部分に保持容量Ch2(図3参照)の多くが形成される。
図20・21に示す液晶パネルでは、画素電極17aと保持容量配線18とが無機ゲート絶縁膜21および無機層間絶縁膜25のみを介して重なる部分に保持容量が形成され、また、画素電極17bと保持容量配線18とが無機ゲート絶縁膜21および無機層間絶縁膜25のみを介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、遮光性である保持容量配線18の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。
また、結合電極67yが画素中央に配され、両側のデータ信号線からの距離が保たれるため、結合電極67yとデータ信号線との短絡発生を抑えることができる。
また、図1のような容量電極(保持容量を維持するための電極)を設けなくて済むため、図5に示されるような短絡(データ信号線と容量電極との短絡)を防げるというメリットがある。
図20・21に示す液晶パネルの有機層間絶縁膜26については、図22・23に示すように、結合電極67yと重なる部分を含む矩形領域Jkyも刳り貫いておくことが好ましい。こうすれば、結合容量Cx(図3参照)の容量値を十分に確保しながら、上記の効果を得ることができる。
本液晶パネルの他の具体例を図24に示す。同図に示されるように、データ信号線15および走査信号線16の交差部近傍にトランジスタ12a・12bが配され、データ信号線15および走査信号線116の交差部近傍にトランジスタ112が配され、データ信号線15および走査信号線16で画される画素領域に、行方向に視てZ型形状の画素電極17aとこれと嵌め合うような形状の画素電極17bu・17bvが行方向に並べられ、さらに、データ信号線と同層に形成された2つの容量電極(67x・67z)と、同じくデータ信号線と同層に形成された結合電極67y(CE)とが配されている。なお、保持容量配線18は、画素電極17aおよび画素電極17bvそれぞれと重なるように、行方向に延伸している。
トランジスタ12aに近接して設けられる画素電極17buは、行方向に対して315度をなすエッジE1と行方向に対して45度をなすエッジE2を脚とし、列方向に沿う底辺を有する等脚台形形状である。画素電極17buと同一形状を有する画素電極17bvは、行方向に対して45度をなすエッジE3と行方向に対して315度をなすエッジE4を脚とし、列方向に沿う底辺を有する等脚台形形状である。これら画素電極17bu・17bvは、画素電極17buを、画素中央を中心として180度回転させると画素電極17bvに一致するように配され、画素電極17aは、画素電極17bu・17bvと嵌めあうようなZ字形状を有している。そして、画素電極17buのエッジE1とこれに平行な画素電極17aのエッジとの間隙、画素電極17buのエッジE2とこれに平行な画素電極17aのエッジとの間隙、画素電極17bvのエッジE3とこれに平行な画素電極17aのエッジとの間隙、および画素電極17bvのエッジE4とこれに平行な画素電極17aのエッジとの間隙それぞれが、配向規制用のスリットS1〜S4となっている。
ここで、第1容量電極67x、結合電極67y、および第2容量電極67zは、ゲート絶縁膜(図示せず)を介して保持容量配線18と重なるように、この順に行方向に並べられ、第1容量電極67xが層間絶縁膜(図示せず)を介して画素電極17aに重なるとともに、結合電極67yおよび第2容量電極67zそれぞれが、層間絶縁膜(図示せず)を介して画素電極17bvと重なっている。すなわち、結合電極67yが画素中央に配され、平面的に視て隣接する2本のデータ信号線の一方(データ信号線15)と結合電極67yとの間に第1容量電極67xが配され、他方と結合電極67yとの間に第2容量電極67zが配されている。
また、トランジスタ12a・12bのソース電極8(共通のソース電極)はデータ信号線15に接続され、トランジスタ12aのドレイン電極9aはドレイン引き出し配線およびコンタクトホール11aを介して画素電極17aに接続され、トランジスタ12bのドレイン電極9bはドレイン引き出し配線およびコンタクトホール11bを介して画素電極17buに接続され、画素電極17buと画素電極17bvとが中継配線87を介して接続され、トランジスタ112のソース電極108は画素電極17aに接続され、トランジスタ112のドレイン電極109はドレイン引き出し電極127を介して結合電極67yに接続されている。これにより、結合電極67yと画素電極17bとの重なり部分に容量(図3の結合容量Cxに対応)が形成される。
さらに、第1容量電極67xと画素電極17aとがコンタクトホール11axを介して接続されるとともに、第2容量電極67zと画素電極17bvとがコンタクトホール11bzを介して接続されている。これにより、第1容量電極67xと保持容量配線18との重なり部分に保持容量Ch1の多くが形成され、第2容量電極67zと保持容量配線18との重なり部分に保持容量Ch2の多くが形成される。
図24の液晶パネルでは、第1容量電極67xと保持容量配線18とがゲート絶縁膜のみを介して重なる部分に保持容量が形成され、また、第2容量電極67zと保持容量配線18とがゲート絶縁膜のみを介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、遮光性である保持容量配線18の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。
また、結合電極67yが画素中央に配されているため、結合電極67yとデータ信号線との短絡発生を抑えることができる。なお、データ信号線15と第1容量電極67xとが短絡した場合には、コンタクトホール11ax内の画素電極をレーザ等によりトリミング除去することで、画素電極17a・17bu・17bvの電位制御が可能となる。第2容量電極67zが隣接するデータ信号線と短絡した場合も同様である。また、結合電極67yと第2容量電極67xとが短絡したり、結合電極67yと第1容量電極67zとが短絡したりしても、画素電極17a・17bu・17bvが同一電位となるにとどまり、画素電極17a・17bu・17bvの電位制御が不能となることはない。
本液晶パネルのさらに他の具体例を図25に示す。同図に示されるように、画素電極17a・17bu・17bvの形状、保持容量配線18の配置、および各画素電極および各トランジスタの接続関係は図24と同一であり、結合電極67yが、画素電極17bvおよび保持容量配線18と重なるように画素中央に配される。
そして、結合電極67yは、チャネル保護膜である層間絶縁膜を介して画素電極17bvと重なるとともに、ゲート絶縁膜を介して保持容量配線18に重なっており、結合電極67yと画素電極17bvとの重なり部分に容量(図3の結合容量Cxに対応)が形成される。
そして、例えばゲート絶縁膜は均一な厚みとしつつ、層間絶縁膜について、平面的に視て結合電極67yとデータ信号線15との間に位置し、画素電極17aおよび保持容量配線18と重なる矩形領域Jkxが刳り貫かれるかあるいは周囲よりも薄く形成されるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、画素電極17bvおよび保持容量配線18と重なる矩形領域Jkzが刳り貫かれるかあるいは周囲よりも薄く形成されている。
あるいは、例えば層間絶縁膜は均一な厚みとしつつ、ゲート絶縁膜について、平面的に視て結合電極67yとデータ信号線15との間に位置し、画素電極17aおよび保持容量配線18と重なる矩形領域Skxが刳り貫かれるかあるいは周囲よりも薄く形成されるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、画素電極17bvおよび保持容量配線18と重なる矩形領域Skzが刳り貫かれるかあるいは周囲よりも薄く形成されていてもよい。
または、層間絶縁膜については、平面的に視て結合電極67yとデータ信号線15との間に位置し、画素電極17aおよび保持容量配線18と重なる矩形領域Jkxが周囲よりも薄く形成されるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、画素電極17bvおよび保持容量配線18と重なる矩形領域Jkzが周囲よりも薄く形成され、かつ、ゲート絶縁膜については、平面的に視て結合電極67yとデータ信号線15との間に位置し、画素電極17aおよび保持容量配線18と重なる矩形領域Skxが周囲よりも薄く形成されるとともに、平面的に視て結合電極67yとデータ信号線15に隣接するデータ信号線との間に位置し、画素電極17bvおよび保持容量配線18と重なる矩形領域Skzが周囲よりも薄く形成されていてもよい。
こうすれば、画素電極17aと保持容量配線18とが、ゲート絶縁膜のみ、あるいはゲート絶縁膜および層間絶縁膜の薄い部分のみ、あるいは層間絶縁膜のみ、あるいはゲート絶縁膜の薄い部分および層間絶縁膜のみ、あるいはゲート絶縁膜の薄い部分および層間絶縁膜の薄い部分のみを介して重なる部分に保持容量が形成され、また、画素電極17bvと保持容量配線18とが、ゲート絶縁膜のみ、あるいはゲート絶縁膜および層間絶縁膜の薄い部分のみ、あるいは層間絶縁膜のみ、あるいはゲート絶縁膜の薄い部分および層間絶縁膜のみ、あるいはゲート絶縁膜の薄い部分および層間絶縁膜の薄い部分のみを介して重なる部分に保持容量が形成され、各保持容量を構成する絶縁体部分の厚みが従来の構成(図36参照)よりも小さくなっている。したがって、遮光性である保持容量配線18の面積を小さくしても(例えば、配線幅を小さくしても)保持容量の値を確保することができる。これにより、画素開口率を高めることができる。また、結合電極67yが画素中央に配され、両側のデータ信号線からの距離が保たれるため、結合電極67yとデータ信号線との短絡発生を抑えることができる。
また、図25に示す液晶パネルでは、図24のような容量電極(保持容量を維持するための電極)を設けなくて済むため、データ信号線と容量電極との短絡を防げるというメリットがある。
なお、図25に示す液晶パネルの層間絶縁膜については、図26に示すように、結合電極67yと重なる部分を含む矩形領域Jkyを周囲よりも薄くしておくことが好ましい。こうすれば、結合電極67yおよび画素電極17bv間の容量(図3の結合容量Cxに対応)の容量値を十分に確保しながら、上記の効果を得ることができる。
図12に示す液晶パネルを図27〜29のように構成することもできる。図27〜29に示される液晶パネルのカラーフィルタ基板の表面は、アクティブマトリクス基板3の有機層間絶縁膜26の刳り貫き部Jkx・Jkzに対応する部分Qx・Qzが***している。こうすれば、刳り貫き部Jkx・Jkzによるアクティブマトリクス基板表面の凹みを補い、***部Qx・Qz下の液晶層の厚みを周囲と同程度とすることができる。これにより、液晶層の厚みを均一化することができ、液晶の使用量を削減することができる。図28では、対向電極28上に突起部材iを設け、これによってカラーフィルタ基板表面の***部Qx・Qzを形成している。よって刳り貫き部Jkx・Jkzによるアクティブマトリクス基板表面の凹みに導電性異物が落ち込んでも、画素電極17a・17bと対向電極28との短絡を防ぐことができる。なお、MVAの液晶パネルであれば、突起部材iを配向規制用のリブと同工程で形成することができる。また、図29では、着色層14上(対向電極28下)に突起部材jを設け、これによってカラーフィルタ基板表面の***部Qx・Qzを形成している。突起部材jを着色層14とは別色の着色層とし、これら着色層(例えば、Rの着色層とGの着色層)の重ね合わせによって***部Qx・Qzを形成してもよい。こうすれば、突起部材を別途(別材料で)形成しなくてよいというメリットがある。図29の構成では、***部Qx・Qzを形成しない構成と比較して、***部Qx・Qz下における画素電極17a・17bおよび対向電極28間の距離を短くすることができるため、液晶容量を大きくすることができる。
なお、図27に示すように、カラーフィルタ基板の***部Qx・Qzによる配向乱れを視認されにくくするため、***部Qx・Qzを保持容量配線18の形成層に投射した場合に、保持容量配線18の行方向に沿う2つのエッジ間に収まる構成とすることが望ましい。
なお、このようにカラーフィルタ基板の表面に***を形成する構成は、図12の液晶パネルに限らず、図7・11・14・16・18・19・21・23の液晶パネルに適用することができる。
図3の液晶パネルを図35に示すように変形することもできる。すなわち、制御電極CEは、保持容量配線18との間でのみ容量(Cy)を形成し、制御電極CEが、トランジスタ112(走査信号線16の次に走査される走査信号線116に接続されたトランジスタ)を介して画素電極17bに接続されている。なお、画素電極17aと保持容量配線18との間には保持容量Ch1が形成され、画素電極17bと保持容量配線18との間には保持容量Ch2が形成されている。
本液晶パネルを用いた液晶表示装置を駆動した場合、トランジスタ112がOFFした後の画素電極17aの電位をva、トランジスタ112がOFFした後の画素電極17bの電位をvbとすれば、|va|≧|vb|(なお、例えば|vb|は、vbとcom電位=Vcomとの電位差を意味する)となるため、中間調表示時には、画素電極17aを含む副画素を明副画素、画素電極17bを含む副画素を暗副画素とし、これら1つの明副画素および1つの暗副画素の面積階調によって表示を行うことができる。これにより、本液晶表示装置の視野角特性を高めることができる。
図35の画素101の具体例を図36およびその矢視断面図である図37に示す。図36ではトランジスタ112のソース電極108がコンタクトホール11byを介して画素電極17bに接続されており、この点以外は図1と同じである。なお、図37に示すように、トランジスタのチャネル上層に位置する層間絶縁膜には厚い有機物含有層26が含まれているため、制御電極67y(CE)と画素電極17bとの重なり部分には容量は形成されず(無視できる程度であり)、制御電極67yと保持容量配線18との重なり部分にのみ容量Cy(図35参照)が形成されている。
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、本液晶パネルの両面に、2枚の偏光板A・Bを、偏光板Aの偏光軸と偏光板Bの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図30(a)に示すように、ドライバ(ゲートドライバ202、ソースドライバ201)を接続する。ここでは、一例として、ドライバをTCP方式による接続について説明する。まず、液晶パネルの端子部にACFを仮圧着する。ついで、ドライバが乗せられたTCPをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバTCP同士を連結するための回路基板209(PWB)とTCPの入力端子とをACFで接続する。これにより、液晶表示ユニット200が完成する。その後、図30(b)に示すように、液晶表示ユニットの各ドライバ(201・202)に、回路基板203を介して表示制御回路209を接続し、照明装置(バックライトユニット)204と一体化することで、液晶表示装置210となる。
図31は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部(液晶パネル)と、ソースドライバ(SD)と、ゲートドライバ(GD)と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。
表示制御回路は、外部の信号源(例えばチューナ)から、表示すべき画像を表すデジタルビデオ信号Dvと、当該デジタルビデオ信号Dvに対応する水平同期信号HSYおよび垂直同期信号VSYと、表示動作を制御するための制御信号Dcとを受け取る。また、表示制御回路は、受け取ったこれらの信号Dv,HSY,VSY,Dcに基づき、そのデジタルビデオ信号Dvの表す画像を表示部に表示させるための信号として、データスタートパルス信号SSPと、データクロック信号SCKと、表示すべき画像を表すデジタル画像信号DA(ビデオ信号Dvに対応する信号)と、ゲートスタートパルス信号GSPと、ゲートクロック信号GCKと、ゲートドライバ出力制御信号(走査信号出力制御信号)GOEとを生成し、これらを出力する。
より詳しくは、ビデオ信号Dvを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号DAとして表示制御回路から出力し、そのデジタル画像信号DAの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号SCKを生成し、水平同期信号HSYに基づき1水平走査期間毎に所定期間だけハイレベル(Hレベル)となる信号としてデータスタートパルス信号SSPを生成し、垂直同期信号VSYに基づき1フレーム期間(1垂直走査期間)毎に所定期間だけHレベルとなる信号としてゲートスタートパルス信号GSPを生成し、水平同期信号HSYに基づきゲートクロック信号GCKを生成し、水平同期信号HSYおよび制御信号Dcに基づきゲートドライバ出力制御信号GOEを生成する。
上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号DA、信号電位(データ信号電位)の極性を制御する極性反転信号POL、データスタートパルス信号SSP、およびデータクロック信号SCKは、ソースドライバに入力され、ゲートスタートパルス信号GSPとゲートクロック信号GCKとゲートドライバ出力制御信号GOEとは、ゲートドライバに入力される。
ソースドライバは、デジタル画像信号DA、データクロック信号SCK、データスタートパルス信号SSP、および極性反転信号POLに基づき、デジタル画像信号DAの表す画像の各走査信号線における画素値に相当するアナログ電位(信号電位)を1水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線に出力する。
ゲートドライバは、ゲートスタートパルス信号GSPおよびゲートクロック信号GCKと、ゲートドライバ出力制御信号GOEとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を選択的に駆動する。
上記のようにソースドライバおよびゲートドライバにより表示部(液晶パネル)のデータ信号線および走査信号線が駆動されることで、選択された走査信号線に接続されたトランジスタ(TFT)を介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Dvの示す画像が各副画素に表示される。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図32は、テレビジョン受信機用の液晶表示装置800の構成を示すブロック図である。液晶表示装置800は、液晶表示ユニット84と、Y/C分離回路80と、ビデオクロマ回路81と、A/Dコンバータ82と、液晶コントローラ83と、バックライト駆動回路85と、バックライト86と、マイコン(マイクロコンピュータ)87と、階調回路88とを備えている。なお、液晶表示ユニット84は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
上記構成の液晶表示装置800では、まず、テレビジョン信号としての複合カラー映像信号Scvが外部からY/C分離回路80に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路81にて光の3原色に対応するアナログRGB信号に変換され、さらに、このアナログRGB信号はA/Dコンバータ82により、デジタルRGB信号に変換される。このデジタルRGB信号は液晶コントローラ83に入力される。また、Y/C分離回路80では、外部から入力された複合カラー映像信号Scvから水平および垂直同期信号も取り出され、これらの同期信号もマイコン87を介して液晶コントローラ83に入力される。
液晶表示ユニット84には、液晶コントローラ83からデジタルRGB信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路88では、カラー表示の3原色R,G,Bそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット84に供給される。液晶表示ユニット84では、これらのRGB信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号(データ信号=信号電位、走査信号等)が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット84によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置800では、マイコン87の制御の下にバックライト駆動回路85がバックライト86を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン87が行う。なお、外部から入力される映像信号(複合カラー映像信号)としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置800では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置800でテレビジョン放送に基づく画像を表示する場合には、図33に示すように、液晶表示装置800にチューナ部90が接続され、これによって本テレビジョン受像機701が構成される。このチューナ部90は、アンテナ(不図示)で受信した受信波(高周波信号)の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Scvを取り出す。この複合カラー映像信号Scvは、既述のように液晶表示装置800に入力され、この複合カラー映像信号Scvに基づく画像が該液晶表示装置800によって表示される。
図34は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機701は、その構成要素として、液晶表示装置800の他に第1筐体801および第2筐体806を有しており、液晶表示装置800を第1筐体801と第2筐体806とで包み込むようにして挟持した構成となっている。第1筐体801には、液晶表示装置800で表示される画像を透過させる開口部801aが形成されている。また、第2筐体806は、液晶表示装置800の背面側を覆うものであり、当該表示装置800を操作するための操作用回路805が設けられると共に、下方に支持用部材808が取り付けられている。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
本発明のアクティブマトリクス基板およびこれを備えた液晶パネルは、例えば液晶テレビに好適である。
101〜104 画素
12a・12b・112 トランジスタ
15 データ信号線
16・116 走査信号線
17a・17b 画素電極
18 保持容量配線
20 有機ゲート絶縁膜
21 無機ゲート絶縁膜
22 ゲート絶縁膜
25 無機層間絶縁膜
26 有機層間絶縁膜
56 層間絶縁膜
67x・67z 第1・第2容量電極
67y 結合電極
701 テレビジョン受像機
800 液晶表示装置

Claims (5)

  1. アクティブマトリクス基板とこれに対向する対向基板とを備えた液晶パネルであって、
    上記アクティブマトリクス基板は、データ信号線の延伸方向を列方向とした場合に、行方向に延伸する走査信号線と、上記データ信号線および走査信号線に接続された第1トランジスタと、上記データ信号線および走査信号線に接続された第2トランジスタと、上記走査信号線に隣接する走査信号線に接続された第3トランジスタと、保持容量配線とを備え、
    上記アクティブマトリクス基板の1つの画素領域に、上記第1トランジスタに接続された第1画素電極と、第2トランジスタに接続された第2画素電極と、結合電極とが設けられ、
    上記第1および第2画素電極は上記保持容量配線と重なり、
    上記第2画素電極と結合電極とが容量を形成するとともに、該結合電極は第3トランジスタを介して第1画素電極に接続され、
    保持容量配線の形成層と第1および第2画素電極の形成層との間に設けられた絶縁層は、上記保持容量配線および第1画素電極に重なる部分の少なくとも一部と、保持容量配線および第2画素電極に重なる部分の少なくとも一部とが、周囲よりも薄く形成され、
    上記対向基板の表面は、上記絶縁層の薄く形成されている部分に対応する領域が***していることを特徴とする液晶パネル。
  2. 上記保持容量配線は行方向に延伸し、
    対向基板表面の***している領域を保持容量配線の形成層に投射した場合に、保持容量配線の行方向に沿う2つのエッジ間に収まることを特徴とする請求項記載の液晶パネル。
  3. 請求項1または2に記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
  4. 請求項記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
  5. 請求項記載の液晶表示装置と、テレビジョン放送を受信するチューナ部とを備えることを特徴とするテレビジョン受像機。
JP2010542050A 2008-12-09 2009-09-03 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機 Expired - Fee Related JP5318888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010542050A JP5318888B2 (ja) 2008-12-09 2009-09-03 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008313045 2008-12-09
JP2008313045 2008-12-09
PCT/JP2009/065424 WO2010067648A1 (ja) 2008-12-09 2009-09-03 アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP2010542050A JP5318888B2 (ja) 2008-12-09 2009-09-03 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機

Publications (2)

Publication Number Publication Date
JPWO2010067648A1 JPWO2010067648A1 (ja) 2012-05-17
JP5318888B2 true JP5318888B2 (ja) 2013-10-16

Family

ID=42242641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010542050A Expired - Fee Related JP5318888B2 (ja) 2008-12-09 2009-09-03 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機

Country Status (8)

Country Link
US (1) US8531620B2 (ja)
EP (1) EP2360518A4 (ja)
JP (1) JP5318888B2 (ja)
KR (1) KR101247050B1 (ja)
CN (1) CN102239441B (ja)
BR (1) BRPI0922883A2 (ja)
RU (1) RU2490724C2 (ja)
WO (1) WO2010067648A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055474A1 (ja) * 2009-11-09 2011-05-12 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法
KR20130112628A (ko) 2012-04-04 2013-10-14 삼성디스플레이 주식회사 액정 표시 장치
TWI480998B (zh) * 2012-05-24 2015-04-11 Au Optronics Corp 有機發光畫素的結構、製作方法以及驅動電路
CN207165572U (zh) * 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置
US20220344429A1 (en) * 2019-09-30 2022-10-27 Sharp Kabushiki Kaisha Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030007107A1 (en) * 2001-07-06 2003-01-09 Chae Gee Sung Array substrate of liquid crystal display device
JP2005062882A (ja) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置及びそれに用いられる表示板
JP2007148345A (ja) * 2005-09-13 2007-06-14 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
WO2007108181A1 (ja) * 2006-03-15 2007-09-27 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
JP2005506575A (ja) * 2001-09-26 2005-03-03 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ基板及びその製造方法と液晶表示装置
JP4088619B2 (ja) 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
JP4361844B2 (ja) 2004-07-28 2009-11-11 富士通株式会社 液晶表示装置
EP2246836A1 (en) * 2004-12-16 2010-11-03 Sharp Kabushiki Kaisha Active Matrix Substrate, Method For Fabricating Active Matrix Substrate, Display Device, Liquid Cyrstal Display Device, And Television Device
JP4083752B2 (ja) 2005-01-31 2008-04-30 三菱電機株式会社 アクティブマトリクス基板及びその製造方法
KR101538320B1 (ko) * 2008-04-23 2015-07-23 삼성디스플레이 주식회사 표시 장치
CN102132203B (zh) * 2008-08-27 2014-05-07 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机、有源矩阵基板的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030007107A1 (en) * 2001-07-06 2003-01-09 Chae Gee Sung Array substrate of liquid crystal display device
JP2005062882A (ja) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd 多重ドメイン液晶表示装置及びそれに用いられる表示板
JP2007148345A (ja) * 2005-09-13 2007-06-14 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
WO2007108181A1 (ja) * 2006-03-15 2007-09-27 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機

Also Published As

Publication number Publication date
BRPI0922883A2 (pt) 2016-01-12
US20110248273A1 (en) 2011-10-13
US8531620B2 (en) 2013-09-10
RU2490724C2 (ru) 2013-08-20
WO2010067648A1 (ja) 2010-06-17
EP2360518A1 (en) 2011-08-24
KR20110098930A (ko) 2011-09-02
RU2011124028A (ru) 2013-01-20
CN102239441A (zh) 2011-11-09
EP2360518A4 (en) 2012-07-04
JPWO2010067648A1 (ja) 2012-05-17
KR101247050B1 (ko) 2013-03-25
CN102239441B (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
JP5431335B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法
JP5220863B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5107439B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010100788A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5323856B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010089820A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2010100789A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2011045978A1 (ja) 液晶表示装置
WO2010100790A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5318888B2 (ja) 液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
JP5107437B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5143905B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5301567B2 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US8547492B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit and television receiver
WO2009144966A1 (ja) アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130710

R150 Certificate of patent or registration of utility model

Ref document number: 5318888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees