JP5195452B2 - 発光素子 - Google Patents
発光素子 Download PDFInfo
- Publication number
- JP5195452B2 JP5195452B2 JP2009011692A JP2009011692A JP5195452B2 JP 5195452 B2 JP5195452 B2 JP 5195452B2 JP 2009011692 A JP2009011692 A JP 2009011692A JP 2009011692 A JP2009011692 A JP 2009011692A JP 5195452 B2 JP5195452 B2 JP 5195452B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductivity type
- layer
- type semiconductor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010410 layer Substances 0.000 claims description 293
- 239000004065 semiconductor Substances 0.000 claims description 184
- 239000002346 layers by function Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 29
- 238000009413 insulation Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052787 antimony Inorganic materials 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910052793 cadmium Inorganic materials 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 229910052711 selenium Inorganic materials 0.000 claims description 7
- 229910052717 sulfur Inorganic materials 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 238000000034 method Methods 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 24
- 230000015556 catabolic process Effects 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 150000001875 compounds Chemical class 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910052714 tellurium Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 or C Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
本発明は、発光素子に関する。
図７は、発光素子の一例である発光ダイオード（Light Emitting Diode）の概略構成を模式的に示す側断面図である。図例では、基板側光取出し型の発光ダイオードの構成例を示している。
図例の発光ダイオードは、透明部材からなる基板１１上に、第１導電型（例えば、ｎ型。）半導体層１２、発光機能層１３および第２導電型（例えば、ｐ型。）半導体層１４からなる積層体が配されている。この積層体により、半導体を用いたｐｎ接合と呼ばれる構造を有することになる。
ただし、第１導電型半導体層１２上は、全面が発光機能層１３および第２導電型半導体層１４に覆われているのではなく、その一部が露出している。そして、その露出部分には、第１導電型用電極１５が導通している。この第１導電型用電極１５は、カソード（陰極）として機能することになる。
一方、積層体における第２導電型半導体層１４上には、第２導電型用電極１６が導通している。この第２導電型用電極１６は、光反射膜としての機能を備える第２導電型用第１電極１６ａと、バンプ実装のためのコンタクト部としての機能を備える第２導電型用第２電極１６ｂと、が積層されてなる。これらが積層されてなる第２導電型用電極１６は、アノード（陽極）として機能することになる。
このような構成の発光ダイオードでは、アノードとして機能する第２導電型用電極１６からカソードとして機能する第１導電型用電極１５に対して順方向に電圧を加えることで、ｐｎ接合構造部分を発光させるようになっている。すなわち、電流注入によって発光機能層１３の量子井戸構造が励起され、これにより当該発光機能層１３を含む積層体の全面で発光状態となるのである。
図例の発光ダイオードは、透明部材からなる基板１１上に、第１導電型（例えば、ｎ型。）半導体層１２、発光機能層１３および第２導電型（例えば、ｐ型。）半導体層１４からなる積層体が配されている。この積層体により、半導体を用いたｐｎ接合と呼ばれる構造を有することになる。
ただし、第１導電型半導体層１２上は、全面が発光機能層１３および第２導電型半導体層１４に覆われているのではなく、その一部が露出している。そして、その露出部分には、第１導電型用電極１５が導通している。この第１導電型用電極１５は、カソード（陰極）として機能することになる。
一方、積層体における第２導電型半導体層１４上には、第２導電型用電極１６が導通している。この第２導電型用電極１６は、光反射膜としての機能を備える第２導電型用第１電極１６ａと、バンプ実装のためのコンタクト部としての機能を備える第２導電型用第２電極１６ｂと、が積層されてなる。これらが積層されてなる第２導電型用電極１６は、アノード（陽極）として機能することになる。
このような構成の発光ダイオードでは、アノードとして機能する第２導電型用電極１６からカソードとして機能する第１導電型用電極１５に対して順方向に電圧を加えることで、ｐｎ接合構造部分を発光させるようになっている。すなわち、電流注入によって発光機能層１３の量子井戸構造が励起され、これにより当該発光機能層１３を含む積層体の全面で発光状態となるのである。
ところで、発光ダイオードから取り出す光の明るさ確保（光量増大）のためには、発光機能層１３の積層面積を増大させることが有効である。すなわち、第１導電型半導体層１２上を覆う発光機能層１３の面積を増大させ、当該発光機能層１３で覆われない露出部分の面積を抑制することが有効である。
その一方で、第１導電型半導体層１２上の露出部分と導通する第１導電型用電極１５については、バンプ実装のために、一定量以上の面積が外部に向けて露出している必要がある。
これらの相反する事項を両立させるために、発光ダイオードについては、図７に示したように、発光機能層１３を含む積層体と、第１導電型用電極１５との間に、絶縁層１７を介在させることが提案されている（例えば、特許文献１参照。）。このような構成によれば、絶縁層１７を介在させ、その絶縁層１７に第１導電型用電極１５をオーバーラップさせることで、発光機能層１３を含む積層体の面積増大による明るさ確保を図りつつ、第１導電型用電極１５におけるバンプ実装面積を確保することができる。
その一方で、第１導電型半導体層１２上の露出部分と導通する第１導電型用電極１５については、バンプ実装のために、一定量以上の面積が外部に向けて露出している必要がある。
これらの相反する事項を両立させるために、発光ダイオードについては、図７に示したように、発光機能層１３を含む積層体と、第１導電型用電極１５との間に、絶縁層１７を介在させることが提案されている（例えば、特許文献１参照。）。このような構成によれば、絶縁層１７を介在させ、その絶縁層１７に第１導電型用電極１５をオーバーラップさせることで、発光機能層１３を含む積層体の面積増大による明るさ確保を図りつつ、第１導電型用電極１５におけるバンプ実装面積を確保することができる。
しかしながら、上述した従来構成では、以下に述べるような難点がある。
絶縁層１７を介在させた構成の発光ダイオードでは、当該絶縁層１７を構成する絶縁材料の絶縁破壊耐圧によって、ＥＳＤ（静電気放電）の耐量が決定される。例えば、絶縁層１７を構成する絶縁材料としてＳｉＯ2を用いると、当該絶縁材料の絶縁破壊耐圧は約１０ＭＶ／ｃｍであるため、約５００ｎｍの厚みで絶縁層１７を形成した場合であれば、約５００Ｖの絶縁破壊耐圧となる。ところが、発光ダイオードに求められるＥＳＤ耐量は、約３ｋＶである。つまり、約５００Ｖの絶縁破壊耐圧では、不十分である。
約３ｋＶのＥＳＤ耐量を満足するためには、絶縁層１７を厚くすることも考えられる。ただし、絶縁層１７を厚くすることは、光量低下に繋がる発光機能層１３の面積削減や発光ダイオード全体の大型化等を招く要因となり得るため、望ましくない。
絶縁層１７を介在させた構成の発光ダイオードでは、当該絶縁層１７を構成する絶縁材料の絶縁破壊耐圧によって、ＥＳＤ（静電気放電）の耐量が決定される。例えば、絶縁層１７を構成する絶縁材料としてＳｉＯ2を用いると、当該絶縁材料の絶縁破壊耐圧は約１０ＭＶ／ｃｍであるため、約５００ｎｍの厚みで絶縁層１７を形成した場合であれば、約５００Ｖの絶縁破壊耐圧となる。ところが、発光ダイオードに求められるＥＳＤ耐量は、約３ｋＶである。つまり、約５００Ｖの絶縁破壊耐圧では、不十分である。
約３ｋＶのＥＳＤ耐量を満足するためには、絶縁層１７を厚くすることも考えられる。ただし、絶縁層１７を厚くすることは、光量低下に繋がる発光機能層１３の面積削減や発光ダイオード全体の大型化等を招く要因となり得るため、望ましくない。
そこで、本発明は、光量低下や素子全体の大型化等を招くことなく、従来構成よりも絶縁耐圧を向上させてＥＳＤ耐量を十分に確保することのできる発光素子を提供することを目的とする。
本発明は、上記目的を達成するために案出された発光素子で、第１導電型半導体層と、前記第１導電型半導体層上の一部分を露出させつつ当該第１導電型半導体層上の他部分に形成された発光機能層と、前記発光機能層上に形成された第２導電型半導体層と、前記第１導電型半導体層上の露出部分と導通する第１導電型用電極と、前記第２導電型半導体層と導通する第２導電型用電極と、前記発光機能層、前記第２導電型半導体層および前記第２導電型用電極と前記第１導電型用電極との間の絶縁のために当該間に介在する絶縁層と、前記絶縁層に付設されて、前記第２導電型半導体層、前記発光機能層および前記第１導電型半導体層が構成するダイオードとは逆方向の整流作用の仮想ダイオードを構成する付設絶縁層とを備える。
上記構成の発光素子では、第２導電型半導体層、発光機能層および第１導電型半導体層の積層によって、ｐｎ接合構造によるダイオードが構成される。また、これとは別に、付設絶縁層を絶縁層に付設することによって、当該ダイオードとは逆方向の整流作用の仮想ダイオードが構成される。したがって、ｐｎ接合構造によるダイオードに順方向バイアスをかけると、絶縁層における仮想ダイオードには逆方向バイアスがかかることになる。つまり、付設絶縁層の付設によって逆方向バイアス状態を形成することで、絶縁層では、電子の流れが生じ難くなる。これにより、絶縁層では、その厚さの増大等を要することなく、絶縁破壊耐圧が向上するようになる。
本発明によれば、絶縁層の絶縁破壊耐圧を向上させ得るので、ＥＳＤ耐量に優れた発光素子を実現することが可能になる。しかも、その場合であっても、絶縁層の厚さ増大等を要することがないので、光量低下に繋がる発光機能層の面積削減や発光素子全体の大型化等を招くことがない。つまり、同じ絶縁耐圧であれば、従来構造よりも素子全体の小型化が実現容易となり、これに伴う生産性の向上も期待できる。さらには、光の明るさを犠牲にすることなく、バンプ実装のための電極面積を十分に確保できる。また、絶縁層におけるｐｎ逆接合構造を、発光素子のｐｎ接合構造部分と接続し、回路を構成することにより、ＥＳＤ保護素子として機能させることもできるようになる。
以下、図面に基づき本発明に係る発光素子について説明する。
なお、ここでは、発光素子として、発光ダイオード（以下「ＬＥＤ」という。）を例に挙げ、以下の説明を行う。
なお、ここでは、発光素子として、発光ダイオード（以下「ＬＥＤ」という。）を例に挙げ、以下の説明を行う。
＜第１の実施の形態＞
先ず、本発明が適用されたＬＥＤについて、その第１の実施の形態を説明する。
先ず、本発明が適用されたＬＥＤについて、その第１の実施の形態を説明する。
［発光素子の概略構成］
図１は、本発明の第１の実施の形態におけるＬＥＤの概略構成を模式的に示す側断面図である。図例では、基板側光取出し型ＬＥＤの構成例を示している。また、図中において、従来構成（図７参照。）と同一の構成要素については、同一の符号を付している。
図１は、本発明の第１の実施の形態におけるＬＥＤの概略構成を模式的に示す側断面図である。図例では、基板側光取出し型ＬＥＤの構成例を示している。また、図中において、従来構成（図７参照。）と同一の構成要素については、同一の符号を付している。
図例のＬＥＤは、基板１１と、第１導電型半導体層１２と、発光機能層１３と、第２導電型半導体層１４と、第１導電型用電極１５と、第２導電型用電極１６と、絶縁層１７と、第１導電型半導体絶縁層１８と、を備えて構成されている。
なお、ここでいう第１導電型および第２導電型は、それぞれが互いに異なる導電型のことである。例えば、第１導電型がｎ型である場合には第２導電型はｐ型であり、第１導電型がｐ型である場合には第２導電型はｎ型である。
なお、ここでいう第１導電型および第２導電型は、それぞれが互いに異なる導電型のことである。例えば、第１導電型がｎ型である場合には第２導電型はｐ型であり、第１導電型がｐ型である場合には第２導電型はｎ型である。
基板１１は、ＬＥＤの基体となるもので、透明部材によって形成されたものである。このような基板１１としては、例えばサファイヤ基板を用いることが考えられる。ただし、その他にも、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板、アルミナ基板、ＺｎＳ基板、ＺｎＯ基板、ＡｌＮ基板、ＬｉＭｇＯ基板、ＬｉＧａＯ2基板、ＭｇＡｌ2Ｏ4基板、ＩｎＰ基板、Ｓｉ基板、これらの基板の表面（主面）に下地層やバッファ層が形成されたものを挙げることができる。
第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４は、基板１１上に順に積層されて、これにより半導体を用いたｐｎ接合構造を構成する。そして、電流注入によって発光機能層１３の量子井戸構造が励起され、これにより当該発光機能層１３を含む積層体の全面で発光するようになっている。
このような第１導電型半導体層１２、発光機能層１３と、第２導電型半導体層１４の形成材料としては、ＧａＮ系化合物半導体（ＡｌＧａＮ混晶あるいはＡｌＩｎＧａＮ混晶、ＩｎＧａＮ混晶を含む）、ＩｎＮ系化合物半導体、ＡｌＮ系化合物半導体、ＡｌＧａＩｎＰ系化合物半導体、ＡｌＧａＩｎＡｓ系化合物半導体、ＧａＩｎＡｓ系化合物半導体、ＧａＩｎＡｓＰ系化合物半導体、ＧａＰ系化合物半導体、ＩｎＰ系化合物半導体を例示することができる。
ただし、第１導電型半導体層１２上は、全面が発光機能層１３および第２導電型半導体層１４に覆われているのではなく、その一部が露出している。つまり、発光機能層１３は、第１導電型半導体層１２上の一部分を露出させつつ、当該第１導電型半導体層１２上の他部分を覆うように形成されている。そして、その発光機能層１３上の全面を覆うように、第２導電型半導体層１４が形成されている。
このような第１導電型半導体層１２、発光機能層１３と、第２導電型半導体層１４の形成材料としては、ＧａＮ系化合物半導体（ＡｌＧａＮ混晶あるいはＡｌＩｎＧａＮ混晶、ＩｎＧａＮ混晶を含む）、ＩｎＮ系化合物半導体、ＡｌＮ系化合物半導体、ＡｌＧａＩｎＰ系化合物半導体、ＡｌＧａＩｎＡｓ系化合物半導体、ＧａＩｎＡｓ系化合物半導体、ＧａＩｎＡｓＰ系化合物半導体、ＧａＰ系化合物半導体、ＩｎＰ系化合物半導体を例示することができる。
ただし、第１導電型半導体層１２上は、全面が発光機能層１３および第２導電型半導体層１４に覆われているのではなく、その一部が露出している。つまり、発光機能層１３は、第１導電型半導体層１２上の一部分を露出させつつ、当該第１導電型半導体層１２上の他部分を覆うように形成されている。そして、その発光機能層１３上の全面を覆うように、第２導電型半導体層１４が形成されている。
第１導電型用電極１５は、第１導電型半導体層１２上の露出部分と導通するとともに、その上端面がバンプ実装のためのコンタクト部として機能するように形成されている。そして、第１導電型半導体層１２と導通することによって、第１導電型用電極１５は、カソード（陰極）として機能することになる。
このような第１導電型用電極１５の形成材料としては、例えば、チタン（Ｔｉ）、ＴｉＷやＴｉＭｏといったチタン合金（例えば、ＴｉＷ層、Ｔｉ層／Ｎｉ層／Ａｕ層等）、アルミニウム（Ａｌ）やアルミニウム合金を挙げることができる。なお、「／」の前に記載された層が、より一層、基体の近くに位置する（すなわち、下側に位置する）。
このような第１導電型用電極１５の形成材料としては、例えば、チタン（Ｔｉ）、ＴｉＷやＴｉＭｏといったチタン合金（例えば、ＴｉＷ層、Ｔｉ層／Ｎｉ層／Ａｕ層等）、アルミニウム（Ａｌ）やアルミニウム合金を挙げることができる。なお、「／」の前に記載された層が、より一層、基体の近くに位置する（すなわち、下側に位置する）。
第２導電型用電極１６は、第２導電型半導体層１４と導通するとともに、その上端面がバンプ実装のためのコンタクト部として機能するように形成されている。さらに詳しくは、第２導電型用電極１６は、光反射膜としての機能を備える第２導電型用第１電極１６ａと、バンプ実装のためのコンタクト部としての機能を備える第２導電型用第２電極１６ｂと、が積層されてなる。そして、このこれらが積層されてなる第２導電型用電極１６は、アノード（陽極）として機能することになる。
このような第２導電型用電極１６のうち、第２導電型用第１電極１６ａの形成材料としては、銀（Ａｇ）を挙げることができる。第２導電型用第１電極１６ａをＡｇで形成すれば、例えば９６％以上の光反射率を達成することができる。
また、第２導電型用第２電極１６ｂについては、第１導電型用電極１５と同様の形成材料を用いることが考えられる。
このような第２導電型用電極１６のうち、第２導電型用第１電極１６ａの形成材料としては、銀（Ａｇ）を挙げることができる。第２導電型用第１電極１６ａをＡｇで形成すれば、例えば９６％以上の光反射率を達成することができる。
また、第２導電型用第２電極１６ｂについては、第１導電型用電極１５と同様の形成材料を用いることが考えられる。
絶縁層１７は、発光機能層１３を含む積層体（具体的には、発光機能層１３、第２導電型半導体層１４および第２導電型用第１電極１６ａによる積層体。）と、第１導電型用電極１５との間の絶縁のために、当該間に介在するように配されたものである。この絶縁層１７が介在することで、第１導電型用電極１５は、当該絶縁層１７上にオーバーラップするように配される。そして、このオーバーラップにより、第１導電型用電極１５は、その上端面におけるバンプ実装面積が十分に確保されることになる。
このような絶縁層１７の形成材料としては、ＳｉＯ2やＳｉＮ等の絶縁材料を用いることが考えられる。ただし、その他にも、ＳｉＯx系材料、ＳｉＮy系材料、ＳｉＯxＮy系材料、Ｔａ2Ｏ5、ＺｒＯ2、ＡｌＮ、Ａｌ2Ｏ3を例示することができる。
このような絶縁層１７の形成材料としては、ＳｉＯ2やＳｉＮ等の絶縁材料を用いることが考えられる。ただし、その他にも、ＳｉＯx系材料、ＳｉＮy系材料、ＳｉＯxＮy系材料、Ｔａ2Ｏ5、ＺｒＯ2、ＡｌＮ、Ａｌ2Ｏ3を例示することができる。
第１導電型半導体絶縁層１８は、絶縁層１７の第２導電型用第１電極１６ａに面する側に付設されたものである。ここで、付設とは、絶縁層１７と第２導電型用第１電極１６ａとの間に介在するように配されていることをいう。
第１導電型半導体絶縁層１８が介在する領域範囲は、図例のように、少なくとも、第２導電型用第１電極１６ａの上面と、第１導電型用電極１５のオーバーラップ部分とが、平面的に重なり合う領域とする。ただし、これに限定されることはなく、第２導電型用第１電極１６ａの上面と絶縁層１７とが平面的に重なり合う領域の全域に加えて、当該第２導電型用第１電極１６ａおよび第２導電型半導体層１４の端面と絶縁層１７との間にまで廻り込むように、第１導電型半導体絶縁層１８の介在領域範囲を広げることも考えられる。
第１導電型半導体絶縁層１８の形成材料としては、例えば、導電型制御された、Ｓｉ、Ｇｅ若しくはＣのいずれか、または、Ｂ、Ａｌ、Ｇａ、Ｉｎ若しくはＴｉのいずれかとＮ、Ｐ、Ａｓ、Ｓｂ若しくはＢｉのいずれかとの組み合わせ、または、Ｚｎ若しくはＣｄのいずれかとＯ、Ｓ、Ｓｅ若しくはＴｅのいずれかとの組み合わせからなるものを挙げることができる。ここで、導電型制御とは、所望の導電型となるように材料選択を行うことをいう。具体的には、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｄによればｎ型ドープとなり、またＮ、Ｐ、Ａｓ、Ｓｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅによればｐ型ドープとなる、といった具合である。
このような第１導電型半導体絶縁層１８の介在によって、当該第１導電型半導体絶縁層１８と絶縁層１７とは、仮想ダイオードを構成することになる。つまり、第１導電型半導体絶縁層１８は、絶縁層１７とのｐｎ逆接合またはショットキー接合によって、仮想ダイオードを構成する。なお、その仮想ダイオードは、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４からなる積層体が構成するダイオードとは逆方向の整流作用のものである。
第１導電型半導体絶縁層１８が介在する領域範囲は、図例のように、少なくとも、第２導電型用第１電極１６ａの上面と、第１導電型用電極１５のオーバーラップ部分とが、平面的に重なり合う領域とする。ただし、これに限定されることはなく、第２導電型用第１電極１６ａの上面と絶縁層１７とが平面的に重なり合う領域の全域に加えて、当該第２導電型用第１電極１６ａおよび第２導電型半導体層１４の端面と絶縁層１７との間にまで廻り込むように、第１導電型半導体絶縁層１８の介在領域範囲を広げることも考えられる。
第１導電型半導体絶縁層１８の形成材料としては、例えば、導電型制御された、Ｓｉ、Ｇｅ若しくはＣのいずれか、または、Ｂ、Ａｌ、Ｇａ、Ｉｎ若しくはＴｉのいずれかとＮ、Ｐ、Ａｓ、Ｓｂ若しくはＢｉのいずれかとの組み合わせ、または、Ｚｎ若しくはＣｄのいずれかとＯ、Ｓ、Ｓｅ若しくはＴｅのいずれかとの組み合わせからなるものを挙げることができる。ここで、導電型制御とは、所望の導電型となるように材料選択を行うことをいう。具体的には、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｄによればｎ型ドープとなり、またＮ、Ｐ、Ａｓ、Ｓｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅによればｐ型ドープとなる、といった具合である。
このような第１導電型半導体絶縁層１８の介在によって、当該第１導電型半導体絶縁層１８と絶縁層１７とは、仮想ダイオードを構成することになる。つまり、第１導電型半導体絶縁層１８は、絶縁層１７とのｐｎ逆接合またはショットキー接合によって、仮想ダイオードを構成する。なお、その仮想ダイオードは、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４からなる積層体が構成するダイオードとは逆方向の整流作用のものである。
［発光素子の製造手順］
次に、以上のような構成のＬＥＤの製造手順を説明する。
図２は、本発明の第１の実施の形態におけるＬＥＤの製造手順を模式的に示す側断面図である。
次に、以上のような構成のＬＥＤの製造手順を説明する。
図２は、本発明の第１の実施の形態におけるＬＥＤの製造手順を模式的に示す側断面図である。
ＬＥＤの製造にあたっては、図２（ａ）に示すように、基板１１上に、第１導電型半導体層１２、発光機能層１３、第２導電型半導体層１４および第２導電型用第１電極１６ａを順に成膜する。このとき、第１導電型半導体層１２上は、その一部を露出させるようにする。
第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の成膜方法としては、有機金属化学的気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法を挙げることができる。第２導電型用第１電極１６ａの成膜方法としては、真空蒸着法やスパッタリング法といったＰＶＤ（Physical Vapor Deposition）法、各種のＣＶＤ（Chemical Vapor Deposition）法を挙げることができる。
また、第１導電型半導体層１２の一部分を露出させる方法としては、リソグラフィ技術と、ウェットエッチング法あるいはドライエッチング法との組合せを挙げることができる。
第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の成膜方法としては、有機金属化学的気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法を挙げることができる。第２導電型用第１電極１６ａの成膜方法としては、真空蒸着法やスパッタリング法といったＰＶＤ（Physical Vapor Deposition）法、各種のＣＶＤ（Chemical Vapor Deposition）法を挙げることができる。
また、第１導電型半導体層１２の一部分を露出させる方法としては、リソグラフィ技術と、ウェットエッチング法あるいはドライエッチング法との組合せを挙げることができる。
第２導電型用第１電極１６ａの成膜後は、図２（ｂ）に示すように、当該第２導電型用第１電極１６ａの上面における所定の一部領域に、第１導電型半導体絶縁層１８の成膜を行う。この第１導電型半導体絶縁層１８の成膜方法としては、プラズマＣＶＤ法、スパッタリング法、ＭＯＣＶＤ法、ＭＢＥ法等を挙げることができる。
第１導電型半導体絶縁層１８の成膜後は、図２（ｃ）に示すように、当該第１導電型半導体絶縁層１８を覆うことで、第２導電型用第１電極１６ａとの間に当該第１導電型半導体絶縁層１８が介在するように、絶縁層１７の成膜を行う。この絶縁層１７の成膜方法としては、例えば真空蒸着法やスパッタリング法といったＰＶＤ法、あるいは、ＣＶＤ法を挙げることができる。
絶縁層１７の成膜後は、図２（ｄ）に示すように、第２導電型用第１電極１６ａ上の絶縁層１７が形成されていない領域部分に、第２導電型用第２電極１６ｂを成膜する。この第２導電型用第２電極１６ｂの成膜方法としては、真空蒸着法やスパッタリング法といったＰＶＤ法、各種のＣＶＤ法、メッキ法を挙げることができる。
さらには、絶縁層１７の形成領域にオーバーラップさせつつ、第１導電型半導体層１２上の露出部分と導通するように、第１導電型用電極１５を成膜する。この第１導電型用電極１５の成膜方法としては、真空蒸着法やスパッタリング法といったＰＶＤ法、各種のＣＶＤ法、メッキ法を挙げることができる。
なお、第１導電型半導体層１２の一部の露出工程と第２導電型用第２電極１６ｂの形成は、どちらを先に行ってもよく、同時に行うようにすることも考えられる。
さらには、絶縁層１７の形成領域にオーバーラップさせつつ、第１導電型半導体層１２上の露出部分と導通するように、第１導電型用電極１５を成膜する。この第１導電型用電極１５の成膜方法としては、真空蒸着法やスパッタリング法といったＰＶＤ法、各種のＣＶＤ法、メッキ法を挙げることができる。
なお、第１導電型半導体層１２の一部の露出工程と第２導電型用第２電極１６ｂの形成は、どちらを先に行ってもよく、同時に行うようにすることも考えられる。
以上のような各工程を経ることで、図１に示した構成のＬＥＤが製造されることになる。
［発光素子における処理動作］
次に、以上のように構成されたＬＥＤを発光させる場合の処理動作を説明する。
次に、以上のように構成されたＬＥＤを発光させる場合の処理動作を説明する。
上述した構成のＬＥＤを発光させる場合には、第２導電型半導体層１４と導通しアノードとして機能する第２導電型用電極１６から、第１導電型半導体層１２と導通しカソードとして機能する第１導電型用電極１５に対して、順方向に電圧を加える。これにより、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の積層体によって構成されるｐｎ接合構造部分に電流が注入される。そして、その電流注入によって、発光機能層１３の量子井戸構造が励起されて、当該発光機能層１３を含む積層体の全面で発光状態となるのである。
ただし、絶縁層１７には、第１導電型半導体絶縁層１８が付設されている。そして、第１導電型半導体絶縁層１８の付設によって、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の積層体によるｐｎ接合構造部分が構成するダイオードとは別に、当該ダイオードとは逆方向の整流作用の仮想ダイオードが構成されている。
したがって、アノードからカソードに順方向に電圧を加え、これによりｐｎ接合構造によるダイオードに順方向バイアスをかけると、絶縁層１７および第１導電型半導体絶縁層１８によって構成される仮想ダイオードには、逆方向バイアスがかかることになる。つまり、第１導電型半導体絶縁層１８の付設によって逆方向バイアス状態を形成することで、絶縁層１７では、電子の流れが生じ難くなる。これにより、絶縁層１７では、その厚さの増大等を要することなく、絶縁破壊耐圧が向上するようになる。
したがって、アノードからカソードに順方向に電圧を加え、これによりｐｎ接合構造によるダイオードに順方向バイアスをかけると、絶縁層１７および第１導電型半導体絶縁層１８によって構成される仮想ダイオードには、逆方向バイアスがかかることになる。つまり、第１導電型半導体絶縁層１８の付設によって逆方向バイアス状態を形成することで、絶縁層１７では、電子の流れが生じ難くなる。これにより、絶縁層１７では、その厚さの増大等を要することなく、絶縁破壊耐圧が向上するようになる。
このように、本実施形態で説明した構成のＬＥＤによれば、第１導電型半導体絶縁層１８の付設によって、絶縁層１７における絶縁破壊耐圧が向上する。そして、絶縁破壊耐圧の向上によって、ＥＳＤ耐量に優れたＬＥＤを実現することが可能になる。
しかも、その場合であっても、第１導電型半導体絶縁層１８の付設による逆方向バイアス状態を利用しているので、絶縁層１７の厚さ増大等を要することがなく、光量低下に繋がる発光機能層１３の面積削減やＬＥＤ全体の大型化等を招くことがない。つまり、同じ絶縁耐圧であれば、従来構造よりも素子全体の小型化が実現容易となり、これに伴う生産性の向上も期待できる。
さらには、絶縁破壊耐圧を向上させた絶縁層１７上に第１導電型用電極１５をオーバーラップさせることで、光の明るさを犠牲にすることなく、バンプ実装のための電極面積を十分に確保できる。また、絶縁層１７におけるｐｎ逆接合構造を、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の積層体のｐｎ接合構造部分と接続し、回路を構成することにより、ＥＳＤ保護素子として機能させることもできるようになる。
しかも、その場合であっても、第１導電型半導体絶縁層１８の付設による逆方向バイアス状態を利用しているので、絶縁層１７の厚さ増大等を要することがなく、光量低下に繋がる発光機能層１３の面積削減やＬＥＤ全体の大型化等を招くことがない。つまり、同じ絶縁耐圧であれば、従来構造よりも素子全体の小型化が実現容易となり、これに伴う生産性の向上も期待できる。
さらには、絶縁破壊耐圧を向上させた絶縁層１７上に第１導電型用電極１５をオーバーラップさせることで、光の明るさを犠牲にすることなく、バンプ実装のための電極面積を十分に確保できる。また、絶縁層１７におけるｐｎ逆接合構造を、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の積層体のｐｎ接合構造部分と接続し、回路を構成することにより、ＥＳＤ保護素子として機能させることもできるようになる。
しかも、本実施形態で説明した構成のＬＥＤによれば、絶縁層１７の絶縁破壊耐圧を向上させるための仮想ダイオードが、当該絶縁層１７への第１導電型半導体絶縁層１８の付設によって構成されている。すなわち、絶縁層１７に対する第１導電型半導体絶縁層１８の接合関係を利用して、仮想ダイオードが構成されているのである。したがって、従来構成に対して第１導電型半導体絶縁層１８を追加するだけで仮想ダイオードを構成し得るようになり、ＬＥＤの構成が複雑化してしまうのを極力抑制することができる。
＜第２の実施の形態＞
次に、本発明が適用されたＬＥＤの第２の実施の形態を説明する。なお、ここでは、主に上述した第１の実施の形態の場合との相違点について説明を行う。
次に、本発明が適用されたＬＥＤの第２の実施の形態を説明する。なお、ここでは、主に上述した第１の実施の形態の場合との相違点について説明を行う。
［発光素子の概略構成］
図３は、本発明の第２の実施の形態におけるＬＥＤの概略構成を模式的に示す側断面図である。
図例のＬＥＤは、第１導電型半導体絶縁層１８に代わって、第２導電型半導体絶縁層１９を備えて構成されている点で、第１の実施の形態の場合とは異なる。
図３は、本発明の第２の実施の形態におけるＬＥＤの概略構成を模式的に示す側断面図である。
図例のＬＥＤは、第１導電型半導体絶縁層１８に代わって、第２導電型半導体絶縁層１９を備えて構成されている点で、第１の実施の形態の場合とは異なる。
第２導電型半導体絶縁層１９は、絶縁層１７の第１導電型用電極１５に面する側に付設されたものである。すなわち、第２導電型半導体絶縁層１９は、絶縁層１７と第１導電型用電極１５との間に介在するように配されている。
第２導電型半導体絶縁層１９が介在する領域範囲は、図例のように、少なくとも、絶縁層１７上への第１導電型用電極１５のオーバーラップ部分に相当する領域とする。ただし、これに限定されることはなく、絶縁層１７と第１導電型用電極１５との界面の全域にまで廻り込むように、第２導電型半導体絶縁層１９の介在領域範囲を広げることも考えられる。
第２導電型半導体絶縁層１９の形成材料としては、例えば、導電型制御された、Ｓｉ、Ｇｅ若しくはＣのいずれか、または、Ｂ、Ａｌ、Ｇａ、Ｉｎ若しくはＴｉのいずれかとＮ、Ｐ、Ａｓ、Ｓｂ若しくはＢｉのいずれかとの組み合わせ、または、Ｚｎ若しくはＣｄのいずれかとＯ、Ｓ、Ｓｅ若しくはＴｅのいずれかとの組み合わせからなるものを挙げることができる。ここで、導電型制御とは、所望の導電型となるように材料選択を行うことをいう。具体的には、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｄによればｎ型ドープとなり、またＮ、Ｐ、Ａｓ、Ｓｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅによればｐ型ドープとなる、といった具合である。
このような第２導電型半導体絶縁層１９の介在によって、当該第２導電型半導体絶縁層１９と絶縁層１７とは、仮想ダイオードを構成することになる。つまり、第２導電型半導体絶縁層１９は、絶縁層１７とのｐｎ逆接合またはショットキー接合によって、仮想ダイオードを構成する。なお、その仮想ダイオードは、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４からなる積層体が構成するダイオードとは逆方向の整流作用のものである。
第２導電型半導体絶縁層１９が介在する領域範囲は、図例のように、少なくとも、絶縁層１７上への第１導電型用電極１５のオーバーラップ部分に相当する領域とする。ただし、これに限定されることはなく、絶縁層１７と第１導電型用電極１５との界面の全域にまで廻り込むように、第２導電型半導体絶縁層１９の介在領域範囲を広げることも考えられる。
第２導電型半導体絶縁層１９の形成材料としては、例えば、導電型制御された、Ｓｉ、Ｇｅ若しくはＣのいずれか、または、Ｂ、Ａｌ、Ｇａ、Ｉｎ若しくはＴｉのいずれかとＮ、Ｐ、Ａｓ、Ｓｂ若しくはＢｉのいずれかとの組み合わせ、または、Ｚｎ若しくはＣｄのいずれかとＯ、Ｓ、Ｓｅ若しくはＴｅのいずれかとの組み合わせからなるものを挙げることができる。ここで、導電型制御とは、所望の導電型となるように材料選択を行うことをいう。具体的には、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｄによればｎ型ドープとなり、またＮ、Ｐ、Ａｓ、Ｓｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅによればｐ型ドープとなる、といった具合である。
このような第２導電型半導体絶縁層１９の介在によって、当該第２導電型半導体絶縁層１９と絶縁層１７とは、仮想ダイオードを構成することになる。つまり、第２導電型半導体絶縁層１９は、絶縁層１７とのｐｎ逆接合またはショットキー接合によって、仮想ダイオードを構成する。なお、その仮想ダイオードは、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４からなる積層体が構成するダイオードとは逆方向の整流作用のものである。
［発光素子の製造手順］
次に、以上のような構成のＬＥＤの製造手順を説明する。
図４は、本発明の第２の実施の形態におけるＬＥＤの製造手順を模式的に示す側断面図である。
次に、以上のような構成のＬＥＤの製造手順を説明する。
図４は、本発明の第２の実施の形態におけるＬＥＤの製造手順を模式的に示す側断面図である。
ＬＥＤの製造にあたっては、図４（ａ）に示すように、基板１１上に、第１導電型半導体層１２、発光機能層１３、第２導電型半導体層１４および第２導電型用第１電極１６ａを順に成膜する。ここまでは、上述した第１の実施の形態の場合と全く同様である。
第２導電型用第１電極１６ａの成膜後は、続いて、当該第２導電型用第１電極１６ａの上面における所定の一部領域および第１導電型半導体層１２の露出部分における所定の一部領域を覆うように、絶縁層１７の成膜を行う。絶縁層１７の成膜についても、第１の実施の形態の場合と同様に行えばよい。
第２導電型用第１電極１６ａの成膜後は、続いて、当該第２導電型用第１電極１６ａの上面における所定の一部領域および第１導電型半導体層１２の露出部分における所定の一部領域を覆うように、絶縁層１７の成膜を行う。絶縁層１７の成膜についても、第１の実施の形態の場合と同様に行えばよい。
絶縁層１７の成膜後は、図４（ｂ）に示すように、当該絶縁層１７の上面における所定の一部領域に、第２導電型半導体絶縁層１９の成膜を行う。この第２導電型半導体絶縁層１９の成膜方法としては、プラズマＣＶＤ法、スパッタリング法、ＭＯＣＶＤ法、ＭＢＥ法等を挙げることができる。
第２導電型半導体絶縁層１９の成膜後は、図４（ｃ）に示すように、第２導電型用第１電極１６ａ上の絶縁層１７が形成されていない領域部分に、第２導電型用第２電極１６ｂを成膜する。第２導電型用第２電極１６ｂの成膜については、第１の実施の形態の場合と同様に行えばよい。
さらには、絶縁層１７に重ねて形成された第２導電型半導体絶縁層１９の形成領域にオーバーラップさせつつ、第１導電型半導体層１２上の露出部分と導通するように、第１導電型用電極１５を成膜する。この第１導電型用電極１５の成膜方法としても、第１の実施の形態の場合と同様に行えばよい。
なお、第１導電型半導体層１２の一部の露出工程と第２導電型用第２電極１６ｂの形成は、どちらを先に行ってもよく、同時に行うようにすることも考えられる。また、第２導電型用第２電極１６ｂの形成は、第２導電型半導体絶縁層１９の形成に先立って行っても構わない。
さらには、絶縁層１７に重ねて形成された第２導電型半導体絶縁層１９の形成領域にオーバーラップさせつつ、第１導電型半導体層１２上の露出部分と導通するように、第１導電型用電極１５を成膜する。この第１導電型用電極１５の成膜方法としても、第１の実施の形態の場合と同様に行えばよい。
なお、第１導電型半導体層１２の一部の露出工程と第２導電型用第２電極１６ｂの形成は、どちらを先に行ってもよく、同時に行うようにすることも考えられる。また、第２導電型用第２電極１６ｂの形成は、第２導電型半導体絶縁層１９の形成に先立って行っても構わない。
以上のような各工程を経ることで、図３に示した構成のＬＥＤが製造されることになる。
［発光素子における処理動作］
次に、以上のように構成されたＬＥＤを発光させる場合の処理動作を説明する。
次に、以上のように構成されたＬＥＤを発光させる場合の処理動作を説明する。
上述した構成のＬＥＤを発光させる場合には、第２導電型半導体層１４と導通しアノードとして機能する第２導電型用電極１６から、第１導電型半導体層１２と導通しカソードとして機能する第１導電型用電極１５に対して、順方向に電圧を加える。これにより、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の積層体によって構成されるｐｎ接合構造部分に電流が注入される。そして、その電流注入によって、発光機能層１３の量子井戸構造が励起されて、当該発光機能層１３を含む積層体の全面で発光状態となるのである。
ただし、絶縁層１７には、第２導電型半導体絶縁層１９が付設されている。そして、第２導電型半導体絶縁層１９の付設によって、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の積層体によるｐｎ接合構造部分が構成するダイオードとは別に、当該ダイオードとは逆方向の整流作用の仮想ダイオードが構成されている。
したがって、アノードからカソードに順方向に電圧を加え、これによりｐｎ接合構造によるダイオードに順方向バイアスをかけると、絶縁層１７および第２導電型半導体絶縁層１９によって構成される仮想ダイオードには、逆方向バイアスがかかることになる。つまり、第２導電型半導体絶縁層１９の付設によって逆方向バイアス状態を形成することで、絶縁層１７では、電子の流れが生じ難くなる。これにより、絶縁層１７では、その厚さの増大等を要することなく、絶縁破壊耐圧が向上するようになる。
したがって、アノードからカソードに順方向に電圧を加え、これによりｐｎ接合構造によるダイオードに順方向バイアスをかけると、絶縁層１７および第２導電型半導体絶縁層１９によって構成される仮想ダイオードには、逆方向バイアスがかかることになる。つまり、第２導電型半導体絶縁層１９の付設によって逆方向バイアス状態を形成することで、絶縁層１７では、電子の流れが生じ難くなる。これにより、絶縁層１７では、その厚さの増大等を要することなく、絶縁破壊耐圧が向上するようになる。
このように、本実施形態で説明した構成のＬＥＤにおいても、絶縁層１７における絶縁破壊耐圧によって、ＥＳＤ耐量に優れたＬＥＤを実現することが可能になる。つまり、第１の実施の形態の場合と同様に、光量低下や素子全体の大型化等を招くことなく、ＥＳＤ耐量を十分に確保することができるようになる。
しかも、本実施形態で説明した構成のＬＥＤによれば、絶縁層１７の絶縁破壊耐圧を向上させるための仮想ダイオードが、当該絶縁層１７への第２導電型半導体絶縁層１９の付設によって構成されている。すなわち、絶縁層１７に対する第２導電型半導体絶縁層１９の接合関係を利用して、仮想ダイオードが構成されているのである。したがって、従来構成に対して第２導電型半導体絶縁層１９を追加するだけで仮想ダイオードを構成し得るようになり、ＬＥＤの構成が複雑化してしまうのを極力抑制することができる。
＜第３の実施の形態＞
次に、本発明が適用されたＬＥＤの第３の実施の形態を説明する。なお、ここでも、主に上述した第１または第２の実施の形態の場合との相違点について説明を行う。
次に、本発明が適用されたＬＥＤの第３の実施の形態を説明する。なお、ここでも、主に上述した第１または第２の実施の形態の場合との相違点について説明を行う。
［発光素子の概略構成］
図５は、本発明の第３の実施の形態におけるＬＥＤの概略構成を模式的に示す側断面図である。
図例のＬＥＤは、第１の実施の形態で説明した第１導電型半導体絶縁層１８および第１の実施の形態で説明した第２導電型半導体絶縁層１９に代わって、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との絶縁層対を備えて構成されている。
図５は、本発明の第３の実施の形態におけるＬＥＤの概略構成を模式的に示す側断面図である。
図例のＬＥＤは、第１の実施の形態で説明した第１導電型半導体絶縁層１８および第１の実施の形態で説明した第２導電型半導体絶縁層１９に代わって、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との絶縁層対を備えて構成されている。
この絶縁層対は、絶縁層１７の第１導電型用電極１５に面する側に、第１導電型半導体絶縁層２０が絶縁層１７の側に位置し、第２導電型半導体絶縁層２１が第１導電型用電極１５の側に位置する状態で、付設されたものである。すなわち、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１とが積層されてなる絶縁層対は、絶縁層１７と第１導電型用電極１５との間に介在するように配されている。
このような絶縁層対が介在する領域範囲は、図例のように、少なくとも、絶縁層１７上への第１導電型用電極１５のオーバーラップ部分に相当する領域とする。ただし、これに限定されることはなく、絶縁層１７と第１導電型用電極１５との界面の全域にまで廻り込むように、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との介在領域範囲を広げることも考えられる。
第１導電型半導体絶縁層２０および第２導電型半導体絶縁層２１の形成材料としては、例えば、導電型制御された、Ｓｉ、Ｇｅ若しくはＣのいずれか、または、Ｂ、Ａｌ、Ｇａ、Ｉｎ若しくはＴｉのいずれかとＮ、Ｐ、Ａｓ、Ｓｂ若しくはＢｉのいずれかとの組み合わせ、または、Ｚｎ若しくはＣｄのいずれかとＯ、Ｓ、Ｓｅ若しくはＴｅのいずれかとの組み合わせからなるものを挙げることができる。ここで、導電型制御とは、所望の導電型となるように材料選択を行うことをいう。具体的には、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｄによればｎ型ドープとなり、またＮ、Ｐ、Ａｓ、Ｓｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅによればｐ型ドープとなる、といった具合である。
このような第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１とが積層されてなる絶縁層対の介在によって、絶縁層１７と第１導電型用電極１５との間には、仮想ダイオードが構成されることになる。つまり、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１とは、これらの積層によるｐｎ逆接合によって、仮想ダイオードを構成することになる。なお、その仮想ダイオードは、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４からなる積層体が構成するダイオードとは逆方向の整流作用のものである。
このような絶縁層対が介在する領域範囲は、図例のように、少なくとも、絶縁層１７上への第１導電型用電極１５のオーバーラップ部分に相当する領域とする。ただし、これに限定されることはなく、絶縁層１７と第１導電型用電極１５との界面の全域にまで廻り込むように、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との介在領域範囲を広げることも考えられる。
第１導電型半導体絶縁層２０および第２導電型半導体絶縁層２１の形成材料としては、例えば、導電型制御された、Ｓｉ、Ｇｅ若しくはＣのいずれか、または、Ｂ、Ａｌ、Ｇａ、Ｉｎ若しくはＴｉのいずれかとＮ、Ｐ、Ａｓ、Ｓｂ若しくはＢｉのいずれかとの組み合わせ、または、Ｚｎ若しくはＣｄのいずれかとＯ、Ｓ、Ｓｅ若しくはＴｅのいずれかとの組み合わせからなるものを挙げることができる。ここで、導電型制御とは、所望の導電型となるように材料選択を行うことをいう。具体的には、例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｃｄによればｎ型ドープとなり、またＮ、Ｐ、Ａｓ、Ｓｂ、Ｏ、Ｓ、Ｓｅ、Ｔｅによればｐ型ドープとなる、といった具合である。
このような第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１とが積層されてなる絶縁層対の介在によって、絶縁層１７と第１導電型用電極１５との間には、仮想ダイオードが構成されることになる。つまり、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１とは、これらの積層によるｐｎ逆接合によって、仮想ダイオードを構成することになる。なお、その仮想ダイオードは、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４からなる積層体が構成するダイオードとは逆方向の整流作用のものである。
［発光素子の製造手順］
次に、以上のような構成のＬＥＤの製造手順を説明する。
図６は、本発明の第３の実施の形態におけるＬＥＤの製造手順を模式的に示す側断面図である。
次に、以上のような構成のＬＥＤの製造手順を説明する。
図６は、本発明の第３の実施の形態におけるＬＥＤの製造手順を模式的に示す側断面図である。
ＬＥＤの製造にあたっては、図６（ａ）に示すように、基板１１上に、第１導電型半導体層１２、発光機能層１３、第２導電型半導体層１４および第２導電型用第１電極１６ａを順に成膜する。ここまでは、上述した第１の実施の形態の場合と全く同様である。
第２導電型用第１電極１６ａの成膜後は、続いて、当該第２導電型用第１電極１６ａの上面における所定の一部領域および第１導電型半導体層１２の露出部分における所定の一部領域を覆うように、絶縁層１７の成膜を行う。絶縁層１７の成膜についても、第１の実施の形態の場合と同様に行えばよい。
第２導電型用第１電極１６ａの成膜後は、続いて、当該第２導電型用第１電極１６ａの上面における所定の一部領域および第１導電型半導体層１２の露出部分における所定の一部領域を覆うように、絶縁層１７の成膜を行う。絶縁層１７の成膜についても、第１の実施の形態の場合と同様に行えばよい。
絶縁層１７の成膜後は、図６（ｂ）に示すように、当該絶縁層１７の上面における所定の一部領域に、第１導電型半導体絶縁層２０の成膜を行う。さらに、その第１導電型半導体絶縁層２０に重ねて、第２導電型半導体絶縁層２１の成膜を行う。これら第１導電型半導体絶縁層２０および第２導電型半導体絶縁層２１の成膜方法としては、プラズマＣＶＤ法、スパッタリング法、ＭＯＣＶＤ法、ＭＢＥ法等を挙げることができる。
第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との絶縁層対の成膜後は、図６（ｃ）に示すように、第２導電型用第１電極１６ａ上の絶縁層１７が形成されていない領域部分に、第２導電型用第２電極１６ｂを成膜する。第２導電型用第２電極１６ｂの成膜については、第１の実施の形態の場合と同様に行えばよい。
さらには、絶縁層１７に重ねて形成された第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との絶縁層対の形成領域にオーバーラップさせつつ、第１導電型半導体層１２上の露出部分と導通するように、第１導電型用電極１５を成膜する。この第１導電型用電極１５の成膜方法としても、第１の実施の形態の場合と同様に行えばよい。
なお、第１導電型半導体層１２の一部の露出工程と第２導電型用第２電極１６ｂの形成は、どちらを先に行ってもよく、同時に行うようにすることも考えられる。また、第２導電型用第２電極１６ｂの形成は、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との絶縁層対の形成に先立って行っても構わない。
さらには、絶縁層１７に重ねて形成された第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との絶縁層対の形成領域にオーバーラップさせつつ、第１導電型半導体層１２上の露出部分と導通するように、第１導電型用電極１５を成膜する。この第１導電型用電極１５の成膜方法としても、第１の実施の形態の場合と同様に行えばよい。
なお、第１導電型半導体層１２の一部の露出工程と第２導電型用第２電極１６ｂの形成は、どちらを先に行ってもよく、同時に行うようにすることも考えられる。また、第２導電型用第２電極１６ｂの形成は、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との絶縁層対の形成に先立って行っても構わない。
以上のような各工程を経ることで、図５に示した構成のＬＥＤが製造されることになる。
［発光素子における処理動作］
次に、以上のように構成されたＬＥＤを発光させる場合の処理動作を説明する。
次に、以上のように構成されたＬＥＤを発光させる場合の処理動作を説明する。
上述した構成のＬＥＤを発光させる場合には、第２導電型半導体層１４と導通しアノードとして機能する第２導電型用電極１６から、第１導電型半導体層１２と導通しカソードとして機能する第１導電型用電極１５に対して、順方向に電圧を加える。これにより、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の積層体によって構成されるｐｎ接合構造部分に電流が注入される。そして、その電流注入によって、発光機能層１３の量子井戸構造が励起されて、当該発光機能層１３を含む積層体の全面で発光状態となるのである。
ただし、絶縁層１７には、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１とからなる絶縁層対が付設されている。そして、当該絶縁層対の付設によって、第１導電型半導体層１２、発光機能層１３および第２導電型半導体層１４の積層体によるｐｎ接合構造部分が構成するダイオードとは別に、当該ダイオードとは逆方向の整流作用の仮想ダイオードが構成されている。
したがって、アノードからカソードに順方向に電圧を加え、これによりｐｎ接合構造によるダイオードに順方向バイアスをかけると、絶縁層１７と第１導電型用電極１５との間に構成される仮想ダイオードには、逆方向バイアスがかかることになる。つまり、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１とからなる絶縁層対の付設によって逆方向バイアス状態を形成することで、絶縁層１７と第１導電型用電極１５との間では、電子の流れが生じ難くなる。これにより、絶縁層１７では、その厚さの増大等を要することなく、絶縁破壊耐圧が向上するようになる。
したがって、アノードからカソードに順方向に電圧を加え、これによりｐｎ接合構造によるダイオードに順方向バイアスをかけると、絶縁層１７と第１導電型用電極１５との間に構成される仮想ダイオードには、逆方向バイアスがかかることになる。つまり、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１とからなる絶縁層対の付設によって逆方向バイアス状態を形成することで、絶縁層１７と第１導電型用電極１５との間では、電子の流れが生じ難くなる。これにより、絶縁層１７では、その厚さの増大等を要することなく、絶縁破壊耐圧が向上するようになる。
このように、本実施形態で説明した構成のＬＥＤにおいても、絶縁層１７における絶縁破壊耐圧によって、ＥＳＤ耐量に優れたＬＥＤを実現することが可能になる。つまり、第１または第２の実施の形態の場合と同様に、光量低下や素子全体の大型化等を招くことなく、ＥＳＤ耐量を十分に確保することができるようになる。
しかも、本実施形態で説明した構成のＬＥＤによれば、絶縁層１７の絶縁破壊耐圧を向上させるための仮想ダイオードが、第１導電型半導体絶縁層２０と第２導電型半導体絶縁層２１との積層によるｐｎ逆接合によって構成されている。したがって、絶縁層１７の形成材料との関係等に依存することなく、仮想ダイオードを構成し得るようになるので、形成材料選択の自由度を十分に確保することができる。
なお、上述した第１〜第３の実施の形態では、本発明の好適な実施具体例を説明したが、本発明はその内容に限定されることはない。
例えば、第１〜第３の実施の形態では、基板側光取出し型のＬＥＤを例に挙げて説明したが、光取り出し面の基板を除去した形態のＬＥＤであっても、全く同様に本発明を適用することが可能である。
例えば、第１〜第３の実施の形態では、基板側光取出し型のＬＥＤを例に挙げて説明したが、電極透過光取出し型のＬＥＤであっても、全く同様に本発明を適用することが可能である。
また、例えば、第１〜第３の実施の形態では、発光素子の一例であるＬＥＤに本発明を適用した場合を例に挙げたが、半導体レーザ等といった他の発光素子であっても、全く同様に本発明を適用することが可能である。
このように、本発明は、各実施の形態で説明した内容に限定されることはなく、その要旨を逸脱しない範囲で、適宜変更することが可能である。
例えば、第１〜第３の実施の形態では、基板側光取出し型のＬＥＤを例に挙げて説明したが、光取り出し面の基板を除去した形態のＬＥＤであっても、全く同様に本発明を適用することが可能である。
例えば、第１〜第３の実施の形態では、基板側光取出し型のＬＥＤを例に挙げて説明したが、電極透過光取出し型のＬＥＤであっても、全く同様に本発明を適用することが可能である。
また、例えば、第１〜第３の実施の形態では、発光素子の一例であるＬＥＤに本発明を適用した場合を例に挙げたが、半導体レーザ等といった他の発光素子であっても、全く同様に本発明を適用することが可能である。
このように、本発明は、各実施の形態で説明した内容に限定されることはなく、その要旨を逸脱しない範囲で、適宜変更することが可能である。
１１…基板、１２…第１導電型半導体層、１３…発光機能層、１４…第２導電型半導体層、１５…第１導電型用電極、１６…第２導電型用電極、１７…絶縁層、１８，２０…第１導電型半導体絶縁層、１９，２１…第２導電型半導体絶縁層
Claims (6)
- 第１導電型半導体層と、
前記第１導電型半導体層上の一部分を露出させつつ当該第１導電型半導体層上の他部分に形成された発光機能層と、
前記発光機能層上に形成された第２導電型半導体層と、
前記第１導電型半導体層上の露出部分と導通する第１導電型用電極と、
前記第２導電型半導体層と導通する第２導電型用電極と、
前記発光機能層、前記第２導電型半導体層および前記第２導電型用電極と前記第１導電型用電極との間の絶縁のために当該間に介在する絶縁層と、
前記絶縁層に付設されて、前記第２導電型半導体層、前記発光機能層および前記第１導電型半導体層が構成するダイオードとは逆方向の整流作用の仮想ダイオードを構成する付設絶縁層と
を備える発光素子。 - 前記付設絶縁層は、前記絶縁層における前記第２導電型用電極の側に付設されて、当該絶縁層とのｐｎ逆接合またはショットキー接合によって前記仮想ダイオードを構成する第１導電型半導体絶縁層からなる
請求項１記載の発光素子。 - 前記付設絶縁層は、前記絶縁層における前記第１導電型用電極の側に付設されて、当該絶縁層とのｐｎ逆接合またはショットキー接合によって前記仮想ダイオードを構成する第２導電型半導体絶縁層からなる
請求項１記載の発光素子。 - 前記付設絶縁層は、ｐｎ逆接合によって前記仮想ダイオードを構成する第１導電型半導体絶縁層と第２導電型半導体絶縁層との絶縁層対からなる
請求項１記載の発光素子。 - 前記付設絶縁層は、導電型制御された、Ｓｉ、Ｇｅ若しくはＣのいずれか、または、Ｂ、Ａｌ、Ｇａ、Ｉｎ若しくはＴｉのいずれかとＮ、Ｐ、Ａｓ、Ｓｂ若しくはＢｉのいずれかとの組み合わせ、または、Ｚｎ若しくはＣｄのいずれかとＯ、Ｓ、Ｓｅ若しくはＴｅのいずれかとの組み合わせからなる
請求項１〜４のいずれか１項に記載の発光素子。 - 前記第１導電型半導体層は、基板上に形成される
請求項１記載の発光素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009011692A JP5195452B2 (ja) | 2009-01-22 | 2009-01-22 | 発光素子 |
| KR1020100001495A KR101630270B1 (ko) | 2009-01-22 | 2010-01-08 | 발광 소자 |
| US12/685,340 US8587015B2 (en) | 2009-01-22 | 2010-01-11 | Light-emitting element |
| CN2010100010749A CN101794804B (zh) | 2009-01-22 | 2010-01-21 | 发光元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009011692A JP5195452B2 (ja) | 2009-01-22 | 2009-01-22 | 発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010171167A JP2010171167A (ja) | 2010-08-05 |
| JP5195452B2 true JP5195452B2 (ja) | 2013-05-08 |
Family
ID=42587340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009011692A Expired - Fee Related JP5195452B2 (ja) | 2009-01-22 | 2009-01-22 | 発光素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8587015B2 (ja) |
| JP (1) | JP5195452B2 (ja) |
| KR (1) | KR101630270B1 (ja) |
| CN (1) | CN101794804B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7573074B2 (en) | 2006-05-19 | 2009-08-11 | Bridgelux, Inc. | LED electrode |
| KR100999692B1 (ko) | 2010-02-18 | 2010-12-08 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| TWI450415B (zh) * | 2010-03-23 | 2014-08-21 | Lg Innotek Co Ltd | 發光裝置、發光裝置封裝件及照明系統 |
| TWI418065B (zh) * | 2011-02-22 | 2013-12-01 | Lextar Electronics Corp | 發光二極體 |
| JPWO2013051326A1 (ja) * | 2011-10-05 | 2015-03-30 | シャープ株式会社 | 窒化物半導体発光素子、及び窒化物半導体発光素子の製造方法 |
| JP5543514B2 (ja) | 2012-03-23 | 2014-07-09 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| KR101926507B1 (ko) * | 2012-04-20 | 2018-12-10 | 엘지이노텍 주식회사 | 발광소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| JP5900284B2 (ja) | 2012-10-25 | 2016-04-06 | 豊田合成株式会社 | 半導体発光素子および発光装置 |
| JP5971090B2 (ja) * | 2012-11-14 | 2016-08-17 | 豊田合成株式会社 | 半導体発光素子および発光装置 |
| KR102085897B1 (ko) * | 2013-06-10 | 2020-03-06 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| DE102013112881A1 (de) * | 2013-11-21 | 2015-05-21 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| CN108172668B (zh) * | 2018-01-16 | 2020-02-11 | 福建兆元光电有限公司 | 一种发光二极管 |
| CN113745261B (zh) * | 2021-07-21 | 2023-08-11 | 湖南大学 | 一种Micro-LED光信息传感与存储单元、光子集成芯片、阵列及制备方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5048035A (en) * | 1989-05-31 | 1991-09-10 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JPH04172515A (ja) | 1990-11-06 | 1992-06-19 | Matsushita Electric Ind Co Ltd | データ読み取り装置 |
| US5541751A (en) * | 1992-12-11 | 1996-07-30 | Sharp Kabushiki Kaisha | Light scan type display device having light waveguides and photo conductive switching elements |
| US5814839A (en) * | 1995-02-16 | 1998-09-29 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same |
| JPH09129922A (ja) * | 1995-10-31 | 1997-05-16 | Sanyo Electric Co Ltd | 発光素子と発光素子の製造方法 |
| TW365071B (en) * | 1996-09-09 | 1999-07-21 | Toshiba Corp | Semiconductor light emitting diode and method for manufacturing the same |
| JP3813010B2 (ja) * | 1997-06-09 | 2006-08-23 | 沖電気工業株式会社 | 発光ダイオード素子及び発光ダイオード素子アレイ |
| JP3717284B2 (ja) * | 1997-09-22 | 2005-11-16 | 沖電気工業株式会社 | 発光素子、発光素子アレイ及び発光素子の製造方法 |
| JP3582349B2 (ja) * | 1998-03-04 | 2004-10-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体素子 |
| JP3754226B2 (ja) * | 1999-03-25 | 2006-03-08 | 三洋電機株式会社 | 半導体発光素子 |
| US6957899B2 (en) * | 2002-10-24 | 2005-10-25 | Hongxing Jiang | Light emitting diodes for high AC voltage operation and general lighting |
| TWI220798B (en) * | 2003-03-07 | 2004-09-01 | Hitachi Cable | Light-emitting diode array |
| JP2005064104A (ja) * | 2003-08-08 | 2005-03-10 | Hitachi Cable Ltd | 発光ダイオードアレイ |
| JP4273928B2 (ja) * | 2003-10-30 | 2009-06-03 | 豊田合成株式会社 | Ｉｉｉ−ｖ族窒化物半導体素子 |
| JP3904571B2 (ja) * | 2004-09-02 | 2007-04-11 | ローム株式会社 | 半導体発光装置 |
| KR100631898B1 (ko) * | 2005-01-19 | 2006-10-11 | 삼성전기주식회사 | Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법 |
| JP4861437B2 (ja) * | 2006-01-09 | 2012-01-25 | ソウル オプト デバイス カンパニー リミテッド | Ｉｔｏ層を有する発光ダイオード及びその製造方法 |
| US7994514B2 (en) * | 2006-04-21 | 2011-08-09 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with integrated electronic components |
| JP4172515B2 (ja) * | 2006-10-18 | 2008-10-29 | ソニー株式会社 | 発光素子の製造方法 |
| CN102779918B (zh) * | 2007-02-01 | 2015-09-02 | 日亚化学工业株式会社 | 半导体发光元件 |
| US7847312B2 (en) * | 2007-09-14 | 2010-12-07 | Sharp Kabushiki Kaisha | Nitride semiconductor light-emitting device |
| KR20100076083A (ko) * | 2008-12-17 | 2010-07-06 | 서울반도체 주식회사 | 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법 |
-
2009
- 2009-01-22 JP JP2009011692A patent/JP5195452B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-08 KR KR1020100001495A patent/KR101630270B1/ko active IP Right Grant
- 2010-01-11 US US12/685,340 patent/US8587015B2/en not_active Expired - Fee Related
- 2010-01-21 CN CN2010100010749A patent/CN101794804B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100086424A (ko) | 2010-07-30 |
| US20110140159A1 (en) | 2011-06-16 |
| KR101630270B1 (ko) | 2016-06-14 |
| CN101794804B (zh) | 2012-03-21 |
| US8587015B2 (en) | 2013-11-19 |
| JP2010171167A (ja) | 2010-08-05 |
| CN101794804A (zh) | 2010-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5195452B2 (ja) | 発光素子 | |
| US7705348B2 (en) | Semiconductor light-emitting device with electrode for N-polar InGaAIN surface | |
| JP5450399B2 (ja) | 半導体発光素子及びその製造方法 | |
| US7432119B2 (en) | Light emitting diode with conducting metal substrate | |
| US8791481B2 (en) | Light emitting device and manufacturing method for same | |
| US7998761B2 (en) | Light emitting diode with ITO layer and method for fabricating the same | |
| US8283687B2 (en) | Light emitting device and method of manufacturing the same | |
| WO2013161208A1 (ja) | 発光素子 | |
| KR20140066481A (ko) | 전류 분산 효과가 우수한 발광소자 및 그 제조 방법 | |
| JP2011086910A (ja) | 半導体発光素子 | |
| JP2011519161A (ja) | 半導体発光素子 | |
| KR101103963B1 (ko) | 발광소자 및 그 제조방법 | |
| JP5650716B2 (ja) | オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト | |
| US20120223356A1 (en) | Semiconductor light emitting device and method for manufacturing same | |
| TW201351700A (zh) | 發光二極體及其製造方法 | |
| JP4868821B2 (ja) | 窒化ガリウム系化合物半導体及び発光素子 | |
| JP2017055045A (ja) | 半導体発光装置 | |
| JP2017054902A (ja) | 半導体発光装置 | |
| JP5181758B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2007042682A (ja) | 半導体発光素子と保護素子との複合半導体装置及びその製造方法 | |
| JP7472354B1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| KR20100067441A (ko) | 정전기 보호 기능을 갖는 수직구조 반도체 발광소자 | |
| CN113380932B (zh) | 覆晶式发光二极管的结构及其制造方法 | |
| US11888091B2 (en) | Semiconductor light emitting device and light emitting device package | |
| JP2010177446A (ja) | 発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110715 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110715 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5195452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |