JP3717284B2 - 発光素子、発光素子アレイ及び発光素子の製造方法 - Google Patents
発光素子、発光素子アレイ及び発光素子の製造方法 Download PDFInfo
- Publication number
- JP3717284B2 JP3717284B2 JP25669297A JP25669297A JP3717284B2 JP 3717284 B2 JP3717284 B2 JP 3717284B2 JP 25669297 A JP25669297 A JP 25669297A JP 25669297 A JP25669297 A JP 25669297A JP 3717284 B2 JP3717284 B2 JP 3717284B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- conductivity type
- semi
- emitting element
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 92
- 239000004065 semiconductor Substances 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 11
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 78
- 239000011701 zinc Substances 0.000 description 44
- 238000000605 extraction Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 241000255777 Lepidoptera Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、発光ダイオード素子等の発光素子、発光素子アレイ及び発光素子の製造方法に関する。
【０００２】
【従来の技術】
発光ダイオード（light emitting diode：ＬＥＤという）素子は、発光が鮮やかであること、駆動電圧が低く周辺回路が容易になるなどの理由により従来より表示デバイスとして幅広く使用されている。
【０００３】
従来、光プリンタに使用するＬＥＤアレイは、例えば「光プリンタ設計；武木田義祐監修、トリケップス」に開示されているように、ＧａＡｓＰをＧａＡｓ基板上にエピタキシャル成長させた基板（以下、ＧａＡｓＰ基板とよぶ）へＺｎを選択的に拡散して製造する。
【０００４】
図８は従来のＬＥＤの構造を模式的に示す図である。
【０００５】
図８において、ＬＥＤは、ｎ型ＧａＡｓ基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエピタキシャル成長させたｎ型ＧａＡｓＰエピタキシャル層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓＰエピタキシャル層１３、Ｚｎ拡散のマスク材となるＳｉＮ絶縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ電極１６から構成され、ｎ型ＧａＡｓＰ基板にｐ型不純物であるＺｎを拡散してｐｎ接合を形成した構造である。
【０００６】
この構造のＬＥＤアレイでは、図８に示すようにＺｎを選択拡散によるｐｎ接合を形成した領域、すなわち、発光領域の一部へ電極コンタクト部が形成されている。
【０００７】
【発明が解決しようとする課題】
このような構造のＬＥＤでは、電極コンタクト直下の発光は外部へは取り出すことができない。したがって、電極の被覆率によって光取り出し効率が制限されていた。
【０００８】
また、拡散領域のシート抵抗が小さい場合には電極直下の領域の発光が主となり、極端に光取り出し効率が小さい。発光領域の面積が小さくなる１２００ｄｐｉＬＥＤアレイのような超高密度ＬＥＤアレイの場合には、特に電極の発光部被覆率による光取り出し効率の減少が大きいという問題があった。
【０００９】
また、被覆率を下げて光取り出し効率を上昇するためにコンタクト面積を極端に小さくすると、コンタクト抵抗の上昇を招きＬＥＤの駆動ができないという問題点があった。
【００１０】
さらに、コンタクト面積が小さい場合には、製造上コンタクト面積のばらつきが大きくなり、多数のＬＥＤを配列したＬＥＤアレイチップ内の特性ばらつきが大きくなるという問題点もあった。
【００１１】
本発明は、ＬＥＤアレイにおける発光領域の電極被覆率による光取り出し効率の制限をなくし、発光効率の高い発光素子、発光素子アレイ及び発光素子の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る発光素子は、少なくとも第１導電型半導体層と、該第１導電型半導体層上に形成された半絶縁性半導体層とを有する基板に第２導電型の不純物によるｐｎ接合が選択的に形成されている発光素子において、該半絶縁性半導体層の上面側から該半絶縁性半導体層を経由して前記第１導電型半導体層内に至り、該第１導電型半導体層にｐｎ接合を有する第１の第２導電型領域と、該半絶縁性半導体層の上面側から該半絶縁性半導体層の内に前記第１導電型半導体層に届かない厚さに形成されると共に、該半絶縁性半導体層内で前記第１の第２の導電型領域に接続された第２の第２導電型領域からなる電流導通層と、該半絶縁性半導体内に形成された前記第２の第２導電型領域上にのみ形成された第２導電型側の電極とを有することを特徴とする。
【００１３】
本発明に係る発光素子は、ｐｎ接合が形成されている第１導電型の半導体層のバンドギャップエネルギがその上層の半絶縁性の半導体層のバンドギャップエネルギよりも小さいことを特徴とする。
【００１４】
本発明に係る発光素子は、ｐｎ接合が形成されている第１の第１導電型半導体層に接した第２の第１導電型半導体層のバンドギャップエネルギが第１の第１導電型半導体層のバンドギャップエネルギよりも大きいことを特徴とする。
【００１５】
本発明に係る発光素子は、ｐｎ接合を形成する第１導電型半導体層として少なくともＡｌyＧａ1-yＡｓ層（１＞ｙ≧０）を有するものであってもよい。
【００１６】
本発明に係る発光素子は、電流導通層が形成されている半絶縁性半導体層が少なくともＧａＡｓ層、ＡｌxＧａ1-xＡｓ層（１≧ｘ≧０）または
ＧａＡｓ／ＡｌxＧａ1-xＡｓ積層（１≧ｘ＞０）であってもよい。
【００１７】
本発明に係る発光素子は、第２導電型不純物が、Ζｎであってもよい。
【００１８】
本発明に係る発光素子アレイは、複数の発光素子を所定列に配置した発光素子アレイにおいて、発光素子が、請求項１、２、３又は４の何れかに記載の発光素子であることを特徴とする。
【００１９】
本発明に係る発光素子の製造方法は、少なくとも第１導電型半導体層と、該第１導電型半導体層上に形成された半絶縁性半導体層とを有する基板に第２導電型の不純物によるｐｎ接合が選択的に形成されている発光素子の製造方法であって、該半絶縁性半導体層の上面側から該半絶縁性半導体層を経由して前記第１導電型半導体層内に至り、該第１導電型半導体層にｐｎ接合を有する第１の第２導電型領域と、該半絶縁性半導体層の上面側から該半絶縁性半導体層の内に前記第１導電型半導体層に届かない厚さに形成されると共に、該半絶縁性半導体層内で前記第１の第２導電型領域に接続された第２の第２導電型領域からなる電流導通層とを形成し、半絶縁性半導体内に形成された前記第２の第２導電型領域上にのみ第２導電型側の電極を形成することを特徴とする。
【００２０】
本発明に係る発光素子の製造方法は、第２導電型不純物拡散を選択的に行う半導体基板表面において拡散源膜に接する領域と拡散制御膜に接する領域を設け、１回の拡散で請求項８記載のｐｎ接合及び電流導通層を形成することを特徴とする。
【００２１】
本発明に係る発光素子の製造方法は、第２導電型不純物は、Ｚｎであり、Ｚｎ拡散を固相拡散によって行うことを特徴とする。
【００２２】
【発明の実施の形態】
本発明に係る発光素子及び発光素子アレイは、ＬＥＤアレイに適用することができる。
【００２３】
図１は本発明の実施形態に係るＬＥＤアレイの構造を示す図、図２は図１のＡ−Ａ′矢視断面図であり、多数のＬＥＤを一列に配置したＬＥＤアレイについて１素子に着目してその断面構造を模式的に示した図である。
【００２４】
図１及び図２において、ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上に形成したｎ型のＧａＡｓバッファ層１０２、ＧａＡｓバッファ層１０２上にエピタキシャル成長させたｎ型のＡｌzＧａ1-zＡｓ層（０＜ｚ≦１）１０３、ｎ型のＡｌyＧａ1-yＡｓ層（０≦ｙ＜１）１０４、半絶縁性のＡｌxＧａ1-xＡｓ層（０＜ｘ≦１）１０５、半絶縁性のＧａＡｓ層１０６、亜鉛（Ｚｎ）を拡散して形成されたｐ型ＧａＡｓＰエピタキシャル層からなるＺｎ拡散領域１０７−１（Ｚｎ拡散領域１）、Ｚｎ拡散領域１０７−１に電気的に連結されＺｎを拡散して形成されたＺｎ拡散領域１０７−２（Ｚｎ拡散領域２）、Ｚｎ拡散のマスク材となる例えばＳｉＮ絶縁膜からなる層間絶縁膜１０８、ｐ側電極１０９及びｎ側電極１１０により構成される。
【００２５】
ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１の上にｎ型のＧａＡｓバッファ層１０２を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶縁性のＧａＡｓ層１０６を積層した構造である。この積層構造のＡｌ混晶比ｘ，ｙ，ｚは、ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ層１０５のバンドギャップエネルギはＡｌyＧａ1-yＡｓ層１０４のバンドギャップエネルギよりも大きい。
【００２６】
バンドギャップエネルギ差は、注入したキャリアに対してその閉じこめの効果が得られる程度の大きさが望ましく約０．３ｅＶ以上とする。例えば、ｘ，ｚ＝０．４，ｙ＝０．１５とすれば、バンドギャップエネルギ差は約０．３ｅｖである。
【００２７】
積層構造には、選択的にΖｎを拡散して形成したＺｎ拡散領域１０７−１（Ｚｎ拡散領域１）とそれに電気的に連結しているＺｎ拡散領域１０７−２（Ｚｎ拡散領域２）がある。
【００２８】
Ζｎ拡散領域１の拡散フロントすなわちｐｎ接合面は、ｎ型ＡｌyＧａ1-yＡｓ層１０４層内にある。接合は横方向にも形成されるがｐｎ接合はＡｌyＧａ1-yＡｓ層１０４内にしか形成されていない。また、Ζｎ拡散領域２の拡散フロントは半絶縁性のＡｌxＧａ1-xＡｓ層１０５内にある。Ｚｎ拡散領域２はｐｎ接合を形成しない。Ｚｎ拡散領域２は、Ζｎ拡散領域１への電流パスとしての役割のみを果たす。
【００２９】
上記Ｚｎ拡散領域１、Ｚｎ拡散領域２の拡散深さＸj1、Χj2は、Χj1＞Χj2でなければならないが、それぞれの値は作製するＬＥＤアレイによって適当に定めることができる。
【００３０】
ＧａＡｓ層１０６の上には、選択拡散のための拡散マスク１０８がある。この拡散マスク１０８は層間絶縁膜としても機能している。拡散マスク１０８は例えば、ＳｉΝ膜を使用することができる。拡散が良好に制御できれば、その他の膜、例えば、Ａｌ2Ｏ3、ＡｌＮ等の絶縁膜であってもよい。このＬＥＤアレイは絶縁膜の下の半導体は半絶縁性ＧａＡｓ層であるので、絶縁膜にピンホールや傷などの欠陥が多少あっても絶縁膜上に延在しているｐ側電極１０９とｎ側半導体層との絶縁は十分確保できる。
【００３１】
絶縁膜１０８上には、Ｚｎ拡散領域２表面とオーミックコンタクトを有するｐ側電極１０９がある。ｐ側電極１０９は例えばＡｌ系の材料で形成できる。拡散領域１表面には電極コンタクトは存在しない。
【００３２】
ｐ側電極１０９から供給される電流は、Ζｎ拡散領域２を通り、Ｚｎ拡散領域１へ供給される。すなわち、Ｚｎ拡散領域１の接合に電流が流れ、発光する。発光した光は、電極に遮蔽されることなく外部へ取り出される。
【００３３】
一例として、Ｘj1＝１．５μｍ、Χj2＝１．０μｍの場合を考える。Ζｎ拡散領域１とΖｎ拡散領域２のキャリア濃度を１×１０20／ｃｍ3とした場合、Ｚｎ拡散領域の比抵抗は約２ｍΩｃｍで、拡散領域２の幅Ｗ２と長さＬ２をＷ２＝１０μｍ、Ｌ２＝１０μｍとすると、Ｚｎ拡散領域２の抵抗は２０Ωである。
【００３４】
例えば、この端から３ｍＡの電流を流したとすれば、電圧降下は６０ｍＶでＬＥＤの接合抵抗の約３％であり、この程度の電圧降下はＬＥＤの駆動上問題はない。電極がΖｎ拡散領域２の略全領域とコンタクトを有することを考えると、ＬＥＤを駆動する際の電圧降下はこれよりもさらに小さくなる。
【００３５】
ＧａＡｓ基板１０１の裏面にはｎ側電極１１０が共通電極として形成してある。ｎ側電極は例えばＡｕ合金を使用することができる。
【００３６】
以下、上記ＬＥＤアレイの製造方法について説明する。
【００３７】
図３〜図７は上記ＬＥＤアレイの製造方法を説明するための工程断面図である。
【００３８】
Ｚｎ拡散領域１及びＺｎ拡散領域２の形成方法を中心に説明する。
【００３９】
まず、図３に示すように上述した半導体積層構造の半導体基板２０１上に拡散マスク膜２０２を形成し、Ｚｎ拡散領域１、Ｚｎ拡散領域２の形成予定領域に開口部２０３−１（拡散予定領域１）、開口部２０３−２（拡散予定領域２）を形成する。拡散マスクは例えば、ΑｌΝ膜を使用することができる。
【００４０】
次いで、図４に示すように少なくとも拡散予定領域２の開口部２０３−２を被覆し、開口部２０３−１は被覆しないような開口部２０４−１を有する拡散制御膜２０５を形成する。
【００４１】
次いで、図５に示すように拡散源膜２０６とアニールキャップ膜２０７を膜付けする。その後、例えば、６５０℃で２時間、アニールを行う。アニール時間、温度は所望の拡散深さに応じて適宜調節することができる。この工程では基板の裏面にもアニールキャップを設けアニール時に裏面を保護するようにしてもよい（図示略）。
【００４２】
次いで、図６に示すようにアニールキャップ膜２０７、拡散源膜２０６及び拡散制御膜をエッチング除去したのち、拡散領域２の表面にｐ側電極コンタクト２０８を形成する。
【００４３】
ｐ側電極形成は例えばＡｌをＥＢ蒸着によって膜付けした後、標準的なフォトリソグラフィ、エッチングの手法により形成することができる。電極パターン形成後シンタして良好なオーミックコンタクトを形成する。Ｚｎ拡散領域１の横方向拡散領域も含めて光取り出し可能な領域を被覆しないようにｐ側電極コンタクトを形成する。
【００４４】
次いで、基板裏面を研磨した後、鏡面仕上げを施した後に電極形成を行う。この工程では基板裏面をエッチングした後電極形成をしてもよい。図７に示すようにｎ型ＧａＡｓ基板２０１裏面にｎ側電極２０９を形成する。例えば、ＡｕＧｅ／Ｎｉ／ＡｕをＥＢ蒸着し、シンタして良好なオーミックコンタクトを形成することができる。
【００４５】
以上でＬＥＤアレイが完成する。
【００４６】
このように、Ζｎ拡散領域１は拡散源膜から直接拡散し、Ｚｎ拡散領域２は拡散制御膜を介して拡散するようにしたので、１回の拡散によって、ｎ型半導体層に拡散フロントを有する拡散領域１とそれに連結した半絶縁性半導体層に拡散フロントを有するＺｎ拡散領域２を形成できる。
【００４７】
また、固相拡散によって拡散を行うので、拡散領域のＺｎ濃度を容易に高くすることができ、拡散領域のシート抵抗を低くすることができる。
【００４８】
以上説明したように、本実施形態に係るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１の上にｎ型のＧａＡｓバッファ層１０２を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶縁性のＧａＡｓ層１０６を積層し、積層構造にはＺｎを拡散して形成したＺｎ拡散領域１０７−１（Ｚｎ拡散領域１）、Ｚｎ拡散領域１０７−１に電気的に連結されて形成されたＺｎ拡散領域１０７−２（Ｚｎ拡散領域２）を備えた構造とし、基板表面に半絶縁性半導体層を設け、ｐｎ接合を形成する拡散領域と連結した拡散領域を半絶縁性半導体領域内に形成するようにし、半絶縁性半導体領域に形成した拡散領域表面にｐ側電極コンタクトを形成し、ｐｎ接合領域に電極コンタクトで被覆する領域をなくしたので、電極コンタクトの被覆による光取り出し効率の制限がなくなり高発光効率のＬＥＤが作製できる。
【００４９】
また、１２００ｄｐｉ以上のような超高密度ＬＥＤアレイのように発光領域のサイズが小さくなっても発光領域が電極で被覆されることがないので発光効率の減少を防止できる。さらに、電極コンタクト面積も大きく取れるので、コンタクト抵抗の上昇やＬＥＤアレイの特性ばらつきを防止できる。
【００５０】
したがって、高発光効率の超高密度ＬＥＤアレイが可能である。
【００５１】
なお、上記実施形態においてＧａＡｓ基板１０１は半絶縁性基板でもよい。また、ＧａＡｓ層１０２、ＡｌzＧａ1-zＡｓ層１０３は半絶縁性であっでもよい。その場合には、ｎ型ＡｌyＧａ1-yＡｓ層１０４とコンタクトを有するようなｎ側電極構造を形成すればよい。また、ＧａＡｓ基板ではなく、Ｓｉ基板でもよい。
【００５２】
また、上記実施形態に係る発光素子アレイが、上述した構造をとるものであれば、どのような構成でもよく、その製造プロセス、基板の種類、アレイ等の個数、配置状態等は上記実施形態に限定されない。
【００５３】
【発明の効果】
本発明に係る発光素子、発光素子アレイ及び発光素子の製造方法は、ｐｎ接合を有する第２導電型領域と連結した第２導電型領域が電流導通層として半絶縁性半導体層内に形成されており、半絶縁性半導体内に形成された第２導電型領域上にのみ第２導電型側の電極が形成されているので、ＬＥＤアレイにおける発光領域の電極被覆率による光取り出し効率の制限をなくすことができ、発光効率を高めることができる。
【図面の簡単な説明】
【図１】本発明を適用した実施形態に係る半導体素子アレイの基本構造を示す図である。
【図２】図１のＡ−Ａ′矢視断面図である。
【図３】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図４】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図５】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図６】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図７】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図８】従来のＬＥＤの構造を模式的に示す図である。
【符号の説明】
１００ ＬＥＤ、１０１ ｎ型ＧａＡｓ基板、１０２ ｎ型ＧａＡｓバッファ層、１０３ ｎ型ＡｌzＧａ1-zＡｓ層、１０４ ｎ型ＡｌyＧａ1-yＡｓ層、１０５ 半絶縁性ＡｌxＧａ1-xＡｓ層、１０６ 半絶縁性ＧａＡｓ層、１０７−１ Ｚｎ拡散領域（Ｚｎ拡散領域１）、１０７−２ Ｚｎ拡散領域（Ｚｎ拡散領域２）、１０８ 層間絶縁膜、１０９ ｐ側電極、１１０ ｎ側電極
【発明の属する技術分野】
本発明は、発光ダイオード素子等の発光素子、発光素子アレイ及び発光素子の製造方法に関する。
【０００２】
【従来の技術】
発光ダイオード（light emitting diode：ＬＥＤという）素子は、発光が鮮やかであること、駆動電圧が低く周辺回路が容易になるなどの理由により従来より表示デバイスとして幅広く使用されている。
【０００３】
従来、光プリンタに使用するＬＥＤアレイは、例えば「光プリンタ設計；武木田義祐監修、トリケップス」に開示されているように、ＧａＡｓＰをＧａＡｓ基板上にエピタキシャル成長させた基板（以下、ＧａＡｓＰ基板とよぶ）へＺｎを選択的に拡散して製造する。
【０００４】
図８は従来のＬＥＤの構造を模式的に示す図である。
【０００５】
図８において、ＬＥＤは、ｎ型ＧａＡｓ基板１１、ｎ型ＧａＡｓ基板１１上にＴｅをドープしエピタキシャル成長させたｎ型ＧａＡｓＰエピタキシャル層１２、Ｚｎを拡散して形成されたｐ型ＧａＡｓＰエピタキシャル層１３、Ｚｎ拡散のマスク材となるＳｉＮ絶縁膜１４、Ａｌ電極１５及びＡｕ−Ｇｅ電極１６から構成され、ｎ型ＧａＡｓＰ基板にｐ型不純物であるＺｎを拡散してｐｎ接合を形成した構造である。
【０００６】
この構造のＬＥＤアレイでは、図８に示すようにＺｎを選択拡散によるｐｎ接合を形成した領域、すなわち、発光領域の一部へ電極コンタクト部が形成されている。
【０００７】
【発明が解決しようとする課題】
このような構造のＬＥＤでは、電極コンタクト直下の発光は外部へは取り出すことができない。したがって、電極の被覆率によって光取り出し効率が制限されていた。
【０００８】
また、拡散領域のシート抵抗が小さい場合には電極直下の領域の発光が主となり、極端に光取り出し効率が小さい。発光領域の面積が小さくなる１２００ｄｐｉＬＥＤアレイのような超高密度ＬＥＤアレイの場合には、特に電極の発光部被覆率による光取り出し効率の減少が大きいという問題があった。
【０００９】
また、被覆率を下げて光取り出し効率を上昇するためにコンタクト面積を極端に小さくすると、コンタクト抵抗の上昇を招きＬＥＤの駆動ができないという問題点があった。
【００１０】
さらに、コンタクト面積が小さい場合には、製造上コンタクト面積のばらつきが大きくなり、多数のＬＥＤを配列したＬＥＤアレイチップ内の特性ばらつきが大きくなるという問題点もあった。
【００１１】
本発明は、ＬＥＤアレイにおける発光領域の電極被覆率による光取り出し効率の制限をなくし、発光効率の高い発光素子、発光素子アレイ及び発光素子の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明に係る発光素子は、少なくとも第１導電型半導体層と、該第１導電型半導体層上に形成された半絶縁性半導体層とを有する基板に第２導電型の不純物によるｐｎ接合が選択的に形成されている発光素子において、該半絶縁性半導体層の上面側から該半絶縁性半導体層を経由して前記第１導電型半導体層内に至り、該第１導電型半導体層にｐｎ接合を有する第１の第２導電型領域と、該半絶縁性半導体層の上面側から該半絶縁性半導体層の内に前記第１導電型半導体層に届かない厚さに形成されると共に、該半絶縁性半導体層内で前記第１の第２の導電型領域に接続された第２の第２導電型領域からなる電流導通層と、該半絶縁性半導体内に形成された前記第２の第２導電型領域上にのみ形成された第２導電型側の電極とを有することを特徴とする。
【００１３】
本発明に係る発光素子は、ｐｎ接合が形成されている第１導電型の半導体層のバンドギャップエネルギがその上層の半絶縁性の半導体層のバンドギャップエネルギよりも小さいことを特徴とする。
【００１４】
本発明に係る発光素子は、ｐｎ接合が形成されている第１の第１導電型半導体層に接した第２の第１導電型半導体層のバンドギャップエネルギが第１の第１導電型半導体層のバンドギャップエネルギよりも大きいことを特徴とする。
【００１５】
本発明に係る発光素子は、ｐｎ接合を形成する第１導電型半導体層として少なくともＡｌyＧａ1-yＡｓ層（１＞ｙ≧０）を有するものであってもよい。
【００１６】
本発明に係る発光素子は、電流導通層が形成されている半絶縁性半導体層が少なくともＧａＡｓ層、ＡｌxＧａ1-xＡｓ層（１≧ｘ≧０）または
ＧａＡｓ／ＡｌxＧａ1-xＡｓ積層（１≧ｘ＞０）であってもよい。
【００１７】
本発明に係る発光素子は、第２導電型不純物が、Ζｎであってもよい。
【００１８】
本発明に係る発光素子アレイは、複数の発光素子を所定列に配置した発光素子アレイにおいて、発光素子が、請求項１、２、３又は４の何れかに記載の発光素子であることを特徴とする。
【００１９】
本発明に係る発光素子の製造方法は、少なくとも第１導電型半導体層と、該第１導電型半導体層上に形成された半絶縁性半導体層とを有する基板に第２導電型の不純物によるｐｎ接合が選択的に形成されている発光素子の製造方法であって、該半絶縁性半導体層の上面側から該半絶縁性半導体層を経由して前記第１導電型半導体層内に至り、該第１導電型半導体層にｐｎ接合を有する第１の第２導電型領域と、該半絶縁性半導体層の上面側から該半絶縁性半導体層の内に前記第１導電型半導体層に届かない厚さに形成されると共に、該半絶縁性半導体層内で前記第１の第２導電型領域に接続された第２の第２導電型領域からなる電流導通層とを形成し、半絶縁性半導体内に形成された前記第２の第２導電型領域上にのみ第２導電型側の電極を形成することを特徴とする。
【００２０】
本発明に係る発光素子の製造方法は、第２導電型不純物拡散を選択的に行う半導体基板表面において拡散源膜に接する領域と拡散制御膜に接する領域を設け、１回の拡散で請求項８記載のｐｎ接合及び電流導通層を形成することを特徴とする。
【００２１】
本発明に係る発光素子の製造方法は、第２導電型不純物は、Ｚｎであり、Ｚｎ拡散を固相拡散によって行うことを特徴とする。
【００２２】
【発明の実施の形態】
本発明に係る発光素子及び発光素子アレイは、ＬＥＤアレイに適用することができる。
【００２３】
図１は本発明の実施形態に係るＬＥＤアレイの構造を示す図、図２は図１のＡ−Ａ′矢視断面図であり、多数のＬＥＤを一列に配置したＬＥＤアレイについて１素子に着目してその断面構造を模式的に示した図である。
【００２４】
図１及び図２において、ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１、ｎ型ＧａＡｓ基板１０１上に形成したｎ型のＧａＡｓバッファ層１０２、ＧａＡｓバッファ層１０２上にエピタキシャル成長させたｎ型のＡｌzＧａ1-zＡｓ層（０＜ｚ≦１）１０３、ｎ型のＡｌyＧａ1-yＡｓ層（０≦ｙ＜１）１０４、半絶縁性のＡｌxＧａ1-xＡｓ層（０＜ｘ≦１）１０５、半絶縁性のＧａＡｓ層１０６、亜鉛（Ｚｎ）を拡散して形成されたｐ型ＧａＡｓＰエピタキシャル層からなるＺｎ拡散領域１０７−１（Ｚｎ拡散領域１）、Ｚｎ拡散領域１０７−１に電気的に連結されＺｎを拡散して形成されたＺｎ拡散領域１０７−２（Ｚｎ拡散領域２）、Ｚｎ拡散のマスク材となる例えばＳｉＮ絶縁膜からなる層間絶縁膜１０８、ｐ側電極１０９及びｎ側電極１１０により構成される。
【００２５】
ＬＥＤ１００は、ｎ型ＧａＡｓ基板１０１の上にｎ型のＧａＡｓバッファ層１０２を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶縁性のＧａＡｓ層１０６を積層した構造である。この積層構造のＡｌ混晶比ｘ，ｙ，ｚは、ｘ＞ｙ，ｚ＞ｙなる関係を満たしており、ＡｌzＧａ1-zＡｓ層１０３とＡｌxＧａ1-xＡｓ層１０５のバンドギャップエネルギはＡｌyＧａ1-yＡｓ層１０４のバンドギャップエネルギよりも大きい。
【００２６】
バンドギャップエネルギ差は、注入したキャリアに対してその閉じこめの効果が得られる程度の大きさが望ましく約０．３ｅＶ以上とする。例えば、ｘ，ｚ＝０．４，ｙ＝０．１５とすれば、バンドギャップエネルギ差は約０．３ｅｖである。
【００２７】
積層構造には、選択的にΖｎを拡散して形成したＺｎ拡散領域１０７−１（Ｚｎ拡散領域１）とそれに電気的に連結しているＺｎ拡散領域１０７−２（Ｚｎ拡散領域２）がある。
【００２８】
Ζｎ拡散領域１の拡散フロントすなわちｐｎ接合面は、ｎ型ＡｌyＧａ1-yＡｓ層１０４層内にある。接合は横方向にも形成されるがｐｎ接合はＡｌyＧａ1-yＡｓ層１０４内にしか形成されていない。また、Ζｎ拡散領域２の拡散フロントは半絶縁性のＡｌxＧａ1-xＡｓ層１０５内にある。Ｚｎ拡散領域２はｐｎ接合を形成しない。Ｚｎ拡散領域２は、Ζｎ拡散領域１への電流パスとしての役割のみを果たす。
【００２９】
上記Ｚｎ拡散領域１、Ｚｎ拡散領域２の拡散深さＸj1、Χj2は、Χj1＞Χj2でなければならないが、それぞれの値は作製するＬＥＤアレイによって適当に定めることができる。
【００３０】
ＧａＡｓ層１０６の上には、選択拡散のための拡散マスク１０８がある。この拡散マスク１０８は層間絶縁膜としても機能している。拡散マスク１０８は例えば、ＳｉΝ膜を使用することができる。拡散が良好に制御できれば、その他の膜、例えば、Ａｌ2Ｏ3、ＡｌＮ等の絶縁膜であってもよい。このＬＥＤアレイは絶縁膜の下の半導体は半絶縁性ＧａＡｓ層であるので、絶縁膜にピンホールや傷などの欠陥が多少あっても絶縁膜上に延在しているｐ側電極１０９とｎ側半導体層との絶縁は十分確保できる。
【００３１】
絶縁膜１０８上には、Ｚｎ拡散領域２表面とオーミックコンタクトを有するｐ側電極１０９がある。ｐ側電極１０９は例えばＡｌ系の材料で形成できる。拡散領域１表面には電極コンタクトは存在しない。
【００３２】
ｐ側電極１０９から供給される電流は、Ζｎ拡散領域２を通り、Ｚｎ拡散領域１へ供給される。すなわち、Ｚｎ拡散領域１の接合に電流が流れ、発光する。発光した光は、電極に遮蔽されることなく外部へ取り出される。
【００３３】
一例として、Ｘj1＝１．５μｍ、Χj2＝１．０μｍの場合を考える。Ζｎ拡散領域１とΖｎ拡散領域２のキャリア濃度を１×１０20／ｃｍ3とした場合、Ｚｎ拡散領域の比抵抗は約２ｍΩｃｍで、拡散領域２の幅Ｗ２と長さＬ２をＷ２＝１０μｍ、Ｌ２＝１０μｍとすると、Ｚｎ拡散領域２の抵抗は２０Ωである。
【００３４】
例えば、この端から３ｍＡの電流を流したとすれば、電圧降下は６０ｍＶでＬＥＤの接合抵抗の約３％であり、この程度の電圧降下はＬＥＤの駆動上問題はない。電極がΖｎ拡散領域２の略全領域とコンタクトを有することを考えると、ＬＥＤを駆動する際の電圧降下はこれよりもさらに小さくなる。
【００３５】
ＧａＡｓ基板１０１の裏面にはｎ側電極１１０が共通電極として形成してある。ｎ側電極は例えばＡｕ合金を使用することができる。
【００３６】
以下、上記ＬＥＤアレイの製造方法について説明する。
【００３７】
図３〜図７は上記ＬＥＤアレイの製造方法を説明するための工程断面図である。
【００３８】
Ｚｎ拡散領域１及びＺｎ拡散領域２の形成方法を中心に説明する。
【００３９】
まず、図３に示すように上述した半導体積層構造の半導体基板２０１上に拡散マスク膜２０２を形成し、Ｚｎ拡散領域１、Ｚｎ拡散領域２の形成予定領域に開口部２０３−１（拡散予定領域１）、開口部２０３−２（拡散予定領域２）を形成する。拡散マスクは例えば、ΑｌΝ膜を使用することができる。
【００４０】
次いで、図４に示すように少なくとも拡散予定領域２の開口部２０３−２を被覆し、開口部２０３−１は被覆しないような開口部２０４−１を有する拡散制御膜２０５を形成する。
【００４１】
次いで、図５に示すように拡散源膜２０６とアニールキャップ膜２０７を膜付けする。その後、例えば、６５０℃で２時間、アニールを行う。アニール時間、温度は所望の拡散深さに応じて適宜調節することができる。この工程では基板の裏面にもアニールキャップを設けアニール時に裏面を保護するようにしてもよい（図示略）。
【００４２】
次いで、図６に示すようにアニールキャップ膜２０７、拡散源膜２０６及び拡散制御膜をエッチング除去したのち、拡散領域２の表面にｐ側電極コンタクト２０８を形成する。
【００４３】
ｐ側電極形成は例えばＡｌをＥＢ蒸着によって膜付けした後、標準的なフォトリソグラフィ、エッチングの手法により形成することができる。電極パターン形成後シンタして良好なオーミックコンタクトを形成する。Ｚｎ拡散領域１の横方向拡散領域も含めて光取り出し可能な領域を被覆しないようにｐ側電極コンタクトを形成する。
【００４４】
次いで、基板裏面を研磨した後、鏡面仕上げを施した後に電極形成を行う。この工程では基板裏面をエッチングした後電極形成をしてもよい。図７に示すようにｎ型ＧａＡｓ基板２０１裏面にｎ側電極２０９を形成する。例えば、ＡｕＧｅ／Ｎｉ／ＡｕをＥＢ蒸着し、シンタして良好なオーミックコンタクトを形成することができる。
【００４５】
以上でＬＥＤアレイが完成する。
【００４６】
このように、Ζｎ拡散領域１は拡散源膜から直接拡散し、Ｚｎ拡散領域２は拡散制御膜を介して拡散するようにしたので、１回の拡散によって、ｎ型半導体層に拡散フロントを有する拡散領域１とそれに連結した半絶縁性半導体層に拡散フロントを有するＺｎ拡散領域２を形成できる。
【００４７】
また、固相拡散によって拡散を行うので、拡散領域のＺｎ濃度を容易に高くすることができ、拡散領域のシート抵抗を低くすることができる。
【００４８】
以上説明したように、本実施形態に係るＬＥＤアレイは、ｎ型ＧａＡｓ基板１０１の上にｎ型のＧａＡｓバッファ層１０２を形成し、その上にｎ型のＡｌzＧａ1-zＡｓ層１０３、ｎ型のＡｌyＧａ1-yＡｓ層１０４、半絶縁性のＡｌxＧａ1-xＡｓ層１０５及び半絶縁性のＧａＡｓ層１０６を積層し、積層構造にはＺｎを拡散して形成したＺｎ拡散領域１０７−１（Ｚｎ拡散領域１）、Ｚｎ拡散領域１０７−１に電気的に連結されて形成されたＺｎ拡散領域１０７−２（Ｚｎ拡散領域２）を備えた構造とし、基板表面に半絶縁性半導体層を設け、ｐｎ接合を形成する拡散領域と連結した拡散領域を半絶縁性半導体領域内に形成するようにし、半絶縁性半導体領域に形成した拡散領域表面にｐ側電極コンタクトを形成し、ｐｎ接合領域に電極コンタクトで被覆する領域をなくしたので、電極コンタクトの被覆による光取り出し効率の制限がなくなり高発光効率のＬＥＤが作製できる。
【００４９】
また、１２００ｄｐｉ以上のような超高密度ＬＥＤアレイのように発光領域のサイズが小さくなっても発光領域が電極で被覆されることがないので発光効率の減少を防止できる。さらに、電極コンタクト面積も大きく取れるので、コンタクト抵抗の上昇やＬＥＤアレイの特性ばらつきを防止できる。
【００５０】
したがって、高発光効率の超高密度ＬＥＤアレイが可能である。
【００５１】
なお、上記実施形態においてＧａＡｓ基板１０１は半絶縁性基板でもよい。また、ＧａＡｓ層１０２、ＡｌzＧａ1-zＡｓ層１０３は半絶縁性であっでもよい。その場合には、ｎ型ＡｌyＧａ1-yＡｓ層１０４とコンタクトを有するようなｎ側電極構造を形成すればよい。また、ＧａＡｓ基板ではなく、Ｓｉ基板でもよい。
【００５２】
また、上記実施形態に係る発光素子アレイが、上述した構造をとるものであれば、どのような構成でもよく、その製造プロセス、基板の種類、アレイ等の個数、配置状態等は上記実施形態に限定されない。
【００５３】
【発明の効果】
本発明に係る発光素子、発光素子アレイ及び発光素子の製造方法は、ｐｎ接合を有する第２導電型領域と連結した第２導電型領域が電流導通層として半絶縁性半導体層内に形成されており、半絶縁性半導体内に形成された第２導電型領域上にのみ第２導電型側の電極が形成されているので、ＬＥＤアレイにおける発光領域の電極被覆率による光取り出し効率の制限をなくすことができ、発光効率を高めることができる。
【図面の簡単な説明】
【図１】本発明を適用した実施形態に係る半導体素子アレイの基本構造を示す図である。
【図２】図１のＡ−Ａ′矢視断面図である。
【図３】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図４】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図５】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図６】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図７】上記発光素子アレイの製造方法を説明するための工程断面図である。
【図８】従来のＬＥＤの構造を模式的に示す図である。
【符号の説明】
１００ ＬＥＤ、１０１ ｎ型ＧａＡｓ基板、１０２ ｎ型ＧａＡｓバッファ層、１０３ ｎ型ＡｌzＧａ1-zＡｓ層、１０４ ｎ型ＡｌyＧａ1-yＡｓ層、１０５ 半絶縁性ＡｌxＧａ1-xＡｓ層、１０６ 半絶縁性ＧａＡｓ層、１０７−１ Ｚｎ拡散領域（Ｚｎ拡散領域１）、１０７−２ Ｚｎ拡散領域（Ｚｎ拡散領域２）、１０８ 層間絶縁膜、１０９ ｐ側電極、１１０ ｎ側電極
Claims (10)
- 少なくとも第１導電型半導体層と、該第１導電型半導体層上に形成された半絶縁性半導体層とを有する基板に第２導電型の不純物によるｐｎ接合が選択的に形成されている発光素子において、
該半絶縁性半導体層の上面側から該半絶縁性半導体層を経由して前記第１導電型半導体層内に至り、該第１導電型半導体層にｐｎ接合を有する第１の第２導電型領域と、
該半絶縁性半導体層の上面側から該半絶縁性半導体層の内に前記第１導電型半導体層に届かない厚さに形成されると共に、該半絶縁性半導体層内で前記第１の第２の導電型領域に接続された第２の第２導電型領域からなる電流導通層と、
該半絶縁性半導体内に形成された前記第２の第２導電型領域上にのみ形成された第２導電型側の電極と
を有することを特徴とする発光素子。 - ｐｎ接合が形成されている第１導電型の半導体層のバンドギャップエネルギがその上層の半絶縁性の半導体層のバンドギャップエネルギよりも小さい
ことを特徴とする請求項１記載の発光素子。 - ｐｎ接合が形成されている第１の第１導電型半導体層に接した第２の第１導電型半導体層のバンドギャップエネルギが第１の第１導電型半導体層のバンドギャップエネルギよりも大きい
ことを特徴とする請求項１記載の発光素子。 - ｐｎ接合を形成する第１導電型半導体層として少なくともＡｌｙＧａ１−ｙＡｓ層（１＞ｙ≧０）を有する
ことを特徴とする請求項１記載の発光素子。 - 電流導通層が形成されている半絶縁性半導体層が少なくともＧａＡｓ層、ＡｌｘＧａ１−ｘＡｓ層（１≧ｘ≧０）またはＧａＡｓ／ＡｌｘＧａ１−ｘＡｓ積層（１≧ｘ＞０）であることを特徴とする請求項１記載の発光素子。
- 前記第２導電型不純物は、Ζｎであることを特徴とする請求項１の発光素子。
- 複数の発光素子を所定列に配置した発光素子アレイにおいて、
前記発光素子は、請求項１、２、３、４、５又は６の何れかに記載の発光素子である
ことを特徴とする発光素子アレイ。 - 少なくとも第１導電型半導体層と、該第１導電型半導体層上に形成された半絶縁性半導体層とを有する基板に第２導電型の不純物によるｐｎ接合が選択的に形成されている発光素子の製造方法であって、
該半絶縁性半導体層の上面側から該半絶縁性半導体層を経由して前記第１導電型半導体層内に至り、該第１導電型半導体層にｐｎ接合を有する第１の第２導電型領域と、該半絶縁性半導体層の上面側から該半絶縁性半導体層の内に前記第１導電型半導体層に届かない厚さに形成されると共に、該半絶縁性半導体層内で前記第１の第２導電型領域に接続された第２の第２導電型領域からなる電流導通層とを形成し、
半絶縁性半導体内に形成された前記第２の第２導電型領域上にのみ第２導電型側の電極を形成する
ことを特徴とする発光素子の製造方法。 - 第２導電型不純物拡散を選択的に行う半導体基板表面において拡散源膜に接する領域と拡散制御膜に接する領域を設け、１回の拡散で請求項８記載のｐｎ接合及び電流導通層を形成する
ことを特徴とする発光素子の製造方法。 - 前記第２導電型不純物は、Ｚｎであり、Ｚｎ拡散を固相拡散によって行う
ことを特徴とする請求項８又は９の何れかに記載の発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25669297A JP3717284B2 (ja) | 1997-09-22 | 1997-09-22 | 発光素子、発光素子アレイ及び発光素子の製造方法 |
| US09/128,856 US6133588A (en) | 1997-09-22 | 1998-08-04 | Light-emitting element array and fabrication method with separate light-emitting and current-conducting diffusion areas |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25669297A JP3717284B2 (ja) | 1997-09-22 | 1997-09-22 | 発光素子、発光素子アレイ及び発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197743A JPH1197743A (ja) | 1999-04-09 |
| JP3717284B2 true JP3717284B2 (ja) | 2005-11-16 |
Family
ID=17296160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25669297A Expired - Fee Related JP3717284B2 (ja) | 1997-09-22 | 1997-09-22 | 発光素子、発光素子アレイ及び発光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6133588A (ja) |
| JP (1) | JP3717284B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188411A (ja) * | 2001-12-20 | 2003-07-04 | Oki Degital Imaging:Kk | 発光半導体装置及びその製造方法 |
| WO2006072976A1 (ja) * | 2005-01-05 | 2006-07-13 | Saga University | 半導体素子製造方法 |
| US7573074B2 (en) * | 2006-05-19 | 2009-08-11 | Bridgelux, Inc. | LED electrode |
| JP5195452B2 (ja) * | 2009-01-22 | 2013-05-08 | ソニー株式会社 | 発光素子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04225577A (ja) * | 1990-12-27 | 1992-08-14 | Eastman Kodak Japan Kk | 発光ダイオード |
| US5523590A (en) * | 1993-10-20 | 1996-06-04 | Oki Electric Industry Co., Ltd. | LED array with insulating films |
-
1997
- 1997-09-22 JP JP25669297A patent/JP3717284B2/ja not_active Expired - Fee Related
-
1998
- 1998-08-04 US US09/128,856 patent/US6133588A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6133588A (en) | 2000-10-17 |
| JPH1197743A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777805B2 (en) | Group-III nitride compound semiconductor device | |
| JP4810746B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子 | |
| US6316792B1 (en) | Compound semiconductor light emitter and a method for manufacturing the same | |
| JP3720341B2 (ja) | 半導体発光素子 | |
| US20130099248A1 (en) | Nitride semiconductor light emitting device | |
| EP1530242B1 (en) | Semiconductor light emitting device | |
| JP4023893B2 (ja) | 発光素子アレイ及び発光素子 | |
| JP3813010B2 (ja) | 発光ダイオード素子及び発光ダイオード素子アレイ | |
| JP3717284B2 (ja) | 発光素子、発光素子アレイ及び発光素子の製造方法 | |
| JP3934730B2 (ja) | 半導体発光素子 | |
| US6881978B2 (en) | Semiconductor epitaxial structure and semiconductor light-emitting device | |
| US20210066390A1 (en) | Light-emitting device and manufacturing method thereof | |
| JP3633018B2 (ja) | 半導体発光装置 | |
| JP3311946B2 (ja) | 発光ダイオードアレイ | |
| JP3638413B2 (ja) | 半導体発光装置とその製造方法 | |
| JP2005322945A (ja) | 半導体発光素子 | |
| JPH1197741A (ja) | 発光素子、発光素子アレイ及び発光素子の製造方法 | |
| JP3420417B2 (ja) | 発光ダイオードアレイ | |
| JP2002016288A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子 | |
| JPH11135837A (ja) | 半導体発光装置 | |
| JP3488783B2 (ja) | 発光ダイオードアレイ | |
| JP4184521B2 (ja) | 半導体発光装置 | |
| JP3506585B2 (ja) | 発光ダイオードアレイ | |
| JPH11112023A (ja) | 半導体発光素子およびその製造方法 | |
| JP2003008057A (ja) | 発光ダイオードアレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |