JP2007042682A - 半導体発光素子と保護素子との複合半導体装置及びその製造方法 - Google Patents
半導体発光素子と保護素子との複合半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007042682A JP2007042682A JP2005222106A JP2005222106A JP2007042682A JP 2007042682 A JP2007042682 A JP 2007042682A JP 2005222106 A JP2005222106 A JP 2005222106A JP 2005222106 A JP2005222106 A JP 2005222106A JP 2007042682 A JP2007042682 A JP 2007042682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor layer
- light emitting
- main
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】 発光素子と保護素子との複合半導体装置の小型化を図ることが困難であった。
【解決手段】 複合半導体装置はシリコン半導体基板(1)と主半導体領域(2)とを有する。主半導体領域(2)は溝(11)によって発光素子部分(12)と保護素子部分(13)とに分離されている。保護素子部分(13)に保護素子としてのショットキーバリアダイオードが形成されている。第1の電極(3)はボンディングパッドとして機能する第1の部分(18)を有する。平面的に見て、保護素子部分(13)は第1の部分(18)の内側に配置されている。第1の電極(3)及び第2の電極(4)は発光素子と保護素子との両方の電極として機能する。
【選択図】 図1
【解決手段】 複合半導体装置はシリコン半導体基板(1)と主半導体領域(2)とを有する。主半導体領域(2)は溝(11)によって発光素子部分(12)と保護素子部分(13)とに分離されている。保護素子部分(13)に保護素子としてのショットキーバリアダイオードが形成されている。第1の電極(3)はボンディングパッドとして機能する第1の部分(18)を有する。平面的に見て、保護素子部分(13)は第1の部分(18)の内側に配置されている。第1の電極(3)及び第2の電極(4)は発光素子と保護素子との両方の電極として機能する。
【選択図】 図1
Description
本発明は半導体発光素子とこれを過電圧から保護するための保護素子との複合半導体装置に関する。
近年、半導体発光素子として、窒化物半導体材料を使用した発光素子が注目されている。この発光素子によれば、365nm〜550nm程度の範囲内の波長の光を発光させることができる。
ところで、この種の窒化物半導体材料を使用した発光素子は、静電破壊耐量が比較的小さく、例えば100Vよりも高いサージ電圧が印加されると、破壊に到ることがある。静電保護の為、発光素子と共にダイオードやコンデンサ等の保護素子を同−パッケージ内に搭載することが考えられるが、部品点数が増大する。この問題を解決すために、単一の半導体基板内に発光素子と保護素子を集積化することが特許文献1(特開平10−200159号公報)及び特許文献2(特開平10−65215号公報)において提案されている。即ち、特許文献1には、サファイア基板上に発光素子と保護用ダイオードとを設け、保護用ダイオードを発光素子に並列接続することが開示されている。また、特許文献2には、サファイア基板上に形成された発光素子の隣りにショットキーダイオードを配置することが開示されている。
しかし、特許文献1及び2に記載の半導体発光装置では、保護素子を構成する領域が非発光領域となるため、半導体素子に占める有効発光面積が小さくなる。換言すれば、所望の発光強度を有する半導体発光装置を得るためには、素子の平面サイズが大きくなる。
また、発光素子と保護素子とを電気的に接続するための配線導体が必要であり、素子横造が複雑になる。
特開平10−200159号公報
特開平10−65215号公報
また、発光素子と保護素子とを電気的に接続するための配線導体が必要であり、素子横造が複雑になる。
本発明が解決しようとする課題は、保護素子を伴なった半導体発光装置の小型化を図ることが困難なことである。従って、本発明の目的は、半導体発光素子と保護素子との複合半導体装置の小型化を図ることである。
上記課題を解決するための本発明は、
一方の主面と他方の主面とを有し且つ少なくとも前記一方の主面を含む部分が導電性を有している基板と、
前記基板の前記一方の主面の上に配置された第1導電型を有する第1の半導体層と前記第1の半導体層の上に配置された第2導電型を有する第2の半導体層とを備え、且つ前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離されている主半導体領域と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極と、
前記主半導体領域の前記保護素子部分を使用して形成され且つ前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つのショットキーバリアダイオードから成る保護素子を含む過電圧保護手段と、
前記基板に接続された第2の電極と、
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置に係わるものである。
一方の主面と他方の主面とを有し且つ少なくとも前記一方の主面を含む部分が導電性を有している基板と、
前記基板の前記一方の主面の上に配置された第1導電型を有する第1の半導体層と前記第1の半導体層の上に配置された第2導電型を有する第2の半導体層とを備え、且つ前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離されている主半導体領域と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極と、
前記主半導体領域の前記保護素子部分を使用して形成され且つ前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つのショットキーバリアダイオードから成る保護素子を含む過電圧保護手段と、
前記基板に接続された第2の電極と、
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置に係わるものである。
なお、請求項2に示すように、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記基板とを電気的に接続するための導電体層とから成ることが望ましい。
また、請求項3に示すように、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は、前記ショットキーバリアダイオードを形成するために前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触している一端と前記基板に電気的に接続されている他端とを有する導電体層を備えていることが望ましい。
また、請求項4に示すように、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードとを含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記第2のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置にショットキー接触している導電体層によって形成され、前記導電体層は前記基板に接続されていることが望ましい。
また、請求項5に示すように、前記基板は半導体基板であり、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードと前記第1及び第2のショットキーバリアダイオードを相互に接続するための導電体層を含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記導電体層は前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置に接触している一端部と前記第2のショットキーバリアダイオードを形成するために前記基板にショットキー接触している他端部とを有していることが望ましい。
また、請求項6に示すように、前記溝は前記基板に達しないで前記第1の半導体層の少なくとも一部を残存させる深さを有し、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記保護素子部分の前記第1の半導体層とを電気的に接続するための導電体層とから成ることが望ましい。
また、請求項7に示すように、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層における前記第3の部分が接触している位置から離れた位置に接触している一端部と前記主半導体領域の前記保護素子部分の前記第1の半導体層に接触している他端部とを有する導電体層から成り、前記保護素子としてのショットキーバリアダイオードを形成するために前記導電体層の前記一端部と前記他端部とのいずれか一方又は両方が前記主半導体領域の前記保護素子部分にショットキー接触していることが望ましい。
また、請求項8に示すように、請求項7記載の半導体発光素子と保護素子との複合半導体装置において、前記過電圧保護手段の別の前記保護素子としてのショットキーバリアダイオードを形成するために前記第1の電極の前記第3の部分が前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触していることが望ましい。
また、請求項9に示すように、前記主半導体領域は、更に、前記第1の半導体層と前記第2の半導体層との間に配置されたアンドープ半導体層を有していることが望ましい。
また、請求項10に示すように、更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続された光透過性導電膜を有していることが望ましい。
また、請求項11に示すように、更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続され且つ開口を有している補助導電体層を備えていることが望ましい。
また、請求項12に示すように、前記主半導体領域の前記溝の壁面と前記第1の電極との間に絶縁膜が配置されていることが望ましい。
また、請求項13に示すように、前記主半導体領域の前記保護素子部分の全部が第1の電極の前記第1の部分で覆われていることが望ましい。
また、請求項14に示すように、更に、前記基板と前記主半導体領域との間に配置された導電体層を有し、前記導電体層によって前記基板と前記主半導体領域とが貼合されていることが望ましい。
また、請求項15に示すように、半導体発光素子と保護素子との複合半導体装置を製造するために、
一方の主面と他方の主面とを有し且つ導電性を有している基板を用意する工程と、
前記基板の上に第1導電型を有する第1の半導体層と第2の導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることが望ましい。
また、請求項16に示すように、半導体発光素子と保護素子との複合半導体装置を製造するために、
半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の上に第1導電型を有する第1の半導体層と第2導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記主半導体領域の前記第2の半導体層に導電性を有する支持基板を貼り合せる工程と、
前記成長用基板を除去する工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることが望ましい。
また、請求項3に示すように、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は、前記ショットキーバリアダイオードを形成するために前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触している一端と前記基板に電気的に接続されている他端とを有する導電体層を備えていることが望ましい。
また、請求項4に示すように、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードとを含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記第2のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置にショットキー接触している導電体層によって形成され、前記導電体層は前記基板に接続されていることが望ましい。
また、請求項5に示すように、前記基板は半導体基板であり、前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードと前記第1及び第2のショットキーバリアダイオードを相互に接続するための導電体層を含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記導電体層は前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置に接触している一端部と前記第2のショットキーバリアダイオードを形成するために前記基板にショットキー接触している他端部とを有していることが望ましい。
また、請求項6に示すように、前記溝は前記基板に達しないで前記第1の半導体層の少なくとも一部を残存させる深さを有し、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記保護素子部分の前記第1の半導体層とを電気的に接続するための導電体層とから成ることが望ましい。
また、請求項7に示すように、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層における前記第3の部分が接触している位置から離れた位置に接触している一端部と前記主半導体領域の前記保護素子部分の前記第1の半導体層に接触している他端部とを有する導電体層から成り、前記保護素子としてのショットキーバリアダイオードを形成するために前記導電体層の前記一端部と前記他端部とのいずれか一方又は両方が前記主半導体領域の前記保護素子部分にショットキー接触していることが望ましい。
また、請求項8に示すように、請求項7記載の半導体発光素子と保護素子との複合半導体装置において、前記過電圧保護手段の別の前記保護素子としてのショットキーバリアダイオードを形成するために前記第1の電極の前記第3の部分が前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触していることが望ましい。
また、請求項9に示すように、前記主半導体領域は、更に、前記第1の半導体層と前記第2の半導体層との間に配置されたアンドープ半導体層を有していることが望ましい。
また、請求項10に示すように、更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続された光透過性導電膜を有していることが望ましい。
また、請求項11に示すように、更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続され且つ開口を有している補助導電体層を備えていることが望ましい。
また、請求項12に示すように、前記主半導体領域の前記溝の壁面と前記第1の電極との間に絶縁膜が配置されていることが望ましい。
また、請求項13に示すように、前記主半導体領域の前記保護素子部分の全部が第1の電極の前記第1の部分で覆われていることが望ましい。
また、請求項14に示すように、更に、前記基板と前記主半導体領域との間に配置された導電体層を有し、前記導電体層によって前記基板と前記主半導体領域とが貼合されていることが望ましい。
また、請求項15に示すように、半導体発光素子と保護素子との複合半導体装置を製造するために、
一方の主面と他方の主面とを有し且つ導電性を有している基板を用意する工程と、
前記基板の上に第1導電型を有する第1の半導体層と第2の導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることが望ましい。
また、請求項16に示すように、半導体発光素子と保護素子との複合半導体装置を製造するために、
半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の上に第1導電型を有する第1の半導体層と第2導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記主半導体領域の前記第2の半導体層に導電性を有する支持基板を貼り合せる工程と、
前記成長用基板を除去する工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることが望ましい。
本発明は次の効果を有する。
(1)保護素子を形成すための少なくとも一部が、平面的に見て、即ち基板の一方の主面に対して垂直な方向から見て、第1の電極のパッド電極機能を有している第1の部分の下に配置されている。従って、半導体発光素子の光取り出し面積の低減を抑制して保護素子を形成することができ、半導体発光素子と保護素子との複合半導体装置の小型化を図ることができる。
(2)第1の電極のパッド電極機能を有している第1の部分は半導体発光素子の外部接続部分として機能する他に、半導体発光素子と保護素子との相互接続部分としても機能するので、半導体発光素子の一方の端と保護素子の一方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
(3)基板の少なくとも一方の主面を含む部分が導電性を有しているので、基板によって半導体発光素子の他方の端と保護素子の他方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
(4)第2の半導体層の表面から第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離し、主半導体領域の保護素子部分を使用してショットキーバリアダイオードを形成し、このショットキーバリアダイオードを保護素子として使用するので、保護素子を容易に形成することができる。
(1)保護素子を形成すための少なくとも一部が、平面的に見て、即ち基板の一方の主面に対して垂直な方向から見て、第1の電極のパッド電極機能を有している第1の部分の下に配置されている。従って、半導体発光素子の光取り出し面積の低減を抑制して保護素子を形成することができ、半導体発光素子と保護素子との複合半導体装置の小型化を図ることができる。
(2)第1の電極のパッド電極機能を有している第1の部分は半導体発光素子の外部接続部分として機能する他に、半導体発光素子と保護素子との相互接続部分としても機能するので、半導体発光素子の一方の端と保護素子の一方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
(3)基板の少なくとも一方の主面を含む部分が導電性を有しているので、基板によって半導体発光素子の他方の端と保護素子の他方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
(4)第2の半導体層の表面から第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離し、主半導体領域の保護素子部分を使用してショットキーバリアダイオードを形成し、このショットキーバリアダイオードを保護素子として使用するので、保護素子を容易に形成することができる。
次に、図1〜図12を参照して本発明の実施形態を説明する。
図1に示す本発明の実施例1に従う発光素子としての発光ダイオードと保護素子としてのショットキーバリアダイオードとの複合半導体装置は、基板1と、発光ダイオード及びショットキーバリアダイオードを構成するために基板1の上に配置された主半導体領域2と、主半導体領域2に接続された第1の電極3と、基板1に接続された第2の電極4と、光透過性導電膜16と、ショットキーバリアダイオードを接続するための導電体層22と、光透過性絶縁膜23とを有している。次に図1の各部を詳しく説明する。
基板1は導電型決定用不純物としてボロン、インジウム等の3族元素を含むp型単結晶シリコンから成り、一方の主面5と他方の主面6とを有している。基板1のp型不純物濃度は、例えば5×1018〜5×1019 cm-3程度あり、抵抗率は0,0001Ω・cm〜0.01Ω・cm程度である。従って、基板1は導電性を有し、第1及び第2の電極3,4間の電流通路として機能する。更に、基板1は、主半導体領域2のエピタキシャル成長のための基板としての機能、及び発光素子部分及び保護素子部分の支持体としての機能を有する。基板1の好ましい厚みは比較的厚い200〜500μmである。
発光素子及び保護素子の主要部を構成するための主半導体領域2は、n型バッファ層7とn型半導体層(第1の半導体層)8とアンドープ半導体層9とp型半導体層(第2の半導体層)10とから成り、基板1の上に周知の気相成長法によって形成されている。
主半導体領域2は、溝11によって外周側の発光素子部分12と中央の保護素子部分13とに分離されている。溝11は主半導体領域2の一方の主面14即ちp型半導体層10の表面から基板1の一方の主面5に至るように形成され且つ中央の保護素子部分13を囲むように配置されている。従って、図2に示すように、保護素子部分13を囲むように発光素子部分12が配置されている。
主半導体領域2の発光素子部分12はダブルヘテロ接合構造の発光ダイオードを構成する部分であって、この発光素子部分12のn型半導体層(第1の半導体層)8はn型クラッド層として機能し、導電型決定不純物が添加されていないアンドープ半導体層9は活性層として機能し、p型半導体層(第2の半導体層)10はp型クラッド層として機能する。
主半導体領域2の保護素子部分13は発光ダイオードを保護するための保護素子としてのショットキーバリアダイオードを構成する部分であって、p型半導体層(第2の半導体層)10がショットキーバリアダイオードのための半導体層として使用されている。
主半導体領域2の発光素子部分12はダブルヘテロ接合構造の発光ダイオードを構成する部分であって、この発光素子部分12のn型半導体層(第1の半導体層)8はn型クラッド層として機能し、導電型決定不純物が添加されていないアンドープ半導体層9は活性層として機能し、p型半導体層(第2の半導体層)10はp型クラッド層として機能する。
主半導体領域2の保護素子部分13は発光ダイオードを保護するための保護素子としてのショットキーバリアダイオードを構成する部分であって、p型半導体層(第2の半導体層)10がショットキーバリアダイオードのための半導体層として使用されている。
主半導体領域2のn型バッファ層7は、図示を簡単にするために1つの層で示されているが、実際には複数の第1の層(例えばAlN層)と複数の第2の層(例えばGaN層)とから成り、第1の層と第2の層とが交互に配置されている。なお、バッファ層7の最も下に第1の層が配置される。
バッファ層7の第1の層は、Al(アルミニウム)を含む窒化物半導体であることが望ましく、例えば、
化学式 AlxMyGa1-x-yN
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される材料に不純物を添加したものから成る。即ち、第1の層は、例えばAlN(窒化アルミニウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。アルミニウムを含む第1の層の格子定数及び熱膨張係数は第2の層よりもシリコンから成る基板1に近い。
第2の層は、バッファ層10の緩衝機能を更に高めるためのものであって、Alを含まないか又はAlの割合が第1の層のAlの割合よりも小さいn型窒化物半導体から成る。この条件を満足させることができる第2の層は、例えば、
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a<1、
0≦b<1、
a+b≦1、
a<x
を満足させる数値、
で示される材料にn型不純物を添加したものから成る。即ち、第2の層は、例えばGaN(窒化ガリウム)、AlInN(窒化インジウム、アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。第2の層におけるAl(アルミニウム)の増大により発生する恐れのあるクラックを防ぐためにAlの割合を示すaの値を0≦a<0.2、即ち0又は0よりも大きく且つ0.2よりも小さくすることが望ましい。
第1の層の好ましい厚みは、0.5nm〜5nmである。第1の層の厚みが0.5nm未満の場合には上面に形成される主半導体領域2の平坦性が良好に保てなくなる。第1の層の厚みが5nmを超えると、量子力学的トンネル効果が得られなくなる。第2の層の好ましい厚みは、0.5nm〜200nmである。第2の層の厚みが0.5nm未満の場合には上面に形成されるn型半導体層8とアンドープ半導体層9とp型半導体層10の平坦性が良好に保てなくなる。第2の層の厚みが200nmを超えると、バッファ層7にクラックが発生する恐れがある。
なお、バッファ層7を例えばAlN層のみ又はn型GaN層のみで形成することもできる。また、バッファ層7を省いてn型半導体層8を基板1の上に直接に形成することもできる。
また、図1では、p型シリコン半導体の基板1の上に窒化物半導体から成るn型バッファ層7が形成されているが、このヘテロ接合界面の電圧降下は比較的小さい。即ち、p型シリコン半導体の基板1とn型バッファ層7との間に図示されていない合金化層が生じるため、複合半導体装置に順方向バイアス電圧を印加した時のヘテロ接合界面における電圧降下は比較的小さい。
バッファ層7の第1の層は、Al(アルミニウム)を含む窒化物半導体であることが望ましく、例えば、
化学式 AlxMyGa1-x-yN
ここで、前記Mは、In(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記x及びyは、 0<x≦1、
0≦y<1、
x+y≦1
を満足する数値、
で示される材料に不純物を添加したものから成る。即ち、第1の層は、例えばAlN(窒化アルミニウム)、AlInN(窒化インジウム アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。アルミニウムを含む第1の層の格子定数及び熱膨張係数は第2の層よりもシリコンから成る基板1に近い。
第2の層は、バッファ層10の緩衝機能を更に高めるためのものであって、Alを含まないか又はAlの割合が第1の層のAlの割合よりも小さいn型窒化物半導体から成る。この条件を満足させることができる第2の層は、例えば、
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a<1、
0≦b<1、
a+b≦1、
a<x
を満足させる数値、
で示される材料にn型不純物を添加したものから成る。即ち、第2の層は、例えばGaN(窒化ガリウム)、AlInN(窒化インジウム、アルミニウム)、AlGaN(窒化ガリウム アルミニウム)、AlInGaN(窒化ガリウム インジウム アルミニウム)、AlBN(窒化ボロン アルミニウム)、AlBGaN(窒化ガリウム ボロン アルミニウム)及びAlBInGaN(窒化ガリウム インジウム ボロン アルミニウム)から選択された材料から成る。第2の層におけるAl(アルミニウム)の増大により発生する恐れのあるクラックを防ぐためにAlの割合を示すaの値を0≦a<0.2、即ち0又は0よりも大きく且つ0.2よりも小さくすることが望ましい。
第1の層の好ましい厚みは、0.5nm〜5nmである。第1の層の厚みが0.5nm未満の場合には上面に形成される主半導体領域2の平坦性が良好に保てなくなる。第1の層の厚みが5nmを超えると、量子力学的トンネル効果が得られなくなる。第2の層の好ましい厚みは、0.5nm〜200nmである。第2の層の厚みが0.5nm未満の場合には上面に形成されるn型半導体層8とアンドープ半導体層9とp型半導体層10の平坦性が良好に保てなくなる。第2の層の厚みが200nmを超えると、バッファ層7にクラックが発生する恐れがある。
なお、バッファ層7を例えばAlN層のみ又はn型GaN層のみで形成することもできる。また、バッファ層7を省いてn型半導体層8を基板1の上に直接に形成することもできる。
また、図1では、p型シリコン半導体の基板1の上に窒化物半導体から成るn型バッファ層7が形成されているが、このヘテロ接合界面の電圧降下は比較的小さい。即ち、p型シリコン半導体の基板1とn型バッファ層7との間に図示されていない合金化層が生じるため、複合半導体装置に順方向バイアス電圧を印加した時のヘテロ接合界面における電圧降下は比較的小さい。
バッファ層7の上に配置されたn型半導体層8は、
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化物半導体から成ることが望ましく、GaN等のn型窒化ガリウム系化合物半導体から成ることが更に望ましい。なお、発光素子部分12におけるn型半導体層8はn型クラッド層としての機能を有する。
化学式 AlaMbGa1-a-bN
ここで、前記MはIn(インジウム)とB(ボロン)とから選択された少なくとも1種の元素、
前記a及びbは、 0≦a≦1、
0≦b<1、
a+b≦1
a<x
を満足させる数値、
で示される窒化物半導体から成ることが望ましく、GaN等のn型窒化ガリウム系化合物半導体から成ることが更に望ましい。なお、発光素子部分12におけるn型半導体層8はn型クラッド層としての機能を有する。
ダブルヘテロ構造を形成するためにn型半導体層8の上に配置されたアンドープ半導体層9は、
化学式 AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物半導体から成ることが望ましい。なお、アンドープ半導体層9は、発光素子部分12において活性層として機能するものである。図1ではアンドープ半導体層9が1つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、アンドープ半導体層9を1つの層で構成することもできる。また、アンドープ半導体層9の代りにn型又はp型不純物がドーピングされた半導体層を設けることもできる。また、アンドープ半導体層9を省いてホモヘテロ構造にすることもできる。
化学式 AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、を満足する数値、
で示される窒化物半導体から成ることが望ましい。なお、アンドープ半導体層9は、発光素子部分12において活性層として機能するものである。図1ではアンドープ半導体層9が1つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、アンドープ半導体層9を1つの層で構成することもできる。また、アンドープ半導体層9の代りにn型又はp型不純物がドーピングされた半導体層を設けることもできる。また、アンドープ半導体層9を省いてホモヘテロ構造にすることもできる。
アンドープ半導体層9の上に配置されたp型半導体層10は、
化学式 AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、
x+y≦1
を満足する数値、
で示される窒化物半導体にp型不純物をドーピングしたものから成ることが望ましい。この実施例では、p型半導体層10が厚さ500nmのp型GaNで形成されている。このp型半導体層10は、発光素子部分12においてp型クラッド層として機能し、保護素子部分13において第1の電極3とショットキーダイオードを形成する半導体層として機能する。
化学式 AlxInyGa1-x-yN、
ここでx及びyは0≦x<1、
0≦y<1、
x+y≦1
を満足する数値、
で示される窒化物半導体にp型不純物をドーピングしたものから成ることが望ましい。この実施例では、p型半導体層10が厚さ500nmのp型GaNで形成されている。このp型半導体層10は、発光素子部分12においてp型クラッド層として機能し、保護素子部分13において第1の電極3とショットキーダイオードを形成する半導体層として機能する。
第1の電極3は、ボンディングパッド電極と呼ぶこともできるものであって、平坦な頂面17を有し、ボンディングパッド部分とも呼ぶことができる第1の部分18と、発光素子接続部分とも呼ぶことができる第2の部分19と、保護素子接続部分とも呼ぶことができる第3の部分20とを有している。
第1の電極3の第1の部分18は、平面的に見て、即ち基板1の一方の主面に対して垂直な方向から見て、主半導体領域2の発光素子部分12の表面の一部のみを覆い且つ主半導体領域2の保護素子部分13の表面の全部を覆い且つ破線で示すAl(アルミニウム)ワイヤ又はAu(金)ワイヤ等の導電体部材21をボンディングすることができる寸法(面積及び厚み)を有している。この第1の部分18は発光素子部分12から発生した光の透過を完全に又はほぼ完全に阻止する厚みを有する。主半導体領域2の発光素子部分12の表面の大部分は第1の部分18によって覆われていないので、主半導体領域2の発光素子部分12から発生した光は発光素子部分12の表面の第1の部分18によって覆われていない部分から外部に取り出される。
第1の電極3の破線で区画して示す第2の部分19は、溝11の外周側に設けられた発光素子部分12のp型半導体層10上において、第1の部分18と光透過性導電膜16との間に配置され、発光素子部分12のp型半導体層10に対して光透過性導電膜16を介して電気的に低抵抗(オーミック)接続されている。なお、図1では第1の電極3の第2の部分19が光透過性導電膜16を介して発光素子部分12のp型半導体層10に接続されているが、第2の部分19を発光素子部分12のp型半導体層10に直接に接続することもできる。
第1の電極3の破線で区画して示す第3の部分20は、第1の部分18と保護素子部分13のp型半導体層10との間に配置され且つ保護素子部分13のp型半導体層10にショットキー接触している。従って、第1の電極3の第3の部分20とp型半導体層10とによって保護素子として機能するショットキーバリアダイオードが形成されている。
第1の電極3は、導電体部材21によって発光素子部分12をこの外部に接続するためのボンディングパッド電極としての機能の他に、保護素子として機能するショットキーバリアダイオードを形成する機能、更に、発光素子部分12と保護素子部分13とを接続する機能も有し、例えば、AI(アルミニウム)、Ti−AI(チタンーアルミニウム)等の仕事関数の小さい金属又は合金で形成されている。
なお、第1の電極3の第1の部分18と第2の部分19と第3の部分20のいずれか1つ又は2つ又は全てを互いに異なる金属又は合金で形成することもできる。例えば、全てが異なる金属又は合金で形成される場合、第2の部分19は光透過性導電膜16を介してp型半導体層10に対してオーミック接触する材料で形成され、第3の部分20はp型半導体層10に対してショットキー接触する材料で形成され、第1の部分18は第2の部分19と第3の部分20との両方に接続可能な材料で形成される。第2の部分19の好ましい材料は仕事関数の比較的大きい金属又は合金又は一般にITOと呼ばれている酸化インジゥムと酸化錫との混合物であり、第3の部分20の好ましい材料は仕事関数の比較的小さいAI(アルミニウム)、Ti−AI(チタンーアルミニウム)等の金属又は合金であり、第1の部分18の好ましい材料は導電部材21との密着性がよい金属又は合金である。ちなみに、第2の部分19がp型半導体層10にオーミック接触する材料である場合には、第2の部分19を光透過性導電膜16を介さずにp型半導体層10に直接に接続することもできる。
この実施例では図2から明らかなように第1の電極3の平面形状は4角形であるが、これを円形又は多角形等の別の形状に変形することができる。また、半導体基板1の平面形状を円形等に変形することができる。
なお、第1の電極3の第1の部分18と第2の部分19と第3の部分20のいずれか1つ又は2つ又は全てを互いに異なる金属又は合金で形成することもできる。例えば、全てが異なる金属又は合金で形成される場合、第2の部分19は光透過性導電膜16を介してp型半導体層10に対してオーミック接触する材料で形成され、第3の部分20はp型半導体層10に対してショットキー接触する材料で形成され、第1の部分18は第2の部分19と第3の部分20との両方に接続可能な材料で形成される。第2の部分19の好ましい材料は仕事関数の比較的大きい金属又は合金又は一般にITOと呼ばれている酸化インジゥムと酸化錫との混合物であり、第3の部分20の好ましい材料は仕事関数の比較的小さいAI(アルミニウム)、Ti−AI(チタンーアルミニウム)等の金属又は合金であり、第1の部分18の好ましい材料は導電部材21との密着性がよい金属又は合金である。ちなみに、第2の部分19がp型半導体層10にオーミック接触する材料である場合には、第2の部分19を光透過性導電膜16を介さずにp型半導体層10に直接に接続することもできる。
この実施例では図2から明らかなように第1の電極3の平面形状は4角形であるが、これを円形又は多角形等の別の形状に変形することができる。また、半導体基板1の平面形状を円形等に変形することができる。
主半導体領域2の発光素子部分12の主面即ちp型半導体層10の表面のほぼ全部に配置され且つp型半導体層10及び第1の電極3の第2の部分19に対して低抵抗接触している光透過性導電膜16は、第1の電極3の第2の部分19を通る電流を発光素子部分12の全体に広げる機能を有する。主半導体領域2の発光素子部分12から発生した光の取り出しを可能にするために、光透過性導電膜16を、例えば厚さ100nm程度の酸化インジゥムと酸化錫との混合物(ITO)の膜とすることが望ましい。しかし、光透過性導電膜16をNi、Pt、Pd,Rh,Ru,Os,Ir,Ag,Auから選択された1種の金属膜、又はこれらの合金膜によって形成することもできる。
なお、光透過性導電膜16は主半導体領域2の発光素子部分12の全領域に電流を均一に流すために有効である。
なお、光透過性導電膜16は主半導体領域2の発光素子部分12の全領域に電流を均一に流すために有効である。
過電圧保護素子としてのショットキーバリアダイオードを主半導体領域2の発光素子部分12の発光ダイオードに並列接続するために、例えば仕事関数が比較的大きいITO(酸化インジゥムと酸化錫との混合物)等から成る接続導電体層22が主半導体領域2の保護素子部分13の側面に沿って配置されている。この接続導電体層22の一端部は保護素子部分13のp型半導体層10の第1の電極3の第3の部分20が接触している位置から離れた位置にオーミック接触し、この他端部はp型の基板1にオーミック接触している。更に詳細に説明すると、接続導電体層22は、保護素子部分13のp型半導体層10の上面の外周部分と側面との両方にオーミック接触し、更にアンドープ半導体層9とn型半導体層8とバッファ層7との側面にも配置され、更にp型の基板1の上にオーミック接触している。接続導電体層22と第1の電極3の第3の部分20との間は絶縁膜23で電気的に分離されている。
なお、図1の主半導体領域2の保護素子部分13のバッファ層7,n型半導体層8及びアンドープ半導体層9は保護素子としてのショットキーバリアダイオードの構成に直接に関与していない。従って、これ等の側面が接続導電体層22によって電気的に短絡されていても、ショットキーバリアダイオードは正常に動作する。
発光素子部分12の発光ダイオードに所定値以上の逆方向電圧が印加された時に、保護素子部分13のショットキーバリアダイオードが導通状態となり、主半導体領域2の保護素子部分13が実質的に短絡状態になり、発光素子部分12の発光ダイオードに印加される逆方向電圧が低減され、発光ダイオードが過電圧から保護される。
なお、この実施例では製造を容易にするために接続導電体層22が光透過性導電膜16と同一の材料で同一の工程で形成されている。
なお、図1の主半導体領域2の保護素子部分13のバッファ層7,n型半導体層8及びアンドープ半導体層9は保護素子としてのショットキーバリアダイオードの構成に直接に関与していない。従って、これ等の側面が接続導電体層22によって電気的に短絡されていても、ショットキーバリアダイオードは正常に動作する。
発光素子部分12の発光ダイオードに所定値以上の逆方向電圧が印加された時に、保護素子部分13のショットキーバリアダイオードが導通状態となり、主半導体領域2の保護素子部分13が実質的に短絡状態になり、発光素子部分12の発光ダイオードに印加される逆方向電圧が低減され、発光ダイオードが過電圧から保護される。
なお、この実施例では製造を容易にするために接続導電体層22が光透過性導電膜16と同一の材料で同一の工程で形成されている。
接続導電体層22と第1の電極3との間を電気的に分離するために絶縁膜23が両者の間に配置されている。また、絶縁膜23は主半導体領域2の発光素子部分12と第1の電極3との間を電気的に分離するために主半導体領域2の発光素子部分12の側面及び光透過性導電膜16の上にも配置されている。
この実施例では製造を容易にするために接続導電体層22の上の絶縁膜と主半導体領域2の発光素子部分12の側面及び光透過性導電膜16上の絶縁膜との両方が光透過性を有する同一の材料で且つ同一の工程で形成されている。しかし、これ等を互いに異なる材料で形成することもできる。例えば、接続導電体層22と第1の電極3との間に光透過性を有さない絶縁膜を形成し、発光素子部分12の側面及び光透過性導電膜16上に光透過性を有する絶縁膜を形成することができる。
この実施例では製造を容易にするために接続導電体層22の上の絶縁膜と主半導体領域2の発光素子部分12の側面及び光透過性導電膜16上の絶縁膜との両方が光透過性を有する同一の材料で且つ同一の工程で形成されている。しかし、これ等を互いに異なる材料で形成することもできる。例えば、接続導電体層22と第1の電極3との間に光透過性を有さない絶縁膜を形成し、発光素子部分12の側面及び光透過性導電膜16上に光透過性を有する絶縁膜を形成することができる。
第2の電極4は金属層からなり、導電性を有する基板1の他方の主面6の全面に形成されている。この第2の電極4は基板1とバッフア層7を介して主半導体領域2の発光素子部分12のn型半導体層8に接続されていると共に、基板1と接続導電体層22とを介して主半導体領域2の保護素子部分13のp型半導体層10にも接続されている。
なお、第2の電極4を図1で点線で示すように基板1の一方の主面5の外周側に配置することもできる。即ち、基板1の一方の主面5において、主半導体領域2の発光素子部分12を囲むように第2の電極4を配置することもできる。
なお、第2の電極4を図1で点線で示すように基板1の一方の主面5の外周側に配置することもできる。即ち、基板1の一方の主面5において、主半導体領域2の発光素子部分12を囲むように第2の電極4を配置することもできる。
図3は図1の複合半導体装置の等価回路を示す。図1の主半導体領域2の発光素子部分12によって図3の発光ダイオード31が形成され、図1の主半導体領域2の保護素子部分13によって図3のショットキーバリアダイオード32が形成されている。発光ダイオード31及びショットキーバリアダイオード32は図1の第1及び第2の電極3,4に対応する第1及び第2の端子33,34間に接続されている。ショットキーバリアダイオード32は発光ダイオード31に対して逆の極性を有して並列に接続されている。ショットキーバリアダイオード32の順方向の立ち上がり電圧(導通開始電圧)よりも高い逆方向電圧が発光ダイオード31に印加されると、ショットキーバリアダイオード32が導通して、発光ダイオード31に印加される電圧がショットキーバリアダイオード32の順方向の立ち上がり電圧(導通開始電圧)に制限される。これにより、発光ダイオード31を逆方向の過電圧(例えばサージ電圧)から保護することができる。ショットキーバリアダイオード32の順方向の導通開始電圧は発光ダイオード31の許容最大逆方向電圧以下に設定される。即ち、ショットキーバリアダイオード32の順方向の導通開始電圧は、発光ダイオード31が破壊される恐れのある逆方向電圧よりも低い値に設定される。
発光ダイオード31に対して順方向のサージ電圧が発生した時には、ショットキーバリアダイオード32がその逆方向特性に従ってブレークダウンし、ショットキーバリアダイオード32に逆方向電流が流れ、発光ダイオード31は順方向のサージ電圧から保護される。
なお、ショットキーバリアダイオード32のブレークダウン電圧は、発光ダイオード31の正常時の順方向電圧よりも高く、且つ発光ダイオード31に印加される恐れのある順方向電圧サージ電圧よりも低いことが望ましい。
発光ダイオード31に対して順方向のサージ電圧が発生した時には、ショットキーバリアダイオード32がその逆方向特性に従ってブレークダウンし、ショットキーバリアダイオード32に逆方向電流が流れ、発光ダイオード31は順方向のサージ電圧から保護される。
なお、ショットキーバリアダイオード32のブレークダウン電圧は、発光ダイオード31の正常時の順方向電圧よりも高く、且つ発光ダイオード31に印加される恐れのある順方向電圧サージ電圧よりも低いことが望ましい。
次に図1の複合半導体装置の製造方法を説明する。
先ず図4(A)に示すシリコンから成る導電性を有する基板1を用意する。
次に、基板1の上に例えばMOCVD法(有機金属化学気相成長法)によってAlNとGaNとを繰り返して複数回成長させることによってn型バッファ層7を形成する。次に、n型GaNを成長させることによってn型半導体層8を形成する。次に、アンドープInGaNを成長させることによってアンドープ半導体層9を形成する。次に、p型GaNを成長させることによってp型半導体層10を形成する。これにより主半導体領域2が得られる。
先ず図4(A)に示すシリコンから成る導電性を有する基板1を用意する。
次に、基板1の上に例えばMOCVD法(有機金属化学気相成長法)によってAlNとGaNとを繰り返して複数回成長させることによってn型バッファ層7を形成する。次に、n型GaNを成長させることによってn型半導体層8を形成する。次に、アンドープInGaNを成長させることによってアンドープ半導体層9を形成する。次に、p型GaNを成長させることによってp型半導体層10を形成する。これにより主半導体領域2が得られる。
次に、図4(B)に示すようにドライエッチングによって主半導体領域2の一方の主面から基板1の一方の主面5まで選択的に除去することによって平面形状において環状の溝11を形成し、主半導体領域2を平面形状環状の発光素子部分12と発光素子部分12に囲まれた保護素子部分13とに分離する。
次に、主半導体領域2の発光素子部分12及び保護素子部分13の主面及び側面及び基板1の一方の主面5上に光透過性導電材料を蒸着して光透過性導電膜を形成する。次に、ウエットエッチングにとって光透過性導電膜を選択的に除去することによって図1に示す発光素子部分12の光透過性導電膜16と保護素子部分13の接続導電体層22を形成する。接続導電体層22は光透過性導電膜16と同一の材料で同一工程で形成されるので、特別な工程が不要になる。
次に、絶縁物の選択的の堆積によって図1に示す絶縁膜23を形成し、更に、第1及び第2の電極3,4を形成して複合半導体装置を完成させる。
次に、絶縁物の選択的の堆積によって図1に示す絶縁膜23を形成し、更に、第1及び第2の電極3,4を形成して複合半導体装置を完成させる。
実施例1は次の効果を有する。
(1)保護素子としてのショットキーバリアダイオード32を形成するための保護素子部分13がボンディングパッド電極としての機能を有する第1の電極3の下に配置されているので、保護素子を伴った発光ダイオード即ち複合半導体装置のサイズの増大を抑えることができる。
(2)主半導体領域2の保護素子部分13は主半導体領域2の発光素子部分12と同一の層構成であるので、特別な半導体層の形成工程が不要であり、製造コストの増大を抑えることができる。
(3)接続導電体層22が光透過性導電膜16と同一の材料で同一工程で形成されるので、特別な工程が不要になり、製造コストの増大を抑えることができる。
(4)第1の電極3及び第2の電極4は、発光ダイオード31とショットキーバリアダイオード32との相互接続部分として機能していると共に外部接続導体として機能しているので、複合半導体装置の構成が単純化され、小型化及び低コスト化を達成できる
(5)ショットキーバリアダイオード32は発光ダイオード31に対して逆方向並列に接続されており且つ逆方向サージ吸収特性を有するので、発光ダイオード31を逆方向のサージ電圧と順方向のサージ電圧との両方から保護することができる。
(6)主半導体領域2の発光素子部分12に順方向の正常電圧が印加された時に、主半導体領域2の保護素子部分13には電流が流れない。従って、保護素子部分13が周知の電流ブロック層と同様に機能し、主半導体領域2の不要な電流を低減することができる。換言すれば、主半導体領域2の発光素子部分12から放射された光は第1の電極3で遮断されずに取り出され、発光効率が高くなる。
(1)保護素子としてのショットキーバリアダイオード32を形成するための保護素子部分13がボンディングパッド電極としての機能を有する第1の電極3の下に配置されているので、保護素子を伴った発光ダイオード即ち複合半導体装置のサイズの増大を抑えることができる。
(2)主半導体領域2の保護素子部分13は主半導体領域2の発光素子部分12と同一の層構成であるので、特別な半導体層の形成工程が不要であり、製造コストの増大を抑えることができる。
(3)接続導電体層22が光透過性導電膜16と同一の材料で同一工程で形成されるので、特別な工程が不要になり、製造コストの増大を抑えることができる。
(4)第1の電極3及び第2の電極4は、発光ダイオード31とショットキーバリアダイオード32との相互接続部分として機能していると共に外部接続導体として機能しているので、複合半導体装置の構成が単純化され、小型化及び低コスト化を達成できる
(5)ショットキーバリアダイオード32は発光ダイオード31に対して逆方向並列に接続されており且つ逆方向サージ吸収特性を有するので、発光ダイオード31を逆方向のサージ電圧と順方向のサージ電圧との両方から保護することができる。
(6)主半導体領域2の発光素子部分12に順方向の正常電圧が印加された時に、主半導体領域2の保護素子部分13には電流が流れない。従って、保護素子部分13が周知の電流ブロック層と同様に機能し、主半導体領域2の不要な電流を低減することができる。換言すれば、主半導体領域2の発光素子部分12から放射された光は第1の電極3で遮断されずに取り出され、発光効率が高くなる。
図1の実施例1の変形として接続導体層22をp型半導体層10にショットキー接触する金属(例えば仕事関数の比較的小さいAl,Ti−Al等)で形成し、これにより図3で破線で示す第2のショットキーバリアダイオード35’を設けることができる。第2のショットキーバリアダイオード35’は発光ダイオード31の逆方向のサージ電圧を吸収する特性を有するように形成される。この変形例においても、第1の電極3の第3の部分20が保護素子部分13のp型半導体層10にショットキー接触して図3の第1のショットキーバリアダイオード32が形成されるので、主半導体領域2の発光素子部分12で構成される発光ダイオード31を逆方向のサージ電圧と順方向のサージ電圧との両方から保護することができる。また、発光ダイオード31の正常動作時に、発光ダイオード31に順方向電圧と逆方向電圧との両方が印加される回路に発光ダイオード31を使用することができる。
次に、図5に示す実施例2に係わる複合半導体装置を説明する。但し、図5及び後述する図6〜図12において、図1〜図4と実質的に同一の部分、及び図5〜図12において相互に同一の部分には同一の符号を付してその説明を省略する。
図5の複合半導体装置は、図1の複合半導体装置から光透過性導電膜16を省き、この他は図1と同一に構成したものである。従って、図5においては、第1の電極3の第2の部分19が主半導体領域2の発光素子部分12におけるp型半導体層10に対して直接にオーミック接触する必要がある。
図5の複合半導体装置では、主半導体領域2の発光素子部分12におけるp型半導体層10に対して第1の電極3の第2の部分19のみから電流が供給される。しかし、第2の電極4は第1の電極3の第2の部分19よりも広い面積を有しているので電流の広がり(分散)が生じ、発光素子部分12の大部分に電流を流すことができる。
図5の複合半導体装置において、電流の分散を良くするためにp型半導体層10の上に周知のp型半導体から成る電流分散層を配置することもできる。
図5の実施例2は、図1の光透過性導電膜16が無い分だけコストの低減を図ることができるという効果を有し、更に保護素子部分13に基づいて実施例1と同一の効果も有する。
図6の実施例3の複合半導体装置は、図1の光透過性導電膜16を開口50を有するメッシュ状導電膜16aに置き換え、この他は図1と実質的に同一に構成したものである。なお、図6では導電膜16aの開口50を明確に示すために絶縁膜23の一部の図示が省かれている。
多数の開口50が分散配置された導電膜16aは、主半導体領域2の発光素子部分12の表面上に配置され且つ第1の電極3に電気的に接続されている。導電膜16aは、発光素子部分12から発生した光をある程度透過させる材料であっても良いし、光を全く透過させない材料であっても良い。発光素子部分12の表面からの光の取り出し量を大きくするためにメッシュを構成する導電膜16aの幅は、要求される電流を流すことができる範囲においてできるだけ狭く形成される。導電膜16aの開口50は絶縁膜23によって充填されているが、絶縁膜23は光透過性を有しているので、導電膜16aの開口50を介して光を外部に取り出すことができる。なお、保護素子部分13の接続導電体層22はメッシュ状導電膜16aと同時に形成される。
メッシュ状導電膜16aは発光素子部分12のp型半導体層10の外周領域にも配置されているので、メッシュ状導電膜16aは図1の光透過性導電膜16と同様に発光素子部分12における電流の均一性即ち電流の横方向の分散性を高めるために寄与する。発光素子部分12で発生した光は、導電膜16aの開口50と光透過性絶縁膜23とを介して外部に取り出される。
図6の実施例3の第1の電極3と発光素子部分12及び保護素子部分13との関係は、図1の実施例1と同一であるので、図6の実施例3によっても図1の実施例1と同一の効果を得ることができる。
なお、導電膜16aをメッシュ状にする代りに、第1の電極3から放射状に延びるパターンに形成することもできる。
なお、導電膜16aをメッシュ状にする代りに、第1の電極3から放射状に延びるパターンに形成することもできる。
図7の実施例4に従う複合半導体装置は、図1の複合半導体装置における溝11の深さを変え、接続導電体層22の接続箇所を変えた他は、図1と同一に形成したものである。
図7の変形された溝11´は、主半導体領域2の一方の主面14即ちp型半導体層10の表面からn型半導体層8に達するように形成されている。発光素子部分12と保護素子部分13との分離性を高めるために、n型半導体層8の一部を除去して一方の主面14からn型半導体層8の表面までの深さよりも少し深い溝11´を形成することが望ましい。なお、n型バッファ層7はn型半導体層8と同一導電型を有しているので、これ等を合せて1つのn型半導体層と考えることもできる。従って、溝11´をバッファ層7に達するように形成することもできる。
図7において、接続導電体層22の一端部は図1と同様に保護素子部分13のp型半導体層10に接触しているが、その他端部は基板1に直接に接続されずにn型半導体層8に低抵抗接触即ちオーミック接触している。接続導電体層22は、n型半導体層8とn型バッファ層7とを介して基板1に接続され、且つ保護素子部分13のn型半導体層8と発光素子部分12のn型半導体層8とが連続している。また、第1の電極3の第3の部分20は図1と同様に保護素子部分13のp型半導体層10にショットキー接触している。従って、図7の複合半導体装置の等価回路は図3と同一になる。これにより、図7の実施例4は図1の実施例1と同一の効果を有する。
なお、図7の光透過性導電膜16を図5と同様に省くこと、又は光透過性導導電膜16を図6と同様に開口50を有する導電体膜16aに置き換えることもできる。
図8に示す実施例5に従う複合半導体装置は、図7の複合半導体装置の接続導電体層22をn型半導体層8に対してショットキー接触し且つp型半導体層10に対してオーミック接触する金属から成る接続導電体層22aに変形した他は図7と同一に構成したものである。
図8の接続導電体層22aは仕事関数が比較的大きい金属又は合金又は混合物(例えばITO)で形成されている。この接続導電体層22aの一端部は保護素子部分13のp型半導体層10に低抵抗接触(オーミック接触)し、この他端部はn型半導体層8にショットキー接触している。接続導電体層22aの一端部のp型半導体層10に対する接続位置は図1と同一であり、接続導電体層22aの一端部は第1の電極3の第3の部分20から電気的に分離されている。接続導電体層22aは、n型半導体層8とn型バッファ層7とを介して基板1に接続され、且つ保護素子部分13のn型半導体層8と発光素子部分12のn型半導体層8とが連続しているので、図8の複合半導体装置の等価回路は図9になる。
図9に示す図8の複合半導体装置の等価回路は、図3の等価回路に第2のショットキーバリアダイオード35を付加したものに相当する。第1のショットキーバリアダイオード32に直列に接続された第2のショットキーバリアダイオード35は、図8の接続導電体層22aとn型半導体層8とで構成されている。この第2のショットキーバリアダイオード35は、第1のショットキーバリアダイオード32と逆向きの極性を有し、且つ発光ダイオード31と同一の方向性を有する。従って、図9の第2のショットキーバリアダイオード35は図3の第2のショットキーバリアダイオード35´と同様に動作する。即ち、発光ダイオード31の正常動作時の最大逆方向電圧よりも高い逆方向電圧(例えばサージ電圧)が第2のショットキーバリアダイオード35に印加された時に、第2のショットキーバリアダイオード35はブレークダウンして発光ダイオード31を保護する。また、図9の第1のショットキーバリアダイオード32は図3で同一の符号で示すものと同様に動作する。即ち、発光ダイオード31の正常動作時の順方向電圧よりも高いサージ電圧が第1のショットキーバリアダイオード32に印加された時に、第1のショットキーバリアダイオード32はブレークダウンして発光ダイオード31を保護する。従って、図9の第1及び第2のショットキーバリアダイオード32,35から成る過電圧保護手段によって発光ダイオード31を順方向のサージ電圧と逆方向のサージ電圧との両方から保護することができる。
上述から明らかなように、図8の実施例5によれば図1の実施例1と同一の効果を得ることができる他に、第2のショットキーバリアダイオード35による効果も得ることができる。
なお、図8の光透過性導電膜16を図5と同様に省くこと、又は光透過性導導電膜16を図6と同様に開口50を有する導電体膜16aに置き換えることもできる。
図8の実施例5の変形として、接続導電体層22aを主半導体領域2の保護素子部分13におけるp型半導体層10にショットキー接触し、n型半導体層8にオーミック接触する材料(例えばAl又はTi−Al等の比較的仕事関数の小さい金属又は合金)で形成することができる。この場合にも図9の等価回路が得られ、実施例5と同一の効果が得られる。
図8の変形として、接続導電体層22aをp型半導体層10とn型半導体層8との両方にショットキー接触する金属(例えばAu)で形成することができる。この場合には、図9の第1及び第2のショットキーバリアダイオード32,35の間に第2のショットキーバリアダイオード35と同一の極性の第3のショットキーバリアダイオード35´が図9で破線で示すように追加される。
図10に示す実施例6に従う複合半導体装置は、変形された主半導体領域2aを設けた点、及び基板1と主半導体領域2aとの間に導電体層42,43を介在させた点を除いて図1と実質的に同一に構成したものである。
図10の主半導体領域2aは、図1の主半導体領域2からn型バッファ層7を省き、n型半導体層8とアンドープ半導体層9とp型半導体層10との配列順番を図1と逆にした点を除き図1と同一に形成したものである。従って、図10においては、p型半導体層10が本発明の第1の半導体層と成り、n型半導体層8が本発明の第2の半導体層と成る。主半導体領域2aの発光素子部分12のn型半導体層8(第2の半導体層)は光透過性導電膜16を介して第1の電極3に接続されている。従って、第1の電極3は発光ダイオードのカソードとして機能する。主半導体領域2aの発光素子部分12のp型半導体層10(第1の半導体層)は導電体層42,43と基板1とを介して第2の電極4に接続されている。従って、第2の電極4は発光ダイオードのアノードとして機能する。第1の電極3の第3の部分20は主半導体領域2aの保護素子部分13のn型半導体層8(第2の半導体層)にショットキー接触し、図3のショットキーバリアダイオード32と同様な作用を有するショットキーバリアダイオードを形成している。図10の接続導電体層22はn型半導体層8(第2の半導体層)にオーミック接触し、且つ導電体層42に電気的に接続されている。図10の接続導電体層22の材料として仕事関数が比較的小さい金属又は合金(例えばAl又はTiーAl)が使用される。
なお、図10の変形として、接続導電体層22をn型半導体層10にショットキー接触する材料に変えることができる。この場合の接続導電体層22の材料として仕事関数が比較的大きい金属又は合金又は混合物(例えばITO)を使用する。この場合には、図8の実施例5と同様な効果が得られる。
なお、図10の変形として、接続導電体層22をn型半導体層10にショットキー接触する材料に変えることができる。この場合の接続導電体層22の材料として仕事関数が比較的大きい金属又は合金又は混合物(例えばITO)を使用する。この場合には、図8の実施例5と同様な効果が得られる。
導電体層42,43は、主半導体領域2aと基板1との間に配置されており、両者の貼合せに使用されている。図10では説明を容易にするために2つの導電体層42,43に分けて示されているが、これ等は相互に貼合された状態では実質的に一体化される。導電体層42,43は、基板1よりは高い熱伝導率を有するので、放熱体としての機能を有する。また、導電体層42,43は基板1よりも大きい光反射率を有するので、光反射層の機能も有する。
なお、基板1と導電体層42,43又は基板1と導電体層43とを合わせて本発明の導電性を有する基板と呼ぶこともできる。
また、第2の電極4を基板1から露出している導電体層42又は43の一部で形成することもできる。
なお、基板1と導電体層42,43又は基板1と導電体層43とを合わせて本発明の導電性を有する基板と呼ぶこともできる。
また、第2の電極4を基板1から露出している導電体層42又は43の一部で形成することもできる。
図10の複合半導体装置を製造する時には、まず、図11(A)に示す成長用基板40を用意する。成長用基板40は、この上に主半導体領域2aを気相成長させることができるものであればどのようなものでも良く、例えば、GaAs等の3−5族半導体、又はシリコン、又はサファイア等から選択される。
次に、成長用基板40の上にn型半導体層8とアンドープ半導体層9とn型半導体層10とを順次に周知の気相成長法で形成して主半導体領域2aを得る。なお、成長用基板40とn型半導体層8との間にバッファ層を配置することもできる。
次に、図11(B)に示す第1の導電体層42を主半導体領域2aの一方の主面上にAg又はAg合金又はAu又はAu合金等の金属を周知のスパッタリング方法で被着させることによって形成する。また、導電性を有するシリコンから成る支持基板1を用意し、この一方の主面上にAg又はAg合金又はAu又はAu合金等の金属を周知のスパッタリング方法で被着させることによって第2の導電体層43を形成する。
次に、支持基板1上の第2の導電体層43に対して主半導体領域2aの上に形成された第1の導電体層42を重ね合せ、且つ互いに加圧接触させ且つ熱処理を施して第1及び第2の導電体層42,43を貼合わせて一体化させる。
次に、成長用基板40を切削又はエッチングで除去して図11(C)に示す主半導体基板領域2aを伴なった基板1を得る。なお、図11(B)の貼付け工程前に成長用基板40を除去し、第1及び第2の導電体層42,43を介して主半導体領域2aのみを支持基板1に貼付けることもできる。
次に、主半導体領域2aに図10に示す溝11を実施例1と同様な方法で形成し、その後、実施例1と同様な方法で図10の複合半導体装置を完成させる。
図10の実施例6は、図1の実施例1と同一の効果を得ることができる他に、発光素子部分12から基板1の方向に放射された光を第1及び第2の導電体層42,43によって光反射させて一方の主面14側に戻し、光の取り出し効果を高めるという効果、及び第1及び第2の導電体層42,43による放熱効果を得ることができる。
なお、図10の第1及び第2の導電体層42,43を、図1,図5,図6,図7の基板1と主半導体領域2との間に配置することもできる。
図12の実施例7に従う複合半導体装置は、図1のp型半導体から成る基板1をn型半導体から成る基板1aに変え、且つ接続導電体層22をn型の基板1aにショットキー接触する接続導電体層22bに変えた他は、図1と同一に形成したものである。
図12のn型の基板1aは例えば砒素等の5族の元素が添加されたシリコンから成る。
図12の接続導電体層22bの一端部は図1と同様に保護素子部分13のp型半導体層10に低抵抗接触(オーミック接触)し、この他端部はn型半導体基板1aにショットキー接触している。従って、接続導電体層22bはn型半導体基板1aにショットキー接触し、p型半導体層10にオーミック接触することができる比較的仕事関数の小さい金属又は合金(例えばAl,Ti−Al等)で形成される。
これにより、接続導電体層22aとn型の基板1aとの間に図3で点線で示す第2のショットキーバリアダイオード35’と等価なショットキーバリアダイオードが形成される。図12の第1の電極3の第3の部分20は図1と同様に保護素子部分13のp型半導体層10にショットキー接触して第1のショットキーバリアダイオード32を形成しているので、図12の複合半導体装置の等価回路は図3の第1及び第2のショットキーバリアダイオード32、35’を含む等価回路と同一になる。従って、図12の実施例7に従う複合半導体装置は、実施例1の変形で既に説明したように発光ダイオード31を逆方向のサージ電圧と順方向のサージ電圧との両方から保護する効果を有する。
図12の接続導電体層22bの一端部は図1と同様に保護素子部分13のp型半導体層10に低抵抗接触(オーミック接触)し、この他端部はn型半導体基板1aにショットキー接触している。従って、接続導電体層22bはn型半導体基板1aにショットキー接触し、p型半導体層10にオーミック接触することができる比較的仕事関数の小さい金属又は合金(例えばAl,Ti−Al等)で形成される。
これにより、接続導電体層22aとn型の基板1aとの間に図3で点線で示す第2のショットキーバリアダイオード35’と等価なショットキーバリアダイオードが形成される。図12の第1の電極3の第3の部分20は図1と同様に保護素子部分13のp型半導体層10にショットキー接触して第1のショットキーバリアダイオード32を形成しているので、図12の複合半導体装置の等価回路は図3の第1及び第2のショットキーバリアダイオード32、35’を含む等価回路と同一になる。従って、図12の実施例7に従う複合半導体装置は、実施例1の変形で既に説明したように発光ダイオード31を逆方向のサージ電圧と順方向のサージ電圧との両方から保護する効果を有する。
図12の変形として接続導電体層22bを半導体基板1aのみでなく保護素子部分13のp型半導体層10にショットキー接触する材料で形成することもできる。この場合には、図3の第1及び第2のショットキーバリアダイオード32、35’に更に第3のショットキーバリアダイオードが追加された等価回路が得られる。第3のショットキーバリアダイオードは第2のショットキーバリアダイオード35’と同一の方向性を有するので、第1、及び第2及び第3のショットキーバリアダイオードを有する場合には、発光ダイオード31を逆方向のサージ電圧の吸収開始値が高くなる。
なお、図12の光透過性導電膜16を図5と同様に省くこと、又は光透過性導導電膜16を図6と同様に開口50を有する導電体膜16aに置き換えることもできる。
本発明は上述の実施例1〜7に限定されるものではなく、例えば次の変形が可能なものである。
(1) 基板1を単結晶シリコン以外の多結晶シリコン又はSiC等のシリコン化合物、又は3−5族化合物半導体とすることができる。また、図10の実施例においては、基板1を金属基板とすることができる。基板1が金属基板の場合には第2の電極4を金属基板の一部で形成することができる。また基板1を、この一方の主面5を含む一部のみが導電性を有する基板に置き換えることができる。また、本発明に係わる基板を、導電体層と絶縁体層と積層体とすることもできる。この場合には、導電体層の上に主半導体領域2,2aが配置される。
(2) 各実施例では主半導体領域2,2aの保護素子部分13が主半導体領域2,2aの中央に配置され且つこの全部が第1の電極3で覆われているが、保護素子部分13を主半導体領域2,2aの中央以外の部分に配置し且つこの一部のみを第1の電極3で覆うようにすることもできる。
(3) 各実施例の基板1及び主半導体領域2又は2aの各層の導電型を各実施例と逆にすることができる。
(4)各実施例において、第1の電極3の第3の部分20と主半導体領域2又は2aの保護素子部分13との間にショットキーバリアダイオードを形成せずに、接続導電体層22,22a又は22bと保護素子部分13との間にのみショットキーバリアダイオードを形成することができる。
例えば、図1又は図10において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22とp型半導体層10との間をショットキー接触とすることができる。
また、図8において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22aの一端部とp型半導体層10との間、又は接続導電体層22aの他端部とn型半導体層8との間、又はこれ等の両方をショットキー接触とすることができる。
また、図12において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22bの一端部とp型半導体層10との間、及び接続導電体層22bの他端部とn型の基板1aとの間の両方をショットキー接触とすることができる。
(1) 基板1を単結晶シリコン以外の多結晶シリコン又はSiC等のシリコン化合物、又は3−5族化合物半導体とすることができる。また、図10の実施例においては、基板1を金属基板とすることができる。基板1が金属基板の場合には第2の電極4を金属基板の一部で形成することができる。また基板1を、この一方の主面5を含む一部のみが導電性を有する基板に置き換えることができる。また、本発明に係わる基板を、導電体層と絶縁体層と積層体とすることもできる。この場合には、導電体層の上に主半導体領域2,2aが配置される。
(2) 各実施例では主半導体領域2,2aの保護素子部分13が主半導体領域2,2aの中央に配置され且つこの全部が第1の電極3で覆われているが、保護素子部分13を主半導体領域2,2aの中央以外の部分に配置し且つこの一部のみを第1の電極3で覆うようにすることもできる。
(3) 各実施例の基板1及び主半導体領域2又は2aの各層の導電型を各実施例と逆にすることができる。
(4)各実施例において、第1の電極3の第3の部分20と主半導体領域2又は2aの保護素子部分13との間にショットキーバリアダイオードを形成せずに、接続導電体層22,22a又は22bと保護素子部分13との間にのみショットキーバリアダイオードを形成することができる。
例えば、図1又は図10において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22とp型半導体層10との間をショットキー接触とすることができる。
また、図8において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22aの一端部とp型半導体層10との間、又は接続導電体層22aの他端部とn型半導体層8との間、又はこれ等の両方をショットキー接触とすることができる。
また、図12において、第1の電極3の第3の部分20と保護素子部分13のp型半導体層10との間をオーミック接触とし、接続導電体層22bの一端部とp型半導体層10との間、及び接続導電体層22bの他端部とn型の基板1aとの間の両方をショットキー接触とすることができる。
1,1a 基板
2,2a、2b 主半導体領域
3 第1の電極
4 第2の電極
12 発光素子部分
13 保護素子部分
2,2a、2b 主半導体領域
3 第1の電極
4 第2の電極
12 発光素子部分
13 保護素子部分
Claims (16)
- 一方の主面と他方の主面とを有し且つ少なくとも前記一方の主面を含む部分が導電性を有している基板と、
前記基板の前記一方の主面の上に配置された第1導電型を有する第1の半導体層と前記第1の半導体層の上に配置された第2導電型を有する第2の半導体層とを備え、且つ前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離されている主半導体領域と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極と、
前記主半導体領域の前記保護素子部分を使用して形成され且つ前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つのショットキーバリアダイオードから成る保護素子を含む過電圧保護手段と、
前記基板に接続された第2の電極と、
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置。 - 前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記基板とを電気的に接続するための導電体層とから成ることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。 - 前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は、前記ショットキーバリアダイオードを形成するために前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触している一端と前記基板に電気的に接続されている他端とを有する導電体層を備えていることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。 - 前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードとを含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記第2のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置にショットキー接触している導電体層によって形成され、前記導電体層は前記基板に接続されていることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。 - 前記基板は半導体基板であり、
前記溝は前記第2の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は第1のショットキーバリアダイオードと第2のショットキーバリアダイオードと前記第1及び第2のショットキーバリアダイオードを相互に接続するための導電体層を含み、前記第1のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成され、前記導電体層は前記主半導体領域の前記保護素子部分の前記第2の半導体層の前記第3の部分が接触している位置から離れた位置に接触している一端部と前記第2のショットキーバリアダイオードを形成するために前記基板にショットキー接触している他端部とを有していることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。 - 前記溝は前記基板に達しないで前記第1の半導体層の少なくとも一部を残存させる深さを有し、
前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層に対する前記第1の電極の前記第3の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第2の半導体層と前記保護素子部分の前記第1の半導体層とを電気的に接続するための導電体層とから成ることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。 - 前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第2の半導体層における前記第3の部分が接触している位置から離れた位置に接触している一端部と前記主半導体領域の前記保護素子部分の前記第1の半導体層に接触している他端部とを有する導電体層から成り、前記保護素子としてのショットキーバリアダイオードを形成するために前記導電体層の前記一端部と前記他端部とのいずれか一方又は両方が前記主半導体領域の前記保護素子部分にショットキー接触していることを特徴とする請求項1記載の半導体発光素子と保護素子との複合半導体装置。
- 前記過電圧保護手段の別の前記保護素子としてのショットキーバリアダイオードを形成するために前記第1の電極の前記第3の部分が前記主半導体領域の前記保護素子部分の前記第2の半導体層にショットキー接触していることを特徴とする請求項7記載の半導体発光素子と保護素子との複合半導体装置。
- 前記主半導体領域は、更に、前記第1の半導体層と前記第2の半導体層との間に配置されたアンドープ半導体層を有していることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。
- 更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続された光透過性導電膜を有していることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。
- 更に、前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面に配置され且つ前記第1の電極の前記第2の部分に接続され且つ開口を有している補助導電体層を備えていることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。
- 前記主半導体領域の前記溝の壁面と前記第1の電極との間に絶縁膜が配置されていることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。
- 前記主半導体領域の前記保護素子部分の全部が第1の電極の前記第1の部分で覆われていることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。
- 更に、前記基板と前記主半導体領域との間に配置された導電体層を有し、前記導電体層によって前記基板と前記主半導体領域とが貼合されていることを特徴とする請求項1乃至8のいずれか1つに記載の半導体発光素子と保護素子との複合半導体装置。
- 一方の主面と他方の主面とを有し且つ導電性を有している基板を用意する工程と、
前記基板の上に第1導電型を有する第1の半導体層と第2の導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置の製造方法。 - 半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の上に第1導電型を有する第1の半導体層と第2導電型を有する第2の半導体層とを含む主半導体領域を気相成長させる工程と、
前記主半導体領域の前記第2の半導体層に導電性を有する支持基板を貼り合せる工程と、
前記成長用基板を除去する工程と、
前記第2の半導体層の表面から前記第1の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも1つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第2の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第2の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第1の部分と、前記第1の部分と前記発光素子部分の前記第2の半導体層との間に配置され且つ前記発光素子部分の前記第2の半導体層に電気的に接続された第2の部分と、前記第1の部分と前記保護素子部分の前記第2の半導体層との間に配置され且つ前記保護素子部分の前記第2の半導体層に接触している第3の部分とを備えている第1の電極を形成する工程と、
前記基板に接続された第2の電極を形成する工程と
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222106A JP2007042682A (ja) | 2005-07-29 | 2005-07-29 | 半導体発光素子と保護素子との複合半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222106A JP2007042682A (ja) | 2005-07-29 | 2005-07-29 | 半導体発光素子と保護素子との複合半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007042682A true JP2007042682A (ja) | 2007-02-15 |
Family
ID=37800420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005222106A Pending JP2007042682A (ja) | 2005-07-29 | 2005-07-29 | 半導体発光素子と保護素子との複合半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007042682A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009516377A (ja) * | 2005-11-17 | 2009-04-16 | ラティス パワー (チアンシ) コーポレイション | シリコン基板上に高品質の半導体発光デバイスを製造するための方法 |
JP2009531851A (ja) * | 2006-03-28 | 2009-09-03 | ソウル オプト デバイス カンパニー リミテッド | ツェナーダイオードを備える発光素子及びその製造方法 |
CN101916768A (zh) * | 2010-05-19 | 2010-12-15 | 武汉华灿光电有限公司 | 高效抗静电氮化镓基发光器件及其制作方法 |
EP2325900A1 (en) * | 2008-08-29 | 2011-05-25 | Nichia Corporation | Semiconductor light emitting element and semiconductor light emitting device |
-
2005
- 2005-07-29 JP JP2005222106A patent/JP2007042682A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009516377A (ja) * | 2005-11-17 | 2009-04-16 | ラティス パワー (チアンシ) コーポレイション | シリコン基板上に高品質の半導体発光デバイスを製造するための方法 |
JP2009531851A (ja) * | 2006-03-28 | 2009-09-03 | ソウル オプト デバイス カンパニー リミテッド | ツェナーダイオードを備える発光素子及びその製造方法 |
EP2325900A1 (en) * | 2008-08-29 | 2011-05-25 | Nichia Corporation | Semiconductor light emitting element and semiconductor light emitting device |
EP2325900A4 (en) * | 2008-08-29 | 2013-11-06 | Nichia Corp | LIGHT EMITTING SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR LIGHT EMITTING DEVICE |
TWI493748B (zh) * | 2008-08-29 | 2015-07-21 | Nichia Corp | Semiconductor light emitting elements and semiconductor light emitting devices |
CN101916768A (zh) * | 2010-05-19 | 2010-12-15 | 武汉华灿光电有限公司 | 高效抗静电氮化镓基发光器件及其制作方法 |
CN101916768B (zh) * | 2010-05-19 | 2012-10-03 | 华灿光电股份有限公司 | 高效抗静电氮化镓基发光器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7405431B2 (en) | Light-emitting semiconductor device having an overvoltage protector | |
JP5044986B2 (ja) | 半導体発光装置 | |
US10283498B2 (en) | LED chip having ESD protection | |
US9209362B2 (en) | Semiconductor light emitting device and method of fabricating semiconductor light emitting device | |
JP5641725B2 (ja) | 複数の非極性発光セルを有する発光素子及びその製造方法 | |
EP2405493B1 (en) | Method of manufacturing a semiconductor light-emitting device | |
US8592839B2 (en) | Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same | |
JP4577497B2 (ja) | 半導体発光素子と保護素子との複合半導体装置 | |
US10580939B2 (en) | Semiconductor light-emitting device including a reflector layer having a multi-layered structure | |
CN110379900B (zh) | 发光二极管及其制造方法 | |
JP2007157926A (ja) | 保護ダイオードを伴った半導体発光装置及びその製造方法 | |
JP2011181597A (ja) | 半導体発光素子 | |
JP2010171167A (ja) | 発光素子 | |
JP2012204373A (ja) | 半導体発光素子 | |
JP4868821B2 (ja) | 窒化ガリウム系化合物半導体及び発光素子 | |
JP2007042682A (ja) | 半導体発光素子と保護素子との複合半導体装置及びその製造方法 | |
KR101040140B1 (ko) | 반도체 발광 소자 어레이 및 그 제조방법 | |
CN101345275B (zh) | 发光元件 | |
KR20090109598A (ko) | 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법 | |
CN102084506A (zh) | 用于半导体发光器件的反射性接触 | |
KR20120009829A (ko) | 발광소자 | |
KR20190129809A (ko) | 정전방전 보호 기능을 갖는 발광 다이오드 칩 | |
US11888091B2 (en) | Semiconductor light emitting device and light emitting device package | |
JP2010177446A (ja) | 発光素子 | |
KR101599529B1 (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |