JP2011086910A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2011086910A
JP2011086910A JP2010149767A JP2010149767A JP2011086910A JP 2011086910 A JP2011086910 A JP 2011086910A JP 2010149767 A JP2010149767 A JP 2010149767A JP 2010149767 A JP2010149767 A JP 2010149767A JP 2011086910 A JP2011086910 A JP 2011086910A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor light
emitting device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010149767A
Other languages
English (en)
Inventor
Hwan Hee Jeong
ジョン，ワンヒ
Sang-Youl Lee
イ，サンヨル
Juno Song
ソン，ジュンオ
Kwang Ki Choi
チョイ，クワンキ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2011086910A publication Critical patent/JP2011086910A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体層の上に形成された電極の電気的特性を向上させること。
【解決手段】本発明の半導体発光素子は、電極層と；前記電極層の上に配置され、第1導電型半導体層と、前記第1導電型半導体層の上に配置された活性層と、前記活性層の上に配置された第2導電型半導体層とを含む発光構造物と；前記発光構造物の上に配置された電極と；を含み、前記電極は、前記第2導電型半導体層の上部表面に接触されたオーミックコンタクト層と、前記オーミックコンタクト層の上に配置された第1バリア層と、前記第1バリア層の上に配置され、銅を含む伝導層と、前記伝導層の上に配置された第2バリア層と、前記第2バリア層の上に配置されたボンディング層とを含む。
【選択図】図１

Description

本発明は、半導体発光素子及びその製造方法に関するものである。
III‐V族窒化物半導体は、物理的、化学的特性により、発光ダイオード(LED)またはレーザーダイオード(LD)等の発光素子の核心素材として注目されている。例えば、InxAlyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式で現わされる窒化物半導体がある。
発光ダイオードは化合物半導体の特性を利用して電気を光に変換し、信号の送受信、または光源として使われる半導体素子の一種である。
このような窒化物半導体材料を利用したLEDあるいはLDは、光を得るための発光素子に多く用いられており、携帯電話のキーパットの発光部、電光掲示板、照明装置等各種製品の光源として応用されている。
本発明は化合物半導体層の上に形成された電極の電気的特性を改良できる半導体発光素子及びその製造方法を提供する。
本発明の半導体発光素子は、電極層と；前記電極層の上に配置され、第1導電型半導体層と、前記第1導電型半導体層の上に配置された活性層と、前記活性層の上に配置された第2導電型半導体層を含む発光構造物と；前記発光構造物の上に配置された電極と；を含み、前記電極は、前記第2導電型半導体層の上部表面に接触されたオーミックコンタクト層と、前記オーミックコンタクト層の上に配置された第1バリア層と、前記第1バリア層の上に配置され、銅を含む伝導層と、前記伝導層の上に配置された第2バリア層と、前記第2バリア層の上に配置されたボンディング層とを含む。
本発明の半導体発光素子は、電極層と；前記電極層の上に配置され、第1導電型半導体層と、前記第1導電型半導体層の上に配置された第2導電型半導体層と、前記第2導電型半導体層の上に配置された活性層と、前記活性層の上に配置されて第1導電型の第3半導体層を含む発光構造物と；前記発光構造物の上に配置された電極と；を含み、前記電極は、前記第3半導体層の上部表面に接触されたオーミックコンタクト層と、前記オーミックコンタクト層の上に配置された第1バリア層と、前記第1バリア層の上に配置され、銅を含む伝導層と、前記伝導層の上に配置された第2バリア層と、前記第2バリア層の上に配置されたボンディング層とを含む。
本発明によれば、光抽出効率を高めることができる。
本発明によれば、半導体層の下の金属層同士の間、及び金属層と非金属層の間の接合による信頼性を向上させることができる。
本発明によれば、半導体層の上に形成された電極の電気的特性を向上させることができる。
本発明によれば、垂直型チップの低い動作電圧を提供し、高電流に対し安定的に動作することができる。
本発明によれば、チップの信頼性を向上させることができる。
第1実施例による半導体発光素子の断面図。 別の実施例による半導体発光素子の断面図。 図1の半導体発光素子のA-A線の断面図。 図1の半導体発光素子の電極構造を示す図面。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 図1の半導体発光素子の製造過程を順次に示す断面図。 別の実施例による半導体発光素子の断面図。 別の実施例による半導体発光素子の断面図。 別の実施例による半導体発光素子の断面図。 図17の半導体発光素子のB-B線の断面図。 本発明の発光素子パッケージの断面図。
本発明の実施例の説明において、各層（膜）、領域、パターン又は構造物が基板、各層（膜）、領域、パッド又はパターンの“上”又は“下”に形成されると記載される場合、“上”と“下”は直接又は他の層を介在して形成されることを皆含む。また、各層の“上”又は“下”の基準は図面を基準として説明する。なお、図面において、各層の厚さや大きさは、説明の便宜及び明確性を図り、誇張、省略又は概略的に図示されている。また、各構成要素の大きさは実際の大きさを全面的に反映するものではない。
以下、添付された図面を参照しながら、本発明の半導体発光素子を説明する。
図1は第1実施例による半導体発光素子の断面図であり、図2は図1の半導体発光素子のA-A線の断面図である。図1及び図2に示すように、本発明の半導体発光素子100は発光構造物135、チャンネル層140、オーミック層150、電極層160、接合層170、伝導性支持部材175を含む。
前記半導体発光素子100は化合物半導体、例えば、3族-5族元素の化合物半導体から具現することができる。前記半導体発光素子100は青色、緑色、赤色等のような可視光線領域の光、または紫外線領域の光を放出することができる。前記半導体発光素子100は本発明の技術的範囲内において多様に変形することができる。
前記発光構造物135は第1導電型半導体層110、活性層120、第2導電型半導体層130を含むことができる。
前記第1導電型半導体層110は第1導電型ドーパントがドーピングされた3族-5族元素の化合物半導体から具現することができる。例えば、前記3族-5族元素の化合物半導体はGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等から選択することができる。前記第1導電型半導体層110がN型半導体である場合、前記第1導電型ドーパントは、例えば、5族元素から選択することができる。前記第1導電型半導体層110は単一層または多重層に形成することができ、これに限定されるものではない。
前記第1導電型半導体層110の上には電極115を形成することができる。前記電極115は所定の形状に分かれた形状に形成することができるが、これに限定されるものではない。前記第1導電型半導体層110の上面は光抽出効率のために凹凸パターン112に形成することができる。前記電極115の上面も凹凸パターンにすることができるが、これに限定されるものではない。
前記電極115は前記第1導電型半導体層110の上面に接触するようにすることができる。前記第1導電型半導体層110がN型である場合、即ち前記電極115はN面に接触するようにすることができる。また、前記電極115は、少なくとも１つのパッドと、前記パッドに連結されてパターニングされた金属層からなることができる。
前記活性層120は前記第1導電型半導体層110の下に形成され、単一または多重量子井戸構造からなることができる。前記活性層120は、3族-5族元素の化合物半導体材料を用いて井戸層と障壁層の積層構造を有するように形成することができる。例えば、前記活性層120はInGaN井戸層/GaN障壁層またはInGaN井戸層/AlGaN障壁層にすることができる。前記活性層120の上または/及び下には導電型クラッド層を形成することができる。前記導電型クラッド層は、例えば、AlGaN系の半導体からなることができる。
前記第2導電型半導体層130は前記活性層120の下に形成され、第2導電型ドーパントがドーピングされた3族-5族元素の化合物半導体から具現することができる。例えば、前記3族-5族元素の化合物半導体はGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等から選択することができる。前記第2導電型半導体層130がP型半導体である場合、前記第2導電型ドーパントは、例えば、3族元素から選択することができる。前記第2導電型半導体層130は単一層または多重層に形成することができるが、これに限定されるものではない。
図1Aに示すように、前記発光構造物135は前記第2導電型半導体層120の下に第3導電型半導体層134を更に含むことができる。前記第3導電型半導体層134は第2導電型半導体層120とは反対の極性を持つことができる。また、前記第1導電型半導体層110はP型半導体層にし、前記第2導電型半導体層130はN型半導体層にすることもできる。これによって、前記発光構造物135はN-P接合、P-N接合、N-P-N接合、及びP-N-P接合構造中の少なくとも１つを含むことができる。
前記第2導電型半導体層130または第3導電型半導体層134の下にはチャンネル層140及びオーミック層150を形成することができる。以下では説明の便宜を図り、発光構造物135の一番下の層に第2導電型半導体層130が配置される場合を基準として説明することにする。
前記チャンネル層140は前記第2導電型半導体層130と前記接合層170の外側の周りに形成される。ここで、前記発光構造物135の周りの領域105はチャンネル領域として、前記チャンネル層140または/及び絶縁層180が露出される。
前記チャンネル層140の内側領域D0は前記第2導電型半導体層130の下面の周りに接触され、前記チャンネル層140の外側は前記発光構造物135の終端の外側に延長される。前記チャンネル層140は前記第2導電型半導体層130の下面の外側の周りにおいて、ループ状、リング状、またはフレーム状に形成される。前記チャンネル層140は閉ループ形態に形成することができる。
前記チャンネル層140は酸化物、窒化物または絶縁物の材質を選択的に用いることができる。例えば、前記チャンネル層140はITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、SiO2、SiOx、SiOxNy、Si3N4、Al2O3、TiO2等から選択される物質から形成することができる。
前記チャンネル層140は、前記発光構造物135の外壁が湿気に露出された場合でも、相互ショートするのを防止し、高湿度に強い半導体発光素子を提供することができる。前記チャンネル層140に透光性物質を用いる場合、レーザースクライビング時に照射されるレーザーが透過でき、レーザー照射による金属物質の破片の発生を防止することができる。これによって、発光構造物135の側壁での層間ショートの問題を防止することができる。前記チャンネル層140は前記発光構造物135の各層110、120、130の外壁と前記接合層170の間の間隔を離隔させることができる。
前記オーミック層150は前記チャンネル層140の内側と前記第2導電型半導体層130の下に形成される。前記オーミック層150は前記第2導電型半導体層130にオーミック接触される。例えば、前記オーミック層150はITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等により具現することができる。即ち、前記オーミック層150は伝導性酸化物と金属を選択的に用いることができる。例えば、前記オーミック層150はITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au、及びNi/IrOx/Au/ITO中の１つ以上を用いて単一層または多重層に具現することができる。
前記オーミック層150の端部152は前記チャンネル層140の下面の内側に接触されるようにすることができる。前記オーミック層150の端部152は前記接合層170の外壁から内側に所定距離D1離隔されることで、チップの外側に露出されることがない。これによって、前記オーミック層150と他の層の間の界面での剥離問題を解決することができる。また、前記オーミック層150の端部152が前記チャンネル層140の内側端の下に形成されることで、前記チャンネル層140の内側端(チャンネル層の内側面)を保護することができる。
また、前記第2導電型半導体層130の下には電流ブロッキング層145を形成することができる。前記電流ブロッキング層145は前記オーミック層150内、または前記オーミック層150と前記第2導電型半導体層130の間、または前記電極層160と前記オーミック層150の間に形成することができる。
前記電流ブロッキング層145は、前記電極層160または前記接合層170より電気伝導性が低いように形成することができる。例えば、前記電流ブロッキング層145はITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3、TiO2中の少なくとも１つを含むことができる。ここで、前記電極層160がAgからなっている場合、前記電流ブロッキング層145はITO、ZnO、SiO2等の物質から形成することができる。
前記電流ブロッキング層145は前記電極115のパターン形状に対応されるように形成することができる。また、前記電流ブロッキング層145は前記電極115と対応される領域に形成することができる。前記電流ブロッキング層145の大きさは電流の分布に応じて変更することができる。
前記電極層160は前記オーミック層150の下に形成され、反射層として機能することができる。前記電極層160はAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びこれらの任意の組合により構成される物質から形成することができる。また、前記電極層160は前記金属物質とIZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等の伝導性酸化物質を用いて多重層に形成することができる。例えば、前記電極層160はIZO/Ni、AZO/Ag、IZO/Ag/Ni、AZO/Ag/Ni等に形成することができる。
前記電極層160は前記オーミック層150の下に形成され、その端部162が前記チャンネル層140に接触されないように形成される。これによって、従来半導体発光素子における前記チャンネル層140の酸化物(ITO、SiO2)と前記電極層160の金属(例えば、Ag)の間の接触によって接着力が低下する問題、及びチップの信頼性問題を改善させることができる。
前記電極層160は発光構造物135から入射される光を反射させ、光抽出効率を高めることができる。
前記電極層160の下には接合層170が形成される。前記接合層170はバリア金属またはボンディング金属等を含む。例えば、前記接合層170はTi、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、AgまたはTa中の少なくとも１つを含むことができる。
前記接合層170は前記電極層160と前記チャンネル層140の下に形成される。前記接合層170はチップの外壁に露出され、前記電極層160、前記オーミック層150の端部152、前記チャンネル層140に接触され、接着力を強化させることができる。
前記接合層170の下には伝導性支持部材175を形成することができる。前記伝導性支持部材175はベース基板として、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、GaAs、ZnO、SiC、GaN、SiGe等)等により具現することができる。前記伝導性支持部材175は伝導性シートにより具現することもできる。
前記発光構造物135の外側の周りは傾斜するように形成し、該周りには絶縁層180を形成することができる。前記絶縁層180は下端182が前記チャンネル層140の上に配置され、上端184が前記第1導電型半導体層110の周りに形成されるようにすることができる。これによって、前記絶縁層180の接着力を強化させ、前記発光構造物135の層間のショートを防止することができる。
図2に示すように、半導体領域E1の内側には前記チャンネル層140の内側が配置される。また、半導体領域E1の外側領域C1、C2には前記チャンネル層140の外側が配置される。前記電流ブロッキング層145は前記オーミック層150の内側、例えば図1の電極115に対応される領域に配置することができる。
図3は図1の電極115を詳細に示す図面である。前記電極115はパッドまたはパッドに連結された金属パターンを含むことができる。前記パッド及び金属パターンはスパッタリング法、電子ビーム（E-beam）蒸着法またはメッキ法により数μｍ以下の厚さに形成される。前記パッド及び金属パターンは同一金属からなることもできる。
前記電極115は、例えばフォトリソグラフィ工程により形成することができる。即ち、フォトレジストをコーティングし、露光及び現像して、選択領域を露出されるようにパターニングした後、金属層を形成することができる。また、金属層を形成した後前記パターニング工程を行うこともできる。このようなフォトリソグラフィ工程は、本発明の技術的範囲内において変更することができる。
前記電極115はオーミックコンタクト層L1、第1バリア層L2、伝導層L3、第2バリア層L4、ボンディング層L5を含むことができる。
前記オーミックコンタクト層L1は、前記第1導電型半導体層(図1の110)の上にオーミック接触される。この時、前記オーミックコンタクト層L1は前記第1導電型半導体層110の上面、即ちN面に接触される。また、前記オーミックコンタクト層L1は、前記第1導電型半導体層110の上面に凹凸パターンが形成される場合、前記凹凸パターンに対応されるように形成することができる。
前記オーミックコンタクト層L1は、前記第1導電型半導体層(図1の110)とのオーミック接触が良い金属からなることができる。例えば、前記オーミックコンタクト層L1はCr、Cr合金、Al、Al合金、Ti、Ti合金、Ag、Ag合金、Ni、Ni合金中の少なくとも１つを含むことができる。前記オーミックコンタクト層L1の厚さは0.5ｎｍ〜100ｎｍに形成することができる。前記オーミックコンタクト層L1は、光反射のためにAl等のような反射特性を有する金属を上層に設けることで、多重層構造に形成することができる。
前記オーミックコンタクト層L1の上には第1バリア層L2が形成される。前記第1バリア層L2は高温環境において、前記伝導層L3による前記オーミック層L1の電気的特性の減少を防止する。前記第1バリア層L2はNi、Ni合金、Ti、Ti合金中の少なくとも１つからなることができる。前記第1バリア層L2の厚さは10ｎｍ〜500ｎｍ程度に形成することができる。
前記第1バリア層L2の上には伝導層L3が形成される。前記伝導層L3はCuまたはCu合金からなることができる。前記伝導層L3の厚さは500ｎｍ〜5000ｎｍに形成することができる。前記伝導層L3はCuまたはCu合金を用いることで他の層より厚くなるように形成することができ、これによって低い動作電圧を提供することができる。前記伝導層L3がCuまたはCu合金を用いることで、厚さを容易に厚くすることができ、製造コストを削減することができる。また、前記伝導層L3は、高電流の印加時にも安定した動作特性を提供することができる。前記伝導層L3はボンディング物質(例えば、Au)に比べて抵抗性(resistivity)が優れることから、電気的特性を向上させることができる。
前記伝導層L3の上には前記第2バリア層L4が形成される。前記第2バリア層L4は高温環境において、前記伝導層L3による前記ボンディング層L5の電気的特性の減少を防止する。前記第2バリア層L4はNi、Ni合金、Ti、Ti合金中の少なくとも１つからなることができる。前記第2バリア層L4の厚さは10ｎｍ〜500ｎｍ程度に形成することができる。
本発明によれば、前記伝導層L3の下と上に第1バリア層L2及び第2バリア層L4をそれぞれ形成することで、前記オーミックコンタクト層L1と前記ボンディング層L5の電気的特性の減少を防止することができる。
前記第2バリア層L4の上には前記ボンディング層L5が形成される。前記ボンディング層L5はAu、Al、Cu、Cu合金の中から選択される少なくとも１つの物質により単一層または多重層に形成することができる。前記ボンディング層L5は、ワイヤ等のボンディングの接合性を考慮して形成することができる。前記ボンディング層L5の厚さは500ｎｍ〜3000ｎｍに形成することができる。
本発明の電極115は、オーミックコンタクト層L1、第1バリア層L2、伝導層L3、第2バリア層L4、ボンディング層L5の積層構造からなることができる。例えば、前記電極115はCr/Ni/Cu/Ni/Auの構造に積層することができる。このような積層構造を有する電極115は、ハイパワーチップの製作時に前記伝導層L3の厚さをCuにより容易に増加させることができ、低い動作電圧とハイパワーチップにおいて、安定したパッドの特性を提供することができる。また、前記電極115はCr/Al/Ni/Cu/Ni/Auの構造に形成することもできる。
図4〜図14は、図1の半導体発光素子の製造過程を順次に示す断面図である。図4及び図5に示すように、基板101は成長用装置に載置され、その上に2族〜6族元素の化合物半導体が層またはパターンの形態で形成される。
前記成長用装置は電子ビーム蒸着機、PVD(physical vapor deposition)、CVD(chemical vapor deposition)、PLD(plasma laser deposition)、二重熱蒸着機(dual-type thermal evaporator)、スパッタリング(sputtering)、MOCVD(metal organic chemical vapor deposition)等から選択的に用いることができ、このような装置に限定されない。
前記基板101はサファイア基板(Al203)、GaN、SiC、ZnO、Si、GaP、InP、Ga203、導電性基板、及びGaAs等から選択的に用いることができる。このような基板101の上面には凹凸パターンが形成される。また、前記基板101の上には、2族〜6族元素の化合物半導体からなる層またはパターン、例えばZnO層(図示しない)、バッファ層(図示しない)、ノンドープ半導体層(図示しない)中の少なくとも１つの層が形成される。前記バッファ層またはノンドープ半導体層は3族-5族元素の化合物半導体からなることができる。また、前記バッファ層は前記基板との格子定数(lattice constant)の差を減らし、前記ノンドープ半導体層はドーピングしないGaN系の半導体から形成することができる。
前記基板101の上には第1導電型半導体層110が形成され、前記第1導電型半導体層110の上には活性層120が形成され、前記活性層120の上には第2導電型半導体層130が形成される。
前記第1導電型半導体層110は第1導電型ドーパントがドーピングされた3族-5族元素の化合物半導体から具現することができる。例えば、前記3族-5族元素の化合物半導体はGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等から選択することができる。前記第1導電型半導体層110がN型半導体である場合、前記第1導電型ドーパントは、例えば5族元素から選択することができる。前記第1導電型半導体層110は単一層または多重層に形成することができ、これに限定されるものではない。
前記第1導電型半導体層110の上には活性層120が形成され、前記活性層120は単一量子井戸構造または多重量子井戸構造に形成することができる。前記活性層120は3族-5族元素の化合物半導体材料を用いて井戸層と障壁層の積層構造、例えば、InGaN井戸層/GaN障壁層またはInGaN井戸層/AlGaN障壁層の積層構造に形成することができる。
前記活性層120の上または/及び下には導電型クラッド層が形成され、例えば、前記導電型クラッド層はAlGaN系半導体からなることができる。
前記活性層120の上には前記第2導電型半導体層130が形成される。前記第2導電型半導体層130は第2導電型ドーパントがドーピングされた3族-5族元素の化合物半導体から具現することができる。例えば、前記3族-5族元素の化合物半導体はGaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等から選択することができる。前記第2導電型半導体層130がP型半導体である場合、前記第2導電型ドーパントは例えば3族元素から選択することができる。前記第2導電型半導体層130は単一層または多重層に形成することができ、これに限定されるものではない。
前記第1導電型半導体層110、前記活性層120及び前記第2導電型半導体層130は発光構造物135から定義することができる。また、前記第2導電型半導体層130の上には第3導電型半導体層、例えば、N型半導体層またはP型半導体層が形成される。これによって、前記発光構造物135はN-P接合、P-N接合、N-P-N接合、P-N-P接合構造中の少なくとも１つが形成される。
個別チップの境界領域(チャンネル領域)にはチャンネル層140が形成される。前記チャンネル層140はマスクパターンにより個別チップ領域の周りに形成される。前記チャンネル層140はリング状、ループ状、フレーム状等の形状に形成される。前記チャンネル層140は酸化物、窒化物または絶縁物の材質の中から選択することができる。
例えば、前記チャンネル層140はITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、SiO2、SiOx、SiOxNy、Si3N4、Al2O3、TiO2等から選択される物質により形成することができる。例えば、前記チャンネル層140はスパッタリング法または蒸着法等の方法により形成することができる。
図5及び図6に示すように、前記第2導電型半導体層130の上には電流ブロッキング層145が形成される。前記電流ブロッキング層145はマスクパターンにより形成され、前記チャンネル層140と同一または異なる物質から形成することができる。このような物質の違いにより、その形成順序を変更することができる。
前記電流ブロッキング層145は半導体層より低い電気伝導性を有するように形成することができる。前記電流ブロッキング層145は、例えば、ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3、TiO2の中から選択される少なくとも１つの物質から形成することができる。前記電流ブロッキング層145はマスクパターンを用いて形成することができるが、この時電極が形成される領域に対応されるように形成することができる。前記電流ブロッキング層145は電極パターンと同一形状に形成することができ、これに限定されるものではない。
図6及び図7に示すように、前記第2導電型半導体層130の上にオーミック層150が形成されてオーミック接触される。前記オーミック層150は前記第2導電型半導体層130と前記電流ブロッキング層145の上に形成され、接触抵抗を下げることができる。
前記電流ブロッキング層145はその周辺領域に比べてほとんど電流が流れないため、電流を拡散して供給することができる。前記オーミック層150の端部152は前記チャンネル層140の上まで覆う形態に形成することができる。１つのチップ領域において、前記オーミック層150の端部152は前記チャンネル層140の内側端と一定幅D2分重なることで、前記チャンネル層140の内側端を保護することができる。また、前記オーミック層150の端部152は１つのチップ境界において所定距離D1分離隔されることで、個別チップの外側に露出されないようにすることができる。
図7及び図8に示すように、前記オーミック層150の上には電極層160が形成される。前記電極層160は反射機能を有し、入射される光を反射させて光抽出効率を高めることができる。前記電極層160はAg、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及びこれらの組合から構成される物質の中から選択されて形成される。また、前記電極層160は前記金属物質とIZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO等の伝導性酸化物質を用いて多重層に形成することができる。例えば、前記電極層160はIZO/Ni、AZO/Ag、IZO/Ag/Ni、AZO/Ag/Ni等からなることができる。
前記電極層160は前記オーミック層150の上に形成され、その端部162が前記チャンネル層140に接触されないように形成される。これによって、従来半導体発光素子における前記チャンネル層を構成する酸化物(ITO、SiO2)と前記電極層を構成する金属(例えば、Ag)の接触によって、接着力が低下した問題を改良することができる。また、本発明の半導体発光素子はチップの信頼性問題を高めることができる。
図8及び図9に示すように、前記電極層160の上には接合層170が形成される。前記接合層170はバリア金属またはボンディング金属等を含むことができる。例えば、前記接合層170はTi、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、AgまたはTa中の少なくとも１つを含むことができる。
前記接合層170は前記電極層160と前記チャンネル層140の上に形成される。前記接合層170はチップの境界領域に形成され、前記電極層160、前記オーミック層150の端部152、前記チャンネル層140に接触されて、前記各層の間の接着力を強化させることができる。
前記接合層170の上には伝導性支持部材175が形成される。前記伝導性支持部材175はベース基板として、銅(Cu)、金(Au)、ニッケル(Ni)、モリブデン(Mo)、銅タングステン(Cu-W)、キャリアウェハ(例えば、Si、Ge、GaAs、ZnO、SiC、SiGe、GaN等)等から具現することができる。前記伝導性支持部材175は前記接合層170にボンディングされるか、メッキ層に形成されるか、または伝導性シート形態で付着されることができる。
図9〜図11に示すように、前記伝導性支持部材175をベースに位置させ、前記基板101を除去する。
前記基板101は、例えば、レーザーリフトオフ(LLO)により除去することができる。前記レーザーリフトオフ法は、前記基板101に一定領域の波長を有するレーザーを照射して、分離させる方式である。ここで、前記基板101と第1導電型半導体層110の間に他の半導体層(例えば、バッファ層)やエアーギャップが存在する場合、湿式エッチング液を用いて前記基板を分離させることもできる。
ここで、前記レーザーは前記基板101と半導体層の間の界面、または2つの半導体層の間の界面に照射される時、前記チャンネル層140が透光性物質である場合、前記レーザーの光が透過することで、チャンネル領域においてレーザー照射によって金属破片が発生することを防止することができ、前記発光構造物135の各層の外壁を保護することができる。
前記基板101が除去された前記第1導電型半導体層110の表面に対して、ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching)により研磨工程を行うことができる。
図11及び図12に示すように、チップとチップの境界領域(即ち、チャンネル領域)の発光構造物135がアイソレーション・エッチングにより除去される。前記アイソレーション・エッチングによって除去された領域105は、チップ境界領域において前記チャンネル層140が露出する程にエッチングすることができ、これに限定されない。前記発光構造物135の側面A1は傾斜するように形成することができる。
そして、前記第1導電型半導体層110の上面に対してエッチングを行い、凹凸パターン112を形成する。前記凹凸パターン112は光抽出効率を高めることができる。
図12〜図14に示すように、前記発光構造物135の周りに絶縁層180を形成する。前記絶縁層180はチップの周りに形成されるが、下端182は前記チャンネル層140の上に形成され、上端184は前記第1導電型半導体層110の上面周りに形成される。前記絶縁層180は前記発光構造物135の周りに形成され、各層110、120、130の間のショートを防止することができる。また、前記絶縁層180及び前記チャンネル層140は、チップ内部に湿気が浸透することを防止することができる。
前記第1導電型半導体層110の上には電極115が形成され、前記電極115は所定パターンに形成される。前記絶縁層180及び前記電極115の形成過程はチップの分離前または後に行うことができ、特に限定はしない。前記電極115の上面に凹凸パターンが形成されるが、これに限定されるものではない。
前記電極115は図3に示すように、オーミックコンタクト層L1、第1バリア層L2、伝導層L3、第2バリア層L4、ボンディング層L5の積層構造からなることができる。
図3に示すように、前記電極115はパッドまたはパッドに連結された金属パターンを含むことができる。前記パッド及び金属パターンはスパッタリング、E-beam蒸着法またはメッキ法により、数μｍ以下の厚さの多重層構造に形成することができる。
前記電極115は、例えば、フォトリソグラフィ工程により形成することができる。フォトレジストをコーティングし、露光、現像して選択領域を露出させるようにパターニングした後、前記各金属層を形成することができる。または、前記各金属層を形成した後前記パターニング工程を行うことができるが、このようなフォトリソグラフィ工程は本発明の技術的範囲内において変更することができる。
前記オーミックコンタクト層L1は前記第1導電型半導体層の上面、即ち、N面に接触されることができる。前記オーミックコンタクト層L1は、例えば、Cr、Cr合金、Al、Al合金、Ti、Ti合金、Ag、Ag合金、Ni、Ni合金中の少なくとも１つの物質から形成することができる。前記オーミックコンタクト層L1の厚さは0.5ｎｍ〜100ｎｍに形成することができる。前記オーミックコンタクト層L1は光反射のために、Al等のような反射特性を持つ金属を上層に載置して多重層構造にすることができる。
前記オーミックコンタクト層L1の上には第1バリア層L2が形成される。前記第1バリア層L2は、高温環境において前記伝導層L3によって前記オーミック層L1の電気的特性が減少することを防止する。前記第1バリア層L2はNi、Ni合金、Ti、Ti合金中の少なくとも１つからなることができ、その厚さは10ｎｍ〜500ｎｍ程度に形成することができる。
前記第1バリア層L2の上には伝導層L3が形成される。前記伝導層L3はCuまたはCu合金からなることができ、その厚さは500ｎｍ〜5000ｎｍに形成することができる。前記伝導層L3はCuを含む金属により、他の層に比べて厚く形成されることで、低い動作電圧を提供でき、また高電流印加時にも安定した動作特性を提供することができる。
前記伝導層L3の上には第2バリア層L4が形成される。前記第2バリア層L4は、高温環境において前記伝導層L3によって前記ボンディング層L5の電気的特性が減少することを遮断する。前記第2バリア層L4はNi、Ni合金、Ti、Ti合金中の少なくとも１つからなることができ、その厚さは10ｎｍ〜500ｎｍ程度に形成することができる。
本発明によれば、前記伝導層L3の下/上に第1バリア層L2及び第2バリア層L4を積層させることで、前記オーミックコンタクト層L1とボンディング層L5の電気的特性の減少を防止することができる。
前記第2バリア層L4の上にはボンディング層L5が形成される。前記ボンディング層L5はAu、Al、Cu、Cu合金中の少なくとも１つにより、単一層または多重層に形成される。前記ボンディング層L5はワイヤ等のボンディングの接合性を考慮して形成することができ、その厚さは500ｎｍ〜3000ｎｍに形成することができる。
本発明の電極115は、オーミックコンタクト層L1、第1バリア層L2、伝導層L3、第2バリア層L4、ボンディング層L5の構造に形成することができる。例えば、前記電極115はCr/Ni/Cu/Ni/Au等の構造に積層することができる。このような積層構造を有する電極115はハイパワーチップの製作時、前記伝導層L3の厚さをCuにより容易に増加させることができ、低い動作電圧とハイパワーチップにおいて安定したパッド特性を提供することができる。また、前記電極115はCr/Al/Ni/Cu/Ni/Auの構造に形成することもできる。
そして、チップ境界を基準として個別チップ単位に分離する。この時、チップ単位の分離方式はレーザー、またはブレーキング工程を用いることができる。
図15は別の実施例による半導体発光素子の断面図である。本実施例の説明において、第1実施例を参照に説明することにする。
図15に示すように、本実施例による半導体発光素子100Aはチャンネル層140と前記接合層170の間に電極層160Aが形成される。前記電極層160Aは前記発光構造物135より大きい直径、または広い幅に形成されることで、光反射効率を高めることができる。
また、前記電極層160Aは前記オーミック層150と前記チャンネル層140の下に形成され、チップ外部に露出される。前記オーミック層150は半導体層領域より小さい直径または小さい幅に形成され、前記電極層160Aは前記半導体層領域より大きい直径または大きい幅に形成される。本実施例は第1実施例に比べて、前記電極層160Aをチップの外側まで延長させることで、光反射効率を高めることができる。
図16は別の実施例による半導体発光素子の断面図である。本実施例の説明において、第1実施例を参照に説明することにする。
図16に示すように、本発明の半導体発光素子100Bは発光構造物135の下にオーミック層150A、チャンネル層140、電極層160A、接合層170、伝導性支持部材175が配置される。
前記オーミック層150Aは第2導電型半導体層130の下にオーミック接触され、チップの外側まで延長される。前記オーミック層150Aは、前記第2導電型半導体層130から前記チャンネル層140の下まで延長されて配置されることができる。
前記電極層160Aは前記オーミック層150Aの下に形成される。これによって、前記オーミック層150Aと前記電極層160Aは前記チャンネル層140の下で積層された構造に形成され、チップの外側に露出される。
図17は別の実施例による半導体発光素子の側断面図で、図18は図17のB-B線の断面図である。本実施例の説明において、第1実施例を参照に説明することにする。
図17及び図18に示すように、本実施例の半導体発光素子100Cはチャンネル層140と電極層160Bの間にキャッピング層155が形成される。前記キャッピング層155は前記チャンネル層140の物質と接着力が良い物質、例えば、Ti、Ni、Pt、Pd、Cu、Al、Ir、Rh等の物質中のいずれか１つまたは複数の混合金属からなることができる。即ち、前記キャッピング層155は接着層として、金属と酸化物の間の接着力を向上させ、チップの外側における剥離問題を改良させることができる。
前記キャッピング層155は前記チャンネル層140と前記電極層160Bの間に形成され、前記電極層160Bの接着力を強化させることができる。
また、前記キャッピング層155の内側端は前記チャンネル層140とオーミック層150Bの間を介在して、前記第2導電型半導体層130の下面に接触される。これによって、前記第2導電型半導体層130は前記オーミック層150B、前記チャンネル層140、電流ブロッキング層145、前記キャッピング層155に接触されるので、チップの外側では前記チャンネル層140により保護され、チップの内側では前記オーミック層150Bと前記キャッピング層155を介在して電流が提供される。
ここで、前記キャッピング層155は前記オーミック層150Bより電気伝導性が高いから、電流をチップの外側に拡散させる効果がある。
前記キャッピング層155は前記オーミック層150Bと離隔、または前記オーミック層150Bの下に重なるように形成されることができる。このような変形例は、本発明の技術的範囲内において具現することができる。また、前記キャッピング層155の下面には電極層160Bまたは/及び前記接合層170が接触される。
図18に示すように、前記キャッピング層155は前記オーミック層150Bと前記チャンネル層140の間を沿ってループ状、フレーム状、リング状等の形状に形成される。前記キャッピング層155の内側端は凹凸形状に形成され、この場合前記オーミック層150Bが前記チャンネル層140Bと前記キャッピング層155に交互接触される構造に配置することができる。
図19は本発明の発光素子パッケージを示す断面図である。図19に示すように、本発明の発光素子パッケージはボディー部20、第1リード電極31、第2リード電極32、半導体発光素子100、モールディング部40を含む。前記第1リード電極31と前記第2リード電極32は前記ボディー部20に配置される。前記半導体発光素子100は前記第1リード電極31及び前記第2リード電極32と電気的に連結される。前記モールディング部40は前記半導体発光素子100をモールディングする。
前記ボディー部20はシリコン材、合成樹脂材、または金属材からなることができ、前記半導体発光素子100の周囲は傾斜面になるように形成することができる。
前記第1リード電極31及び第2リード電極32は相互電気的に分離され、前記半導体発光素子100に電源を提供する。また、前記第1リード電極31及び第2リード電極32は前記半導体発光素子100から発生される光を反射させて光効率を増加させることができ、前記半導体発光素子100から発生される熱を外部に排出させる役割をする。
前記半導体発光素子100は前記ボディー部20の上、または前記第1リード電極31または前記第2リード電極32の上に配置することができる。前記発光素子100はワイヤを介在して前記第1リード電極31と電気的に連結され、前記第2リード電極32とはダイボンディング形態で連結されることができる。
前記モールディング部40は前記半導体発光素子100をモールディングして、前記半導体発光素子100を保護することができる。また、前記モールディング部40には蛍光体が含まれ、前記半導体発光素子100から放出される光の波長を変化させることができる。
前記実施例による半導体発光素子は、樹脂材やシリコンのような半導体基板、絶縁基板、セラミック基板等にパッケージングされ、指示装置、照明装置、表示装置等の光源として使われることができる。また、前記各実施例はそれぞれの実施例に限定されるものではなく、前記に開示された別の実施例に選択的に適用されることができる。
以上、本発明を実施例を中心に説明したが、これらの実施例は本発明を限定するものではない。本発明の精神と範囲を離脱することなく、多様な変形と応用が可能であることは、当業者によって自明である。例えば、本発明の実施例に具体的に示された各構成要素は変形して実施することができるものであり、このような変形と応用に係る差異点は、添付の特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
本発明は光を提供する発光装置に適用することができる。
20 ボディー部
31 第1リード電極
32 第2リード電極
40 モールディング部
100 半導体発光素子
101 基板
110 第1導電型半導体層
112 凹凸パターン
115 電極
120 活性層
130 第2導電型半導体層
135 発光構造物
140 チャンネル層
145 電流ブロッキング層
150 オーミック層
160 電極層
170 接合層
175 伝導性支持部材
180 絶縁層
E1 半導体領域
L1 オーミックコンタクト層
L2 第1バリア層
L3 伝導層
L4 第2バリア層
L5 ボンディング層

Claims (20)

  1. 電極層と、
    前記電極層の上に配置され、第1導電型半導体層と、前記第1導電型半導体層の上に配置された活性層と、前記活性層の上に配置された第2導電型半導体層とを含む発光構造物と、
    前記発光構造物の上に配置された電極と、を含み、
    前記電極は、前記第2導電型半導体層の上部表面に接触されたオーミックコンタクト層と、前記オーミックコンタクト層の上に配置された第1バリア層と、前記第1バリア層の上に配置され、銅を含む伝導層と、前記伝導層の上に配置された第2バリア層と、前記第2バリア層の上に配置されたボンディング層とを含む、
    半導体発光素子。
  2. 凹凸パターンが前記第2導電型半導体層の上部表面に形成されたことを特徴とする請求項1に記載の半導体発光素子。
  3. 前記オーミックコンタクト層は前記凹凸パターンに対応して形成されたことを特徴とする請求項2に記載の半導体発光素子。
  4. 前記オーミックコンタクト層はCr、Cr合金、Al、Al合金、Ti、Ti合金、Ag、Ag合金、Ni、Ni合金の中から選択される少なくとも１つの物質を含むことを特徴とする請求項2に記載の半導体発光素子。
  5. 前記オーミックコンタクト層は、反射金属からなる上部層を含む複数層の構造に形成されたことを特徴とする請求項1に記載の半導体発光素子。
  6. 前記第1バリア層はNi、Ni合金、Ti、Ti合金の中から選択される少なくとも１つの物質から形成されたことを特徴とする請求項1に記載の半導体発光素子。
  7. 前記第1バリア層は10ｎｍ〜500ｎｍの厚さに形成されたことを特徴とする請求項6に記載の半導体発光素子。
  8. 前記伝導層はCuまたはCu合金から形成されたことを特徴とする請求項1に記載の半導体発光素子。
  9. 前記伝導層は500ｎｍ〜5000ｎｍの厚さに形成されたことを特徴とする請求項8に記載の半導体発光素子。
  10. 前記第2バリア層はNi、Ni合金、Ti、Ti合金の中から選択される少なくとも１つの物質から形成されたことを特徴とする請求項1に記載の半導体発光素子。
  11. 前記ボンディング層は、Au、Al、Cu、Cu合金の中から選択される物質から形成された単一層または多重層であることを特徴とする請求項1に記載の半導体発光素子。
  12. 前記ボンディング層は500ｎｍ〜3000ｎｍの厚さに形成されたことを特徴とする請求項1に記載の半導体発光素子。
  13. 請求項1〜請求項12中のいずれか1項に記載の半導体発光素子を含む半導体発光素子パッケージ。
  14. 前記半導体発光素子が配置されたボディーと、
    前記半導体発光素子が電気的に連結される複数のリード電極と、
    前記半導体発光素子をモールディングするモールディング部と、
    を含むことを特徴とする請求項13に記載の半導体発光素子パッケージ。
  15. 電極層と、
    前記電極層の上に配置され、第1導電型半導体層と、前記第1導電型半導体層の上に配置された第2導電型半導体層と、前記第2導電型半導体層の上に配置された活性層と、前記活性層の上に配置されて第1導電型の第3半導体層とを含む発光構造物と、
    前記発光構造物の上に配置された電極と、を含み、
    前記電極は、前記第3半導体層の上部表面に接触されたオーミックコンタクト層と、前記オーミックコンタクト層の上に配置された第1バリア層と、前記第1バリア層の上に配置され、銅を含む伝導層と、前記伝導層の上に配置された第2バリア層と、前記第2バリア層の上に配置されたボンディング層とを含む、
    半導体発光素子。
  16. 凹凸パターンが前記第3半導体層の上部表面に形成されたことを特徴とする請求項15に記載の半導体発光素子。
  17. 前記オーミックコンタクト層は前記凹凸パターンに対応して形成されたことを特徴とする請求項16に記載の半導体発光素子。
  18. 前記オーミックコンタクト層はCr、Cr合金、Al、Al合金、Ti、Ti合金、Ag、Ag合金、Ni、Ni合金の中から選択される少なくとも１つの物質を含み、
    前記第1バリア層はNi、Ni合金、Ti、Ti合金の中から選択される少なくとも１つの物質で10ｎｍ〜500ｎｍの厚さに形成され、
    前記伝導層はCuまたはCu合金から500ｎｍ〜5000ｎｍの厚さに形成され、
    前記第2バリア層はNi、Ni合金、Ti、Ti合金の中から選択される少なくとも１つの物質から形成され、
    前記ボンディング層はAu、Al、Cu、Cu合金の中から選択される物質から500ｎｍ〜3000ｎｍの厚さに形成された単一層または多重層である、
    ことを特徴とする請求項15に記載の半導体発光素子。
  19. 請求項15〜請求項18中のいずれか1項に記載の半導体発光素子を含む半導体発光素子パッケージ。
  20. 前記半導体発光素子が配置されたボディーと、
    前記半導体発光素子が電気的に連結される複数のリード電極と、
    前記半導体発光素子をモールディングするモールディング部と、
    を含むことを特徴とする請求項19に記載の半導体発光素子パッケージ。
JP2010149767A 2009-10-15 2010-06-30 半導体発光素子 Pending JP2011086910A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090098355A KR101014013B1 (ko) 2009-10-15 2009-10-15 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2011086910A true JP2011086910A (ja) 2011-04-28

Family

ID=42646456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010149767A Pending JP2011086910A (ja) 2009-10-15 2010-06-30 半導体発光素子

Country Status (6)

Country Link
US (1) US8772803B2 (ja)
EP (1) EP2312654B1 (ja)
JP (1) JP2011086910A (ja)
KR (1) KR101014013B1 (ja)
CN (1) CN102044609B (ja)
TW (1) TWI514625B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686398B2 (en) 2012-03-02 2014-04-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2017139477A (ja) * 2012-11-23 2017-08-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 集合体を半導体チップに個片化する方法および半導体チップ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818771B1 (ko) * 2011-08-09 2018-01-15 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101830719B1 (ko) 2011-09-01 2018-02-21 엘지이노텍 주식회사 발광 소자
KR101842594B1 (ko) * 2011-09-06 2018-03-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101888652B1 (ko) * 2011-09-06 2018-08-14 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US9076923B2 (en) * 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
EP2722889B1 (en) * 2012-10-18 2018-03-21 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading
JP6013931B2 (ja) 2013-02-08 2016-10-25 株式会社東芝 半導体発光素子
DE102014223003B4 (de) * 2014-11-11 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Streustrahlung
TWI772253B (zh) * 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
KR102515622B1 (ko) * 2016-03-11 2023-03-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
CN113206179B (zh) * 2021-03-31 2022-09-09 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261042A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2004274042A (ja) * 2003-02-19 2004-09-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2008282930A (ja) * 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd 発光装置
WO2009004980A1 (ja) * 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
JP2009188422A (ja) * 2009-04-14 2009-08-20 Stanley Electric Co Ltd 半導体発光素子
JP2009212357A (ja) * 2008-03-05 2009-09-17 Sharp Corp 窒化物系半導体発光素子とその製造方法
WO2009117845A1 (en) * 2008-03-25 2009-10-01 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with double-sided passivation

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128165B2 (ja) 1992-06-26 2001-01-29 シャープ株式会社 化合物半導体素子の電極形成方法
JP2940455B2 (ja) 1995-12-15 1999-08-25 サンケン電気株式会社 化合物半導体素子
DE19829197C2 (de) * 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
JP2000174345A (ja) 1998-12-07 2000-06-23 Rohm Co Ltd 光半導体装置及びその製造方法
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
KR100909733B1 (ko) * 2002-01-28 2009-07-29 니치아 카가쿠 고교 가부시키가이샤 지지기판을 갖는 질화물 반도체소자 및 그 제조방법
JP4159865B2 (ja) 2002-12-11 2008-10-01 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
JP4572597B2 (ja) 2003-06-20 2010-11-04 日亜化学工業株式会社 窒化物半導体素子
KR100580634B1 (ko) * 2003-12-24 2006-05-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
WO2005062389A2 (en) * 2003-12-24 2005-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
US7772607B2 (en) * 2004-09-27 2010-08-10 Supernova Optoelectronics Corporation GaN-series light emitting diode with high light efficiency
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
JP4999696B2 (ja) 2004-10-22 2012-08-15 ソウル オプト デバイス カンパニー リミテッド ＧａＮ系化合物半導体発光素子及びその製造方法
KR101203137B1 (ko) 2004-10-22 2012-11-20 학교법인 포항공과대학교 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
JP4597653B2 (ja) 2004-12-16 2010-12-15 住友電工デバイス・イノベーション株式会社 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
TWI247441B (en) * 2005-01-21 2006-01-11 United Epitaxy Co Ltd Light emitting diode and fabricating method thereof
JP4718852B2 (ja) 2005-02-04 2011-07-06 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP4839714B2 (ja) 2005-07-25 2011-12-21 セイコーエプソン株式会社 シーケンシャルアクセスメモリ
WO2007034834A1 (ja) 2005-09-20 2007-03-29 Showa Denko K.K. 窒化物系半導体発光素子及びその製造方法
JP5032017B2 (ja) * 2005-10-28 2012-09-26 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
JP5016808B2 (ja) 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
KR100640496B1 (ko) 2005-11-23 2006-11-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
KR100721147B1 (ko) 2005-11-23 2007-05-22 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
US8487344B2 (en) * 2005-12-16 2013-07-16 Samsung Display Co., Ltd. Optical device and method of fabricating the same
JP2007258326A (ja) 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 発光素子
KR101144557B1 (ko) * 2006-03-27 2012-05-11 엘지이노텍 주식회사 발광 다이오드 조명장치 및 그 제조방법
JP4946195B2 (ja) * 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
WO2008044769A1 (en) * 2006-10-13 2008-04-17 Sanyo Electric Co., Ltd. Semiconductor light emitting device, lighting system and process for producing semiconductor light emitting device
KR100856251B1 (ko) 2006-11-29 2008-09-03 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 제조방법
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
WO2008082097A1 (en) * 2006-12-28 2008-07-10 Seoul Opto Device Co., Ltd. Light emitting device and fabrication method thereof
KR101165254B1 (ko) 2006-12-28 2012-07-19 서울옵토디바이스주식회사 다수의 절연층이 적층된 산란 중심을 구비하는 수직형 발광다이오드 및 그 제조방법
KR101272706B1 (ko) * 2006-12-28 2013-06-10 서울옵토디바이스주식회사 양극 알루미늄산화층을 이용하여 패턴된 반도체층을 갖는수직형 발광 다이오드 및 그 제조방법
JP4770785B2 (ja) 2007-04-25 2011-09-14 日立電線株式会社 発光ダイオード
JP5123573B2 (ja) 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100910964B1 (ko) * 2007-08-09 2009-08-05 포항공과대학교 산학협력단 오믹 전극 및 이의 형성 방법
KR101371511B1 (ko) 2007-10-04 2014-03-11 엘지이노텍 주식회사 수직형 발광 소자
KR101449005B1 (ko) 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TW200931690A (en) * 2007-11-30 2009-07-16 Univ California Light output enhanced gallium nitride based thin light emitting diode
KR101438818B1 (ko) 2008-04-01 2014-09-05 엘지이노텍 주식회사 발광다이오드 소자
KR100974776B1 (ko) 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
KR100969126B1 (ko) * 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
KR101072034B1 (ko) 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261042A (ja) * 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP2004274042A (ja) * 2003-02-19 2004-09-30 Nichia Chem Ind Ltd 窒化物半導体素子
JP2008282930A (ja) * 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd 発光装置
WO2009004980A1 (ja) * 2007-06-29 2009-01-08 Showa Denko K.K. 発光ダイオードの製造方法
JP2009212357A (ja) * 2008-03-05 2009-09-17 Sharp Corp 窒化物系半導体発光素子とその製造方法
WO2009117845A1 (en) * 2008-03-25 2009-10-01 Lattice Power (Jiangxi) Corporation Semiconductor light-emitting device with double-sided passivation
JP2009188422A (ja) * 2009-04-14 2009-08-20 Stanley Electric Co Ltd 半導体発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8686398B2 (en) 2012-03-02 2014-04-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2017139477A (ja) * 2012-11-23 2017-08-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 集合体を半導体チップに個片化する方法および半導体チップ

Also Published As

Publication number Publication date
TW201114064A (en) 2011-04-16
CN102044609B (zh) 2015-07-08
TWI514625B (zh) 2015-12-21
EP2312654B1 (en) 2018-12-26
KR101014013B1 (ko) 2011-02-10
CN102044609A (zh) 2011-05-04
US20110089451A1 (en) 2011-04-21
EP2312654A2 (en) 2011-04-20
US8772803B2 (en) 2014-07-08
EP2312654A3 (en) 2014-01-29

Similar Documents

Publication Publication Date Title
JP6697039B2 (ja) 発光素子及び発光素子パッケージ
KR100986318B1 (ko) 반도체 발광소자 및 그 제조방법
JP5650446B2 (ja) 半導体発光素子
KR101014013B1 (ko) 반도체 발광소자 및 그 제조방법
EP2216833B1 (en) Light emitting device and light emitting device package
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039999B1 (ko) 반도체 발광소자 및 그 제조방법
US20110207252A1 (en) Light emtting device, method for manufacturing light emitting device, and light emitting apparatus
KR100986523B1 (ko) 반도체 발광소자 및 그 제조방법
KR20110103608A (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2011519161A (ja) 半導体発光素子
US8269234B2 (en) Semiconductor light-emitting device
KR102250516B1 (ko) 발광소자
KR101500027B1 (ko) 반도체 발광소자
KR101786073B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107