JP5192615B2 - 炭化珪素半導体素子及びその製造方法 - Google Patents

炭化珪素半導体素子及びその製造方法 Download PDF

Info

Publication number
JP5192615B2
JP5192615B2 JP2012551399A JP2012551399A JP5192615B2 JP 5192615 B2 JP5192615 B2 JP 5192615B2 JP 2012551399 A JP2012551399 A JP 2012551399A JP 2012551399 A JP2012551399 A JP 2012551399A JP 5192615 B2 JP5192615 B2 JP 5192615B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
trench
body region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012551399A
Other languages
English (en)
Other versions
JPWO2013001782A1 (ja
Inventor
邦方 高橋
雅彦 庭山
正雄 内田
千秋 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012551399A priority Critical patent/JP5192615B2/ja
Application granted granted Critical
Publication of JP5192615B2 publication Critical patent/JP5192615B2/ja
Publication of JPWO2013001782A1 publication Critical patent/JPWO2013001782A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本願は、炭化珪素を用いた半導体素子及びその製造方法に関する。特に、高耐圧、大電流用に使用される炭化珪素半導体素子に関する。
炭化珪素（シリコンカーバイド：ＳｉＣ）は、珪素（Ｓｉ）に比べてバンドギャップが大きく、絶縁破壊電界強度が高いことなどから、次世代の低損失パワーデバイス等への応用が期待される半導体材料である。炭化珪素は、立方晶系の３Ｃ−ＳｉＣや六方晶系の６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ等、多くのポリタイプを有する。この中で、実用的な炭化珪素半導体素子を作製するために一般的に使用されているポリタイプは４Ｈ−ＳｉＣである。
ＳｉＣを用いたパワー素子のうち代表的な半導体素子は金属−絶縁体−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＩＳＦＥＴ）である（例えば、特許文献１参照）。以下、ＳｉＣのＭＩＳＦＥＴを、単に「ＳｉＣ−ＦＥＴ」と称する場合がある。金属−酸化物−半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）は、ＭＩＳＦＥＴの一種である。
図１８は、従来のトレンチ型半導体素子（ＳｉＣ−ＦＥＴ）１０００を示す断面図である。半導体素子１０００は、複数のユニットセル１０００ｕを有する。半導体素子１０００は、炭化珪素（ＳｉＣ）半導体から構成されており、ｎ+基板（ＳｉＣ基板）１０１０の上に、ｎ-ドリフト層１０２０が積層された構造を有している。ｎ-ドリフト層１０２０の上部には、ｐボディ領域１０３０が形成されており、ｐボディ領域１０３０上に、ｐ+ボディコンタクト領域１０５０とｎ+ソース領域１０４０とが形成されている。そして、ｐ+ボディコンタクト領域１０５０及びｎ+ソース領域１０４０の上には、ソース電極１０９０が形成されている。
半導体素子１０００はトレンチ１０２０ｔを有する。トレンチ１０２０ｔは、例えばソース領域１０４０及びｐボディ領域１０３０を貫通し、ドリフト層１０２０にまで達する溝形状である。そのトレンチ１０２０ｔの側壁部には、ｎ+ソース領域１０４０とドリフト層１０２０をつなぐｎ-チャネル層１０６０がエピタキシャル成長により形成されている。さらに、トレンチ１０２０ｔの底のドリフト層１０２０、ｎ+ソース領域１０４０、チャネル層１０６０の上には、ゲート絶縁膜１０７０及びゲート電極１０８０が形成されている。ｎ+基板１０１０の裏面にはドレイン電極１１００が形成されている。
ソース電極１０９０は上部配線電極１１２０により他のセルのソース電極同士と並列接続されている。この上部配線電極１１２０とゲート電極１０８０は、層間絶縁膜１１１０によって絶縁されている。層間絶縁膜１１１０は開口部１１１０ｃを有し、上部配線電極１１２０は、開口部１１１０ｃにおいてソース電極１０９０と接触している。ドレイン電極１１００上には、下部配線電極１１３０が設けられている。実装時に、下部配線電極１１３０に半田材料が密着されることにより、半導体素子１０００がリードフレームやモジュールへ固定される。
トレンチ加工されたＳｉＣ基板にエピタキシャル成長した場合、トレンチにおいて対向する２つの側面でエピタキシャル膜の厚さが異なることが報告されている（非特許文献１）。ＳｉＣ基板のオフ角の方向に垂直にトレンチ側面が形成されている場合、トレンチの片側の肩部付近にファセット面が形成される。ファセット面とは、ＳｉＣ基板の基底面である（０００１）面である。ファセット面に近い側のトレンチ側壁面には、ファセット面において成長に寄与しなかった原料ガスが供給される。そのため、ファセット面に近い側のトレンチ側壁面におけるエピタキシャル膜の厚さが大きくなると考えられている。
特開平９−７４１９３号公報
Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ.４５７−４６０
本願の、限定的でない例示的なある実施形態は、トレンチ内の対向する２つの側面において素子構造が異なっても、特性の劣化を抑制することができるＳｉＣ半導体素子を提供する。
上記課題を解決するために、本明細書において開示される炭化珪素半導体素子の一態様は、第１導電型の半導体基板と、前記半導体基板の主面上に位置する第１導電型のドリフト層と、前記ドリフト層上に位置する第２導電型のボディ領域と、前記ボディ領域上に位置する第１導電型の不純物領域と、前記ボディ領域及び前記不純物領域を貫通し、前記ドリフト層に達するトレンチと、前記トレンチの表面上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたゲート電極と、前記不純物領域に接する第１電極と、前記半導体基板の裏面に配置された第２電極とを備え、前記トレンチの表面は、第１の側面と、前記第１の側面と対向する第２の側面とを含み、前記ボディ領域のうち前記第１の側面に位置する部分の少なくとも一部の第２導電型のドーパント濃度は、前記ボディ領域のうち前記第２の側面に位置する部分の第２導電型のドーパント濃度よりも大きい。
本明細書において開示される一態様に係るＳｉＣ半導体素子によれば、トレンチ内の対向する２つの側面において素子構造が異なっても、特性の劣化を抑制することができる。
（ａ）は、例示的な実施の形態１による半導体素子１００を示す断面模式図であり、（ｂ）は、ユニットセル１００ｕが長方形状に延びている場合の配置の一例を示す平面図である。 第１の実施形態の半導体素子１００における閾値電圧とチャネル層の厚さとの相関関係を示すグラフである。 第１の実施形態の半導体素子１００における閾値電圧とゲート酸化膜の厚さとの相関関係を示すグラフである。 （ａ）から（ｃ）は、第１の実施形態の半導体素子１００の製造工程を示す断面図である。 （ａ）から（ｃ）は、第１の実施形態の半導体素子１００の製造工程を示す断面図である。 （ａ）から（ｃ）は、第１の実施形態の半導体素子１００の製造工程を示す断面図である。 （ａ）から（ｃ）は、第１の実施形態の半導体素子１００の製造工程を示す断面図である。 （ａ）、（ｂ）は、第１の実施形態の半導体素子１００の製造工程を示す断面図である。 例示的な実施の形態２による半導体素子３００を示す断面模式図である。 （ａ）から（ｄ）は、第２の実施形態の半導体素子３００の製造工程を示す断面図である。 （ａ）から（ｃ）は、第２の実施形態の半導体素子３００の製造工程を示す断面図である。 （ａ）から（ｃ）は、第２の実施形態の半導体素子３００の製造工程を示す断面図である。 （ａ）から（ｃ）は、第２の実施形態の半導体素子３００の製造工程を示す断面図である。 （ａ）、（ｂ）は、第２の実施形態の半導体素子３００の製造工程を示す断面図である。 例示的な他の実施形態による半導体素子２００を示す断面模式図である。 例示的なその他の実施形態による半導体素子４００を示す断面図である。 例示的なその他の実施形態による半導体素子５００を示す断面図である。 従来の半導体素子の構成を模式的に示す断面図である。
本願発明者は、トレンチ構造のＭＩＳＦＥＴを作製した場合、トレンチにおいて対向する側面にエピタキシャル成長により形成されたチャネル層の厚さ、またはゲート絶縁膜の厚さが異なると、トレンチの対向する側面において閾値電圧が異なるという課題が生じることを見出した。
このように、トレンチにおいて対向する側面で閾値電圧が異なっている場合、閾値電圧が低い方においてＭＩＳＦＥＴの閾値電圧が決定されるが、閾値電圧が高い方において電流が流れていない為に、オン抵抗が増大する。また、このようにトレンチの内部において対向する側面の閾値電圧が異なると、ドレイン電流を一桁上げるのに必要なゲート電圧で定義されるスイング特性が劣化してしまう。
本発明者は、トレンチゲート型ＭＩＳＦＥＴのトレンチにおいて対向する側面に成長されるチャネル層（エピタキシャル層）やゲート絶縁膜の厚さに応じて、チャネル層と接するボディ領域の第２導電型のドーパント濃度を制御することにより、トレンチにおいて対向する側面（第１の側面および第２の側面）の閾値電圧の差異を抑制できることを見出した。以下、オン抵抗の増大や、スイング特性劣化を抑制することが可能なＳｉＣ半導体素子を説明する。
本開示による炭化珪素半導体素子は、ボディ領域のうちトレンチ内の第１の側面に位置する部分の少なくとも一部の深さの第２導電型のドーパント濃度が、ボディ領域のうちトレンチ内の第２の側面に位置する部分の第２導電型のドーパント濃度よりも大きい構造を有している。
（１）本発明の一態様である炭化珪素半導体装置は、第１導電型の半導体基板と、前記半導体基板の主面上に位置する第１導電型のドリフト層と、前記ドリフト層上に位置する第２導電型のボディ領域と、前記ボディ領域上に位置する第１導電型の不純物領域と、前記ボディ領域及び前記不純物領域を貫通し、前記ドリフト層に達するトレンチと、前記トレンチの表面上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたゲート電極と、前記不純物領域に接する第１電極と、前記半導体基板の裏面に配置された第２電極とを備え、前記トレンチの表面は、第１の側面と、前記第１の側面と対向する第２の側面とを含み、前記ボディ領域のうち前記第１の側面に位置する部分の少なくとも一部の第２導電型のドーパント濃度は、前記ボディ領域のうち前記第２の側面に位置する部分の第２導電型のドーパント濃度よりも大きい。
（２）項目（１）において、前記ボディ領域のうち前記第１の側面に位置する部分の少なくとも一部の深さには、前記ボディ領域における第２導電型のドーパント濃度よりも高い第２導電型のドーパント濃度を有するボディ濃度調整領域が設けられていてもよい。
（３）項目（１）または（２）において、前記ボディ領域のうち前記第２の側面に位置する部分の少なくとも一部の深さには、前記ボディ領域における第２導電型のドーパント濃度よりも低い第２導電型のドーパント濃度を有するボディ濃度調整領域が設けられていてもよい。
（４）項目（１）から（３）のいずれかにおいて、前記トレンチにおける前記第１の側面および前記第２の側面上と前記ゲート絶縁膜との間に設けられた第１導電型のチャネル層をさらに備えていてもよい。
（５）項目（１）から（４）のいずれかにおいて、前記チャネル層のうち前記第１の側面に露出する前記ボディ領域に接する部分の厚さは、前記チャネル層のうち前記第２の側面に露出する前記ボディ領域に接する部分の厚さよりも大きくてもよい。
（６）項目（１）から（５）のいずれかにおいて、前記ゲート絶縁膜のうち前記第１の側面に露出する前記ボディ領域の上に設けられている部分の厚さは、前記ゲート絶縁膜のうち前記第２の側面に露出する前記ボディ領域の上に設けられている部分の厚さよりも小さくてもよい。
（７）項目（１）から（６）のいずれかにおいて、前記半導体基板は、（０００１）Ｓｉ（シリコン）面または（０００−１）Ｃ（カーボン）面から２°以上１０°以下傾斜した面を主面とする４Ｈ−ＳｉＣ基板であってもよい。
（８）項目（１）から（７）のいずれかに記載の炭化珪素半導体装置は、前記第１の側面および前記第２の側面は、前記半導体基板の主面が（０００１）Ｓｉ面または（０００−１）Ｃ面から傾斜している方向と略垂直に設けられていてもよい。
（９）項目（１）から（８）のいずれかにおいて、前記半導体基板の主面が、（０００１）Ｓｉ面または（０００−１）Ｃ面から＜１１−２０＞方向に傾斜しており、前記第１の側面および前記第２の側面は、＜１１−２０＞方向と略垂直に設けられていてもよい。
（１０）項目（４）において、前記第１導電型のチャネル層はエピタキシャル成長により形成されていてもよい。
（１１）項目（１）から（１０）のいずれかにおいて、前記対向するトレンチ側壁における閾値電圧の差が０．１Ｖ以下であってもよい。
（１２）項目（１）から（１１）のいずれかにおいて、前記半導体基板の主面と垂直な方向から平面視して前記トレンチは長方形の形状を有し、前記第１、第２の側面は、前記長方形の長辺を構成していてもよい。
（１３）本発明の一態様である炭化珪素半導体装置の製造方法は、主面上に第１導電型のドリフト層が配置されている半導体基板を準備する工程（ａ）と、前記ドリフト層上に位置するように第２導電型のボディ領域を形成する工程（ｂ）と、前記ドリフト層内に、前記ボディ領域と第２導電型のドーパント濃度の異なる第２導電型のボディ濃度調整領域を形成する工程（ｃ）と、前記ボディ領域上に位置するように第１導電型の不純物領域を形成する工程（ｄ）と、前記半導体基板に対して活性化アニール処理を行う工程（ｅ）と、エッチングを行うことにより、前記ボディ領域及び前記不純物領域を貫通するトレンチを形成する工程（ｆ）と、前記トレンチの表面にゲート絶縁膜を形成する工程（ｇ）と、前記ゲート絶縁膜と接するゲート電極を形成する工程（ｈ）と、前記不純物領域と接する位置に第１電極を形成する工程（ｉ）と、前記半導体基板の主面と対向する面上に第２電極を形成する工程（ｊ）とを含み、前記工程（ｆ）において、第１の側面と、前記第１の側面と対向する第２の側面とを表面に有するトレンチを形成し、前記第１の側面には、前記ボディ濃度調整領域を露出させる。
（１４）項目（１３）の前記工程（ｃ）において、前記ボディ領域に第２導電型のイオン注入を行うことにより、前記第２導電型の前記ボディ濃度調整領域を形成してもよい。
（１５）項目１３の前記工程（ｃ）において、前記ボディ領域に第１導電型のイオン注入を行うことにより、前記第２導電型の前記ボディ濃度調整領域を形成してもよい。
以下、本発明の一実施形態にかかるＳｉＣ半導体装置を、図面を用いて詳細に説明する。
（実施の形態１）
図１（ａ）は、本発明による実施の形態１の半導体素子１００を示す断面模式図である。図１（ａ）においては、半導体素子１００における隣接する２つのユニットセル１００ｕが示されている。図１（ｂ）は、複数のユニットセルの配列状態を説明するための平面図である。本実施形態の半導体素子１００は、ＭＩＳＦＥＴを含む半導体素子である。
図１（ａ）に示すように、本実施形態における半導体素子１００は、第１導電型の炭化珪素半導体基板１０１と、基板１０１の表面上に形成された第１導電型のドリフト層（第１の炭化珪素半導体層）１０２とを含んでいる。基板１０１の主面は、（０００１）面から、向かって右方向の＜１１−２０＞方向に約４°傾斜している。すなわち、基板１０１の主面の法線ベクトルは、（０００１）面の法線ベクトルから＜１１−２０＞方向に約４°傾斜している。以下、（０００１）面の法線ベクトルに対する基板１０１の主面の法線ベクトルの傾斜角度をオフ角と略称する。ドリフト層１０２はエピタキシャル成長により形成される。本実施形態の炭化珪素半導体基板１０１はｎ+基板（ｎ+ＳｉＣ基板）であり、ドリフト層１０２はｎ-ドリフト層である。なお、基板の主面が（０００−１）面から＜１１−２０＞方向に傾斜している基板を用いてもよい。
ドリフト層１０２上（または１０２内）には、第２導電型のボディ領域１０３が形成されている。ボディ領域１０３上には、第１導電型のソース領域１０４が形成されている。ソース領域１０４は、本発明における第１導電型の不純物領域に相当する。
本実施形態のボディ領域１０３は、第１部分および第２部分を含む。第１部分は「ボディ濃度調整領域１０３ａ」であり、第２部分が「ボディ領域１０３のうちボディ濃度調整領域１０３ａ以外の部分１０３ｂ」である。以下では、「ボディ領域１０３のうちボディ濃度調整領域１０３ａ以外の部分１０３ｂ」を「第２部分１０３ｂ」と称する場合がある。本実施形態のボディ濃度調整領域１０３ａはｐ+型であり、第２部分１０３ｂはｐ型である。ソース領域１０４はｎ+型である。ボディ濃度調整領域１０３ａのｐ型ドーパント濃度は、ボディ領域１０３のｐ型ドーパント濃度よりも高く設定されている。「ボディ濃度調整領域１０３ａのｐ型ドーパント濃度がボディ領域１０３のｐ型ドーパント濃度よりも高く設定されている」とは、例えば、ボディ濃度調整領域１０３ａおよびボディ領域１０３それぞれの同じ深さにおけるｐ型ドーパント濃度を比較した場合に、ボディ濃度調整領域１０３ａのｐ型ドーパント濃度のほうがボディ領域１０３のｐ型ドーパント濃度よりも高くなるように設定されていることを言う。
ソース領域１０４上にはソース電極１０９が形成されている。ソース電極１０９は、ｎ+ソース領域１０４及びｐ+コンタクト領域１０５の表面に形成され、ｎ+ソース領域１０４及びｐ+コンタクト領域１０５の両方と電気的に接触している。ｐ+コンタクト領域１０５はさらにボディ領域１０３とも電気的に接触している。ソース電極１０９は、本発明における第１電極に相当する。
半導体素子１００は、ソース領域１０４及びボディ領域１０３を貫通するトレンチ１０２ｔを有する。トレンチ１０２ｔは主面に対して略垂直に形成されている。ここで、トレンチ１０２ｔは、第１の側面１０２ｔ１と第２の側面１０２ｔ２とを有し、トレンチ１０２ｔの第１、第２の側面１０２ｔ１、１０２ｔ２が、＜１１−２０＞方向と略垂直になるように形成されている。ここで、基板１０１として（０００１）Ｓｉ面または（０００−１）Ｃ面からのオフ基板を用いた場合、オフ方向は例えば＜１１−２０＞方向である。この場合、第１、第２の側面１０２ｔ１、１０２ｔ２がオフ方向と略垂直になるように設けられている。
第１の側面１０２ｔ１には、ボディ濃度調整領域１０３ａが露出し、第２の側面１０２ｔ２にはボディ領域１０３のうち第２部分１０３ｂが露出している。これにより、ボディ領域１０３のうち第１の側面１０２ｔ１に位置する部分の少なくとも一部のｐ型ドーパント濃度は、ボディ領域１０３のうち第２の側面１０２ｔ２に位置する部分の少なくとも一部のｐ型ドーパント濃度よりも高い。
トレンチ１０２ｔ内には、チャネル層（エピタキシャル層）１０６が、ｎ-ドリフト層１０２、ボディ領域１０３、及びｎ+ソース領域１０４の少なくとも一部に接して形成されている。チャネル層１０６のうち、ｐボディ濃度調整領域１０３ａ、および、第２部分１０３ｂと接する部分を、それぞれ、「第１チャネル領域１０６ａ」および「第２チャネル領域１０６ｂ」と呼ぶ。
ｐボディ濃度調整領域１０３ａに接する第１チャネル領域１０６ａの厚さは、第２部分１０３ｂに接する第２チャネル領域１０６ｂの厚さに比べて大きい。「ｐボディ濃度調整領域１０３ａに接する第１チャネル領域１０６ａの厚さが第２部分１０３ｂに接する第２チャネル領域１０６ｂの厚さに比べて大きい」とは、例えば、第１チャネル領域１０６ａおよび第２チャネル領域１０６ｂのうち、トレンチ内の同じ深さに位置する部分を比較した場合に、ｐボディ濃度調整領域１０３ａに接する第１チャネル領域１０６ａの厚さが第２部分１０３ｂに接する第２チャネル領域１０６ｂの厚さに比べて大きいことを言う。チャネル層１０６は、ＳｉＣのエピタキシャル成長によって形成されている。
ＳｉＣ基板としてオフ基板を用い、トレンチ１０２ｔの第１の側面１０２ｔ１と第２の側面１０２ｔ２とがオフ方向と交わるように配置されていることから、第１の側面１０２ｔ１と第２の側面１０２ｔ２とにおけるＳｉＣの面方位が互いに異なる。これにより、トレンチ１０２ｔの片側の肩部付近にファセット面が形成され、供給される原料の量が第１の側面１０２ｔ１と第２の側面１０２ｔ２とにおいて異なるようになる。その結果、第１、第２チャネル領域１０６ａ、１０６ｂの厚さが異なるものとなる。本実施形態では、基板１０１の主面の法線ベクトルは、（０００１）面の法線ベクトルから、＜１１−２０＞方向に傾斜していることから、ファセット面が、第１の側面１０２ｔ１側の肩部付近に形成されやすい。したがって、チャネル層１０６のエピタキシャル成長時には、第２の側面１０２ｔ２よりも第１の側面１０２ｔ１側に供給される原料ガスが多くなりやすい。したがって、第２の側面１０２ｔ２側の第２チャネル領域１０６ｂよりも、第１の側面１０２ｔ１側の第１チャネル領域１０６ａの厚さが大きくなりやすい。なお、チャネル層１０６は、少なくともｐボディ濃度調整領域１０３ａまたは第２部分１０３ｂの一部に接していればよく、チャネル層１０６は、トレンチ１０２ｔの底部におけるドリフト層１０２に接して設けられていなくてもよい。
第１、第２のチャネル領域１０６ａ、１０６ｂの長さ（チャネル長）は、図１（ａ）に示されている双方向矢印ｔで示される長さに相当する。すなわち、第１、第２のチャネル領域１０６ａ、１０６ｂの長さは、チャネル層１０６のうちボディ濃度調整領域１０３ａまたは第２部分１０３ｂと接する部分の長さである。言い換えれば、ｐボディ濃度調整領域１０３ａまたは第２部分１０３ｂのトレンチ表面における厚さである。
チャネル層１０６の上にはゲート絶縁膜１０７が形成されている。ゲート絶縁膜１０７のうち第１チャネル領域１０６ａに接する部分の厚さは、ゲート絶縁膜１０７のうち第２チャネル領域１０６ｂに接する部分の厚さよりも小さくてもよい。「ゲート絶縁膜１０７のうち第１チャネル領域１０６ａに接する部分の厚さが、ゲート絶縁膜１０７のうち第２チャネル領域１０６ｂに接する部分の厚さよりも小さい」とは、例えば、トレンチ内の同じ深さにおいて、ゲート絶縁膜１０７のうち第１チャネル領域１０６ａに接する部分の厚さが、ゲート絶縁膜１０７のうち第２チャネル領域１０６ｂに接する部分の厚さよりも小さいことを言う。
ゲート絶縁膜１０７の上にはゲート電極１０８が形成されている。基板１０１の裏面には、ドレイン電極１１０が形成されている。ゲート電極１０８は、層間絶縁膜１１１によって覆われている。層間絶縁膜１１１は開口部１１１ｃを有し、開口部１１１ｃには、上部配線電極１１２が設けられている。複数のソース電極１０９は、上部配線電極１１２によって互いに並列に接続されている。ドレイン電極１１０には、さらに裏面配線電極１１３が形成されている。ドレイン電極１１０は、本発明における第２電極に相当する。
図１（ａ）に示す半導体素子１００は、複数のユニットセル１００ｕを有する。図１（ｂ）に示すように、それぞれのユニットセル１００ｕは、平面視して、例えば長方形の形状を有する。ユニットセル１００ｕは、ストライプ状に配列されている。ユニットセル１００ｕがストライプ状に配置されていることにより、トレンチ１０２ｔの側面のうち第１の側面１０２ｔ１と第２の側面１０２ｔ２との占める割合が大きくなるため、特に高い効果が得られる。ただし、ユニットセル１００ｕは、正方形の平面形状を有していてもよいし（スクエアセル）、多角形であってもよい。
図１（ｂ）に、トレンチ１０２ｔの平面形状を点線によって示す。トレンチ１０２ｔは、長手方向に延びる第１、第２の側面１０２ｔ１、１０２ｔ２と、長手方向と垂直な方向に延びる第３、第４の側面１０２ｔ３、１０２ｔ４とを有する。図１（ｂ）に示すように、平面視してトレンチ１０２ｔは長方形の形状を有し、第１、第２の側面１０２ｔ１、１０２ｔ２は長方形の長辺を構成し、第３、第４の側面１０２ｔ３、１０２ｔ４は長方形の短辺を構成している。
ボディ領域１０３のうち第３の側面１０２ｔ３に接する部分の第２導電型の不純物濃度および第４の側面１０２ｔ４に接する部分の第２導電型の不純物濃度を互いに異ならせてもよい。
半導体素子１００のＭＩＳＦＥＴの閾値電圧（順方向電流の閾値電圧）をＶｔｈとする。ＭＩＳＦＥＴは、Ｖｇｓ≧Ｖｔｈの場合（トランジスタ動作ＯＮモード）、チャネル層１０６を介してドレイン電極１１０とソース電極１０９との間が導通される（Ｖｄｓ＞０Ｖの場合には、ドレイン電極１１０からソース電極１０９へオン電流が流れる）が、Ｖｇｓ＜Ｖｔｈの場合、トランジスタとしてはオフ状態になる。トランジスタの閾値電圧Ｖｔｈは、ボディ濃度調整領域１０３ａおよび第２部分１０３ｂのドーパント濃度、チャネル層１０６のドーパント濃度及び厚さ、ゲート絶縁膜１０７の厚さにより、主に決定される。
本実施形態の半導体素子１００においては、トレンチ１０２ｔの第１の側面１０２ｔ１および第２の側面１０２ｔ２に成長するチャネル層１０６の厚さに応じて、ボディ濃度調整領域１０３ａと第２部分１０３ｂとの濃度を制御する。つまり、対向するトレンチ１０２ｔの第１の側面１０２ｔ１と第２の側面１０２ｔ２とにおけるＶｔｈが略同一となるように、ボディ濃度調整領域１０３ａのドーパント濃度を制御するため、トレンチ型ＭＩＳＦＥＴのオン抵抗の増加やスイング特性の劣化を抑制することができる。
本実施形態においては、第１の側面１０２ｔ１および第２の側面１０２ｔ２に設けられるチャネル層１０６及びゲート絶縁膜１０７の厚さを断面ＳＥＭ等の評価手法を用いて予め測定しておく。そして、第１の側面１０２ｔ１および第２の側面１０２ｔ２において閾値電圧が等しくなるように、ボディ濃度調整領域１０３ａのドーパント濃度を決定する。図１に示す半導体素子１００においては、第１の側面１０２ｔ１に形成されたチャネル層１０６のほうが、第２の側面１０２ｔ２に形成されたチャネル層１０６よりも厚く、第１の側面１０２ｔ１に形成されたゲート絶縁膜１０７のほうが、第２の側面１０２ｔ２に形成されたゲート絶縁膜１０７よりも薄い。よって、仮に、第１の側面１０２ｔ１と第２の側面１０２ｔ２とにおけるｐ型ドーパント濃度が等しければ、第１の側面１０２ｔ１における閾値電圧が第２の側面１０２ｔ２における閾値電圧に比べて低くなる。
図２に、チャネル層の厚さと閾値電圧との相関関係を計算した結果を示す。ゲート絶縁膜（シリコン酸化膜）の厚さを７０ｎｍ、チャネル層のｎ型不純物濃度を２×１０18ｃｍ-3、ボディ領域のｐ型不純物濃度を１×１０19ｃｍ-3としている。グラフに示すように、チャネル層の厚さが３０ｎｍのときの閾値電圧は６Ｖである。チャネル層の厚さが３０ｎｍから±５％ずれた場合（チャネル層の厚さが２８．５ｎｍから３１．５ｎｍまでの範囲でずれた場合）、閾値電圧は約７Ｖから約５Ｖまでの値をとる。このように、チャネル層の厚さが±５％ずれることにより、閾値電圧が±１Ｖ以上ずれてしまうことが分かる。すなわち、トレンチ型ＭＩＳＦＥＴで、対向するトレンチ側壁におけるチャネル層の厚さが±５％異なると、閾値電圧が対向するトレンチ側壁で±１Ｖ以上異なる結果となる。
本実施形態においては、チャネル層の厚さが大きいほうのトレンチの側面のｐ型ドーパント濃度が高くなるように調整したボディ濃度調整領域１０３ａを形成する。これにより、対向するトレンチ側壁で閾値電圧が異なるという課題を解決することが可能となる。
ゲート絶縁膜の厚さも閾値電圧に影響を与える。図３に、ゲート絶縁膜の厚さと閾値電圧との相関関係を計算した結果を示す。ゲート絶縁膜としてはシリコン酸化膜を用い、チャネル層のｎ型不純物濃度を２×１０18ｃｍ-3、チャネル層の厚さを３０ｎｍ、ボディ領域のｐ型不純物濃度を１×１０19ｃｍ-3としている。グラフに示すように、ゲート絶縁膜の厚さが７０ｎｍのときの閾値電圧は６Ｖである。ゲート絶縁膜の厚さが７０ｎｍから±５％ずれた場合（チャネル層の厚さが６６．５ｎｍから７３．５ｎｍまでの範囲でずれた場合）、閾値電圧は５．６から６．２Ｖまでの値をとる。このように、ゲート絶縁膜の厚さの±５％のずれにより、閾値電圧は±０．３Ｖ程度ずれることが分かる。チャネル層の厚さの場合と比べて、ゲート絶縁膜の厚さの閾値電圧への影響は小さい。しかしながら、対向するトレンチ側壁面でゲート絶縁膜の厚さが異なる場合でも、本実施形態の方法により、ボディ濃度調整領域１０３ａを形成することにより、対向するトレンチ側壁で閾値電圧が異なるという課題を解決することが可能となる。
次に、図４から図８を参照しながら、本実施形態の半導体素子１００の製造方法を詳述する。まず、基板１０１を準備する。基板１０１は、例えば、低抵抗（抵抗率０．０２Ωｃｍ）のｎ型４Ｈ−ＳｉＣ（０００１）Ｓｉ面オフカット基板である。なお、基板１０１として、ＳｉＣ（０００-１）Ｃ面オフカット基板を用いてもよい。基板１０１の主面の法線ベクトルは、（０００１）面の法線ベクトルから＜１１−２０＞方向に傾斜しており、オフ角度は４°とする。本実施形態において、オフ角度は４°でなくてもよい。オフ角度は例えば２°以上１０°以下である。図４では、向かって右から左に向う方向を＜１１−２０＞方向とする。
次に、図４（ａ）に示すように、基板１０１の上に高抵抗のドリフト層１０２をエピタキシャル成長する。ドリフト層１０２としては、例えば、ｎ型４Ｈ−ＳｉＣを用いる。ドリフト層１０２のドーパント濃度及び厚さは、例えばそれぞれ１×１０16ｃｍ-3、１０ミクロンである。なお、ドリフト層１０２の堆積前に、基板１０１上に、低抵抗のＳｉＣにより構成されるバッファ層を堆積しても良い。バッファ層のドーパント濃度は例えば１×１０18ｃｍ-3、厚さは例えば１ミクロンとする。
次に、図４（ｂ）に示すように、ドリフト層１０２の上部に、例えばＡｌイオンをイオン注入する。ここで形成されるイオン注入領域は、後にボディ領域１０３となるボディ注入領域１０３’である。図４（ｂ）においては、ユニットセル１００ｕ全面にボディ注入領域１０３’が形成されている。ボディ注入領域１０３’の注入種としては、例えば、アルミニウムを用い、加速エネルギー及びドーズ量を、例えば、それぞれ５００ＫｅＶ及び１×１０14ｃｍ-2、２５０ＫｅＶ及び５×１０13ｃｍ-2、１００ＫｅＶ及び１×１０13ｃｍ-2、５０ＫｅＶ及び５×１０12ｃｍ-2として注入する。例えば、素子周辺の電界集中を緩和する周端構造をリング状に形成する場合には、本工程において、例えばＳｉＯ2からなるマスクを形成しておき、周端部にパターニングされたボディ注入領域１０３’を形成してもよい。
Ａｌの拡散係数は小さいため、Ａｌの拡散による濃度プロファイルの変化はほとんど無視できる。なお、ボロンをボディ領域のドーパントとして用いる場合は、あらかじめ活性化率や拡散係数を把握した上で、所望のドーパント濃度のプロファイルが得られるように、イオン注入のエネルギーとドーズ量を選択してもよい。
次に、図４（ｃ）に示すようにマスク２１１を形成し、続いて、マスク２１１を用いて、ボディ注入領域１０３’中に例えばアルミニウムをイオン注入することによって、ボディ濃度調整注入領域１０３ａ’を形成する。ボディ濃度調整注入領域１０３ａ’のｐ型ドーパント濃度は、第２部分１０３ｂ’のｐ型ドーパント濃度より高くなる。このときの注入エネルギー及び注入段数は、例えばボディ注入領域１０３’と同じとし、ドーズ量は、例えばトレンチ１０２ｔの第１の側面１０２ｔ１に成長する第１チャネル領域１０６ａの厚さと、第２の側面１０２ｔ２に成長する第２チャネル領域１０６ｂの厚さに基づいて決定する。すなわち、第１チャネル領域１０６ａおよび第２チャネル領域１０６ｂにおける閾値電圧が略同一となるように調整する。例えば、第１チャネル領域１０６ａの厚さが１００ｎｍ、第２チャネル領域１０６ｂの厚さが９５ｎｍのとき、ドーズ量は、４×１０14ｃｍ-2、２×１０14ｃｍ-2、４×１０13ｃｍ-2、２×１０13ｃｍ-2として注入すればよい。
この際、マスク合わせずれを考慮して、トレンチ１０２ｔの第１の側面１０２ｔ１にボディ濃度調整注入領域１０３ａ’が配置されるようにマスク２１１を形成する。具体的には、図４（ｃ）に示す断面において、マスク２１１の端部Ｐｌ（ユニットセル１００ｕの端部に遠い側の端部）を、ユニットセル１００ｕの端部Ｂｌから距離ｄｌだけ離れて形成する。この距離ｄｌは、ユニットセルの端部Ｂｌから、トレンチ幅の半分（図６（ａ）に示す幅Ｗｔ）と、トレンチ１０２ｔを形成するためのマスク２０４における開口のサイズ（幅）の設計値からのずれの半分と、トレンチ１０２ｔを形成するためのフォトマスクをウエハに重ね合わせる際の位置ずれ（重ね合わせずれ）と、ボディ濃度調整領域１０３ａを形成するためのフォトマスクをウエハに重ね合わせる際の位置ずれ（重ね合わせずれ）とを和した値よりも大きくする。このようにマスク２１１の位置を設定することによって、マスクの合わせズレなどの誤差が生じても、トレンチの第１の側面１０２ｔ１に、必ずボディ濃度調整領域１０３ａを配置させることができる。
図４（ｃ）に示す断面において、マスク２１１の端部Ｐｓ（ユニットセル１００ｕの端部に近い側の端部）を、ユニットセル１００ｕの端部Ｂｓから距離ｄｓだけ離れて形成する。この距離ｄｓは、トレンチ幅の半分（図６（ａ）に示す幅Ｗｔ）から、トレンチ１０２ｔを形成するためのマスク２０４における開口のサイズ（幅）の設計値からのずれの半分と、トレンチ１０２ｔを形成するためのフォトマスクをウエハに重ね合わせる際の位置ずれ（重ね合わせずれ）と、ボディ濃度調整領域１０３ａを形成するためのフォトマスクをウエハに重ね合わせる際の位置ずれ（重ね合わせずれ）とを減じた値よりも小さくする。これにより、マスクの合わせズレなどの誤差が生じても、トレンチの第２の側面１０２ｔ２に、必ず第２部分１０３ｂを配置させることができる。
次に、マスク２１１を除去した後に、マスク２１２を形成し、図５（ａ）に示したようにソース注入領域１０４’を形成する。ここでの不純物は例えばｎ型となる窒素である。
イオン注入後、マスク２１２を除去し、続いて図５（ｂ）に示すように、マスク２１３を形成した後にＡｌを注入することによってコンタクト注入領域１０５’を形成する。
これらのイオン注入後に、マスク２１３を除去して活性化アニールを行うことにより、図５（ｃ）に示すように、ボディ領域１０３、ソース領域１０４、コンタクト領域１０５が形成される。ボディ濃度調整領域１０３ａを、第２部分１０３ｂと同じ注入エネルギーで形成することにより、それらの深さをほぼ同一にすることができる。例えばドリフト層１０２の表面Ｓを基準としたときのこれらの深さは約５００ｎｍである。ボディ濃度調整領域１０３ａの平均的なドーパント濃度は約５×１０19ｃｍ-3となるように、イオン注入プロファイルを決定する。ボディ領域の平均的なドーパント濃度は約１×１０19ｃｍ-3となるようにイオン注入プロファイルを決定する。また、ソース領域の深さは、例えば５×１０17ｃｍ-3のドーパント濃度が得られる深さとする。
コンタクト領域１０５の表面Ｓを基準とした深さは例えば４００ｎｍ、平均的なドーパント濃度は約１×１０20ｃｍ-3である。コンタクト領域１０５の深さは、例えば５×１０17ｃｍ-3のドーパント濃度が得られる深さとする。
次に、図６（ａ）に示すように、マスク２０４を形成し、ソース領域１０４、ボディ濃度調整領域１０３ａを貫通し、ドリフト層１０２を露出させるトレンチ１０２ｔを形成する。このトレンチ１０２ｔは、炭化珪素に対して、例えばフロンと酸素の混合ガスを用いてドライエッチングを行うことにより形成される。トレンチ１０２ｔの中心は、隣接するユニットセル１００ｕの境界と一致させる。トレンチ１０２ｔの幅は例えば１μｍ程度、深さは例えば１．１μｍ程度である。マスク２０４は、このドライエッチングに対して耐性を有する材料（例えばアルミニウム）から形成されている。耐性が不十分な場合は、十分に厚いマスク２０４を形成すればよい。トレンチ１０２ｔを形成するマスク２０４の開口部の幅が、ボディ濃度調整注入領域１０３ａ’を形成するマスク２１１の開口部の幅よりも大きくなるように設定する。このように設計することにより、トレンチ１０２ｔの第１の側面１０２ｔ１、第２の側面１０２ｔ２のいずれか一方のみにボディ濃度調整注入領域１０３ａ’を配置させることができる。
次に、マスク２０４を除去して十分に洗浄した後に、図６（ｂ）に示すように、ボディ濃度調整領域１０３ａもしくはボディ領域１０３、ソース領域１０４及びコンタクト領域１０５を含むドリフト層１０２の表面に、チャネル層１０６をエピタキシャル成長させる。チャネル層１０６の成長は、例えば、原料ガスとしてシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）を、キャリアガスとして水素（Ｈ2）を、ドーパントガスとして窒素ガスを用いて熱ＣＶＤ法を行う。例えば、チャネル層１０６のドーパント濃度は１×１０17ｃｍ-3とする。トレンチ１０２ｔの少なくとも側壁（第１の側面１０２ｔ１および第２の側面１０２ｔ２）は、チャネル層１０６によって覆われる。チャネル層１０６のトレンチ１０２ｔの側面における厚さは、事前に本半導体素子と同一のトレンチ構造にエピタキシャル成長したサンプルを断面ＳＥＭによって評価して把握しておく。トレンチ１０２ｔの側面に形成されるチャネル層１０６の左右の厚さの差は、エピタキシャル成長の条件によって異なる。本実施形態（基板の主面が（０００１）面から＜１１-２０＞方向に４°傾斜）においては、トレンチ１０２ｔの第１の側面１０２ｔ１に形成されるエピタキシャル層１０６の厚さは、第２の側面１０２ｔ２に形成されるチャネル層１０６に比べて約５％厚いことが断面ＳＥＭの評価により分かっている。
次いで、チャネル層１０６の所定部位を必要に応じてドライエッチングした後、例えば熱酸化によって、図６（ｂ）に示すようなゲート絶縁膜１０７をチャネル層１０６の表面に形成する。この際、トレンチ１０２ｔの第１の側面１０２ｔ１および第２の側面１０２ｔ２において、ゲート絶縁膜１０７の厚さは異なっており、ゲート絶縁膜１０７の厚さの差はトレンチ１０２ｔにおける第１の側面１０２ｔ１および第２の側面１０２ｔ２の結晶面によって異なる。本実施形態のようにオフ方向が向かって右方向（＜１１-２０＞方向）の場合は、ゲート絶縁膜１０７の厚さは、トレンチ１０２ｔの左側（第２の側面１０２ｔ２）よりも右側（第１の側面１０２ｔ１）において小さいことが予め行った断面ＳＥＭの評価により分かっている。
その後、ゲート絶縁膜１０７の表面に、例えばリンをドーピングした多結晶シリコン膜を堆積する。多結晶シリコン膜の厚さは、例えば５００ｎｍ程度である。これにより、トレンチ１０２ｔの内部を多結晶シリコン膜で満たす。
次に、図６（ｃ）に示すように、マスク（図示せず）を用いて、多結晶シリコン膜をドライエッチングすることにより、所望の領域にゲート電極１０８を形成する。
続いて、図７（ａ）に示すように、ゲート電極１０８の表面と、ゲート電極１０８に覆われていないゲート絶縁膜１０７とを覆うように、例えばＳｉＯ2から形成されている層間絶縁膜１１１をＣＶＤ法によって堆積する。層間絶縁膜１１１の厚さは、例えば、１．５μｍである。
次に、図７（ｂ）に示すように、マスク（図示せず）を用いて、ドライエッチングにより、コンタクト領域１０５の表面上と、ソース領域１０４の一部の表面上とが露出するように層間絶縁膜１１１及びゲート絶縁膜１０７とエピタキシャル層１０６の一部を除去することによって、開口部（ビアホール）１１１ｃが形成される。
その後、図７（ｃ）に示すように、例えば厚さ５０ｎｍ程度のニッケル膜１０９’を、層間絶縁膜１１１上に形成する。この後、不活性雰囲気内で例えば９５０℃、５分間の熱処理によって、ニッケルを炭化珪素表面と反応させ、ニッケルシリサイドで構成されるソース電極１０９を形成する。次いで、層間絶縁膜１１１上のニッケル膜１０９’を除去することによって、図８（ａ）に示した構成が得られる。
次いで、図８（ｂ）に示したように、基板１０１の裏面にも、例えばニッケルを全面に堆積させ、同様に熱処理によって炭化珪素と反応させて、ドレイン電極１１０を形成する。
続いて、層間絶縁膜１１１及び開口部１１１ｃの上に、厚さ４μｍ程度のアルミニウムを堆積し、所望のパターンにエッチングすることにより、図１（ａ）に示すソース配線（上部配線電極）１１２が得られる。なお、図示しないが、チップ端にゲート電極と接触するゲート配線（またはゲートパッド）も他の領域に形成する。さらに、ドレイン電極１１０の裏面に、ダイボンド用の裏面配線電極１１３として、例えばＴｉ／Ｎｉ／Ａｇを堆積する（Ｔｉ側がドレイン電極１１０に接する。）。このようにして、図１に示した半導体素子１００が得られる。
（実施の形態２）
図９は、本発明による実施の形態２の半導体素子３００を示す断面模式図である。図９においては、半導体素子３００における隣接する２つのユニットセル３００ｕが示されている。
図９に示す半導体素子３００は、ボディ領域３０３内に、第１のボディ濃度調整領域３０３ａと、第２のボディ濃度調整領域３０３ｃと、それら以外部分３０３ｂとを備えている。トレンチ３０２ｔにおける第１の側面３０２ｔ１には第１のボディ濃度調整領域３０３ａが露出し、第２の側面３０２ｔ２には第２のボディ濃度調整領域３０３ｃが露出している。第１のボディ濃度調整領域３０３ａにおける不純物の平均濃度は、例えば１．２×１０18ｃｍ-3である。第２のボディ濃度調整領域３０３ｃにおける不純物の平均濃度は、例えば１×１０18ｃｍ-3である。ボディ領域３０３のうち第１、第２のボディ濃度調整領域３０３ａ、３０３ｃ以外の部分３０３ｂにおける不純物の平均濃度は、例えば８×１０17ｃｍ-3である。それ以外の点は、第１の実施形態の半導体素子１００と同様である。
本実施形態によると、チャネル層３０６やゲート絶縁膜３０７の厚さに応じて、トレンチ３０２ｔにおける第１の側面３０２ｔ１および第２の側面３０２ｔ３の両方のｐ型ドーパント濃度を調整することができる。したがって、閾値電圧の調整をより精密に行うことができる。
図１０から図１４を用いて、本実施形態の半導体素子の製造方法を説明する。まず、基板３０１を準備する。基板３０１は、例えば、低抵抗（抵抗率０．０２Ωｃｍ）のｎ型４Ｈ−ＳｉＣ（０００１）Ｓｉ面オフカット基板である。なお、基板１０１として、ＳｉＣ（０００-１）Ｃ面オフカット基板を用いてもよい。基板１０１の主面の法線ベクトルは、（０００１）面の法線ベクトルから＜１１−２０＞方向に傾斜しており、オフ角度は４°とする。図１０では、向かって右から左に向う方向を＜１１−２０＞方向とする。
次に、図１０（ａ）に示すように、基板３０１の上に高抵抗のドリフト層３０２をエピタキシャル成長する。ドリフト層３０２としては、例えば、ｎ型４Ｈ−ＳｉＣを用いる。ドリフト層３０２のドーパント濃度及び厚さは、例えばそれぞれ１×１０16ｃｍ-3、１０ミクロンである。なお、ドリフト層３０２の堆積前に、基板３０１上に、低抵抗のバッファー層を堆積しても良い。ドーパント濃度は例えば１×１０18ｃｍ-3、厚さは例えば１ミクロンとする。
次に、図１０（ｂ）に示すように、ドリフト層３０２の上部に、例えばＡｌイオンをイオン注入する。ここで形成されるイオン注入領域は、後にボディ領域３０３となるボディ注入領域３０３’である。図１０（ｂ）においては、ユニットセル３００ｕ全面にボディ注入領域３０３’が形成されている。ボディ注入領域３０３’の注入種としては、例えば、アルミニウムを用い、加速エネルギー及びドーズ量を、例えば、それぞれ５００ＫｅＶ及び１×１０14ｃｍ-2、２５０ＫｅＶ及び５×１０13ｃｍ-2、１００ＫｅＶ及び１×１０13ｃｍ-2、５０ＫｅＶ及び５×１０12ｃｍ-2として注入する。例えば、素子周辺の電界集中を緩和する周端構造をリング状に形成する場合には、本工程において、例えばＳｉＯ2からなるマスクを形成しておき、周端部にパターニングされたボディ注入領域３０３’を形成してもよい。
Ａｌの拡散係数は小さいため、Ａｌの拡散による濃度プロファイルの変化はほとんど無視できる。なお、ボロンをボディ領域のドーパントとして用いる場合は、あらかじめ活性化率や拡散係数を把握した上で、所望のドーパント濃度のプロファイルが得られるように、イオン注入のエネルギーとドーズ量を選択してもよい。
次に、図１０（ｃ）に示すようにマスク４１０を形成し、続いて、マスク４１０を用いて、ボディ注入領域３０３’中に例えばアルミニウムをイオン注入することによって、第１のボディ濃度調整注入領域３０３ａ’を形成する。第１のボディ濃度調整注入領域３０３ａ’のｐ型ドーパント濃度は、ボディ注入領域３０３’のうち第１のボディ濃度調整注入領域３０３ａ’以外の部分３０３ｂ’のｐ型ドーパント濃度より高くなる。このときの注入エネルギー及び注入段数は、例えばボディ領域３０３’と同じとし、ドーズ量は、例えばトレンチ３０２ｔの第１の側面３０２ｔ１に成長する第１チャネル領域３０６ａの厚さと、第２の側面３０２ｔ２に成長する第２チャネル領域３０６ｂの厚さに基づいて決定する。すなわち、第１チャネル領域３０６ａおよび第２チャネル領域３０６ｂにおける閾値電圧が略同一となるように調整する。例えば、第１チャネル領域３０６ａの厚さが１００ｎｍ、第２チャネル領域３０６ｂの厚さが９５ｎｍのとき、ドーズ量は、４×１０14ｃｍ-2、２×１０14ｃｍ-2、４×１０13ｃｍ-2、２×１０13ｃｍ-2として注入すればよい。
次に、図１０（ｄ）に示すように、ボディ注入領域３０３’のうち第１のボディ濃度調整注入領域３０３ａ’以外の部分３０３ｂ’と、ボディ濃度調整注入領域３０３ａ’の一部とを覆うマスク４０１を形成する。マスク４０１を用いて、第１のボディ濃度調整注入領域３０３ａ’の一部に例えば窒素をイオン注入することによって、第２のボディ濃度調整注入領域３０３ｃ’を形成する。第２のボディ濃度調整注入領域３０３ｃ’のｐ型ドーパント濃度は、第１のボディ濃度調整注入領域３０３ａ’のｐ型ドーパント濃度より低くなる。このときの注入エネルギー及び注入段数は、例えばボディ領域３０３’と同じとし、ドーズ量は、例えばトレンチ３０２ｔの第１の側面３０２ｔ１に成長する第１チャネル領域３０６ａの厚さと、第２の側面３０２ｔ２に成長する第２チャネル領域３０６ｂの厚さとに基づいて決定する。すなわち、第１チャネル領域３０６ａおよび第２チャネル領域３０６ｂにおける閾値電圧が略同一となるように調整する。例えば、第１チャネル領域３０６ａの厚さが１００ｎｍ、第２チャネル領域３０６ｂの厚さが９５ｎｍのとき、ドーズ量は、４×１０14ｃｍ-2、２×１０14ｃｍ-2、４×１０13ｃｍ-2、２×１０13ｃｍ-2として注入すればよい。
図１０（ｃ）、（ｄ）に示す工程においては、トレンチ３０２ｔの第１の側面３０２ｔ１および第２の側面３０２ｔ２のうちいずれか一方に第１のボディ濃度調整注入領域３０３ａ’が配置され、他方に第２のボディ濃度調整注入領域３０３ｃ’が配置されるようにマスク４１０、４０１を形成する。このとき、露光用マスクの重ね合わせのばらつきなどを考慮して、マスク４１０、４０１の位置を決定する。
次に、マスク４０１を除去した後に、マスク４０２を形成し、図１１（ａ）に示したようにソース注入領域３０４’を形成する。ここでの不純物は例えばｎ型となる窒素である。
イオン注入後、マスク４０２を除去し、続いて図１１（ｂ）に示すように、マスク４０３を形成した後にＡｌを注入することによってコンタクト注入領域３０５’を形成する。
これらのイオン注入後に、マスク４０３を除去して活性化アニールを行うことにより、図１１（ｃ）に示すように、ボディ領域３０３、ソース領域３０４、コンタクト領域３０５が形成される。第１、第２のボディ濃度調整領域３０３ａ、３０３ｃを、ボディ領域３０３のうち第１、第２のボディ濃度調整領域３０３ａ、３０３ｃ以外の部分３０３ｂと同じ注入エネルギーで形成することにより、それらの深さをほぼ同一にすることができる。例えばドリフト層３０２の表面Ｓを基準としたときのこれらの深さは約５００ｎｍである。第１のボディ濃度調整領域３０３ａの平均的なドーパント濃度は約５×１０19ｃｍ-3となるように、イオン注入プロファイルを決定する。第２のボディ濃度調整領域３０３ｃの平均的なドーパント濃度は約１×１０19ｃｍ-3となるように、イオン注入プロファイルを決定する。ボディ領域の平均的なドーパント濃度は約１×１０19ｃｍ-3となるようにイオン注入プロファイルを決定する。また、ソース領域の深さは、例えば５×１０17ｃｍ-3のドーパント濃度が得られる深さとする。
コンタクト領域３０５の表面Ｓを基準とした深さは例えば４００ｎｍ、平均的なドーパント濃度は約１×１０20ｃｍ-3である。コンタクト領域３０５の深さは、例えば５×１０17ｃｍ-3のドーパント濃度が得られる深さとする。
次に、図１２（ａ）に示すように、マスク４０４を形成し、ソース領域３０４、第１、第２のボディ濃度調整領域３０３ａ、３０３ｃを貫通し、ドリフト層３０２を露出させるトレンチ３０２ｔを形成する。このトレンチ３０２ｔは、炭化珪素に対して、例えばフロンと酸素の混合ガスを用いてドライエッチングを行うことにより形成される。トレンチ３０２ｔの幅は例えば１μｍ程度、深さは例えば１．１μｍ程度である。マスク４０４は、このドライエッチングに対して耐性を有する材料（例えばアルミニウム）から形成されている。耐性が不十分な場合は、十分に厚いマスク４０４を形成すればよい。
次に、マスク４０４を除去して十分に洗浄した後に、図１２（ｂ）に示すように、第１、第２のボディ濃度調整領域３０３ａ、３０３ｃ、ソース領域３０４及びコンタクト領域３０５を含むドリフト層３０２の表面全体に、炭化珪素を用いてチャネル層（エピタキシャル層）３０６を成長させる。これにより、トレンチ３０２ｔの少なくとも側壁（第１の側面３０２ｔ１および第２の側面３０２ｔ２）をチャネル層３０６で覆う。チャネル層３０６のトレンチ３０２ｔの側面における厚さは、事前に本半導体素子と同一のトレンチ構造にエピタキシャル成長したサンプルを断面ＳＥＭによって評価して把握しておく。トレンチ３０２ｔの側面に形成されるチャネル層３０６の左右の厚さの差は、エピタキシャル成長の条件によって異なる。本実施形態（基板の主面が（０００１）面から＜１１-２０＞方向に４°傾斜）においては、トレンチ３０２ｔの第１の側面３０２ｔ１に形成されるチャネル層３０６の厚さは、第２の側面３０２ｔ２に形成されるチャネル層３０６に比べて約５％厚いことが断面ＳＥＭの評価により分かっている。
次いで、チャネル層３０６の所定部位を必要に応じてドライエッチングした後、例えば熱酸化によって、図１２（ｂ）に示すようなゲート絶縁膜３０７をチャネル層３０６の表面に形成する。この際、トレンチ３０２ｔの第１の側面３０２ｔ１および第２の側面３０２ｔ２において、ゲート絶縁膜３０７の厚さは異なっており、ゲート絶縁膜３０７の厚さの差はトレンチ３０２ｔにおける第１の側面３０２ｔ１および第２の側面３０２ｔ２の結晶面によって異なる。本実施形態のようにオフ方向が向かって右方向（＜１１-２０＞方向）の場合は、ゲート絶縁膜３０７の厚さは、トレンチ３０２ｔの左側（第２の側面３０２ｔ２）よりも右側（第１の側面３０２ｔ１）において小さいことが予め行った断面ＳＥＭの評価により分かっている。
その後、ゲート絶縁膜３０７の表面に、例えばリンをドーピングした多結晶シリコン膜を堆積する。多結晶シリコン膜の厚さは、例えば５００ｎｍ程度である。これにより、ドリフト層３０２に形成されたトレンチ３０２ｔの内部を多結晶シリコン膜で満たす。
次に、図１２（ｃ）に示すように、マスク（図示せず）を用いて、多結晶シリコン膜をドライエッチングすることにより、所望の領域にゲート電極３０８を形成する。
続いて、図１３（ａ）に示すように、ゲート電極３０８の表面と、ゲート電極３０８に覆われていないゲート絶縁膜３０７とを覆うように、例えばＳｉＯ2から形成されている層間絶縁膜３１１をＣＶＤ法によって堆積する。層間絶縁膜３１１の厚さは、例えば、１．５μｍである。
次に、図１３（ｂ）に示すように、マスク（図示せず）を用いて、ドライエッチングにより、コンタクト領域３０５の表面上と、ソース領域３０４の一部の表面上とが露出するように層間絶縁膜３１１及びゲート絶縁膜３０７とチャネル層３０６の一部を除去することによって、ビアホール（開口部）３１１ｃが形成される。
その後、図１３（ｃ）に示すように、例えば厚さ５０ｎｍ程度のニッケル膜３０９’を、層間絶縁膜３１１上に形成する。この後、不活性雰囲気内で例えば９５０℃、５分間の熱処理によって、ニッケルを炭化珪素表面と反応させることによって、ニッケルシリサイドで構成されるソース電極３０９を形成し、層間絶縁膜３１１上のニッケル膜３０９’を除去することによって、図１４（ａ）に示した構成が得られる。
次いで、図１４（ｂ）に示したように、基板３０１の裏面にも、例えばニッケルを全面に堆積させ、同様に熱処理によって炭化珪素と反応させて、ドレイン電極３１０を形成する。
続いて、層間絶縁膜３１１及びビアホール３１１ｃの上に、厚さ４μｍ程度のアルミニウムを堆積し、所望のパターンにエッチングすることにより、図９に示すソース配線（上部配線電極）３１２が得られる。なお、図示しないが、チップ端にゲート電極と接触するゲート配線（またはゲートパッド）も他の領域に形成する。さらに、ドレイン電極３１０の裏面に、ダイボンド用の裏面配線電極３１３として、例えばＴｉ／Ｎｉ／Ａｇを堆積する（Ｔｉ側がドレイン電極３１０に接する。）。このようにして、図９に示した半導体素子３００が得られる。
図１８に示すような従来のトレンチ型ＭＩＳＦＥＴにおけるユニットセルのチップのサイズが、図１、図９に示す半導体素子１００、３００と同一であると仮定した場合、第１、第２の実施形態の半導体素子１００、３００においては、図１８に示す半導体素子と比較して、オン抵抗が低いと考えられる。また、第１、第２の実施形態の半導体素子１００、３００においては、図１８に示す半導体素子と比較して、ドレイン電流を一桁上げるのに必要なゲート電圧で定義されるスイング特性が向上すると予測される。
この理由は次のように考えられる。第１、第２の実施形態の半導体素子１００、３００においては、トレンチにおいて対向する側面に成長されるチャネル層の厚さに応じて、このチャネル層に接するボディ領域のｐ型ドーパント濃度を変えているため、トレンチにおいて対向する側面の閾値電圧は略同一である。
これに対し、図１８に示す半導体素子においては、トレンチにおいて対向する側面に形成されるチャネル層の厚さが異なるのに対して、それぞれのチャネル層に接するボディ領域の濃度が同一である。これにより、トレンチにおいて対向する側面の閾値電圧が異なる。そのため、図１８のＭＩＳＦＥＴでは、一方のトレンチ側壁のチャネル層にはオン電流が流れているのに対し、他方のトレンチ側壁ではオン電流が流れていない状況が発生する為に、オン抵抗の増大及びスイング特性の劣化が生じる。
ここで、トレンチにおいて対向する側面の閾値電圧の差が大きい場合、ゲート・ソース電圧Ｖｇｓがある値に達するとソース・ドレイン電流Ｉｄｓが一旦飽和し、更にゲート・ソース電圧Ｖｇｓを増加させるとソース・ドレイン電流Ｉｄｓは再び増加するという電気特性が得られる。この場合、前述したように、オン抵抗が増大し、スイング特性が劣化している。一方、第１、第２の実施形態の半導体素子１００、３００では、このような特性は出現せず、ゲート・ソース電圧Ｖｇｓの増加に対してソース・ドレイン電流Ｉｄｓが増加し続けるという特性が得られる。そして、このような良好な特性を得る為には、トレンチにおいて対向する側面の閾値電圧の差は０．１Ｖ以下であってもよい。閾値電圧の差が０．１Ｖ以下であれば、オン抵抗の増加やスイング特性の劣化が十分に抑制される。
なお、第１の実施形態においては、ボディ濃度調整領域１０３ａをｐ型ドーパントのイオン注入で形成したが、ｎ型ドーパントをイオン注入することによってボディ領域の濃度を補償したボディ濃度調整領域を形成することも可能である。この半導体素子構造を図１５に示す。この半導体素子２００は、ボディ濃度調整領域２０１がｎ型ドーパントのイオン注入によって形成されている。ボディ濃度調整領域２０１は、トレンチ１０２ｔの第２の側面１０２ｔ２側に設けられている。このようにボディ領域２０３にｎ型ドーパントを注入することによってキャリア濃度が補償されて、ボディ濃度調整領域２０１のｐ型濃度を第２部分１０３ｂと比べて小さくすることが可能となる。このため、第１の側面１０２ｔ１側のチャネル層１０６の厚さが大きく、ゲート絶縁膜１０７の厚さが小さい場合には、ボディ領域２０３のうち第２の側面１０２ｔ２側にボディ濃度調整領域２０１を形成することにより、閾値電圧を一定にすることができる。図１５に示す半導体素子２００は、ボディ濃度調整領域２０１にｎ型ドーパントが注入されている点以外は、図１に示す半導体素子１００と同様の構成を有する。図１５に示す半導体素子においては、まずボディ注入領域（熱処理によってボディ領域２０３となる領域）にｐ型不純物が注入された後、ボディ濃度調整領域２０１用にｎ型不純物が注入される。ボディ濃度調整領域２０１用のｎ型不純物のドーズ量（濃度）は、ボディ領域２０３用のｐ型不純物のドーズ量よりも少なくする。これにより、ボディ濃度調整領域２０１は、第２部分１０３ｂよりもｐ型キャリア濃度の低いｐ型の領域となる。なお、図９に示す半導体素子３００において、第２のボディ濃度調整領域３０３ｂにｎ型ドーパントを注入してもよい。
図１６は、本発明によるその他の実施形態の半導体素子４００を示す断面図である。図１６に示す半導体素子４００においては、ボディ濃度調整領域１０３ｄが、第２部分１０３ｂよりも浅く形成されている。このように、ボディ濃度調整領域１０３ｄは、ボディ領域１０３の一部の深さのみに設けられていてもよい。図１６に示す半導体素子４００の製造工程においては、ボディ濃度調整領域１０３ｄを形成するためのイオン注入の注入エネルギーを、ボディ領域１０３を形成する際のイオン注入の注入エネルギーよりも小さくする。これにより、ボディ濃度調整領域１０３ｄの深さを、第２部分１０３ｂの深さよりも小さくすることができる。
以上の実施の形態において、ソース領域、ソース電極、およびドレイン電極は、それぞれ、本発明における第１導電型の不純物領域、第１電極、および第２電極に相当する。
また、以上の実施の形態においては、半導体素子がチャネル層を備える蓄積型のＭＩＳＦＥＴである例について説明したが、これに限定されない。半導体素子が、チャネル層（エピタキシャル層）を備えない反転型のＭＩＳＦＥＴであってもよい。チャネル層を有しない場合の半導体素子の構成を図１７に示す。図１７に示す半導体素子５００では、ゲート電極１０８に与える電圧によって、ボディ領域１０３のうちゲート絶縁膜１０７を介してゲート電極１０８の反対側に位置する領域の導電型を部分的に反転させることにより、チャネルを形成することができる（反転チャネル構造）。反転チャネル構造でも、ゲート絶縁膜１０７の厚さが、トレンチ１０２ｔの第１の側面１０２ｔ１および第２の側面１０２ｔ２における閾値電圧に影響を与える。したがって、第１の側面１０２ｔ１および第２の側面１０２ｔ２におけるボディ領域の不純物の濃度を調整することにより、閾値電圧を等しくすることができる。
また、上述の実施の形態においては、チャネル層の厚さが対向するトレンチ側壁で差異がある場合について説明したがこれに限定されない。チャネル層の濃度が対向するトレンチ側壁で差異がある場合においても、ｐ型ドーパントのイオン注入またはｎ型ドーパントのイオン注入によってボディ濃度調整領域を形成することにより、トレンチ内において対向する側面の閾値電圧を略同一にすることが可能である。
なお、上述の実施形態としては、トレンチの側壁面の面方位が＜１１−２０＞と略一致する場合を示したが、この面方位に限定されるものではない。
なお、上述の実施形態としては、炭化珪素半導体素子がトレンチ型ＭＩＳＦＥＴである場合を示したがこれに限定されない。本発明の炭化珪素半導体素子は、トレンチ型構造の絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＪＦＥＴ）等であってもよい。
例えば、基板とその上に形成する半導体層とを互いに異なる導電型とすることにより、ＩＧＢＴを形成することができる。ＩＧＢＴの場合、以上に説明したソース電極、ドレイン電極、ソース領域は、順に、それぞれエミッタ電極、コレクタ電極、エミッタ領域と呼ばれる。
従って、以上に説明した炭化珪素半導体素子について、ドリフト領域、及びエミッタ領域の導電型をｎ型とし、基板及びボディ領域の導電型をｐ型とすると、ｎ型のＩＧＢＴを得ることができる。このとき、ｐ型基板とｎ型ドリフト層との間に、ｎ型のバッファ層を配置してもよい。また、ドリフト領域、及びエミッタ領域の導電型をｐ型とし、基板及びボディ領域の導電型をｎ型とすると、ｐ型のＩＧＢＴを得ることができる。このとき、ｎ型基板とｐ型ドリフト層との間に、ｐ型のバッファ層を配置してもよい。
また、上述の実施形態としては、炭化珪素が４Ｈ−ＳｉＣである場合を説明したが、本発明の炭化珪素は他のポリタイプ（６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、１５Ｒ−ＳｉＣなど）であってもよい。また、面方位として（０００１）面からオフカットした主面を説明したが、他の面（（１１−２０）面や（１−１００）面、（０００−１）面）及びこれらのオフカット面でも差し支えない。また、基板がＳｉにより構成され、ドリフト層が炭化珪素（例えば、３Ｃ−ＳｉＣ）により構成されるヘテロ接合を有していてもよい。
本発明の一態様にかかるＳｉＣ半導体装置は、低損失が要求されるパワー素子に利用することができる。
１００、２００、１０００ 半導体素子
１００ｕ、１０００ｕ ユニットセル
１０１、１０１０ 基板（炭化珪素半導体基板）
１０２、１０２０ ドリフト層（第１の炭化珪素半導体層）
１０３ａ、２０１ボディ濃度調整領域
１０３ｂ 第２部分
１０３、１０３０ ボディ領域
１０４、１０４０ ソース領域
１０５、１０５０ ボディコンタクト領域（コンタクト領域）
１０６、１０６０ チャネル層（エピタキシャル層）
１０６ｃ チャネル部
１０７、１０７０ ゲート絶縁膜
１０８、１０８０ ゲート電極
１０９、１０９０ ソース電極
１１０、１１００ ドレイン電極
２１１、２１２、２１３ マスク
１１１、１１１０ 層間絶縁膜
１１２、１１２０ 上部配線電極
１１３、１１３０ 裏面配線電極（下部配線電極）
１０２０t トレンチ

Claims (16)

  1. 第１導電型の半導体基板と、
    前記半導体基板の主面上に位置する第１導電型のドリフト層と、
    前記ドリフト層上に位置する第２導電型のボディ領域と、
    前記ボディ領域上に位置する第１導電型の不純物領域と、
    前記ボディ領域及び前記不純物領域を貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの表面上に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置されたゲート電極と、
    前記不純物領域に接する第１電極と、
    前記半導体基板の裏面に配置された第２電極とを備え、
    前記トレンチの表面は、第１の側面と、前記第１の側面と対向する第２の側面とを含み、
    前記ゲート絶縁膜のうち前記第１の側面に露出する前記ボディ領域の上に設けられている部分の厚さは、前記ゲート絶縁膜のうち前記第２の側面に露出する前記ボディ領域の上に設けられている部分の厚さよりも小さく、
    前記ボディ領域のうち前記第１の側面に位置する部分の少なくとも一部の第２導電型のドーパント濃度は、前記ボディ領域のうち前記第２の側面に位置する部分の第２導電型のドーパント濃度よりも大きい、炭化珪素半導体素子。
  2. 第１導電型の半導体基板と、
    前記半導体基板の主面上に位置する第１導電型のドリフト層と、
    前記ドリフト層上に位置する第２導電型のボディ領域と、
    前記ボディ領域上に位置する第１導電型の不純物領域と、
    前記ボディ領域及び前記不純物領域を貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの表面上に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置されたゲート電極と、
    前記不純物領域に接する第１電極と、
    前記半導体基板の裏面に配置された第２電極と、
    第１導電型のチャネル層とを備え、
    前記トレンチの表面は、第１の側面と、前記第１の側面と対向する第２の側面とを含み、
    前記第１導電型のチャネル層は、前記トレンチにおける前記第１の側面および前記第２の側面上と前記ゲート絶縁膜との間に設けられており、
    前記チャネル層のうち前記第１の側面に露出する前記ボディ領域に接する部分の厚さは、前記チャネル層のうち前記第２の側面に露出する前記ボディ領域に接する部分の厚さよりも大きく、
    前記ボディ領域のうち前記第１の側面に位置する部分の少なくとも一部の第２導電型のドーパント濃度は、前記ボディ領域のうち前記第２の側面に位置する部分の第２導電型のドーパント濃度よりも大きい、炭化珪素半導体素子。
  3. 第１導電型の半導体基板と、
    前記半導体基板の主面上に位置する第１導電型のドリフト層と、
    前記ドリフト層上に位置する第２導電型のボディ領域と、
    前記ボディ領域上に位置する第１導電型の不純物領域と、
    前記ボディ領域及び前記不純物領域を貫通し、前記ドリフト層に達するトレンチと、
    前記トレンチの表面上に配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に配置されたゲート電極と、
    前記不純物領域に接する第１電極と、
    前記半導体基板の裏面に配置された第２電極と、
    第１導電型のチャネル層とを備え、
    前記トレンチの表面は、第１の側面と、前記第１の側面と対向する第２の側面とを含み、
    前記第１導電型のチャネル層は、前記トレンチにおける前記第１の側面および前記第２の側面上と前記ゲート絶縁膜との間に設けられており、
    前記チャネル層のうち前記第１の側面に露出する前記ボディ領域に接する部分の第１導電型のドーパント濃度は、前記チャネル層のうち前記第２の側面に露出する前記ボディ領域に接する部分の第１導電型のドーパント濃度よりも大きく、
    前記ボディ領域のうち前記第１の側面に位置する部分の少なくとも一部の第２導電型のドーパント濃度は、前記ボディ領域のうち前記第２の側面に位置する部分の第２導電型のドーパント濃度よりも大きい、炭化珪素半導体素子。
  4. 前記ボディ領域のうち前記第１の側面に位置する部分の少なくとも一部の深さには、前記ボディ領域における第２導電型のドーパント濃度よりも高い第２導電型のドーパント濃度を有するボディ濃度調整領域が設けられている、請求項１から３のいずれかに記載の炭化珪素半導体素子。
  5. 前記ボディ領域のうち前記第２の側面に位置する部分の少なくとも一部の深さには、前記ボディ領域における第２導電型のドーパント濃度よりも低い第２導電型のドーパント濃度を有するボディ濃度調整領域が設けられている、請求項１から３のいずれかに記載の炭化珪素半導体素子。
  6. 前記半導体基板は、（０００１）Ｓｉ面または（０００−１）Ｃ面から２°以上１０°以下傾斜した面を主面とする４Ｈ−ＳｉＣ基板である、請求項１から５のいずれかに記載の炭化珪素半導体素子。
  7. 前記第１の側面および前記第２の側面は、前記半導体基板の主面が（０００１）Ｓｉ面または（０００−１）Ｃ面から傾斜している方向と略垂直に設けられている、請求項１から６のいずれかに記載の炭化珪素半導体素子。
  8. 前記半導体基板の主面が、（０００１）Ｓｉ面または（０００−１）Ｃ面から＜１１−２０＞方向に傾斜しており、前記第１の側面および前記第２の側面は、＜１１−２０＞方向と略垂直に設けられている、請求項１から６のいずれかに記載の炭化珪素半導体素子。
  9. 前記第１導電型のチャネル層はエピタキシャル成長により形成されている、請求項２または３に記載の炭化珪素半導体素子。
  10. 前記対向するトレンチ側壁における閾値電圧の差が０．１Ｖ以下である、請求項１から９のいずれかに記載の炭化珪素半導体素子。
  11. 前記半導体基板の主面と垂直な方向から平面視して前記トレンチは長方形の形状を有し、
    前記第１、第２の側面は、前記長方形の長辺を構成する、請求項１から１０のいずれかに記載の炭化珪素半導体素子。
  12. 主面上に第１導電型のドリフト層が配置されている半導体基板を準備する工程（ａ）と、
    前記ドリフト層上に位置するように第２導電型のボディ領域を形成する工程（ｂ）と、
    前記ドリフト層内に、前記ボディ領域と第２導電型のドーパント濃度の異なる第２導電型のボディ濃度調整領域を形成する工程（ｃ）と、
    前記ボディ領域上に位置するように第１導電型の不純物領域を形成する工程（ｄ）と、
    前記半導体基板に対して活性化アニール処理を行う工程（ｅ）と、
    エッチングを行うことにより、前記ボディ領域及び前記不純物領域を貫通するトレンチを形成する工程（ｆ）と、
    前記トレンチの表面にゲート絶縁膜を形成する工程（ｇ）と、
    前記ゲート絶縁膜と接するゲート電極を形成する工程（ｈ）と、
    前記不純物領域と接する位置に第１電極を形成する工程（ｉ）と、
    前記半導体基板の主面と対向する面上に第２電極を形成する工程（ｊ）とを含み、
    前記工程（ｆ）において、第１の側面と、前記第１の側面と対向する第２の側面とを表面に有するトレンチを形成し、前記第１の側面には、前記ボディ濃度調整領域を露出させ、
    前記ゲート絶縁膜のうち前記第１の側面に露出する前記ボディ領域の上に設けられている部分の厚さは、前記ゲート絶縁膜のうち前記第２の側面に露出する前記ボディ領域の上に設けられている部分の厚さよりも小さい、炭化珪素半導体素子の製造方法。
  13. 主面上に第１導電型のドリフト層が配置されている半導体基板を準備する工程（ａ）と、
    前記ドリフト層上に位置するように第２導電型のボディ領域を形成する工程（ｂ）と、
    前記ドリフト層内に、前記ボディ領域と第２導電型のドーパント濃度の異なる第２導電型のボディ濃度調整領域を形成する工程（ｃ）と、
    前記ボディ領域上に位置するように第１導電型の不純物領域を形成する工程（ｄ）と、
    前記半導体基板に対して活性化アニール処理を行う工程（ｅ）と、
    エッチングを行うことにより、前記ボディ領域及び前記不純物領域を貫通するトレンチを形成する工程（ｆ）と、
    前記トレンチの表面にゲート絶縁膜を形成する工程（ｇ）と、
    前記ゲート絶縁膜と接するゲート電極を形成する工程（ｈ）と、
    前記不純物領域と接する位置に第１電極を形成する工程（ｉ）と、
    前記半導体基板の主面と対向する面上に第２電極を形成する工程（ｊ）とを含み、
    前記工程（ｆ）において、第１の側面と、前記第１の側面と対向する第２の側面とを表面に有するトレンチを形成し、前記第１の側面には、前記ボディ濃度調整領域を露出させ、
    前記工程（ｆ）の後、前記工程（ｇ）の前に、前記トレンチにおける前記第１の側面および前記第２の側面上と前記ゲート絶縁膜との間に第１導電型のチャネル層を形成する工程をさらに含み、
    前記チャネル層のうち前記第１の側面に露出する前記ボディ領域に接する部分の厚さは、前記チャネル層のうち前記第２の側面に露出する前記ボディ領域に接する部分の厚さよりも大きい、炭化珪素半導体素子の製造方法。
  14. 主面上に第１導電型のドリフト層が配置されている半導体基板を準備する工程（ａ）と、
    前記ドリフト層上に位置するように第２導電型のボディ領域を形成する工程（ｂ）と、
    前記ドリフト層内に、前記ボディ領域と第２導電型のドーパント濃度の異なる第２導電型のボディ濃度調整領域を形成する工程（ｃ）と、
    前記ボディ領域上に位置するように第１導電型の不純物領域を形成する工程（ｄ）と、
    前記半導体基板に対して活性化アニール処理を行う工程（ｅ）と、
    エッチングを行うことにより、前記ボディ領域及び前記不純物領域を貫通するトレンチを形成する工程（ｆ）と、
    前記トレンチの表面にゲート絶縁膜を形成する工程（ｇ）と、
    前記ゲート絶縁膜と接するゲート電極を形成する工程（ｈ）と、
    前記不純物領域と接する位置に第１電極を形成する工程（ｉ）と、
    前記半導体基板の主面と対向する面上に第２電極を形成する工程（ｊ）とを含み、
    前記工程（ｆ）において、第１の側面と、前記第１の側面と対向する第２の側面とを表面に有するトレンチを形成し、前記第１の側面には、前記ボディ濃度調整領域を露出させ、
    前記工程（ｆ）の後、前記工程（ｇ）の前に、前記トレンチにおける前記第１の側面および前記第２の側面上と前記ゲート絶縁膜との間に第１導電型のチャネル層を形成する工程をさらに含み、
    前記チャネル層のうち前記第１の側面に露出する前記ボディ領域に接する部分の第１導電型のドーパント濃度は、前記チャネル層のうち前記第２の側面に露出する前記ボディ領域に接する部分の第１導電型のドーパント濃度よりも大きい、炭化珪素半導体素子の製造方法。
  15. 前記工程（ｃ）において、前記ボディ領域に第２導電型のイオン注入を行うことにより、前記第２導電型の前記ボディ濃度調整領域を形成する、請求項１２から１４のいずれかに記載の炭化珪素半導体素子の製造方法。
  16. 前記工程（ｃ）において、前記ボディ領域に第１導電型のイオン注入を行うことにより、前記第２導電型の前記ボディ濃度調整領域を形成する、請求項１２から１４のいずれかに記載の炭化珪素半導体素子の製造方法。
JP2012551399A 2011-06-27 2012-06-25 炭化珪素半導体素子及びその製造方法 Expired - Fee Related JP5192615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012551399A JP5192615B2 (ja) 2011-06-27 2012-06-25 炭化珪素半導体素子及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011141991 2011-06-27
JP2011141991 2011-06-27
JP2012551399A JP5192615B2 (ja) 2011-06-27 2012-06-25 炭化珪素半導体素子及びその製造方法
PCT/JP2012/004103 WO2013001782A1 (ja) 2011-06-27 2012-06-25 炭化珪素半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP5192615B2 true JP5192615B2 (ja) 2013-05-08
JPWO2013001782A1 JPWO2013001782A1 (ja) 2015-02-23

Family

ID=47423704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551399A Expired - Fee Related JP5192615B2 (ja) 2011-06-27 2012-06-25 炭化珪素半導体素子及びその製造方法

Country Status (5)

Country Link
US (2) US8686439B2 (ja)
EP (1) EP2725622B1 (ja)
JP (1) JP5192615B2 (ja)
CN (1) CN103069571B (ja)
WO (1) WO2013001782A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5592997B2 (ja) * 2011-05-30 2014-09-17 パナソニック株式会社 半導体素子およびその製造方法
JP5893172B2 (ja) * 2012-12-28 2016-03-23 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5840308B2 (ja) * 2012-12-28 2016-01-06 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
JP6246613B2 (ja) * 2014-02-17 2017-12-13 株式会社東芝 半導体装置およびその製造方法
JP2016029707A (ja) * 2014-07-24 2016-03-03 住友電気工業株式会社 炭化珪素半導体装置
JP6481511B2 (ja) * 2014-07-24 2019-03-13 住友電気工業株式会社 炭化珪素半導体装置
WO2016038833A1 (ja) 2014-09-08 2016-03-17 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9466709B2 (en) * 2014-12-26 2016-10-11 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
CN105002563B (zh) * 2015-08-11 2017-10-24 中国科学院半导体研究所 碳化硅外延层区域掺杂的方法
JP6463506B2 (ja) 2015-12-03 2019-02-06 三菱電機株式会社 炭化珪素半導体装置
JP6658171B2 (ja) * 2016-03-22 2020-03-04 富士電機株式会社 半導体装置の製造方法
CN106024902B (zh) * 2016-07-22 2019-04-30 泰科天润半导体科技（北京）有限公司 具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法
CN107785420B (zh) * 2016-08-29 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
WO2018163593A1 (ja) * 2017-03-06 2018-09-13 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法
JP6814965B2 (ja) * 2017-03-06 2021-01-20 パナソニックＩｐマネジメント株式会社 半導体エピタキシャルウェハ、半導体素子、および半導体素子の製造方法
CN108400164B (zh) * 2018-04-23 2021-01-22 广东美的制冷设备有限公司 异质结碳化硅的绝缘栅极晶体管及其制作方法
JP7346889B2 (ja) * 2019-04-16 2023-09-20 富士電機株式会社 半導体装置
JP7456440B2 (ja) * 2019-06-10 2024-03-27 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN114242768B (zh) * 2021-11-18 2022-08-30 深圳真茂佳半导体有限公司 栅底电荷平衡改善的碳化硅mosfet器件及制造方法
CN114242769B (zh) * 2021-11-24 2022-08-26 深圳真茂佳半导体有限公司 超结梯形槽碳化硅mosfet器件及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223896A (ja) * 1997-02-10 1998-08-21 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP2005333068A (ja) * 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
JP2007165657A (ja) * 2005-12-14 2007-06-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
JP3307184B2 (ja) 1995-09-06 2002-07-24 株式会社デンソー 炭化珪素半導体装置
JPH09260650A (ja) * 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP2004055976A (ja) 2002-07-23 2004-02-19 Toyota Industries Corp トレンチ構造を有する半導体装置
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US7355207B2 (en) * 2004-05-24 2008-04-08 Denso Corporation Silicon carbide semiconductor device and method for manufacturing the same
KR100612947B1 (ko) * 2005-06-30 2006-08-14 주식회사 하이닉스반도체 비대칭 스텝구조의 게이트를 구비하는 반도체소자의 제조방법
CN101536164B (zh) * 2006-09-27 2012-06-20 巨能半导体股份有限公司 具有凹陷场板的功率金属氧化物半导体场效应晶体管
US20080111185A1 (en) * 2006-11-13 2008-05-15 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008311406A (ja) 2007-06-14 2008-12-25 Toyota Motor Corp 溝ゲート型ＳｉＣ半導体装置の製造方法
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
EP2091083A3 (en) * 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
US8067798B2 (en) * 2008-03-31 2011-11-29 Rohm Co., Ltd. Semiconductor device
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5721351B2 (ja) * 2009-07-21 2015-05-20 ローム株式会社 半導体装置
US8476733B2 (en) * 2009-11-17 2013-07-02 Panasonic Corporation Semiconductor element and manufacturing method therefor
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP2012099601A (ja) * 2010-11-01 2012-05-24 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012209422A (ja) * 2011-03-30 2012-10-25 Sumitomo Electric Ind Ltd Ｉｇｂｔ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223896A (ja) * 1997-02-10 1998-08-21 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP2005333068A (ja) * 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
JP2007165657A (ja) * 2005-12-14 2007-06-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US8686439B2 (en) 2014-04-01
US20130140586A1 (en) 2013-06-06
EP2725622A4 (en) 2014-12-24
EP2725622B1 (en) 2019-10-30
US8748901B1 (en) 2014-06-10
WO2013001782A1 (ja) 2013-01-03
CN103069571B (zh) 2015-11-25
JPWO2013001782A1 (ja) 2015-02-23
CN103069571A (zh) 2013-04-24
US20140151719A1 (en) 2014-06-05
EP2725622A1 (en) 2014-04-30

Similar Documents

Publication Publication Date Title
JP5192615B2 (ja) 炭化珪素半導体素子及びその製造方法
JP6874797B2 (ja) 半導体装置
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
JP6801323B2 (ja) 半導体装置および半導体装置の製造方法
JP6848316B2 (ja) 半導体装置および半導体装置の製造方法
WO2017047286A1 (ja) 半導体装置
JPWO2017064948A1 (ja) 半導体装置および半導体装置の製造方法
US9431246B2 (en) Semiconductor device with low contact resistance SIC region
JP7176239B2 (ja) 半導体装置
US10367092B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5751146B2 (ja) 半導体装置およびその製造方法
WO2012172988A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2006123458A1 (ja) 半導体装置及びその製造方法
JP2020136416A (ja) 半導体装置および半導体装置の製造方法
JP2019096794A (ja) 半導体装置
JP5059989B1 (ja) 半導体装置とその製造方法
WO2015076020A1 (ja) 半導体装置
JP7106882B2 (ja) 半導体装置および半導体装置の製造方法
CN113410286A (zh) 半导体装置
JP7439417B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130131

R150 Certificate of patent or registration of utility model

Ref document number: 5192615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees