JP5186831B2 - グラフェンを用いた電子デバイスの製造方法 - Google Patents
グラフェンを用いた電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP5186831B2 JP5186831B2 JP2007207369A JP2007207369A JP5186831B2 JP 5186831 B2 JP5186831 B2 JP 5186831B2 JP 2007207369 A JP2007207369 A JP 2007207369A JP 2007207369 A JP2007207369 A JP 2007207369A JP 5186831 B2 JP5186831 B2 JP 5186831B2
- Authority
- JP
- Japan
- Prior art keywords
- graphene
- width
- film
- transistor
- scanning probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Carbon And Carbon Compounds (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明はグラフェンを用いた電子デバイスの製造方法に関するものであり、特に、グラフェンをチャネル領域として用いた高周波用電界効果型トランジスタ及びグラフェン配線を再現性良く且つ精度良く実現するための構成に特徴のあるグラフェンを用いた電子デバイスの製造方法に関するものである。
近年、カーボンナノチューブを用いたトランジスタは次世代の小型、高速デバイスとして注目されており、カーボンナノチューブをチャネルに用いたトランジスタの報告例は多く見られるが（例えば、特許文献１参照）、そのほとんどがＤＣ動作確認にとどまっており、高速動作の報告はほとんどないのが現状である。
これは、チャネルとなるカーボンナノチューブの径が数ｎｍと非常に小さいため体積に対する表面積の割合が大きく周辺の影響を受けやすいこと、及び、チャネルとなるチューブの本数が数本程度であり、駆動できる電流が１０μＡ程度と小さいことによる。
即ち、他のトランジスタ、例えば、ＭＯＳトランジスタなどに比べて真性容量に対する寄生容量比が非常に大きくなり、高速動作出来ないということが現状のカーボンナノチューブトランジスタが抱える大きな問題点である。
言い換えると、チャネル幅を制御できないという点が大きな問題点である。
言い換えると、チャネル幅を制御できないという点が大きな問題点である。
また、通常、カーボンナノチューブチャネルは成長によって形成されるが、その際にカイラリティ制御が困難であり、半導体ナノチューブに混じって金属ナノチューブができてしまうという問題点を抱えている。
したがって、チャネル幅を制御して、半導体のみのチャネルを作成することが次世代デバイスであるカーボン系トランジスタが抱える課題となっている。
そこで、この様な問題を解消するために、カーボンナノチューブトランジスタに代わるカーボン系トランジスタとして単層グラファイトであるグラフェン（Ｇｒａｐｈｅｎｅ）をチャネルに用いたチャネル幅の制御が容易なグラフェントランジスタが提案されている。
例えば、ＳｉＣ薄膜を加熱処理してＳｉを除去することにより外形寸法が８０ｎｍのグラフェン半導体を作成し、不純物ドープのＳｉにおける電子移動度の１，５００ｃｍ2 ／Ｖ・ｓｅｃより大きな２５，０００ｃｍ2 ／Ｖ・ｓｅｃの電子移動度が得られたという報告がなされている（例えば、非特許文献１参照）。
或いは、高品質の親結晶から数原子層の厚みの単一のグラフェンシートを剥がして取り出し、このグラフェンシートから電界効果型トランジスタを作成して、室温下で１０，０００ｃｍ2 ／Ｖ・ｓｅｃを超える高移動度が観測されたとの報告もなされている（例えば、非特許文献２参照）。
特開２００３−３３８６２１号公報
ｈｔｔｐ：／／ｗｗｗ．ｅｄｎｊａｐａｎ．ｃｏｍ／ｃｏｎｔｅｎｔ／Ｉ＿ｎｅｗｓ／２００６／０４／１９＿０１．ｈｔｍｌ
ｈｔｔｐ：／／ｗｗｗ．ｒｉｃｏｈ．ｃｏ．ｊｐ／ａｂｓ＿ｃｌｕｂ／Ｓｃｉｅｎｃｅ／Ｓｃｉｅｎｃｅ−２００４−１０２２．ｈｔｍｌ
しかし、上述のグラフェンに関する報告の場合には、グラフェンシートの作成がかなり特殊な方法であり、このようなグラフェンシートの作成方法では工業化、量産化に適さないという問題がある。
そこで、本発明者は、通常のカーボンナノチューブの成長方法により作成したグラフェンを用いてトランジスタを構成することを提案している（必要ならば、特願２００７−０４０７７５参照）。
この提案においては、カーボンナノチューブの成長過程においてその先端に形成されるグラフェンを接着作用を有する絶縁体を設けた基板に絶縁体の接着作用によって転写・固定したのち、電子線リソグラフィーによってグラフェンをパターニングすることによってチャネルを形成するものである。
しかし、電子線リソグラフィーによるパターニングでは、チャネルの幅を精度良く制御することが困難であり、チャネルが金属的性質を有してトランジスタとして動作しない素子が混在するという問題がある。
即ち、グラフェンを構成する六員環のジグザク（ｚｉｇｚａｇ）方向に沿った数が３の倍数の場合にはグラフェンは金属的性質を示して半導体的性質を示さないため、六員環のジグザク方向に沿った数が３ｎ±１になるようにチャネル幅を規定する必要があるが、電子線リソグラフィーによる位置合わせ精度では、チャネル幅方向をジグザグ方向に精度良く一致させることは困難である。
また、電子線リソグラフィーによるパターニング精度では、六員環のジグザク方向に沿った数が３ｎ±１に制御すること、即ち、約０．４ｎｍの精度で幅を制御することは困難である。
したがって、本発明は、グラフェンのチャネル幅、方向性を制御して半導体的性質を有するグラフェン或いは金属的性質を有するグラフェンを任意に形成することを目的とする。
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記の課題を解決するために、本発明は、グラフェン１を用いた電子デバイスの製造方法において、走査型プローブ顕微鏡を用いて、走査型プローブ顕微鏡のカンチレバー２でグラフェン１の結晶軸方向を確認しながら、カンチレバー２をグラフェン１に押し当てた状態で走引することによって、グラフェン１の延在方向の幅及びグラフェン１の延在方向の結晶方向を同時に規定することを特徴とする。
図１参照
上記の課題を解決するために、本発明は、グラフェン１を用いた電子デバイスの製造方法において、走査型プローブ顕微鏡を用いて、走査型プローブ顕微鏡のカンチレバー２でグラフェン１の結晶軸方向を確認しながら、カンチレバー２をグラフェン１に押し当てた状態で走引することによって、グラフェン１の延在方向の幅及びグラフェン１の延在方向の結晶方向を同時に規定することを特徴とする。
このように、走査型プローブ顕微鏡を用い、走査型プローブ顕微鏡のカンチレバー２をグラフェン１に押し当てて、所定の方向に罫書くことによって、グラフェン１の結晶軸方向及び幅を任意の方向或いは任意の幅に制御することが可能になるため、半導体的性質を有するグラフェン１或いは金属的性質を有するグラフェン１のみを任意に形成することができる。
この場合、半導体的性質を有するグラフェン１のバンドギャップは、グラフェン１の幅によって規定されるため、グラフェン１をトランジスタのチャネル３に用いた場合には、グラフェン１の幅を制御することによってバンドギャップを制御し、それによって、トランジスタの耐圧等の電気的特性を任意に制御することができる。
或いは、グラフェン１の幅を六員環のジグザク方向に沿った数が３の倍数になるように制御することによって、配線として用いることもできる。
また、グラフェン１をパターニングする際には、グラフェン１の延在方向の幅及びグラフェン１の延在方向の結晶方向を走査型プローブ顕微鏡により規定する工程を水素雰囲気で行うことが望ましく、それによって、グラフェン１のエッジ部分の活性なボンドは水素で終端されて不活性になるので、特性が安定になる。
また、この場合のグラフェン１は、カーボンナノチューブの成長過程においてその先端に形成されたグラフェン１であることが望ましく、従来の通常のカーボンナノチューブの成長方法を用いて単層のグラフェン１を安定して再現性良く形成することができる。
また、このグラフェン１を基板４に固定する場合には、グラフェン１を接着作用を有する絶縁体５を設けた基板４に絶縁体５の接着作用によって転写・固定すれば良く、極薄膜であるグラフェン１のハンドリングに細心の注意を払うことなく単層のグラフェン１を安定して再現性良く取り出すことができる。
なお、この場合の走査型プローブ顕微鏡とは、狭義の走査型プローブ顕微鏡（ＳＰＭ）、原子間力顕微鏡（ＡＦＭ）、磁気力顕微鏡（ＭＦＭ）、或いは、電気力顕微鏡（ＥＦＭ）のいずれかを意味する。
本発明によれば、グラフェンの幅及び加工する結晶方向を任意に且つ再現性良く制御することができるので、グラフェンの電気的特性が半導体的であるか或いは電気的であるかを任意に制御することができ、それによって、次世代の小型・高速トランジスタの量産を可能にすることができる。
本発明は、ＴｉＮ／Ｃｏ等を触媒として用いたカーボンナノチューブの成長過程においてその先端に形成されたグラフェンを、接着作用を有する絶縁体を設けた基板に絶縁体の接着作用によって転写・固定したのち、原子間力顕微鏡（ＡＦＭ）等の広義の走査型プローブ顕微鏡を用いて、そのカンチレバーでグラフェンの結晶軸方向を確認しながら、カンチレバーをグラフェンに押し当てた状態で走引することによって、グラフェンの幅を結晶軸方向を同時に規定するものである。
なお、カンチレバーで削り取られたカンチレバーの幅に相当する領域はチャネル間の分離領域となる。
なお、カンチレバーで削り取られたカンチレバーの幅に相当する領域はチャネル間の分離領域となる。
ここで、図２乃至図６を参照して、本発明の実施例１のバックゲート型グラフェントランジスタの製造工程を説明する。
図２参照
まず、ｐ型シリコン基板１１に厚さが、例えば、１００ｎｍのＳＯＧ（スピンオングラス）膜１２を塗布した状態のままの基板を用意する。
図２参照
まず、ｐ型シリコン基板１１に厚さが、例えば、１００ｎｍのＳＯＧ（スピンオングラス）膜１２を塗布した状態のままの基板を用意する。
一方、表面に例えば熱酸化によりＳｉＯ2 膜２２を形成したｐ型シリコン基板２１の表面にスパッタリング法を用いて厚さが、例えば、５ｎｍのＴｉＮ膜２４及び厚さが、例えば、１ｎｍのＣｏ膜２５を順次堆積させて触媒金属２３としたのち、例えば、１００Ｐａの圧力下においてアセチレンを原料としたＣＶＤ法によって６００℃の成長温度でカーボンナノチューブ２６を例えば、１０μｍの高さに成長させる。
この成長過程において、熱により溶融したＣｏ膜２５は局所的に凝集してカーボンナノチューブ２６の成長核になってカーボンナノチューブ２６が垂直方向に成長するとともに、このカーボンナノチューブ２６の頂面にグラフェン２７が形成される。
次いで、カーボンナノチューブ２６を成長させたｐ型シリコン基板２１とＳＯＧ膜１２を設けたｐ型シリコン基板１１とをグラフェン２７とＳＯＧ膜１２とが対向するように接触させたのち、未乾燥のＳＯＧ膜１２を例えば、３００℃の温度でキュアすることによって両方の基板を接着させる。
次いで、貼り合わせた基板を機械的に剥がし合うことにより最も密着の弱いカーボンナノチューブ２６と触媒金属２３との接合部で剥がれる。
図３参照
次いで、硫酸＋過酸化水素水を用いたウェットエッチングによりカーボンナノチューブ２６を選択的に除去することによって、グラフェン２７の取り出しが完了となる。
次いで、硫酸＋過酸化水素水を用いたウェットエッチングによりカーボンナノチューブ２６を選択的に除去することによって、グラフェン２７の取り出しが完了となる。
図４及び図５参照
次いで、取り出したグラフェンをＡＦＭ装置を用い、ＡＦＭ装置に備えつけられたカンチレバー１４で傷をつけることにより原子を分離し、傷がつかなかった部分を複数のチャネルからなるチャネルアレイ２８とする。
次いで、取り出したグラフェンをＡＦＭ装置を用い、ＡＦＭ装置に備えつけられたカンチレバー１４で傷をつけることにより原子を分離し、傷がつかなかった部分を複数のチャネルからなるチャネルアレイ２８とする。
この時、グラフェン２７の原子像を、ＡＦＭを用い取り出したのち、半導体的性質となるグラフェン２７の結晶軸をカンチレバー１４のスキャン方向に合わせる。
なお、この時、傷幅とアレイ幅を考慮した横方向のピッチ設定を行うが、ここでは、図に示すｚｉｇｚａｇ方向（即ち、六員環の対角線と垂直な方向）に対して垂直に軸を取り、六員環５個分（３ｎ−１：ｎ＝２）、即ち、約２ｎｍ（≒０．４３２５ｎｍ×５）とする。
なお、この時、傷幅とアレイ幅を考慮した横方向のピッチ設定を行うが、ここでは、図に示すｚｉｇｚａｇ方向（即ち、六員環の対角線と垂直な方向）に対して垂直に軸を取り、六員環５個分（３ｎ−１：ｎ＝２）、即ち、約２ｎｍ（≒０．４３２５ｎｍ×５）とする。
なお、長さ方向に関しては取り出したグラフェン面積にもよるが、ここでは数ｃｍ、例えば、３ｃｍに設定する。
また、この場合の傷幅は、カンチレバー１４の先端部の幅に依存するが、例えば、１０ｎｍ程度となる。
また、この場合の傷幅は、カンチレバー１４の先端部の幅に依存するが、例えば、１０ｎｍ程度となる。
この時、ＡＦＭ装置内は水素雰囲気、例えば、常圧の１００％水素雰囲気であり、カンチレバー１４によるグラフェン２７に傷をつける時に生じるエネルギーにより各チャネルのエッジ部に露出するボンドが水素原子２９で終端される。
次いで、例えば、コンタクト露光装置を用いて２層レジストパターン１５をリフトオフ用マスクとして形成したのち、例えば、ＥＢ蒸着法により厚さが、例えば、１００ｎｍのＰｄ膜１６、１０ｎｍのＴｉ膜１７、２００ｎｍのＰｔ膜１８を順次堆積させる。
図６参照
次いで、有機溶剤を用い２層レジストパターン１５毎、必要ないＰｔ膜１８、Ｔｉ膜１７、及び、Ｐｄ膜１６をリフトオフすることによりソース電極１９及びドレイン電極２０を形成する。
次いで、有機溶剤を用い２層レジストパターン１５毎、必要ないＰｔ膜１８、Ｔｉ膜１７、及び、Ｐｄ膜１６をリフトオフすることによりソース電極１９及びドレイン電極２０を形成する。
この場合、中断の平面図に示すように、複数のチャネルからなるチャネルアレイ２８に跨がるようにソース電極１９及びドレイン電極２０を形成する。
次いで、例えば、ＥＢ蒸着法により厚さが、例えば、１０ｎｍのＴｉ膜３１及び１００ｎｍのＡｕ膜３２をｐ型シリコン基板１１の裏面全体に堆積させることによってバックゲート３０とする。
最後に、出来上がり素子を必要とする回路構成に応じてダイシングにより切り出すことによって、本発明の実施例１のバックゲート型グラフェントランジスタの基本構成が完成する。
図７参照
図７は、グラフェンのバンドギャップのリボン幅依存性の説明図であり、グラフェンのバンドギャップはリボン幅、即ち、短辺方向の長さが大きくなると急激に小さくなる。
この傾向は、参考として示したカーボンナノチューブのバンドギャップのチューブ直径依存性と同じ傾向を示す。
図７は、グラフェンのバンドギャップのリボン幅依存性の説明図であり、グラフェンのバンドギャップはリボン幅、即ち、短辺方向の長さが大きくなると急激に小さくなる。
この傾向は、参考として示したカーボンナノチューブのバンドギャップのチューブ直径依存性と同じ傾向を示す。
したがって、グラフェンのリボン幅をＡＦＭで制御することによって、バンドギャップの制御が可能になり、それによって、トランジスタの耐圧等を任意に制御することが可能になる。
因に、リボン幅が約２ｎｍのグラフェンのバンドギャップは約０．６ｅＶとなる。
因に、リボン幅が約２ｎｍのグラフェンのバンドギャップは約０．６ｅＶとなる。
このように、本発明の実施例１においては、グラフェンからなるチャネルの幅及び結晶軸方向をＡＦＭによって規定しているので、半導体性質を有するグラフェンを再現性良く形成することができるとともに、グラフェンのバンドギャップを任意に制御することができる。
なお、カーボンナノチューブの成長過程で形成されるグラフェンは異なった結晶軸方向を有するグラフェンが集合した巨大多結晶であるが、各単結晶領域に上記の工程を適用することによって、再現性良くグラフェントランジスタを形成することができる。
次に、図８乃至図１１を参照して、本発明の実施例２のトップゲート型グラフェントランジスタの製造工程を説明する。
図８参照
まず、ｐ型シリコン基板１１に厚さが、例えば、１００ｎｍのＳＯＧ膜１２を塗布した状態のままの基板を用意する。
図８参照
まず、ｐ型シリコン基板１１に厚さが、例えば、１００ｎｍのＳＯＧ膜１２を塗布した状態のままの基板を用意する。
一方、表面に例えば熱酸化によりＳｉＯ2 膜２２を形成したｐ型シリコン基板２１の表面にスパッタリング法を用いて厚さが、例えば、５ｎｍのＴｉＮ膜２４及び厚さが、例えば、１ｎｍのＣｏ膜２５を順次堆積させて触媒金属２３としたのち、例えば、１００Ｐａの圧力下においてアセチレンを原料としたＣＶＤ法によって６００℃の成長温度でカーボンナノチューブ２６を例えば、１０μｍの高さに成長させる。
この成長過程において、熱により溶融したＣｏ膜２５は局所的に凝集してカーボンナノチューブ２６の成長核になってカーボンナノチューブ２６が垂直方向に成長するとともに、このカーボンナノチューブ２６の頂面にグラフェン２７が形成される。
次いで、カーボンナノチューブ２６を成長させたｐ型シリコン基板２１とＳＯＧ膜１２を設けたｐ型シリコン基板１１とをグラフェン２７とＳＯＧ膜１２とが対向するように接触させたのち、未乾燥のＳＯＧ膜１２を例えば、３００℃の温度でキュアすることによって両方の基板を接着させる。
次いで、貼り合わせた基板を機械的に剥がし合うことにより最も密着の弱いカーボンナノチューブ２６と触媒金属２３との接合部で剥がれる。
図９参照
次いで、硫酸＋過酸化水素水を用いたウェットエッチングによりカーボンナノチューブ２６を選択的に除去することによって、グラフェン２７の取り出しが完了となる。
次いで、硫酸＋過酸化水素水を用いたウェットエッチングによりカーボンナノチューブ２６を選択的に除去することによって、グラフェン２７の取り出しが完了となる。
図１０及び図１１参照
次いで、実施例１と同様に、取り出したグラフェン２７をＡＦＭ装置を用い、例えば、常圧の１００％水素雰囲気において、ＡＦＭ装置に備え付けられたカンチレバー１４を押しつけることにより原子を分離し、傷がつかなかった部分を複数のチャネルからなるチャネルアレイ２８とする。
次いで、実施例１と同様に、取り出したグラフェン２７をＡＦＭ装置を用い、例えば、常圧の１００％水素雰囲気において、ＡＦＭ装置に備え付けられたカンチレバー１４を押しつけることにより原子を分離し、傷がつかなかった部分を複数のチャネルからなるチャネルアレイ２８とする。
この場合もｚｉｇｚａｇ方向（即ち、六員環の対角線と垂直な方向）に対して垂直に軸を取り、六員環５個分（３ｎ−１：ｎ＝２）、即ち、約２ｎｍ（≒０．４３２５ｎｍ×５）とする。
また、この場合の傷幅は、カンチレバー１４の先端部の幅に依存するが、例えば、１０ｎｍ程度となる。
また、この場合の傷幅は、カンチレバー１４の先端部の幅に依存するが、例えば、１０ｎｍ程度となる。
図１１参照
次いで、例えば、コンタクト露光装置を用いて２層レジストパターン１５をリフトオフ用マスクとして形成したのち、例えば、ＥＢ蒸着法により厚さが、例えば、１００ｎｍのＰｄ膜１６、１０ｎｍのＴｉ膜１７、２００ｎｍのＰｔ膜１８を順次堆積させる。
次いで、例えば、コンタクト露光装置を用いて２層レジストパターン１５をリフトオフ用マスクとして形成したのち、例えば、ＥＢ蒸着法により厚さが、例えば、１００ｎｍのＰｄ膜１６、１０ｎｍのＴｉ膜１７、２００ｎｍのＰｔ膜１８を順次堆積させる。
次いで、有機溶剤を用い２層レジストパターン１５ごと必要ないＰｔ膜１８、Ｔｉ膜１７、及び、Ｐｄ膜１６をリフトオフすることによりソース電極１９及びドレイン電極２０を形成する。
ここまでは、上記の実施例１と全く同様である。
ここまでは、上記の実施例１と全く同様である。
次いで、ゲート酸化膜として用いるＳＯＧ膜３３を例えば、１００ｎｍの厚さに塗布したのち、３００℃でキュアする。
図１２参照
次いで、レジストを塗布したのちソース電極１９及びドレイン電極２０上の窓開けパターンをコンタクト露光装置にて露光し、現像することによって、レジストパターン３４を形成し、次いで、フッ酸を用いたウェットエッチングによりＳＯＧ膜３３の露出部を除去してコンタクト用窓部３５を形成する。
次いで、レジストを塗布したのちソース電極１９及びドレイン電極２０上の窓開けパターンをコンタクト露光装置にて露光し、現像することによって、レジストパターン３４を形成し、次いで、フッ酸を用いたウェットエッチングによりＳＯＧ膜３３の露出部を除去してコンタクト用窓部３５を形成する。
次いで、レジストパターン３４を有機剥離したのち、例えば、コンタクト露光装置を用いて２層レジストパターン３６をリフトオフ用マスクとして形成したのち、例えば、ＥＢ蒸着法により厚さが、例えば、１０ｎｍのＴｉ膜３７及び１００ｎｍのＡｕ膜３８を順次堆積させる。
次いで、有機溶剤を用いて２層レジストパターン３６毎必要ないＡｕ膜３８及びＴｉ膜３７をリフトオフしてゲート電極３９とする。
最後に、出来上がり素子を必要とする回路構成に応じてダイシングにより切り出すことによって、本発明の実施例２のトップゲート型グラフェントランジスタの基本構成が完成する。
最後に、出来上がり素子を必要とする回路構成に応じてダイシングにより切り出すことによって、本発明の実施例２のトップゲート型グラフェントランジスタの基本構成が完成する。
このように、本発明の実施例２においても、グラフェンからなるチャネルの幅及び結晶軸方向をＡＦＭによって規定しているので、半導体性質を有するグラフェンを再現性良く形成することができるとともに、グラフェンのバンドギャップを任意に制御することができる。
次に、図１３を参照して、ＡＦＭによりグラフェンの幅の結晶軸方向が制御された回路要素を説明するが、基本的なパターニング工程は上記の実施例１と全く同様であるので、最終的な回路要素の構成のみを説明する。
図１３参照
図１３は、本発明の実施例３のグラフェンを用いた回路要素の概念的平面図であり、まず、上段図は、ｐｎ接合グラフェンダイオードであり、グラフェンの一方の表面にＳｉＯ2 を形成してｐ型グラフェン４１とし、他方の表面にＨｆＯ2 形成してｎ型グラフェン４２としてｐｎ接合を形成するとともに、ｐ型グラフェン４１の端部にＰｄからなるｐ側電極４３を設ける、ｎ型グラフェン４２の端部にＴｉからなるｎ型電極４４を設けたものである。
図１３は、本発明の実施例３のグラフェンを用いた回路要素の概念的平面図であり、まず、上段図は、ｐｎ接合グラフェンダイオードであり、グラフェンの一方の表面にＳｉＯ2 を形成してｐ型グラフェン４１とし、他方の表面にＨｆＯ2 形成してｎ型グラフェン４２としてｐｎ接合を形成するとともに、ｐ型グラフェン４１の端部にＰｄからなるｐ側電極４３を設ける、ｎ型グラフェン４２の端部にＴｉからなるｎ型電極４４を設けたものである。
図１３の中段図は、ＳＢ（ショットキーバリア）グラフェンダイオードであり、ノン・ドープのグラフェン５１の一方の端部に、Ｐｄ／Ｔｉ／Ｐｔからなるオーミック電極５２を設けるとともに、他方の端部にショットキー電極５３を設けたものである。
図１３の下段図は、グラフェン配線であり、ノン・ドープのグラフェン６１のｚｉｇｚａｇ方向の幅を、六員環３ｎ個分、例えば、６個（ｎ＝２）、即ち、約２．５ｎｍ（≒０．４３２５ｎｍ×６）としたもので、各グラフェン６１はＰｄ／Ｔｉ／Ｐｔからなるオーミック電極６２で接続する。
以上、本発明の各実施例を説明したが、本発明は実施例に記載した構成に限られるものではなく、各種の変更が可能であり、例えば、上記の実施例１及び実施例２においてはグラフェンの幅を六員環５個分、即ち、３ｎ−１個分（ｎ＝２）としているが、ｎの値は任意であり、ｎが大きくなるほどグラフェンのバンドギャップが小さくなる。
また、半導体的性質を示すグラフェンの幅は六員環３ｎ−１個分に限られるものではなく、六員環３ｎ＋１個分、例えば、７個（ｎ＝２）としても良いものである。
また、上記の各実施例においては、ＡＦＭによる走引を常圧の１００％水素雰囲気中で行っているが、必ずしも１００％水素雰囲気中である必要はなく、水素を希ガスの混合雰囲気中で行っても良いものである。
また、上記の実施例１及び実施例２においては、絶縁ゲート型トランジスタとして説明しているが、実施例２に示したトップゲート型トランジスタの場合には、グラフェンチャネル部に絶縁膜を介することなくグラフェンに対してショットキーバリアを形成する金属材料をゲート電極として直接設けることによって、ショットキーバリアゲート型トランジスタとしても良いものである。
また、上記の実施例３においては、各回路要素を単独で示しているが、上記のグラフェントランジスタを含めて、必要とする回路構成に応じたグラフェン配線を含めた各回路要素を同一基板上に形成したのち、各回路要素をオーミック電極で接続することによって、グラフェン集積回路装置を構成することができる。
また、上記の各実施例においては、グラフェンの幅及び結晶方向の規定をＡＦＭで行っているが、ＡＦＭに限られるものではなく、ＡＦＭが属する広義の走査型プローブ顕微鏡であれば良く、例えば、狭義の走査型プローブ顕微鏡（ＳＰＭ）、磁気力顕微鏡（ＭＦＭ）、或いは、電気力顕微鏡（ＥＦＭ）等を用いても良いものである。
ここで、再び図１を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図１参照
（付記１）走査型プローブ顕微鏡を用いて、前記走査型プローブ顕微鏡のカンチレバー２でグラフェン１の結晶軸方向を確認しながら、前記カンチレバー２を前記グラフェン１に押し当てた状態で走引することによって、前記グラフェン１の延在方向の幅と前記グラフェン１の延在方向の結晶軸方向を同時に規定することを特徴とするグラフェンを用いた電子デバイスの製造方法。
（付記２） 上記グラフェン１をトランジスタのチャネル３とし、前記グラフェン１のチャネル３の延在方向に垂直な方向の幅により任意にバンドギャップを制御することを特徴とする付記１記載のグラフェンを用いた電子デバイスの製造方法。
（付記３） 上記グラフェン１を配線として用いたことを特徴とする付記１記載のグラフェンを用いた電子デバイスの製造方法。
（付記４） 上記グラフェン１の延在方向の幅及びグラフェン１の延在方向の結晶方向を走査型プローブ顕微鏡により規定する工程を水素雰囲気で行い、前記グラフェン１のエッジ部分を水素終端させることを特徴とする付記１乃至３のいずれか１に記載のグラフェンを用いた電子デバイスの製造方法。
（付記５） 上記グラフェン１が、カーボンナノチューブの成長過程においてその先端に形成されたグラフェン１であることを特徴とする付記１乃至４のいずれか１に記載のグラフェンを用いた電子デバイスの製造方法。
（付記６） 上記グラフェン１を接着作用を有する絶縁体５を設けた基板４に前記絶縁体５の接着作用によって転写・固定したのち、上記走査型プローブ顕微鏡により前記グラフェン１の延在方向の幅及びグラフェン１の延在方向の結晶方向を規定することを特徴とする付記５記載のグラフェンを用いた電子デバイスの製造方法。
（付記７） 上記走査型プローブ顕微鏡が、狭義の走査型プローブ顕微鏡、原子間力顕微鏡、磁気力顕微鏡、或いは、電気力顕微鏡のいずれかであることを特徴とする付記１乃至６のいずれか１に記載のグラフェンを用いた電子デバイスの製造方法。
再び、図１参照
（付記１）走査型プローブ顕微鏡を用いて、前記走査型プローブ顕微鏡のカンチレバー２でグラフェン１の結晶軸方向を確認しながら、前記カンチレバー２を前記グラフェン１に押し当てた状態で走引することによって、前記グラフェン１の延在方向の幅と前記グラフェン１の延在方向の結晶軸方向を同時に規定することを特徴とするグラフェンを用いた電子デバイスの製造方法。
（付記２） 上記グラフェン１をトランジスタのチャネル３とし、前記グラフェン１のチャネル３の延在方向に垂直な方向の幅により任意にバンドギャップを制御することを特徴とする付記１記載のグラフェンを用いた電子デバイスの製造方法。
（付記３） 上記グラフェン１を配線として用いたことを特徴とする付記１記載のグラフェンを用いた電子デバイスの製造方法。
（付記４） 上記グラフェン１の延在方向の幅及びグラフェン１の延在方向の結晶方向を走査型プローブ顕微鏡により規定する工程を水素雰囲気で行い、前記グラフェン１のエッジ部分を水素終端させることを特徴とする付記１乃至３のいずれか１に記載のグラフェンを用いた電子デバイスの製造方法。
（付記５） 上記グラフェン１が、カーボンナノチューブの成長過程においてその先端に形成されたグラフェン１であることを特徴とする付記１乃至４のいずれか１に記載のグラフェンを用いた電子デバイスの製造方法。
（付記６） 上記グラフェン１を接着作用を有する絶縁体５を設けた基板４に前記絶縁体５の接着作用によって転写・固定したのち、上記走査型プローブ顕微鏡により前記グラフェン１の延在方向の幅及びグラフェン１の延在方向の結晶方向を規定することを特徴とする付記５記載のグラフェンを用いた電子デバイスの製造方法。
（付記７） 上記走査型プローブ顕微鏡が、狭義の走査型プローブ顕微鏡、原子間力顕微鏡、磁気力顕微鏡、或いは、電気力顕微鏡のいずれかであることを特徴とする付記１乃至６のいずれか１に記載のグラフェンを用いた電子デバイスの製造方法。
本発明の活用例としては、高周波用の電界効果型トランジスタが典型的なものであるが、かならずしも、高周波用に限定されるものではなく、低周波用トランジスタや、グラフェントランジスタを並列接続することによって、電力用トランジスタとして用いても良いものであり、さらには、トランジスタを含まないダイオードアレイ等を構成しても良いものである。
１ グラフェン
２ カンチレバー
３ チャネル
４ 基板
５ 絶縁体
１１ ｐ型シリコン基板
１２ ＳＯＧ膜
１４ カンチレバー
１５ ２層レジストパターン
１６ Ｐｄ膜
１７ Ｔｉ膜
１８ Ｐｔ膜
１９ ソース電極
２０ ドレイン電極
２１ ｐ型シリコン基板
２２ ＳｉＯ2 膜
２３ 触媒金属
２４ ＴｉＮ膜
２５ Ｃｏ膜
２６ カーボンナノチューブ
２７ グラフェン
２８ チャネルアレイ ２９ 水素原子
３０ バックゲート
３１ Ｔｉ膜
３２ Ａｕ膜
３３ ＳＯＧ膜
３４ レジストパターン
３５ コンタクト用窓部
３６ ２層レジストパターン
３７ Ｔｉ膜
３８ Ａｕ膜
３９ ゲート電極
４１ ｐ型グラフェン
４２ ｎ型グラフェン
４３ ｐ側電極
４４ ｎ型電極
５１ グラフェン
５２ オーミック電極
５３ ショットキー電極
６１ グラフェン
６２ オーミック電極
２ カンチレバー
３ チャネル
４ 基板
５ 絶縁体
１１ ｐ型シリコン基板
１２ ＳＯＧ膜
１４ カンチレバー
１５ ２層レジストパターン
１６ Ｐｄ膜
１７ Ｔｉ膜
１８ Ｐｔ膜
１９ ソース電極
２０ ドレイン電極
２１ ｐ型シリコン基板
２２ ＳｉＯ2 膜
２３ 触媒金属
２４ ＴｉＮ膜
２５ Ｃｏ膜
２６ カーボンナノチューブ
２７ グラフェン
２８ チャネルアレイ ２９ 水素原子
３０ バックゲート
３１ Ｔｉ膜
３２ Ａｕ膜
３３ ＳＯＧ膜
３４ レジストパターン
３５ コンタクト用窓部
３６ ２層レジストパターン
３７ Ｔｉ膜
３８ Ａｕ膜
３９ ゲート電極
４１ ｐ型グラフェン
４２ ｎ型グラフェン
４３ ｐ側電極
４４ ｎ型電極
５１ グラフェン
５２ オーミック電極
５３ ショットキー電極
６１ グラフェン
６２ オーミック電極
Claims (5)
- 走査型プローブ顕微鏡を用いて、前記走査型プローブ顕微鏡のカンチレバーでグラフェンの結晶軸方向を確認しながら、前記カンチレバーを前記グラフェンに押し当てた状態で走引することによって、前記グラフェンの延在方向の幅と前記グラフェンの延在方向の結晶軸方向を同時に規定することを特徴とするグラフェンを用いた電子デバイスの製造方法。
- 上記グラフェンをトランジスタのチャネルとし、前記グラフェンのチャネルの延在方向に垂直な方向の幅により任意にバンドギャップを制御することを特徴とする請求項１記載のグラフェンを用いた電子デバイスの製造方法。
- 上記グラフェンを配線として用いたことを特徴とする請求項１記載のグラフェンを用いた電子デバイスの製造方法。
- 上記グラフェンの延在方向の幅及びグラフェンの延在方向の結晶方向を走査型プローブ顕微鏡により規定する工程を水素雰囲気で行い、前記グラフェンのエッジ部分を水素終端させることを特徴とする請求項１乃至３のいずれか１項に記載のグラフェンを用いた電子デバイスの製造方法。
- 上記走査型プローブ顕微鏡が、狭義の走査型プローブ顕微鏡、原子間力顕微鏡、磁気力顕微鏡、或いは、電気力顕微鏡のいずれかであることを特徴とする請求項１乃至４のいずれか１項に記載のグラフェンを用いた電子デバイスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007207369A JP5186831B2 (ja) | 2007-08-09 | 2007-08-09 | グラフェンを用いた電子デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007207369A JP5186831B2 (ja) | 2007-08-09 | 2007-08-09 | グラフェンを用いた電子デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009043939A JP2009043939A (ja) | 2009-02-26 |
| JP5186831B2 true JP5186831B2 (ja) | 2013-04-24 |
Family
ID=40444355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007207369A Active JP5186831B2 (ja) | 2007-08-09 | 2007-08-09 | グラフェンを用いた電子デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5186831B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5303957B2 (ja) * | 2008-02-20 | 2013-10-02 | 株式会社デンソー | グラフェン基板及びその製造方法 |
| JP2011018415A (ja) * | 2009-07-10 | 2011-01-27 | Tdk Corp | 磁気センサ |
| JP5395542B2 (ja) * | 2009-07-13 | 2014-01-22 | 株式会社東芝 | 半導体装置 |
| KR101694877B1 (ko) | 2009-10-16 | 2017-01-11 | 삼성전자주식회사 | 그라핀 소자 및 그 제조 방법 |
| KR101652787B1 (ko) * | 2009-11-12 | 2016-09-01 | 삼성전자주식회사 | 대면적 그라핀의 제조방법 및 전사방법 |
| KR101603766B1 (ko) * | 2009-11-13 | 2016-03-15 | 삼성전자주식회사 | 그라펜 적층체 및 그의 제조방법 |
| KR20110057989A (ko) * | 2009-11-25 | 2011-06-01 | 삼성전자주식회사 | 그래핀과 나노구조체의 복합 구조체 및 그 제조방법 |
| KR101688523B1 (ko) | 2010-02-24 | 2016-12-21 | 삼성전자주식회사 | 적층형 이미지 센서 |
| JP2011198938A (ja) * | 2010-03-18 | 2011-10-06 | Toshiba Corp | トランジスタ |
| JP2011201735A (ja) * | 2010-03-26 | 2011-10-13 | Fujitsu Ltd | グラフェン膜の製造方法及び半導体装置の製造方法 |
| JP5571502B2 (ja) * | 2010-08-17 | 2014-08-13 | 日本電信電話株式会社 | グラフェン膜の製造方法およびグラフェン膜の層数を均一化する方法 |
| CN101941696B (zh) * | 2010-09-15 | 2012-07-04 | 复旦大学 | 一种适用于石墨烯基场效应管制造的纳米光刻方法 |
| KR101469450B1 (ko) * | 2011-03-02 | 2014-12-05 | 그래핀스퀘어 주식회사 | 그래핀의 ｎ-도핑 방법 |
| US8811632B2 (en) | 2011-03-29 | 2014-08-19 | Tsinghua University | Thermoacoustic device |
| CN102724621B (zh) | 2011-03-29 | 2015-07-01 | 清华大学 | 热致发声装置及电子装置 |
| CN102717537B (zh) | 2011-03-29 | 2015-03-11 | 清华大学 | 石墨烯-碳纳米管复合膜结构 |
| JP2012212796A (ja) * | 2011-03-31 | 2012-11-01 | National Institute Of Advanced Industrial & Technology | 微細構造物の製造方法、該微細構造物の製造方法により製造される微細構造物、及び該微細構造物を有する電界効果型半導体素子 |
| CN102796991B (zh) * | 2011-05-27 | 2014-08-20 | 清华大学 | 石墨烯碳纳米管复合膜结构的制备方法 |
| CN102795613B (zh) * | 2011-05-27 | 2014-09-10 | 清华大学 | 石墨烯-碳纳米管复合结构的制备方法 |
| JP5414756B2 (ja) * | 2011-09-09 | 2014-02-12 | 株式会社東芝 | 半導体装置とその製造方法 |
| JP6052537B2 (ja) * | 2011-12-01 | 2016-12-27 | 国立大学法人東北大学 | グラフェン構造体及びそれを用いた半導体装置並びにそれらの製造方法 |
| JP5689828B2 (ja) * | 2012-02-01 | 2015-03-25 | 日本電信電話株式会社 | グラフェンｐｎ接合の製造方法 |
| CN103257254B (zh) * | 2012-02-15 | 2015-11-25 | 西安电子科技大学 | 一种探针尖端及其制作方法 |
| JP5763597B2 (ja) * | 2012-07-23 | 2015-08-12 | 日本電信電話株式会社 | グラフェンの製造方法 |
| JP5882928B2 (ja) * | 2013-02-26 | 2016-03-09 | 日本電信電話株式会社 | グラフェンの作製方法 |
| JP2015134721A (ja) * | 2015-04-28 | 2015-07-27 | 株式会社Kri | グラファイトナノリボンの製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5135825B2 (ja) * | 2007-02-21 | 2013-02-06 | 富士通株式会社 | グラフェントランジスタ及びその製造方法 |
-
2007
- 2007-08-09 JP JP2007207369A patent/JP5186831B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009043939A (ja) | 2009-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5186831B2 (ja) | グラフェンを用いた電子デバイスの製造方法 | |
| JP5135825B2 (ja) | グラフェントランジスタ及びその製造方法 | |
| JP4568286B2 (ja) | 縦型電界効果トランジスタおよびその製造方法 | |
| US7858454B2 (en) | Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same | |
| JP5353009B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US7109072B2 (en) | Semiconductor material, field effect transistor and manufacturing method thereof | |
| JP5312938B2 (ja) | 電界効果トランジスタ | |
| US20100102292A1 (en) | Semiconductor device using graphene and method of manufacturing the same | |
| US8859439B1 (en) | Solution-assisted carbon nanotube placement with graphene electrodes | |
| JP2008135748A (ja) | ナノチューブを利用した電界効果トランジスタ及びその製造方法 | |
| JP2013159489A (ja) | グラフェンｐｎ接合の製造方法 | |
| WO2014162625A1 (ja) | 接続構造及びその製造方法、半導体装置 | |
| JP2007250904A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2011198938A (ja) | トランジスタ | |
| JP4864358B2 (ja) | カーボンナノ細線トランジスタの製造方法 | |
| Xiao et al. | n‐type Dirac‐source field‐effect transistors based on a graphene/carbon nanotube heterojunction | |
| US8658461B2 (en) | Self aligned carbide source/drain FET | |
| Peng et al. | The effect of metal contact doping on the scaled graphene field effect transistor | |
| US20080149970A1 (en) | Multi-gated carbon nanotube field effect transistor | |
| JP5098268B2 (ja) | カーボンナノチューブの成長方法、カーボンナノチューブの構造体及び電界効果型トランジスタ | |
| KR101319612B1 (ko) | 탄소나노튜브 수평성장방법 및 이를 이용한 전계 효과 트랜지스터 | |
| CN102903747B (zh) | 一种全单壁碳纳米管场效应晶体管及其制备方法 | |
| KR101319613B1 (ko) | 탄소나노튜브 수평성장방법 및 이를 이용하여 형성된 수평배선 | |
| KR101300570B1 (ko) | 전극, 전자 소자, 전계 효과 트랜지스터, 그 제조 방법 및탄소나노튜브 성장 방법 | |
| Liu et al. | Self-aligned, direct-write graphene channel FETs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100416 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5186831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |