JP5186489B2 - デュアル配線型集積回路チップ - Google Patents
デュアル配線型集積回路チップ Download PDFInfo
- Publication number
- JP5186489B2 JP5186489B2 JP2009510392A JP2009510392A JP5186489B2 JP 5186489 B2 JP5186489 B2 JP 5186489B2 JP 2009510392 A JP2009510392 A JP 2009510392A JP 2009510392 A JP2009510392 A JP 2009510392A JP 5186489 B2 JP5186489 B2 JP 5186489B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- contact
- metal silicide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000009977 dual effect Effects 0.000 title description 16
- 229910052751 metal Inorganic materials 0.000 claims description 142
- 239000002184 metal Substances 0.000 claims description 142
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 137
- 229910052710 silicon Inorganic materials 0.000 claims description 136
- 239000010703 silicon Substances 0.000 claims description 136
- 229910021332 silicide Inorganic materials 0.000 claims description 124
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 28
- 238000002955 isolation Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000005368 silicate glass Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 3
- 229920000265 Polyparaphenylene Polymers 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 3
- -1 polyphenylene Polymers 0.000 claims description 3
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 3
- 206010010144 Completed suicide Diseases 0.000 claims 3
- 230000003796 beauty Effects 0.000 claims 3
- 239000010410 layer Substances 0.000 description 130
- 235000012431 wafers Nutrition 0.000 description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000029523 Interstitial Lung disease Diseases 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は集積回路の分野に関し、より具体的には、デュアル配線型集積回路チップ、及びデュアル配線型集積回路チップを製造する方法に関する。
集積回路の密度が増加するにつれて、回路の数は増加する。回路密度の増加はより小型のチップをもたらす一方で、回路数の増加は集積回路を実装（パッケージ）の次のレベルに接続するためのコンタクト・パッド数の増加をもたらす。
従って、より大きな配線密度、及び集積回路を実装の次のレベルに接続するためのコンタクト・パッド数の増加に対する継続的な必要性が存在する。
本発明の第１の態様は半導体構造体を製造する方法であって、上部シリコン層と下部シリコン層の間の埋込み酸化物層と、上部シリコン層の上面上のプリメタル誘電体層とを含むシリコン・オン・インシュレータ基板内に、１つ又は複数のデバイスを形成するステップと、プリメタル誘電体層の上面上に１つ又は複数の第１配線レベルを形成するステップであって、第１配線レベルの各々の配線レベルは、対応する誘電体層内に導電性ワイヤを含む、ステップと、基板から下部シリコン層を除去して、埋込み酸化物層の底面を露出させるステップと、デバイスに対する第１導電性コンタクトを形成するステップであって、１つ又は複数の第１導電性コンタクトはプリメタル誘電体層の上面からデバイスまで延び、第１配線レベルの最下層の配線レベルの１つ又は複数のワイヤは第１コンタクトと物理的且つ電気的に接触する、ステップと、デバイスに対する第２導電性コンタクトを形成するステップであって、１つ又は複数の第２導電性コンタクトは埋込み酸化物層の底面からデバイスまで延びる、ステップと、埋込み酸化物層の上に１つ又は複数の第２配線レベルを形成するステップであって、第２配線レベルの各々の配線レベルは、対応する誘電体層内に導電性ワイヤを含み、第２の配線レベルの最下層の配線レベルの１つ又は複数のワイヤは第２コンタクトと物理的且つ電気的に接触する、ステップとを含む。
本発明の第２の態様は、デバイスが、上部シリコン層内に形成されたソース／ドレインと、上部シリコン層の上に形成され、ゲート誘電体層によって上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含む、第１の態様である。
本発明の第３の態様は、１つ又は複数のデバイスを形成するステップがソース／ドレイン及びゲート電極の上面に導電性金属シリサイド層を形成するステップを含む、第２の態様である。
本発明の第４の態様は、少なくとも１つの第１コンタクトがプリメタル誘電体層の上面から対応するゲート電極上の金属シリサイド層まで延びる、第３の態様である。
本発明の第５の態様は、少なくとも１つの第１コンタクトがプリメタル誘電体層の上面から対応するソース／ドレイン上の金属シリサイド層まで延びる、第３の態様である。
本発明の第６の態様は、上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、１つ又は複数のシリコン・コンタクト領域の上面に金属シリサイド層を形成するステップとをさらに含み、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面から１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域上の金属シリサイド層まで延び、少なくとも１つの第２コンタクトは、埋込み酸化物層の底面から上部シリコン層を貫通して、対応するシリコン・コンタクト領域上の金属シリサイド層まで延びる、第３の態様である。
本発明の第７の態様は、上部シリコン層の領域内に、上部シリコン層の上面から埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップをさらに含み、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面からトレンチ分離まで延びて第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、その対応するコンタクトは埋込み酸化物層の底面からトレンチ分離を貫通して延びる、第３の態様である。
本発明の第８の態様は、プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップと、１つ又は複数のダミー・ゲートの上面に金属シリサイド層を形成するステップと、をさらに含み、導電性金属シリサイド層を形成するステップはまた、１つ又は複数のダミー・ゲートの上面に金属シリサイド層を形成するステップを含み、少なくとも１つの第２コンタクトは、埋込み酸化物層の前記の底面から、上部シリコン層内に形成されたトレンチ分離を貫通し、ゲート電極の下に形成されたゲート誘電体層を貫通して、対応するダミー・ゲート電極上の前記の金属シリサイド層まで延びる、第３の態様である。
本発明の第９の態様は、プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップをさらに含み、導電性金属シリサイド層を形成するステップはまた、１つ又は複数のダミー・ゲートの上面に金属シリサイド層を形成するステップを含み、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面から１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の金属シリサイド層まで延び、少なくとも１つの第２コンタクトは、埋込み酸化物層の底面から、上部シリコン層内に形成されたトレンチ分離を貫通し、ゲート電極の下に形成されたゲート誘電体層を貫通して、ダミー・ゲート電極まで延びる、第３の態様である。
本発明の第１０の態様は、対応するソース／ドレインの上の埋込み酸化物層に開口部を形成してソース／ドレインの底面を露出させるステップと、ソース／ドレインの底面の上の開口部内に金属層を堆積させるステップと、ソース／ドレイン内に、ソース／ドレインの底面からソース／ドレイン領域の上面のシリサイド層まで延びる金属シリサイド領域を形成するステップとをさらに含み、少なくとも１つの第２コンタクトは、金属シリサイド領域まで延びてそれと電気的に接触する、第３の態様である。
本発明の第１１の態様は、少なくとも１つの第２コンタクトが埋込み酸化物層の底面から上部シリコン層を貫通して対応するソース／ドレイン上の金属シリサイド層まで延びる、第３の態様である。
本発明の第１２の態様は、金属シリサイド層が白金シリサイド、チタンシリサイド、コバルトシリサイド又はニッケルシリサイドを含む、第３の態様である。
本発明の第１２の態様は、金属シリサイド層が白金シリサイド、チタンシリサイド、コバルトシリサイド又はニッケルシリサイドを含む、第３の態様である。
本発明の第１３の態様は、１つ又は複数のデバイスを形成するステップが、ソース／ドレイン内に金属シリサイドの導電性金属シリサイド領域、及びゲート電極内に金属シリサイドの導電性金属シリサイド領域を形成するステップを含み、ソース／ドレインの金属シリサイド領域はソース／ドレインの上面からソース／ドレインの底面まで延び、ゲート電極の金属シリサイド領域はゲート電極の上面からゲート電極の底面まで延びる、第１０の態様である。
本発明の第１４の態様は、少なくとも１つの第１コンタクトがプリメタル誘電体層の上面から対応するゲート電極の金属シリサイド領域まで延びる、第１１の態様である。
本発明の第１５の態様は、少なくとも１つの第１コンタクトがプリメタル誘電体層の上面から対応するソース／ドレインの対応する金属シリサイド領域まで延びる、第１１の態様である。
本発明の第１６の態様は、上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、１つ又は複数のシリコン・コンタクト領域内に金属シリサイドの金属シリサイド領域を形成するステップとをさらに含み、１つ又は複数のシリコン・コンタクト領域の金属シリサイド領域は、１つ又は複数のシリコン・コンタクト領域の上面から１つ又は複数のシリコン・コンタクト領域の底面まで延び、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面から１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の金属シリサイド領域まで延び、少なくとも１つの第２コンタクトは、埋込み酸化物層の底面から対応するシリコン・コンタクト領域の金属シリサイド領域まで延びる、第１１の態様である。
本発明の第１７の態様は、上部シリコン層の領域内に、上部シリコン層の上面から埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップをさらに含み、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面からトレンチ分離まで延びて第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、その対応するコンタクトは埋込み酸化物層の底面からトレンチ分離を貫通して延びる、第１１の態様である。
本発明の第１８の態様は、プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップと、１つ又は複数のダミー・ゲート電極内に、金属シリサイドの金属シリサイド領域を形成するステップとをさらに含み、金属シリサイド領域は１つ又は複数のダミー・ゲート電極の上面から１つ又は複数のダミー・ゲート電極の底面まで延び、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面から１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の金属シリサイド領域まで延び、少なくとも１つの第２コンタクトは、埋込み酸化物層の底面から対応するダミー・ゲート電極の金属シリサイド領域まで延びる、第１１の態様である。
本発明の第１９の態様は、少なくとも１つの第２コンタクトが埋込み酸化物層の底面から対応するソース／ドレインの金属シリサイド領域まで延びる、第１１の態様である。
本発明の第２０の態様は、金属シリサイドが白金シリサイド、チタンシリサイド、コバルトシリサイド又はニッケルシリサイドを含む、第１１の態様である。
本発明の第２０の態様は、金属シリサイドが白金シリサイド、チタンシリサイド、コバルトシリサイド又はニッケルシリサイドを含む、第１１の態様である。
本発明の第２１の態様は、第１及び第２配線レベルの対応する誘電体層の各々が、二酸化シリコン、窒化シリコン、炭化シリコン、酸窒化シリコン、酸炭化シリコン、プラズマ強化窒化シリコン、一定の誘電率を有する材料、水素シルセスキオキサン・ポリマー、メチルシルセスキオキサン・ポリマー・ポリフェニレン・オリゴマー、メチルドープ・シリカ、有機シリケート・ガラス、多孔性有機シリケート・ガラス、及び、約２．４又はそれより小さな比誘電率を有する誘電体、から成る群から独立に選択された材料を含む、第１の態様である。
本発明の第２２の態様は、下部シリコン層を取り除くステップの前に、上部シリコン層から最も離れた１つ又は複数の配線レベルの最上層の誘電体層にハンドル基板を接着するステップをさらに含む、第１の態様である。
本発明の第２３の態様は、１つ又は複数の第２配線レベルを形成するステップの後にハンドル基板を取り除くステップをさらに含む、第２０の態様である。
本発明の第２３の態様は、１つ又は複数の第２配線レベルを形成するステップの後にハンドル基板を取り除くステップをさらに含む、第２０の態様である。
本発明の第２４の態様は、１つ又は複数の配線レベルを形成するステップの後に基板を１つ又は複数の集積回路チップにダイシングするステップをさらに含む、第２３の態様である。
本発明の特徴は、添付の特許請求の範囲に記載される。しかし、本発明自体は、例証となる実施形態に関する以下の詳細な説明を添付の図面と共に読みながら参照することによって、最も良く理解されるであろう。
本発明の実施形態の集積回路チップはウェハと呼ばれる集積回路基板上に形成される利点をもつこと、及び、多数の集積回路を同一のウェハ上に同時に製造することができ、そして製造が完了した後でダイシング・プロセスにより分離することができることを理解されたい。
図１から図５までは、本発明の第１の実施形態による集積回路チップの製造を示す断面図である。図１において、ウェハ１００Ａはパッド・レベルを通して製造される。ウェハ１００Ａは、シリコン基板１１０と、シリコン基板上に形成された埋込み酸化物層（ＢＯＸ）１１５と、ＢＯＸ上に形成された単結晶シリコン層１２０とを含むシリコン・オン・インシュレータ（ＳＯＩ）基板１０５を含む。シリコン層１２０内には、トレンチ分離１２５、並びに電界効果トランジスタ（ＦＥＴ）１３０のソース／ドレイン１３５及びチャネル領域１４０が形成される。さらにシリコン層１２０内には、随意のシリコン領域１５０が形成される。チャネル領域１４０の上にはゲート誘電体（図示せず）が形成され、一実施例においては、ＦＥＴ１３０のポリシリコン・ゲート１４５、及びダミー・ゲート１４６が形成される。一実施例においては、コンタクトの抵抗を約０．５マイクロオーム未満に下げるために、シリコン領域１５０は高濃度（約１０１９ａｔｍ／ｃｍ３と約１０２１ａｔｍ／ｃｍ３の間）にドープされたＮ型又はＰ型である。導電性金属シリサイド層１５２が、ソース／ドレイン１３５、ゲート１４５、及び拡散コンタクト１５０の露出したシリコン表面上に形成され、その後、後述のように、シリコン構造体に対する金属構造体の「コンタクト」抵抗をさらに下げるためにプリメタル（pre-metal）誘電体（ＰＭＤ）層１５５が形成される。金属シリサイドは、シリコン表面に金属層を堆積させ、金属層がシリコンと反応するのに十分な高温でシリコン表面を加熱し、次いで、あらゆる未反応金属を融解除去することによって形成される。金属シリサイドの例は、白金、チタン、コバルト、及びニッケルのシリサイドを含むが、これらに限定はされない。
シリコン層１２０の上部にはＰＭＤ層１５５が形成される。ＰＭＤ層１５５内には、コンタクト１６０Ａ及び１６０Ｂが形成される。コンタクト１６０Ａ及び１６０Ｂは導電性である。コンタクト１６０Ａは、ソース／ドレイン１３５の上及びシリコン・コンタクト１５０の上のシリサイド層１５２と電気的に接触する。コンタクト１６０Ａのうちの幾つかは、トレンチ分離１２５まで延びるダミー・コンタクトである。コンタクト１６０Ｂは、ゲート１４５及びダミー・ゲート１４６の上のシリサイド層１５２に接触する。ＰＭＤ層１５５並びにコンタクト１６０Ａ及び１６０Ｂは、１つの配線レベルであると見なすことができる。
コンタクト１６０Ａ及び１６０Ｂは、別々の操作により独立に、又は同時に作成することができる。同時に作成する場合には、単一のマスクを用いてそれぞれのトレンチをその場（in situ）エッチングすることにより、第１及び第２の型のコンタクトを形成することができ、又は、フォトリソグラフィ・マスク及びハードマスクと、エッチングとの種々の組合せを用いてトレンチを別々に画定し、続いて単一の金属充填及び化学機械研磨（ＣＭＰ）操作によって作成することができる。
ＰＭＤ層１５５の上には、コンタクト１６０と電気的に接触する導電性デュアル・ダマシン配線１７０を含む第１の層間誘電体層（ＩＬＤ）１６５が形成される。ＩＬＤ１６５の上には、配線１７０と電気的に接触する導電性デュアル・ダマシン配線１８０を含む第２のＩＬＤ１７５が形成される。ＩＬＤ１７５の上には、配線１８０と電気的に接触する導電性デュアル・ダマシンＩ／Ｏパッド１９０を含む第３のＩＬＤ１８５が形成される。代替的に、配線１７０、１８０、及びパッド１９０は、シングル・ダマシン・ビアと組み合わせたシングル・ダマシン配線又はパッドとすることができる。
ダマシン・プロセスは、配線トレンチ又はビア開口部を誘電体層内に形成し、トレンチを充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、ＣＭＰ処理を行い、過剰の導電体を除去して導電体の表面が誘電体層の表面と同一平面となるようにして、ダマシン配線（又はダマシン・ビア）を形成するプロセスである。１つのトレンチと１つの配線（又は１つのビア開口部と１つのビア）のみを形成する場合には、プロセスはシングル・ダマシンと呼ばれる。
デュアル・ダマシン・プロセスは、誘電体層の厚さ全体を通してビア開口部を形成し、続いて、任意の所与の断面において、誘電体層を貫通する経路のトレンチ部分を形成するプロセスである。全てのビア開口部は、上方の一体型配線トレンチ及び下方の配線トレンチと交わるが、全てのトレンチがビア開口部と交わる必要はない。トレンチ及びビア開口部を充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、ＣＭＰ処理を行い、トレンチ内の導電体の表面が誘電体層の表面と同一平面となるようにして、デュアル・ダマシン配線、及び一体型デュアル・ダマシン・ビアを有するデュアル・ダマシン配線を形成する。
シングル・ダマシン・プロセス及びデュアル・ダマシン・プロセスにおいてトレンチを形成するのに用いられるエッチングは、好都合に反応性イオン・エッチング（ＲＩＥ）とすることができる。
シングル・ダマシン・プロセス及びデュアル・ダマシン・プロセスにおいてトレンチを形成するのに用いられるエッチングは、好都合に反応性イオン・エッチング（ＲＩＥ）とすることができる。
一実施例において、ＰＭＤ層１５５は、ホウ素リンシリケート・ガラス（ＢＰＳＧ）又はリンシリケート・ガラス（ＰＳＧ）を含む。一実施例において、コンタクト１６０Ａ及び１６０Ｂは、チタン／窒化チタン・ライナ及びタングステン・コアを含む。一実施例において、ＩＬＤ１６５、１７５及び１８５は、二酸化シリコン、又は窒化シリコン層上の二酸化シリコン層を含む。一実施例において、配線１７０及び１８０並びにＩ／Ｏパッド１９０は、タンタル／窒化タンタル・ライナ及び銅コアを含む。
一実施例において、ＩＬＤ層１６５、１７５及び１８５は独立に、二酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）、酸窒化シリコン（ＳｉＯＮ）、酸炭化シリコン（ＳｉＯＣ）、有機シリケート・ガラス（ＳｉＣＯＨ）、プラズマ強化窒化シリコン（ＰＳｉＮｘ）又はＮＢＬｏｋ（ＳｉＣ（Ｎ，Ｈ））を含む。
一実施例において、ＩＬＤ層１６５、１７５及び１８５は独立に、低Ｋ（誘電率）材料を含み、その例には、水素シルセスキオキサン・ポリマー（ＨＳＱ）、メチルシルセスキオキサン・ポリマー（ＭＳＱ）、テキサス州ミッドランド所在のＤｏｗ Ｃｈｅｍｉｃａｌによって製造されるＳｉＬＫ（登録商標）（ポリフェニレン・オリゴマー）、カリフォルニア州サンタクララ所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓによって製造されるＢｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）（メチルドープ・シリカ即ちＳｉＯｘ（ＣＨ３）ｙ又はＳｉＣｘＯｙＨｙ又はＳｉＯＣＨ）、有機シリケート・ガラス（ＳｉＣＯＨ）、及び、多孔性ＳｉＣＯＨが含まれるが、これらに限定はされない。一実施例においては、低Ｋ誘電体材料は約２．４又はそれより小さな比誘電率を有する。
図２において、第３のＩＬＤ１８５及びＩ／Ｏパッド１９０の上に保護（パッシベーション）層１９５が形成され、保護層１９５に、接着剤（図示せず）を用いて、又は当該技術分野で公知の他の方法を用いて、ハンドル・ウェハ２００が接着される。
図３において、バルク基板１１０（図２参照）を除去してＢＯＸ１１５を露出させる。一実施例において、バルク基板１１０は、バルク基板を実質的に薄化する研削操作によって除去し、続いて、（１）水酸化カリウム水溶液のような強い塩基中での化学エッチング、又は（２）フッ化水素酸、硝酸、酢酸の混合物中での化学エッチング、又は（３）二酸化シリコンに対してシリコンを選択的にエッチングする任意の化学エッチングを行って、残りのバルク基板を除去する。
図４において、第１の導電性裏面コンタクト２０５をＢＯＸ１１５とシリコン層１２０を貫通して形成する。コンタクト２０５はＢＯＸ１１５の上面からソース／ドレイン１３５及びシリコン・コンタクト１５０の上のシリサイド層１５２まで延びる。一実施例において、コンタクト２０５は、シングル・ダマシン・プロセスによって形成する。一実施例においては、コンタクト２０５は、チタン／窒化チタン・ライナ及びタングステン・コアを含む。
第２の導電性裏面コンタクト２１０をＢＯＸ１１５及びトレンチ分離１２５を貫通して形成する。コンタクト２１０は、ＢＯＸ１１５の上面から、ダミー・ゲート１４６の上のシリサイド層１５２まで、及び選択されたコンタクト１６０Ａまで延びる。ダミー・ゲート１４６の場合には、コンタクト２１０は、さらにゲート誘電体層（図示せず）を貫通して延びる。
コンタクト２０５及び２１０は独立に、別々の操作により、又は同時に作成することができる。同時に作成する場合には、単一のマスクを用いてそれぞれのトレンチをその場エッチングすることによって、第１及び第２のタイプのコンタクトを形成することができ、又は、フォトリソグラフィ・マスク及びハードマスクとエッチングとの種々の組合せを用いてトレンチを別々に画定し、続いて単一の金属充填及びＣＭＰ操作を用いて形成することができる。
図５においては、ＢＯＸ１１５の上に、コンタクト１６０Ａと電気的に接触する導電性デュアル・ダマシン配線１７０Ａを含む第１の層間誘電体層（ＩＬＤ）１６５Ａを形成する。ＩＬＤ１６５Ａの上には、配線１７０Ａと電気的に接触する導電性デュアル・ダマシン配線１８０Ａを含む第２のＩＬＤ１７５Ａを形成する。ＩＬＤ１７５Ａの上には、配線１８０Ａと電気的に接触する導電性デュアル・ダマシンＩ／Ｏパッド１９０Ａを含む第３のＩＬＤ１８５Ａを形成する。代替的に、配線１７０Ａ、１８０Ａ、及びパッド１９０Ａはシングル・ダマシン・ビアと組み合わせたシングル・ダマシン配線とすることができる。第３のＩＬＤ１８５Ａ及びＩ／Ｏパッド１９０Ａの上には保護層１９５Ａを形成し、ハンドル・ウェハ２００を除去する。これは、２つの向き合う面上で（パッド１９０及び１９０Ａを介して）外部に配線することが可能となったウェハ１００Ａの製造を完了させる。
図６及び図７は、本発明の第２の実施形態による集積回路チップの製造を示す断面図である。本発明の第２の実施形態は、図４及び図５のコンタクト２１０がウェハ１００Ｂにおけるコンタクト２０５で置換される点で、本発明の第１の実施形態と異なる。図１乃至図３において示され、上述された加工処理が実施され、その結果図６が図４に取って代わり、図７は図５に取って代わる。
図６及び図７において、コンタクト２０５は、ダミー・ゲート１４６のポリシリコンと電気的且つ物理的に接触する。一実施例において、コンタクトの抵抗を約０．５マイクロオーム未満に下げるために、ダミー・ゲート１４６は、有利に高濃度（約１０１９ａｔｍ／ｃｍ３と約１０２１ａｔｍ／ｃｍ３の間）にドープされたＮ型又はＰ型である。従って、全ての裏面コンタクトは同じ深さまでエッチングされる。
図８及び図９は、本発明の第３の実施形態による集積回路チップの製造を示す断面図である。本発明の第３の実施形態は、ウェハ１００Ｃにおいてシリサイド・コンタクトにシリサイドを用いる点で、本発明の第１の実施形態と異なる。図１乃至図３において示され、上述された加工処理が実施され、その結果図８は図４に取って代わり、図９は図５に取って代わる。
図８及び図９においては、ＢＯＸ層１１５にコンタクト開口部を形成し、金属層を堆積させ、アニール処理して金属シリサイドを形成し、過剰の金属を除去することによって、選択されたソース／ドレイン１３５内にウェハ１００Ｃの裏面から導電性金属シリサイド層１５３が形成される。次いで、コンタクト金属（即ち、チタン／窒化チタン・ライナ及びタングステン・コア）を用いてコンタクト開口部を充填する。シリサイド層１５３は、選択されたソース／ドレイン１３５上のシリサイド層１５２と物理的且つ電気的に接触し、コンタクト２１５はシリサイド層１５３と物理的且つ電気的に接触する。また、導電性金属シリサイド層１５４が、ＢＯＸ１１５、トレンチ分離１２５、及びゲート誘電体層（図示せず）を貫通するコンタクト開口部が形成された後に、ダミー・ゲート１４６のポリシリコン内に形成され、コンタクト２０５はシリサイド層１５４と物理的且つ電気的に接触する。再び、金属シリサイドの例は、白金、チタン、コバルト、及びニッケルのシリサイドを含むが、これらに限定はされない。
図１０乃至図１４は、本発明の第４の実施形態による集積回路チップの製造を示す断面図である。本発明の第４の実施形態は、本発明の第１の実施形態のシリサイド層を、完全にシリサイド化されたソース／ドレイン、ゲート、及びシリコン・コンタクトで置き換えた点で、本発明の第１の実施形態と異なる。
図１０は、ソース・ドレイン１３５（図１参照）が完全シリサイド化ソース／ドレイン１３６に置換され、ゲート１４５（図１参照）が完全シリサイド化ゲート１４８に置換され、ダミー・ゲート１４６（図１参照）が完全シリサイド化ダミー・ゲート１４９に置換され、シリコン・コンタクト１５０（図１参照）が完全シリサイド化コンタクト１５６に置換される点で、ウェハ１００Ｄがウェハ１００Ａ（図１参照）と異なることを除いて、図１と同じである。完全シリサイド化ソース／ドレインは、シリサイド層がソース／ドレインの上面からＢＯＸ１１５まで延びるソース／ドレインである。シリサイドは完全シリサイド化ゲートまでは延びないことに留意されたい。完全シリサイド化ゲートは、シリサイド層がゲートの上面からゲート誘電体層まで延びるゲートである。完全シリサイド化シリコン・コンタクトは、シリサイド層がシリコン・コンタクトの上面からＢＯＸ１１５まで延びるコンタクトである。
完全にシリサイド化されたソース／ドレイン、ゲート及びシリコン・コンタクトは、厚い金属層をシリコン表面に堆積させ、シリコン表面を金属層がシリコンと反応するのに十分な高温に加熱し、次いで、あらゆる未反応金属を融解除去することによって形成される。金属層の厚さは、シリコンを通した熱拡散により、ソース／ドレイン、ゲート、及びシリコン・コンタクトの全体にわたってシリコン原子と反応するのに十分な金属を供給するのに十分な厚さとする。再び、金属シリサイドの例は、白金、チタン、コバルト、及びニッケルのシリサイドを含むが、これらに限定はされない。
図１１及び図１２は、上記の相違点を除いて、それぞれ図２及び図３と本質的に同じである。
図１１及び図１２は、上記の相違点を除いて、それぞれ図２及び図３と本質的に同じである。
図１３は、上記の相違点、及び図４のコンタクト２０５及び２１０が、それぞれ図１３のコンタクト２１５及び２２０に置換されることを除いて図４と同じである。図１３においては、導電性裏面コンタクト２１５がＢＯＸ１１５を貫通して形成される。コンタクト２１５は、ＢＯＸ１１５の上面から、完全シリサイド化ソース／ドレイン１３６及びシリコン・コンタクト１５６の底面まで延びる。一実施例において、コンタクト２１５はシングル・ダマシン・プロセスによって形成される。一実施例においては、コンタクト２１５は、チタン／窒化チタン・ライナ及びタングステン・コアを含む。
第２の導電性裏面コンタクト２２０は、ＢＯＸ１１５とトレンチ分離１２５を貫通して形成される。コンタクト２２０は、ＢＯＸ１１５の上面から、完全シリサイド化ダミー・ゲート１４９の底面まで、及び選択されたコンタクト１６０Ａまで延びる。ダミー・ゲート１４９の場合には、コンタクト２２０は、同様にゲート誘電体層（図示せず）を貫通して延びる。従って、コンタクト２１５及び２２０は、図４のコンタクト２０５及び２１０ほど深く又はシリコンを貫通してエッチングする必要はない。
第１及び第２コンタクト２１５及２２０は独立に別々の操作により又は同時に作成することができる。同時に作成する場合には、単一のマスクを用いてそれぞれのトレンチをその場エッチングすることによって、第１及び第２の型のコンタクトを形成することができ、又は、フォトリソグラフィ・マスク及びハードマスクと、エッチングとの種々の組合せを用いてトレンチを別々に画定し、続いて単一の金属充填及びＣＭＰ操作により作成することができる。
図１４は、上記の相違点を除いて図５と本質的に同じである。
図１４は、上記の相違点を除いて図５と本質的に同じである。
各々のウェハ１００Ａ、１００Ｂ、１００Ｃ及び１００Ｄは、単一のコンタクト・レベル、２つの配線レベル及び１つのパッド・レベルを有するように図示されたが、より多くの又はより少ないコンタクト及び配線レベルを作成することができ、ウェハ１００Ａ及び１００Ｂは異なる数のコンタクト及び／又は配線レベルを有するように製造することができる。さらに、ハンドル・ウェハ２００Ａは、ウェハ１００Ａ、１００Ｂ、１００Ｃ及び１００Ｄを個々の集積回路にダイシングする前に又はその後に、ウェハ１００Ａ、１００Ｂ、１００Ｃ及び１００Ｄから取り外すことができる。
従って、本発明の実施形態は、より大きな配線密度、及び集積回路チップを実装の次のレベルに接続するための増加したコンタクト・パッド数を提供する。
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ：ウェハ
１０５：シリコン・オン・インシュレータ（ＳＯＩ）基板
１１０：シリコン基板
１１５：埋込み酸化物層（ＢＯＸ）
１２０：単結晶シリコン層
１２５：トレンチ分離
１３０：電界効果トランジスタ（ＦＥＴ）
１３５：ソース／ドレイン
１３６：完全シリサイド化ソース／ドレイン
１４０：チャネル領域
１４５：多結晶シリコン・ゲート
１４６：ダミー・ゲート
１４８：完全シリサイド化ゲート
１４９：完全シリサイド化ダミー・ゲート
１５０：高濃度ドープ・シリコン領域、コンタクト
１５２、１５３，１５４：導電性金属シリサイド層
１５５：プリメタル誘電体層（ＰＭＤ）
１５６：完全シリサイド化コンタクト
１６０Ａ、１６０Ｂ：コンタクト
１６５、１７５、１８５、１６５Ａ、１７５Ａ、１８５Ａ：層間誘電体層（ＩＬＤ）
１７０、１８０、１７０Ａ、１８０Ａ：導電性デュアル・ダマシン配線
１９０、１９０Ａ：導電性デュアル・ダマシンＩ／Ｏパッド
１９５、１９５Ａ：保護層
２００、２００Ａ：ハンドル・ウェハ
２０５、２１０、２１５、２２０：裏面コンタクト
１０５：シリコン・オン・インシュレータ（ＳＯＩ）基板
１１０：シリコン基板
１１５：埋込み酸化物層（ＢＯＸ）
１２０：単結晶シリコン層
１２５：トレンチ分離
１３０：電界効果トランジスタ（ＦＥＴ）
１３５：ソース／ドレイン
１３６：完全シリサイド化ソース／ドレイン
１４０：チャネル領域
１４５：多結晶シリコン・ゲート
１４６：ダミー・ゲート
１４８：完全シリサイド化ゲート
１４９：完全シリサイド化ダミー・ゲート
１５０：高濃度ドープ・シリコン領域、コンタクト
１５２、１５３，１５４：導電性金属シリサイド層
１５５：プリメタル誘電体層（ＰＭＤ）
１５６：完全シリサイド化コンタクト
１６０Ａ、１６０Ｂ：コンタクト
１６５、１７５、１８５、１６５Ａ、１７５Ａ、１８５Ａ：層間誘電体層（ＩＬＤ）
１７０、１８０、１７０Ａ、１８０Ａ：導電性デュアル・ダマシン配線
１９０、１９０Ａ：導電性デュアル・ダマシンＩ／Ｏパッド
１９５、１９５Ａ：保護層
２００、２００Ａ：ハンドル・ウェハ
２０５、２１０、２１５、２２０：裏面コンタクト
Claims (21)
- 半導体構造体を製造する方法であって、
１つ又は複数のデバイスを、上部シリコン層と下部シリコン層の間に埋込み酸化物層を有し、且つ、前記上部シリコン層の上面にプリメタル誘電体層を有するシリコン・オン・インシュレータ基板内に、形成するステップと、
前記プリメタル誘電体層の上面に１つ又は複数の第１配線レベルを形成するステップであって、前記第１配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含む、ステップと、
前記基板から前記下部シリコン層を除去して、前記埋込み酸化物層の底面を露出させるステップと、
前記デバイスへの第１導電性コンタクトを形成するステップであって、１つ又は複数の前記第１導電性コンタクトは前記プリメタル誘電体層の前記上面から前記デバイスまで延び、前記第１配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第１導電性コンタクトと物理的且つ電気的に接触する、ステップと、
前記デバイスへの第２導電性コンタクトを形成するステップであって、１つ又は複数の前記第２導電性コンタクトは前記埋込み酸化物層の前記底面から前記デバイスまで延びる、ステップと、
前記埋込み酸化物層の上に１つ又は複数の第２配線レベルを形成するステップであって、前記第２配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含み、前記第２配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第２導電性コンタクトと物理的且つ電気的に接触する、ステップと
を含み、
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含み、
前記１つ又は複数のデバイスを前記形成するステップは、前記ソース／ドレイン及び前記ゲート電極の上面に導電性金属シリサイド層を形成するステップを含み、
さらに、前記上部シリコン層の領域内に、前記上部シリコン層の前記上面から前記埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップを含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２導電性コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記埋込み酸化物層の前記底面から前記トレンチ分離を貫通して延び、
前記トレンチ分離上の前記プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップをさらに含み、
前記導電性金属シリサイド層を形成する前記ステップは、前記１つ又は複数のダミー・ゲート電極の上面に前記導電性金属シリサイド層を形成するステップをさらに含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記導電性金属シリサイド層まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記埋込み酸化物層の前記底面から、前記トレンチ分離を貫通し、前記ダミー・ゲート電極の下に形成されたゲート誘電体層を貫通し、前記ダミー・ゲート電極を貫通して、前記対応するダミー・ゲート電極上の前記導電性金属シリサイド層まで延びる、
方法。 - 少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から対応するゲート電極上の前記導電性金属シリサイド層まで延びる、請求項１に記載の方法。
- 少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から対応するソース／ドレイン上の前記導電性金属シリサイド層まで延びる、請求項１に記載の方法。
- 前記上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、前記１つ又は複数のシリコン・コンタクト領域の上面に前記導電性金属シリサイド層を形成するステップとをさらに含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域上の前記導電性金属シリサイド層まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層を貫通して、前記対応するシリコン・コンタクト領域上の前記導電性金属シリサイド層まで延びる、
請求項１に記載の方法。 - 対応するソース／ドレインの上の前記埋込み酸化物内に開口部を形成して、前記ソース／ドレインの底面を露出させるステップと、
前記ソース／ドレインの前記底面の上の前記開口部内に金属層を堆積させるステップと、
前記ソース／ドレイン内に金属シリサイド領域を形成するステップであって、前記金属シリサイド領域は前記ソース／ドレインの前記底面から前記ソース／ドレイン領域の前記上面の前記導電性金属シリサイド層まで延びる、ステップと
をさらに含み、
少なくとも１つの前記第２導電性コンタクトは、前記金属シリサイド領域まで延びてそれと電気的に接触する、
請求項１に記載の方法。 - 少なくとも１つの前記第２導電性コンタクトは、前記埋込み酸化物層の前記底面から前記上部シリコン層を貫通して対応するソース／ドレイン上の前記導電性金属シリサイド層まで延びる、請求項１に記載の方法。
- 前記導電性金属シリサイド層は、白金シリサイド、チタンシリサイド、コバルトシリサイド、又はニッケルシリサイドを含む、請求項１に記載の方法。
- 前記第１及び第２配線レベルの前記対応する誘電体層の各々は、二酸化シリコン、窒化シリコン、炭化シリコン、酸窒化シリコン、酸炭化シリコン、プラズマ強化窒化シリコン、水素シルセスキオキサン・ポリマー、メチルシルセスキオキサン・ポリマー・ポリフェニレン・オリゴマー、メチルドープ・シリカ、有機シリケート・ガラス、多孔性有機シリケート・ガラス、及び２．４又はそれより小さな比誘電率を有する誘電体、から成る群から独立に選択された材料を含む、請求項１に記載の方法。
- 前記下部シリコン層を前記除去するステップの前に、前記上部シリコン層から最も離れた前記１つ又は複数の第１配線レベルの最上層の誘電体層にハンドル基板を接着するステップを含み、
前記１つ又は複数の第２配線レベルを前記形成するステップの後に、前記ハンドル基板を除去するステップをさらに含む、請求項１に記載の方法。 - 前記１つ又は複数の第２配線レベルを前記形成するステップの後に、前記基板を１つ又は複数の集積回路チップにダイシングするステップをさらに含む、請求項９に記載の方法。
- 半導体構造体を製造する方法であって、
１つ又は複数のデバイスを、上部シリコン層と下部シリコン層の間に埋込み酸化物層を有し、且つ、前記上部シリコン層の上面にプリメタル誘電体層を有するシリコン・オン・インシュレータ基板内に、形成するステップと、
前記プリメタル誘電体層の上面に１つ又は複数の第１配線レベルを形成するステップであって、前記第１配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含む、ステップと、
前記基板から前記下部シリコン層を除去して、前記埋込み酸化物層の底面を露出させるステップと、
前記デバイスへの第１導電性コンタクトを形成するステップであって、１つ又は複数の前記第１導電性コンタクトは前記プリメタル誘電体層の前記上面から前記デバイスまで延び、前記第１配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第１導電性コンタクトと物理的且つ電気的に接触する、ステップと、
前記デバイスへの第２導電性コンタクトを形成するステップであって、１つ又は複数の前記第２導電性コンタクトは前記埋込み酸化物層の前記底面から前記デバイスまで延びる、ステップと、
前記埋込み酸化物層の上に１つ又は複数の第２配線レベルを形成するステップであって、前記第２配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含み、前記第２配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第２導電性コンタクトと物理的且つ電気的に接触する、ステップと
を含み、
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含み、
前記１つ又は複数のデバイスを前記形成するステップは、前記ソース／ドレイン内に金属シリサイドの導電性金属シリサイド領域を形成するステップと、前記ゲート電極内に前記金属シリサイドの導電性金属シリサイド領域を形成するステップとを含み、
前記ソース／ドレインの前記導電性金属シリサイド領域は、前記ソース／ドレインの上面から前記ソース／ドレインの底面まで延び、前記ゲート電極の前記導電性金属シリサイド領域は、前記ゲート電極の上面から前記ゲート電極の底面まで延び、
さらに、前記上部シリコン層の領域内に、前記上部シリコン層の前記上面から前記埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップを含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２導電性コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記埋込み酸化物層の前記底面から前記トレンチ分離を貫通して延び、
前記プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップと、前記１つ又は複数のダミー・ゲート電極内に前記金属シリサイドの導電性金属シリサイド領域を形成するステップとをさらに含み、
前記導電性金属シリサイド領域は、前記１つ又は複数のダミー・ゲート電極の上面から前記１つ又は複数のダミー・ゲート電極の底面まで延び、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の導電性金属シリサイド領域まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記埋込み酸化物層の前記底面から前記対応するダミー・ゲート電極の前記導電性金属シリサイド領域まで延びる、
方法。 - 少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から対応するゲート電極の前記導電性金属シリサイド領域まで延びる、請求項１１に記載の方法。
- 少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から対応するソース／ドレインの対応する前記導電性金属シリサイド領域まで延びる、請求項１１に記載の方法。
- 前記上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、前記１つ又は複数のシリコン・コンタクト領域内に、前記金属シリサイドの導電性金属シリサイド領域を形成するステップとをさらに含み、
前記１つ又は複数のシリコン・コンタクト領域の前記導電性金属シリサイド領域は、前記１つ又は複数のシリコン・コンタクト領域の上面から前記１つ又は複数のシリコン・コンタクト領域の底面まで延び、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の前記導電性金属シリサイド領域まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記埋込み酸化物層の前記底面から前記対応するシリコン・コンタクト領域の前記導電性金属シリサイド領域まで延びる、
請求項１１に記載の方法。 - 少なくとも１つの前記第２導電性コンタクトは、前記埋込み酸化物層の前記底面から対応するソース／ドレインの前記導電性金属シリサイド領域まで延びる、請求項１１に記載の方法。
- 半導体構造体であって、
酸化物層の上面の上部シリコン層と、該上部シリコン層の上面上のプリメタル誘電体層とを含むシリコン・オン・インシュレータ基板内の１つ又は複数のデバイスと、
前記プリメタル誘電体層の上面にある１つ又は複数の第１配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含む、前記第１配線レベルと、
前記デバイスへの第１導電性コンタクトであって、その１つ又は複数が前記プリメタル誘電体層の前記上面から前記デバイスまで延び、且つ、前記第１配線レベルの最下層の配線レベルの１つ又は複数のワイヤが物理的且つ電気的に接触する、前記第１導電性コンタクトと、
前記デバイスへの第２導電性コンタクトであって、その１つ又は複数が前記酸化物層の前記底面から前記デバイスまで延びる、前記第２導電性コンタクトと、
前記酸化物層の底面上にある１つ又は複数の第２配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含み、且つ、前記第２配線レベルの最下層の配線レベルの１つ又は複数のワイヤが前記第２導電性コンタクトと物理的且つ電気的に接触する、前記第２配線レベルと
を備え、
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含み、
前記１つ又は複数のデバイスは、前記ソース／ドレイン及び前記ゲート電極の上面上に導電性金属シリサイド層を含み、
前記半導体構造体はさらに前記プリメタル誘電体層内の１つ又は複数のダミー・ゲート電極を含み、前記導電性金属シリサイド層はまた、前記１つ又は複数のダミー・ゲート電極の上面に形成され、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記導電性金属シリサイド層まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記酸化物層の前記底面から、前記上部シリコン層を貫通し、前記対応するダミー・ゲート電極を貫通して、前記対応するダミー・ゲート電極上の前記導電性金属シリサイド層まで延びる、
構造体。 - 前記上部シリコン層内の１つ又は複数のシリコン・コンタクト領域と、前記１つ又は複数のシリコン・コンタクト領域の上面にある前記導電性金属シリサイド層とをさらに含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の上の前記導電性金属シリサイド層まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記酸化物層の前記底面から前記上部シリコン層を貫通して、前記対応するシリコン・コンタクト領域の前記導電性金属シリサイド層まで延びる、
請求項１６に記載の構造体。 - 前記上部シリコン層内にあり、前記上部シリコン層の前記上面から前記酸化物層まで延びる誘電体トレンチ分離をさらに含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２導電性コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
請求項１６に記載の構造体。 - 少なくとも１つの前記ソース／ドレイン内に導電性金属シリサイド領域をさらに含み、
前記導電性金属シリサイド領域は、前記少なくとも１つのソース／ドレインの前記底面から前記少なくとも１つのソース／ドレインの前記上面上にある前記導電性金属シリサイド層まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記少なくとも１つのソース／ドレインの前記導電性金属シリサイド領域まで延びてそれと電気的に接触する、
請求項１６に記載の構造体。 - 半導体構造体であって、
酸化物層の上面の上部シリコン層と、該上部シリコン層の上面上のプリメタル誘電体層とを含むシリコン・オン・インシュレータ基板内の１つ又は複数のデバイスと、
前記プリメタル誘電体層の上面にある１つ又は複数の第１配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含む、前記第１配線レベルと、
前記デバイスへの第１導電性コンタクトであって、その１つ又は複数が前記プリメタル誘電体層の前記上面から前記デバイスまで延び、且つ、前記第１配線レベルの最下層の配線レベルの１つ又は複数のワイヤが物理的且つ電気的に接触する、前記第１導電性コンタクトと、
前記デバイスへの第２導電性コンタクトであって、その１つ又は複数が前記酸化物層の前記底面から前記デバイスまで延びる、前記第２導電性コンタクトと、
前記酸化物層の底面上にある１つ又は複数の第２配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含み、且つ、前記第２配線レベルの最下層の配線レベルの１つ又は複数のワイヤが前記第２導電性コンタクトと物理的且つ電気的に接触する、前記第２配線レベルと
を備え、
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含み、
前記ソース／ドレイン内の金属シリサイドの導電性金属シリサイド領域と、前記ゲート電極内の前記金属シリサイドの導電性金属シリサイド領域とをさらに含み、
前記ソース／ドレインの前記導電性金属シリサイド領域は、前記ソース／ドレインの上面から前記ソース／ドレインの底面まで延び、前記ゲート電極の前記導電性金属シリサイド領域は前記ゲート電極の上面から前記ゲート電極の底面まで延び、
前記半導体構造体はさらに前記上部シリコン層の領域内にあり、前記上部シリコン層の前記上面から前記酸化物層まで延びる誘電体トレンチ分離を含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２導電性コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記酸化物層の前記底面から前記トレンチ分離を貫通して延び、
前記プリメタル誘電体層内の１つ又は複数のダミー・ゲート電極と、前記１つ又は複数のダミー・ゲート電極内の前記金属シリサイドの導電性金属シリサイド領域とをさらに含み、
前記導電性金属シリサイド領域は、前記１つ又は複数のダミー・ゲート電極の上面から前記１つ又は複数のダミー・ゲート電極の底面まで延び、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記導電性金属シリサイド領域まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記酸化物層の前記底面から前記対応するダミー・ゲート電極の前記導電性金属シリサイド領域まで延びる、
構造体。 - 前記上部シリコン層内の１つ又は複数のシリコン・コンタクト領域と、前記１つ又は複数のシリコン・コンタクト領域内の前記金属シリサイドの導電性金属シリサイド領域とをさらに含み、
前記１つ又は複数のシリコン・コンタクト領域の前記導電性金属シリサイド領域は、前記１つ又は複数のシリコン・コンタクト領域の上面から前記１つ又は複数のシリコン・コンタクト領域の底面まで延び、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の前記導電性金属シリサイド領域まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記酸化物層の前記底面から前記対応するシリコン・コンタクト領域の前記導電性金属シリサイド領域まで延びる、
請求項２０に記載の構造体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/383,563 | 2006-05-16 | ||
| US11/383,563 US7285477B1 (en) | 2006-05-16 | 2006-05-16 | Dual wired integrated circuit chips |
| PCT/EP2007/054077 WO2007131867A1 (en) | 2006-05-16 | 2007-04-25 | Dual wired integrated circuit chips |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009537975A JP2009537975A (ja) | 2009-10-29 |
| JP5186489B2 true JP5186489B2 (ja) | 2013-04-17 |
Family
ID=38329937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009510392A Expired - Fee Related JP5186489B2 (ja) | 2006-05-16 | 2007-04-25 | デュアル配線型集積回路チップ |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US7285477B1 (ja) |
| EP (1) | EP2022090B1 (ja) |
| JP (1) | JP5186489B2 (ja) |
| KR (1) | KR101055711B1 (ja) |
| CN (1) | CN101410967B (ja) |
| TW (1) | TWI405301B (ja) |
| WO (1) | WO2007131867A1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7402866B2 (en) * | 2006-06-27 | 2008-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside contacts for MOS devices |
| US7989891B2 (en) * | 2007-05-31 | 2011-08-02 | Globalfoundries Inc. | MOS structures with remote contacts and methods for fabricating the same |
| US8367471B2 (en) | 2007-06-15 | 2013-02-05 | Micron Technology, Inc. | Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices |
| JP2009158677A (ja) * | 2007-12-26 | 2009-07-16 | Renesas Technology Corp | 半導体装置の製造方法及び混成トランジスタ用半導体装置の製造方法 |
| JP2011515843A (ja) * | 2008-03-19 | 2011-05-19 | アイメック | 基板貫通バイアの作製方法 |
| US20090261416A1 (en) * | 2008-04-18 | 2009-10-22 | Wolfgang Raberg | Integrated mems device and control circuit |
| FR2930840B1 (fr) * | 2008-04-30 | 2010-08-13 | St Microelectronics Crolles 2 | Procede de reprise de contact sur un circuit eclaire par la face arriere |
| TWI449373B (zh) * | 2008-06-11 | 2014-08-11 | Asustek Comp Inc | 區域網路的管理方法及其裝置 |
| JP5487625B2 (ja) * | 2009-01-22 | 2014-05-07 | ソニー株式会社 | 半導体装置 |
| US8674468B2 (en) * | 2009-05-29 | 2014-03-18 | Carestream Health, Inc. | Imaging array with dual height semiconductor and method of making same |
| US7948017B2 (en) * | 2009-06-19 | 2011-05-24 | Carestream Health, Inc. | Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same |
| US7968358B2 (en) * | 2009-07-29 | 2011-06-28 | Carestream Health, Inc. | Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same |
| CN102054809B (zh) * | 2009-10-30 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | 一种重布线机构 |
| US8373228B2 (en) * | 2010-01-14 | 2013-02-12 | GlobalFoundries, Inc. | Semiconductor transistor device structure with back side source/drain contact plugs, and related manufacturing method |
| US8294211B2 (en) * | 2010-01-14 | 2012-10-23 | GlobalFoundries, Inc. | Semiconductor transistor device structure with back side gate contact plugs, and related manufacturing method |
| US8716091B2 (en) * | 2010-03-30 | 2014-05-06 | International Business Machines Corporation | Structure for self-aligned silicide contacts to an upside-down FET by epitaxial source and drain |
| US8405036B2 (en) | 2010-08-24 | 2013-03-26 | Carestream Health, Inc. | Digital radiography imager with buried interconnect layer in silicon-on-glass and method of fabricating same |
| EP2528089B1 (en) * | 2011-05-23 | 2014-03-05 | Alchimer | Method for forming a vertical electrical connection in a layered semiconductor structure |
| JPWO2012169060A1 (ja) * | 2011-06-10 | 2015-02-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8803321B2 (en) * | 2012-06-07 | 2014-08-12 | International Business Machines Corporation | Dual damascene dual alignment interconnect scheme |
| US9997443B2 (en) | 2013-02-25 | 2018-06-12 | Infineon Technologies Ag | Through vias and methods of formation thereof |
| CN104037122B (zh) * | 2013-03-10 | 2017-08-15 | 台湾积体电路制造股份有限公司 | 多层金属接触件 |
| CN104241281B (zh) * | 2013-06-18 | 2017-09-01 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法 |
| CN104241279B (zh) * | 2013-06-18 | 2017-09-01 | 中芯国际集成电路制造(上海)有限公司 | 一种集成电路及其制造方法 |
| TWI566328B (zh) * | 2013-07-29 | 2017-01-11 | 高效電源轉換公司 | 具有用於產生附加構件之多晶矽層的氮化鎵電晶體 |
| CN104752392A (zh) * | 2013-12-26 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| WO2015097589A1 (en) * | 2013-12-26 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
| US9853151B2 (en) | 2015-09-17 | 2017-12-26 | International Business Machines Corporation | Fully silicided linerless middle-of-line (MOL) contact |
| US9673275B2 (en) * | 2015-10-22 | 2017-06-06 | Qualcomm Incorporated | Isolated complementary metal-oxide semiconductor (CMOS) devices for radio-frequency (RF) circuits |
| US9997607B2 (en) | 2016-06-30 | 2018-06-12 | International Business Machines Corporation | Mirrored contact CMOS with self-aligned source, drain, and back-gate |
| US10043752B2 (en) * | 2016-08-23 | 2018-08-07 | Qualcomm Incorporated | Substrate contact using dual sided silicidation |
| US10163714B2 (en) * | 2016-09-02 | 2018-12-25 | Imec Vzw | Semi-sequential 3D integration |
| US10446546B2 (en) * | 2016-11-17 | 2019-10-15 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structures and methods of forming the same |
| US10256191B2 (en) | 2017-01-23 | 2019-04-09 | International Business Machines Corporation | Hybrid dielectric scheme for varying liner thickness and manganese concentration |
| US10121877B1 (en) | 2017-09-13 | 2018-11-06 | International Business Machines Corporation | Vertical field effect transistor with metallic bottom region |
| US10559520B2 (en) | 2017-09-29 | 2020-02-11 | Qualcomm Incorporated | Bulk layer transfer processing with backside silicidation |
| US10522626B2 (en) | 2018-05-31 | 2019-12-31 | Qualcomm Incorporated | Silicon-on-insulator backside contacts |
| KR20200134362A (ko) * | 2019-05-21 | 2020-12-02 | 삼성전자주식회사 | 반도체 소자 |
| US11062995B2 (en) * | 2019-10-09 | 2021-07-13 | Intel Corporation | Interconnect fabricated with flowable copper |
| US11239325B2 (en) * | 2020-04-28 | 2022-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having backside via and method of fabricating thereof |
| US11757047B2 (en) | 2020-05-29 | 2023-09-12 | Taiwan Semiconductor Manufacturing Company Limited | Semiconducting metal oxide transistors having a patterned gate and methods for forming the same |
| DE102021108764A1 (de) * | 2020-05-29 | 2021-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Halbleitende metalloxidtransistoren mit einem strukturierten gate und verfahren zum bilden derselben |
| TW202336942A (zh) * | 2022-02-28 | 2023-09-16 | 日商村田製作所股份有限公司 | 半導體裝置 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3864755A (en) * | 1973-08-20 | 1975-02-04 | Memorex Corp | Thermoformed cartridge for a magnetic record disc |
| US6627953B1 (en) | 1990-12-31 | 2003-09-30 | Kopin Corporation | High density electronic circuit modules |
| US5927993A (en) | 1992-02-03 | 1999-07-27 | Motorola, Inc. | Backside processing method |
| JP2948018B2 (ja) * | 1992-03-17 | 1999-09-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
| JPH06275803A (ja) * | 1993-03-18 | 1994-09-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH07326615A (ja) * | 1994-06-01 | 1995-12-12 | Hitachi Ltd | 半導体ウエハ、半導体集積回路装置およびその製造方法 |
| JPH0845935A (ja) * | 1994-07-26 | 1996-02-16 | Sony Corp | 多層配線の形成方法 |
| US5918130A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Transistor fabrication employing formation of silicide across source and drain regions prior to formation of the gate conductor |
| DE19853703A1 (de) | 1998-11-20 | 2000-05-25 | Giesecke & Devrient Gmbh | Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises |
| US6429509B1 (en) | 1999-05-03 | 2002-08-06 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
| KR100462980B1 (ko) | 1999-09-13 | 2004-12-23 | 비쉐이 메저먼츠 그룹, 인코포레이티드 | 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 |
| US6392290B1 (en) | 2000-04-07 | 2002-05-21 | Siliconix Incorporated | Vertical structure for semiconductor wafer-level chip scale packages |
| US6482740B2 (en) * | 2000-05-15 | 2002-11-19 | Asm Microchemistry Oy | Method of growing electrical conductors by reducing metal oxide film with organic compound containing -OH, -CHO, or -COOH |
| US6465331B1 (en) * | 2000-08-31 | 2002-10-15 | Micron Technology, Inc. | DRAM fabricated on a silicon-on-insulator (SOI) substrate having bi-level digit lines |
| US6562718B1 (en) * | 2000-12-06 | 2003-05-13 | Advanced Micro Devices, Inc. | Process for forming fully silicided gates |
| US6376351B1 (en) * | 2001-06-28 | 2002-04-23 | Taiwan Semiconductor Manufacturing Company | High Fmax RF MOSFET with embedded stack gate |
| TWI251272B (en) * | 2001-07-31 | 2006-03-11 | Macronix Int Co Ltd | Method of forming self-aligned metal silicide |
| DE10219107B4 (de) * | 2002-04-29 | 2011-03-31 | Globalfoundries Inc. | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat |
| US7739624B2 (en) * | 2002-07-29 | 2010-06-15 | Synopsys, Inc. | Methods and apparatuses to generate a shielding mesh for integrated circuit devices |
| FR2848724B1 (fr) | 2002-12-13 | 2005-04-15 | St Microelectronics Sa | Connexions enterrees dans un substrat de circuit integre |
| JP2004228273A (ja) | 2003-01-22 | 2004-08-12 | Renesas Technology Corp | 半導体装置 |
| KR100527668B1 (ko) * | 2003-03-07 | 2005-11-28 | 삼성전자주식회사 | 캐패시터-언더-비트라인 구조를 갖는 반도체 장치 및 그제조방법 |
| US6924184B2 (en) * | 2003-03-21 | 2005-08-02 | Freescale Semiconductor, Inc. | Semiconductor device and method for forming a semiconductor device using post gate stack planarization |
| US6951775B2 (en) * | 2003-06-28 | 2005-10-04 | International Business Machines Corporation | Method for forming interconnects on thin wafers |
| US6838332B1 (en) * | 2003-08-15 | 2005-01-04 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having electrical contact from opposite sides |
| US20050044521A1 (en) * | 2003-08-19 | 2005-02-24 | Swope John Malvern | Method and system for determining constraints for a printed circuit board design module |
| TWM250341U (en) | 2003-09-05 | 2004-11-11 | Hon Hai Prec Ind Co Ltd | Electrical connector |
| US20050056881A1 (en) * | 2003-09-15 | 2005-03-17 | Yee-Chia Yeo | Dummy pattern for silicide gate electrode |
| JP4940533B2 (ja) * | 2003-12-12 | 2012-05-30 | ソニー株式会社 | 半導体集積回路装置の製造方法 |
| US7067379B2 (en) * | 2004-01-08 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide gate transistors and method of manufacture |
| JP2006012991A (ja) * | 2004-06-23 | 2006-01-12 | Toshiba Corp | 半導体記憶装置 |
| JP2006108425A (ja) * | 2004-10-06 | 2006-04-20 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| TWI248211B (en) * | 2005-05-12 | 2006-01-21 | Univ Nat Chiao Tung | Fully-depleted SOI device and process for fabricating the same |
| US7466582B2 (en) * | 2005-08-15 | 2008-12-16 | International Business Machines Corporation | Voltage controlled static random access memory |
| US7627835B2 (en) * | 2006-02-28 | 2009-12-01 | International Business Machines Corporation | Frequency divider monitor of phase lock loop |
-
2006
- 2006-05-16 US US11/383,563 patent/US7285477B1/en active Active
-
2007
- 2007-04-25 EP EP07728532.8A patent/EP2022090B1/en not_active Not-in-force
- 2007-04-25 WO PCT/EP2007/054077 patent/WO2007131867A1/en active Application Filing
- 2007-04-25 CN CN2007800107401A patent/CN101410967B/zh active Active
- 2007-04-25 KR KR1020087027045A patent/KR101055711B1/ko not_active IP Right Cessation
- 2007-04-25 JP JP2009510392A patent/JP5186489B2/ja not_active Expired - Fee Related
- 2007-05-07 TW TW096116076A patent/TWI405301B/zh not_active IP Right Cessation
- 2007-07-09 US US11/774,853 patent/US7381627B2/en not_active Expired - Fee Related
-
2008
- 2008-02-12 US US12/029,589 patent/US7939914B2/en not_active Expired - Fee Related
- 2008-02-12 US US12/029,575 patent/US7960245B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090016452A (ko) | 2009-02-13 |
| WO2007131867B1 (en) | 2008-03-06 |
| EP2022090A1 (en) | 2009-02-11 |
| US7939914B2 (en) | 2011-05-10 |
| JP2009537975A (ja) | 2009-10-29 |
| US7285477B1 (en) | 2007-10-23 |
| EP2022090B1 (en) | 2014-10-08 |
| KR101055711B1 (ko) | 2011-08-11 |
| CN101410967A (zh) | 2009-04-15 |
| US20070267698A1 (en) | 2007-11-22 |
| US20080213948A1 (en) | 2008-09-04 |
| CN101410967B (zh) | 2012-03-28 |
| US7381627B2 (en) | 2008-06-03 |
| TWI405301B (zh) | 2013-08-11 |
| US7960245B2 (en) | 2011-06-14 |
| WO2007131867A1 (en) | 2007-11-22 |
| US20080128812A1 (en) | 2008-06-05 |
| TW200811997A (en) | 2008-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5186489B2 (ja) | デュアル配線型集積回路チップ | |
| KR101742925B1 (ko) | 다마신 구조물의 구조물 및 형성방법 | |
| JP3660799B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7671442B2 (en) | Air-gap insulated interconnections | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US20070155165A1 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
| US7955952B2 (en) | Crackstop structures and methods of making same | |
| CN101427361A (zh) | 电介质材料中的金属互连 | |
| US7179747B2 (en) | Use of supercritical fluid for low effective dielectric constant metallization | |
| TWI684258B (zh) | 在接觸結構上之自對準金屬線及其形成方法 | |
| TW202123311A (zh) | 積體電路及其形成的方法 | |
| JP2004095916A (ja) | 半導体装置及びその製造方法 | |
| US10868182B2 (en) | Field effect transistor and manufacturing method thereof | |
| KR100684905B1 (ko) | 다마신 공정의 방법 | |
| TW202205382A (zh) | 半導體元件的形成方法 | |
| KR100783868B1 (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| US20090121287A1 (en) | Dual wired integrated circuit chips | |
| TWI278981B (en) | Semiconductor device and production method therefor | |
| KR100827498B1 (ko) | 다마신을 이용한 금속 배선의 제조 방법 | |
| JPH09312291A (ja) | 半導体装置及びその製造方法 | |
| KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
| KR100784105B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050056650A (ko) | 반도체 소자의 층간 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5186489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |