JP5185908B2

JP5185908B2 - チャージポンプ回路

Info

Publication number: JP5185908B2
Application number: JP2009237439A
Authority: JP
Inventors: 譲八巻
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2009-10-14
Filing date: 2009-10-14
Publication date: 2013-04-17
Anticipated expiration: 2029-10-14
Also published as: JP2011087385A

Description

本発明は、入力された電圧を複数段の昇圧ステージで順次昇圧して出力するチャージポンプ回路に係り、特に、半導体基板上に集積回路として形成されるチャージポンプ回路に関する。

現在、電源電圧よりも高い電圧が必要とされる制御には、チャージポンプ回路が用いられている。チャージポンプ回路は、半導体基板上で１０Ｖ以上の高い電圧を生成することができる。チャージポンプ回路が用いられる技術としては、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）マイクロフォンや、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）などの不揮発性メモリへの書き込み制御がある。

図５は、一般的なチャージポンプ回路を説明するための図である。図示したチャージポンプ回路は、Ｃｏｃｋｃｒｏｆｔ−Ｗａｌｔｏｎ型チャージポンプ回路と呼ばれるチャージポンプ回路である。図示した例では、４段の昇圧ステージを持つよう構成されている。４段の昇圧ステージの各段を、図５中において、Ｉ、ＩＩ、ＩＩＩ、ＩＶと記す。
１段目の昇圧ステージＩは、ダイオード素子１０１と、ダイオード素子１０１のカソード端子に一端が接続されたキャパシタ１０６とによって構成されている。同様に、２段目の昇圧ステージＩＩは、ダイオード素子１０２、キャパシタ１０７によって構成されている。３段目の昇圧ステージＩＩＩはダイオード素子１０３、キャパシタ１０８によって構成されていて、４段目の昇圧ステージＩＶはダイオード素子１０４、キャパシタ１０９によって構成されている。

ダイオード素子１０１〜１０４は、互いに直列に接続されている。また、１段目の昇圧ステージＩのキャパシタ１０６と３段目の昇圧ステージＩＩＩのキャパシタ１０８とは直列に接続されている。２段目の昇圧ステージＩＩのキャパシタ１０７と４段目の昇圧ステージＩＶのキャパシタ１０９とは直列に接続されている。キャパシタ１０６のダイオード素子１０１に接続されていない端子には、クロック信号Φ1が入力されている。キャパシタ１０７のダイオード素子１０２に接続されていない端子には、クロック信号Φ1とは逆相関系のクロック信号Φ2が入力されている。最終段となる４段目の昇圧ステージＩＶの出力は、ダイオード素子１０５を介して出力端子ＶOUTに接続される。

以上述べたチャージポンプ回路は、以下のように動作する。すなわち、動作開始時には、昇圧ステージＩ〜ＩＶのキャパシタ１０６〜１０９には電荷が蓄えられていない。互いに逆相関係のクロック信号Φ1がＬｏｗ、クロック信号Φ2がｈｉｇｈのとき、入力信号ＶINが、ダイオード素子１０１を介してキャパシタ１０６に入力される。入力端子から入力信号ＶINの入力により、キャパシタ１０６に電荷が注入される。

続いて、クロック信号Φ1がｈｉｇｈ、クロック信号Φ2がＬｏｗになる。このとき、クロック信号Φ1の振幅分に相当する電荷とキャパシタ１０６に蓄えられた電荷により、図５中に示したノードＮ11の電位が上昇する。ノードＮ11の電位が上昇し、図５中のノードＮ12の電位よりも高くなると、キャパシタ１０６に蓄えられた電荷が、ダイオード素子１０２を介してキャパシタ１０７に転送される。

さらに、クロック信号Φ1がＬｏｗ、クロック信号Φ2がｈｉｇｈになると、キャパシタ１０６には再び入力信号ＶINが入力される。このとき、クロック信号Φ2の振幅に相当する電荷とキャパシタ１０７に蓄えられた電荷によってノードＮ12の電位が上昇する。ノードＮ12の電位が上昇し、図５中のノードＮ13の電位よりも高くなると、キャパシタ１０７に蓄えられた電荷が、ダイオード素子１０３を介してキャパシタ１０８に転送される。

続いて、クロック信号Φ1がｈｉｇｈ、クロック信号Φ2がＬｏｗになる。このとき、クロック信号Φ1の振幅分に相当する電荷とキャパシタ１０６、１０８に蓄えられた電荷により、図５中に示したノードＮ11、ノードＮ13の電位が上昇する。ノードＮ11の電位がノードＮ12の電位よりも高くなると、キャパシタ１０６に蓄えられた電荷がダイオード素子１０２を介してキャパシタ１０７に転送される。ノードＮ13の電位がノードＮ14の電位よりも高くなると、キャパシタ１０８に蓄えられた電荷がダイオード素子１０４を介してキャパシタ１０９に転送される。このように、チャージポンプ回路は、逆位相のクロック信号Φ1、Φ2にしたがって動作することにより、１段目の昇圧ステージＩから４段目の昇圧ステージＩＶまで順次電荷を転送させながら昇圧電位を得ることができる。

しかし、半導体基板上に形成されたＣｏｃｋｃｒｏｆｔ−Ｗａｌｔｏｎ型チャージポンプ回路では、キャパシタ１０６〜１０９において、キャパシタの下部電極と基板間、及びキャパシタの上部電極と上部電極上の導電層間に寄生容量１１０、１１１、１１２、１１３が生じる。そして、寄生容量１１０、１１１、１１２、１１３の容量Ｃｓは、キャパシタ１０６〜１０９の容量Ｃと比べて無視できない程度の大きな値を持つ。このため、クロック信号Φ1、Φ2が極性を反転させたとき、各昇圧ステージのキャパシタ１０６〜１０９に蓄えられた電荷の一部が寄生容量１１０、１１１、１１２、１１３に移送されて電荷ロスを生じる。電荷ロスは、チャージポンプ回路において最終的に得られる昇圧電位を下げる要因となる。図５では、寄生容量Ｃｓを、図中に寄生容量１１０〜１１３として表すものとする。

電荷ロスを防ぐ従来技術としては、例えば、チャージポンプ回路の全ての奇数段の昇圧ステージのキャパシタに、他のキャパシタを介することなくクロック信号Φ1を直接入力させ、全ての偶数段の昇圧ステージのキャパシタにクロック信号Φ2を直接入力させる回路がある。図６は、このような従来例を説明するための回路である。図６に示した回路は、非特許文献１に記載されている。なお、このような従来のチャージポンプ回路は、Ｄｉｃｋｓｏｎ型チャージポンプ回路と呼ばれている。

図６に示した従来技術のチャージポンプ回路は、図５に示したチャージポンプ回路と同様に、４段の昇圧ステージＩ〜ＩＶを有している。昇圧ステージＩは、ダイオード素子２０１とキャパシタ２０６とによって構成されている。また、昇圧ステージＩＩはダイオード素子２０２とキャパシタ２０７とによって構成され、昇圧ステージＩＩＩはダイオード素子２０３とキャパシタ２０８とによって構成され、昇圧ステージＩＶはダイオード素子２０４とキャパシタ２０９とによって構成されている。

各昇圧ステージにおいて、ダイオード素子のカソード端子はキャパシタの一端に接続されている。また、ダイオード素子２０１〜２０５は、隣接する昇圧ステージのダイオード素子と直列に接続されている。ダイオード素子２０５の出力は、チャージポンプ回路の出力端子ＶOUTに接続されている。そして、前述したように、奇数段の昇圧ステージのキャパシタ２０６、２０８にはクロック信号Φ1が直接入力されている。また、偶数段の昇圧ステージのキャパシタ２０７、２０９にはクロック信号Φ2が直接入力されている。

図６に示したチャージポンプ回路において、キャパシタ２０６から順に電荷を転送する動作は、図５に示したチャージポンプ回路と同様に行われる。図６に示したチャージポンプ回路によれば、キャパシタ２０６〜２０９にかかる電位が、寄生容量２１０〜２１３の影響を受けることなくクロック信号の振幅分だけ変化するため、３段目以降の昇圧ステージにおける電荷ロスを図５に示したチャージポンプ回路よりも低減し、入力電圧を効率的に昇圧することができる。

J.F.Dickson "On-chip High-Voltage Generation in MNOS Integrated Circuits Using an Improved Voltage Multiplier Technique"IEEE Journal of Solid State Circuits、Vol,SC-11,No.3,June 1976.

しかしながら、図６に示したチャージポンプ回路は、昇圧ステージの段数が多くなるに連れて後段のキャパシタの電極間に生じる電位差が大きくなる。このため、高電圧を出力するチャージポンプ回路の少なくとも後段の昇圧ステージでは、特に単位面積あたりの容量の小さい高耐圧のキャパシタ、もしくは、高耐圧素子をもたない標準プロセスにおける導電層間の寄生容量を電荷転送用キャパシタとして用いる必要があり、製造プロセスにより許容される定格電圧を越える高電圧を生成する場合に寄生容量による電荷ロスが増大するという問題点がある。
本発明は、上記した点に鑑みてなされたものであって、寄生容量による電荷ロスをより低減できるチャージポンプ回路を提供することを目的とする。

以上の課題を解決するため、請求項１のチャージポンプ回路は、昇圧ステージ（例えば、図１に示した昇圧ステージＩ〜ＩＶ）を複数段に接続して構成されるチャージポンプ回路であって、前記昇圧ステージの各々は、第１電極（例えば図２に示した第１ポリＳｉ層３０３）及び該第１電極上に形成される第２電極（例えば図２に示した第２ポリＳｉ層３０４）によって構成されるキャパシタ（例えば図１に示した電荷転送用キャパシタ４０６ａ〜４０９ａ）と、入力信号、または前段の前記キャパシタに蓄積された電荷を自昇圧ステージの前記キャパシタに転送するダイオード素子（例えば図１に示したダイオード素子４０１〜４０４）と、前記キャパシタの充電、放電のタイミングを制御するクロック信号を、前記キャパシタに供給するクロック信号供給手段（例えば図１に示したクロック信号生成回路４００）と、を含み、前記キャパシタの前記第１電極が下部導電層（例えば図２に示したＮ−ウェル３０２）と対向して配置され、前記第２電極が上部導電層（例えば図２に示したメタル層３０５）と対向して配置され、前記クロック信号供給手段は、前記キャパシタと共に、前記下部導電層及び上部導電層にも前記キャパシタに供給された前記クロック信号を供給するようになっており、前記クロック信号供給手段は、複数段に接続された前記昇圧ステージのうち、第１の昇圧ステージの前記キャパシタと前記下部導電層及び上部導電層とに第１のクロック信号を供給し、前記第１の昇圧ステージに接続された第２の昇圧ステージの前記キャパシタと前記下部導電層及び上部導電層とに、前記第１のクロック信号と位相が１８０度反転した第２のクロック信号を供給し、前記第１の昇圧ステージの前記キャパシタが放電されるタイミングで、前記第２の昇圧ステージの前記キャパシタを充電させ、前記キャパシタは、前記第１電極下部に形成される前記下部導電層上に形成され、前記ダイオード素子のカソードが自昇圧ステージに含まれる前記キャパシタの前記第１電極、前記第２電極のいずれか一方に接続され、前記ダイオード素子のアノードから電荷を入力し、入力された電荷を前記カソードから自昇圧ステージに含まれる前記第１電極、前記第２電極のいずれか一方に出力し、前記昇圧ステージは、各々の前記昇圧ステージのカソードが次段の前記昇圧ステージのダイオード素子のアノードに接続されることによって複数段に接続されてなり、複数段に接続された前記昇圧ステージにおいて、前記第１クロック信号が１段目の前記昇圧ステージのキャパシタに供給され、前記第２クロック信号が２段目の前記昇圧ステージのキャパシタに供給され、３段目以降の前記昇圧ステージのキャパシタが、前々段の前記昇圧ステージの出力に接続され、奇数段目の前記昇圧ステージの前記下部導電層に前記第１クロック信号が供給され、偶数段目の前記昇圧ステージの前記下部導電層に前記第２クロック信号が供給されることにより、前記昇圧ステージの各々において、前記下部導電層と前記第１電極によって形成される寄生キャパシタと、前記第１電極、前記第２電極によって形成される前記キャパシタとを同一のクロック信号で駆動し、複数段に接続された前記昇圧ステージのうち、奇数段目の前記昇圧ステージにおいて、前記第２電極よりも上方に形成された前記上部導電層に前記第１クロック信号が供給され、偶数段目の前記昇圧ステージにおいて、前記第２電極よりも上方に形成された前記上部導電層に前記第２クロック信号が供給されることにより、前記昇圧ステージの各々において、前記第１電極、前記第２電極によって形成される前記キャパシタと、前記第２電極と前記第２電極よりも上方に形成された前記上部導電層によって形成される寄生キャパシタとを同一のクロック信号で駆動することを特徴とする。

また、請求項２の発明は、請求項１記載の発明において、前記キャパシタの前記第１電極、前記第２電極が、ポリシリコンまたは金属の少なくとも一方を含む導電層であることを特徴とする。
また、請求項３の発明は、請求項１または２に記載の発明において、前記下部導電層が、前記第１電極下の基板に形成された第１ウェル層であり、前記上部導電層が、前記第２電極よりも上方に形成されたポリシリコンまたは金属の少なくとも一方を含む導電層であることを特徴とする。
また、請求項４の発明は、請求項１から３のいずれか１項に記載の発明において、前記ダイオード素子は、前記第１ウェルと独立に形成された第２ウェル上に形成され、かつ当該第２ウェルと導電型の極性が異なるＭＯＳトランジスタ素子を含み、前記ＭＯＳトランジスタは、前記ＭＯＳトランジスタのドレイン端子とゲート端子及び前記第２ウェルとが接続されてダイオード素子として働くことを特徴とする。

請求項１の発明によれば、昇圧ステージの各々に含まれるキャパシタを構成する第１電極、第２電極と対向する下部導電層及び上部導電層に、キャパシタに供給されたクロック信号を供給することができる。このため、キャパシタと、第１電極、第２電極と下部導電層、上部導電層との間に生じる寄生キャパシタとが同じタイミングで充放電される。したがって、請求項１の発明では、キャパシタから放電される電荷が寄生キャパシタに蓄積されることによる電荷ロスを充分に防ぐことができる。

また、第１の昇圧ステージのキャパシタが放電されるタイミングで、第１の昇圧ステージに接続された第２の昇圧ステージを充電させるので、電荷転送のための充放電の時間を最大にとることができる。
さらに、複数段に接続された昇圧ステージの各々において、キャパシタと寄生容量とを同一のタイミングで充放電することができ、キャパシタと寄生容量間の電荷移動を最小限に抑えることができる。
また、前記昇圧ステージの各々において、前記下部導電層と前記第１電極によって形成される寄生キャパシタと、前記第１電極、前記第２電極によって形成される前記キャパシタと、前記第２電極と前記第２電極よりも上方に形成された前記上部導電層によって形成される寄生キャパシタとを同一のクロック信号で駆動することができ、前記下部導電層と前記第１電極によって形成される寄生キャパシタと、前記第１電極、前記第２電極によって形成される前記キャパシタと、前記第２電極と前記第２電極よりも上方に形成された前記上部導電層によって形成される寄生キャパシタ間での電荷移動を最小限に抑えることができる。
また、請求項２の発明によれば、前記キャパシタの前記第１電極、前記第２電極が、ポリシリコンまたは金属の少なくとも一方を含む導電層であるから、第１電極、第２電極として適正な材料を使ってキャパシタを形成することができる。

また、請求項３の発明によれば、ウェル層や第２電極よりも上方に形成された配線層等との間に生じた寄生容量による電荷ロスを抑止することができる。

また、請求項４の発明によれば、第１ウェルとダイオード素子として働くＭＯＳトランジスタ下の第２ウェルとを独立に形成しているので、第１ウェルとキャパシタの下部電極との間に生じる寄生容量をＭＯＳトランジスタとは無関係に充放電することができる。

本発明の実施形態１のチャージポンプ回路の全体を説明するための図である。図１に示した昇圧ステージを説明するための図である。本発明の実施形態２のチャージポンプ回路の全体を説明するための図である。図３に示した各昇圧ステージの、電荷転送用キャパシタ及び寄生容量を説明するための図である。一般的なＣｏｃｋｃｒｏｆｔ−Ｗａｌｔｏｎ型チャージポンプ回路を示した図である。一般的なＤｉｃｋｓｏｎ型チャージポンプ回路を示した図である。

以下、本発明の実施形態１、実施形態２を説明する。
（実施形態１）
（１）チャージポンプ回路の構成
図１は、本発明の実施形態１のチャージポンプ回路の全体を説明するための図である。実施形態１のチャージポンプ回路は、４つの昇圧ステージＩ、ＩＩ、ＩＩＩ、ＩＶが接続された４段昇圧チャージポンプ回路である。昇圧ステージＩは、ダイオード素子４０１、キャパシタ群４０６によって構成されている。また、昇圧テステージＩＩは、ダイオード素子４０２、キャパシタ群４０７によって構成され、昇圧ステージＩＩＩは、ダイオード素子４０３、キャパシタ群４０８によって構成される。さらに、昇圧ステージＩＶは、ダイオード素子４０４、キャパシタ群４０９によって構成されている。
各々の昇圧ステージにおいて、キャパシタ群はダイオード素子のカソードに接続されている。ダイオード素子とキャパシタ群との接続ノードを、各々Ｎ41、Ｎ42、Ｎ43、Ｎ44と記す。

さらに、図１に示したチャージポンプ回路は、出力用のダイオード素子４０５を備えている。ダイオード素子４０１、４０２、４０３、４０４、４０５は、ダイオード接続されたＭＯＳトランジスタで構成されている。キャパシタ群４０６は、電荷転送用のキャパシタ（電荷転送用キャパシタ）４０６ａと、寄生容量４０６ｂ、４０６ｃとを含んでいる。
同様に、キャパシタ群４０７は電荷転送用キャパシタ４０７ａ、寄生容量４０７ｂ、４０７ｃを含み、キャパシタ群４０８は電荷転送用キャパシタ４０８ａ、寄生容量４０８ｂ、４０８ｃを含む。また、キャパシタ群４０９は電荷転送用キャパシタ４０９ａ、寄生容量４０９ｂ、４０９ｃを含む。キャパシタ群４０６〜４０９については後に説明する。

昇圧ステージＩ〜ＩＶのダイオード素子４０１〜４０４、及び出力用ダイオード素子４０５は、直列に接続されている。また、昇圧ステージＩ、昇圧ステージＩＩＩ（奇数段）のキャパシタ群４０６、４０８は、互いに直列に接続されている。昇圧ステージＩＩ、昇圧ステージＩＶ（偶数段）のキャパシタ群４０７、４０９は、互いに直列に接続されている。
各ダイオード素子４０２〜４０５は、前段の昇圧ステージの電荷転送用キャパシタに蓄積された電荷を自昇圧ステージの電荷転送用キャパシタに転送してくる。また、ダイオード素子４０１は、入力された入力信号ＶINに応じた電荷を、昇圧ステージＩの電荷転送用キャパシタ４０６ａに転送する。

また、実施形態１のチャージポンプ回路は、クロック信号生成回路４００を備えている。クロック信号生成回路４００は、クロック信号Φ1、Φ2を生成する。このようなクロック信号生成回路４００としては、一般的なクロック信号を発生させる回路が用いられる。昇圧ステージＩのキャパシタ群４０６のダイオード素子４０１に接続されていない端子には、クロック信号Φ1が入力される。昇圧ステージＩＩのキャパシタ群４０７のダイオード素子４０２に接続されていない端子には、クロック信号Φ2が入力される。
クロック信号Φ1とクロック信号Φ2とは、互いに位相が反転する、逆相関係の信号である。昇圧ステージＩＶの出力は、ダイオード素子４０５を介して出力端子から出力信号ＶOUTとして外部に出力される。なお、入力端子ＶINにはクロックΦ2を入力することもできる。

（２）キャパシタ群及びＭＯＳトランジスタ
図２は、図１に示した昇圧ステージを説明するための図であって、各キャパシタ群及びダイオード素子の断面図である。キャパシタ群４０６〜４０９は、Ｐ型半導体基板３０１上に形成された独立したＮ−ウェル（図中Ｎ−Ｗｅｌｌと表記）３０２、Ｎ−ウェル３０２上に形成された第１ポリＳｉ層３０３、第１ポリＳｉ層３０３上に形成された第２ポリＳｉ層３０４、第２ポリＳｉ層３０４上に形成されたメタル導電層（以下、単にメタル層と記す）３０５を備えている。第１ポリＳｉ層３０３は電荷転送用キャパシタ（例えば電荷転送用キャパシタ４０６ａ）の下部電極、第２ポリＳｉ層３０４は電荷転送用キャパシタの上部電極となる。

第２ポリＳｉ層３０４は前々段の昇圧ステージに接続される。第１ポリＳｉ層３０３は、次々段の昇圧ステージへ接続される。また、Ｎ−ウェル３０２と電荷転送用キャパシタ４０６ａの上層に配置されたメタル層３０５は、クロック信号Φ1またはクロック信号Φ2を供給する信号線のいずれか一方に接続される。
図２に示した構成において、第１ポリＳｉ層３０３と第２ポリＳｉ層３０４とによって構成されるキャパシタが電荷転送用キャパシタ４０６ａ、４０７ａ、４０８ａ、４０９ａとなる。また、Ｎ−ウェル３０２と第１ポリＳｉ層３０３との間に生じる容量が、寄生容量４０６ｂ、４０７ｂ、４０８ｂ、４０９ｂとなる。第２ポリＳｉ層３０４とメタル層３０５との間に生じる容量が、寄生容量４０６ｃ、４０７ｃ、４０８ｃ、４０９ｃとなる。

なお、実施形態１では、電荷転送用キャパシタ４０６ａ、４０７ａ、４０８ａ、４０９ａの容量をＣ、寄生容量４０６ｂ、４０７ｂ、４０８ｂ、４０９ｂの容量をＣs1、寄生容量４０６ｃ、４０７ｃ、４０８ｃ、４０９ｃの容量をＣs2とする。
キャパシタ群４０６において、寄生容量４０６ｂ、４０６ｃの電荷転送用キャパシタ４０６ａに接続されていない端子には、クロック信号Φ1が供給されている。また、キャパシタ群４０８においても、同様に、寄生容量４０８ｂ、４０８ｃの電荷転送用キャパシタ４０８ａに接続されていない端子にクロック信号Φ1が供給されている。偶数段の昇圧ステージでは、寄生容量４０７ｂ、４０７ｃの電荷転送用キャパシタ４０７ａに接続されていない端子と、寄生容量４０９ｂ、４０９ｃの電荷転送用キャパシタ４０７ａに接続されていない端子とにクロック信号Φ2が供給されている。

昇圧ステージＩ、ＩＩＩのＮ−ウェル３０２とメタル層３０５にクロック信号Φ1が供給され、昇圧ステージＩＩ、ＩＶのＮ−ウェル３０２とメタル層３０５にクロック信号Φ2が供給されることにより、昇圧ステージＩ〜ＩＶの各々において、Ｎ−ウェル３０２、第１ポリＳｉ層３０３によって形成される寄生容量４０６ｂと、第１ポリＳｉ層３０３、第２ポリＳｉ層３０４によって形成される電荷転送用キャパシタ４０６ａ、第２ポリＳｉ層３０４、メタル層３０５によって形成される寄生容量４０６ｃを同一のクロック信号で駆動することができる。

図２に示したＭＯＳトランジスタ３１１は、ダイオード接続され、図１に示したダイオード素子（例えばダイオード素子４０１）を構成している。ＭＯＳトランジスタ３１１は、Ｎ−ウェル３０２とは独立のＮ−ウェル３１０上に形成されていて、Ｎ−ウェル３１０とは導電型の極性が異なるＰ型ＭＯＳトランジスタとして構成される。
ＭＯＳトランジスタ３１１のカソードは、次段の昇圧ステージに含まれる電荷転送用キャパシタの第１ポリＳｉ層３０３、第２ポリＳｉ層３０４のいずれか一方に接続されている。また、ＭＯＳトランジスタ３１１のアノードから電荷が入力され、入力された電荷はカソードから他の次段の昇圧ステージに含まれる第１ポリＳｉ層３０３、第２ポリＳｉ層３０４のいずれか一方に出力される。このようにＭＯＳトランジスタ３１１と電荷転送用キャパシタとを接続することにより、昇圧ステージは、複数段に接続されている。

（３）チャージポンプ回路の動作
実施形態１のチャージポンプ回路は、図５に示したＣｏｃｋｃｒｏｆｔ−Ｗａｌｔｏｎ型チャージポンプ回路と同様に、クロック信号Φ1がＬｏｗ、クロック信号Φ2がＨｉｇｈのとき、入力信号ＶINにより、ノードＮ41を通じて電荷の移動が起こり得る電荷転送用キャパシタ（以降、ノードＮ41に付随すると記す）４０６ａ、寄生容量４０６ｃ、４０８ｂに、ダイオード素子４０１を介して電荷が注入される。また、ノードＮ42に付随する電荷転送用キャパシタ４０７ａ、寄生容量４０７ｃ、４０９ｂから、ノードＮ43に付随する電荷転送用キャパシタ４０８ａ、寄生容量４０８ｃに、ダイオード素子４０３を介して電荷が分配される。

一方、クロック信号Φ1がｈｉｇｈ、クロック信号Φ2がＬｏｗのとき、ノードＮ41に付随する電荷転送用キャパシタ４０６ａ、寄生容量４０６ｃ、４０８ｂから、ノードＮ42に付随する電荷転送用キャパシタ４０７ａ、寄生容量４０７ｃ、４０９ｂに、ダイオード素子４０２を介して電荷が分配される。また、ノードＮ43に付随する電荷転送用キャパシタ４０８ａ、寄生容量４０８ｃから、ノードＮ44に付随する電荷転送用キャパシタ４０９ａ、寄生容量４０９ｃへ、ダイオード素子４０４を介して電荷が分配される。

以上のように、逆位相のクロック信号Φ1、Φ2にしたがってチャージポンプ回路を動作させることにより、キャパシタ群４０６、４０７、４０８、４０９の間で順次電荷が転送され、入力端子ＶINにかかる電圧が昇圧される。昇圧された電圧は、ＶOUTとして外部に出力される。
前記したように、実施形態１では、寄生容量４０６ｂ、４０６ｃ、寄生容量４０８ｂ、４０８ｃの一方の端子にはクロック信号Φ1が供給されている。また、寄生容量４０７ｂ、４０７ｃ、寄生容量４０９ｂ、４０９ｃの一方の端子にはクロック信号Φ2が供給されている。このため、各寄生容量の電荷は、同じノードに付随する電荷転送用キャパシタの電荷と同じタイミングで充放電されることになる。したがって、各昇圧ステージにおいて、前段の昇圧ステージの電荷転送用キャパシタに蓄えられた電荷をロスすることなく自昇圧ステージに転送することができる。この結果、実施形態１は、効率よく所望の高電圧を生成することができる。

以上説明した実施形態１は、一般的なＣｏｃｋｃｒｏｆｔ−Ｗａｌｔｏｎ型チャージポンプ回路を利用してチャージポンプ回路を構成したものである。そして、Ｃｏｃｋｃｒｏｆｔ−Ｗａｌｔｏｎ型チャージポンプ回路が、昇圧段数によらず各昇圧ステージの電荷転送用キャパシタの電極間にかかる電位差がクロック振幅で決まる一定値である点に着目し、昇圧ステージ数が多くなるほど寄生容量による電荷ロスが大きくなるというＣｏｃｋｃｒｏｆｔ−Ｗａｌｔｏｎ型チャージポンプ回路の欠点を解決したものである。

このような実施形態１によれば、高電圧を生成するため、さらに昇圧ステージの段数を増やしたとしても、後段の昇圧ステージにおいて電荷転送用キャパシタにかかる電圧が前段に比べて高まることがない。したがって、後段の昇圧ステージにおいても特に高耐圧のキャパシタを使用する必要がなく、特別な高耐圧素子をもたない標準プロセスを用いて、従来回路で問題となった寄生容量による昇圧電位の低下を抑圧することができる。

さらに、実施形態１では、電荷転送用キャパシタの電極層に、２層のポリＳｉ層を用いている。しかし、実施形態１は、このような構成に限定されるものでなく、２層の電極層の一方をポリＳｉ層、他方を金属層、あるいは２層の電極層の両方を金属層にしてもよい。このようにした場合でも、寄生容量に電荷転送用キャパシタと同様のクロック信号を与えて充放電させることにより、以上述べた実施形態１と同様の効果を得ることができる。
なお、実施形態１は、上記したように、昇圧ステージを４段設ける構成に限定されるものでなく、任意の段数の昇圧ステージを設けることができる。

（実施形態２）
次に、本発明の実施形態２のチャージポンプ回路を説明する。
（１）チャージポンプ回路の構成
図３は、実施形態２のチャージポンプ回路の全体を説明するための図である。図３に示したチャージポンプ回路は、Ｄｉｃｋｓｏｎ型チャージポンプ回路に本発明を適用した実施形態である。
図示したチャージポンプ回路は、４段の昇圧ステージＩ、ＩＩ、ＩＩＩ、ＩＶによって構成されている。昇圧ステージＩは、ダイオード素子６０１と、ダイオード素子６０１に一端が接続された電荷転送用キャパシタ６０６、寄生容量６１０を含んでいる。また、昇圧ステージＩＩは、ダイオード素子６０２、ダイオード素子６０２に一端が接続された電荷転送用キャパシタ６０７、寄生容量６１１を含み、昇圧ステージＩＩＩは、ダイオード素子６０３、ダイオード素子６０３に一端が接続された電荷転送用キャパシタ６０８、寄生容量６１２を含む。さらに、昇圧ステージＩＶは、ダイオード素子６０４、ダイオード素子６０４に一端が接続された電荷転送用キャパシタ６０９、寄生容量６１３を含んでいる。

昇圧ステージＩのダイオード素子６０１には、入力信号ＶINが入力される。ダイオード素子６０１、６０２、６０３、６０４は直列に接続されていて、ダイオード素子６０４は、さらに出力端子に接続されたダイオード素子６０５と直列に接続されている。ダイオード素子６０５からは、出力信号ＶOUTが外部に出力される。電荷転送用キャパシタ６０６、６０７、６０８、６０９の容量をＣ、寄生容量６１０、６１１、６１２、６１３の容量をＣs3とする。
各昇圧ステージにおいて、電荷転送用キャパシタは、ダイオード素子のカソードに接続されている。電荷転送用キャパシタとダイオード素子との接続ノードを、各々Ｎ61、Ｎ62、Ｎ63、Ｎ64と記す。

また、実施形態２のチャージポンプ回路は、クロック信号生成回路６００を備えている。クロック信号生成回路６００は、互いに逆位相関係にあるクロック信号Φ1、クロック信号Φ2を生成する。昇圧ステージＩの電荷転送用キャパシタ６０６、寄生容量６１０の一方の端子には、クロック信号Φ1が供給されている。昇圧ステージＩＩＩの電荷転送用キャパシタ６０８、寄生容量６１２の一方の端子にも、クロック信号Φ1が供給されている。また、昇圧ステージＩＩの電荷転送用キャパシタ６０７、寄生容量６１１の一方の端子には、クロック信号Φ2が供給されている。昇圧ステージＩＶの電荷転送用キャパシタ６０９、寄生容量６１３の一方の端子にも、クロック信号Φ2が供給されている。

（２）電荷転送用キャパシタ及び寄生容量
図４は、図３に示した各昇圧ステージの、電荷転送用キャパシタ及び寄生容量を説明するための図であって、電荷転送用キャパシタ及び寄生容量の断面図である。実施形態２の電荷転送用キャパシタ及び寄生容量は、電荷転送用キャパシタの下部電極となる第２メタル層５０２、電荷転送用キャパシタの上部電極となる第３メタル層５０３、第２メタル層の下層に形成された第１メタル層５０１を備えている。
第３メタル層５０３には、クロック信号Φ1、またはクロック信号Φ2が供給されている。電荷転送用キャパシタでは、第２メタル層５０２が、ダイオード素子のカソード端子に接続される。また、第１メタル層５０１には、第３メタル層に接続された信号線から供給されるクロック信号Φ1、クロック信号Φ2のいずれか一方と同じクロック信号が供給される。

（３）チャージポンプ回路の動作
次に、図３に示したチャージポンプ回路の動作を説明する。クロック信号Φ1がＬｏｗ、クロック信号Φ2がＨｉｇｈのとき、入力信号ＶINによってノードＮ61に付随する電荷転送用キャパシタ６０６、寄生容量６１０に、ダイオード素子６０１を介して電荷が注入される。また、ノードＮ62に付随する電荷転送用キャパシタ６０７、寄生容量６１１から、ノードＮ63に付随する荷転送用キャパシタ６０８、寄生容量６１２に、ダイオード素子６０３を介して電荷が分配される。

一方、クロック信号Φ1がＨｉｇｈ、クロック信号Φ2がＬｏｗのとき、ノードＮ61に付随する電荷転送用キャパシタ６０６、寄生容量６１０から、ノードＮ62に付随する電荷転送用キャパシタ６０７、寄生容量６１１に、ダイオード素子６０２を介して電荷が分配される。また、ノードＮ63に付随する電荷転送用キャパシタ６０８、寄生容量６１２から、ノードＮ64に付随する電荷転送用キャパシタ６０９、寄生容量６１３に、ダイオード素子６０４を介して電荷が分配される。

以上のように、互いに逆相関係にあるクロック信号Φ1、Φ2にしたがってチャージポンプ回路を動作させることにより、各昇圧ステージの電荷転送用キャパシタ及び寄生容量の電荷が、順次次段の昇圧ステージに転送される。電荷の転送により、入力端子ＶINにかかる電圧とクロックΦ１とΦ２の振幅電圧によって決定される電位まで各昇圧ステージの電荷転送用キャパシタＣ及び寄生容量Ｃs3に電荷が蓄積されることで昇圧電位が得られ、昇圧された電圧はＶOUTとして外部に出力される。なお、入力端子ＶINにはクロックΦ2を入力することもできる。

以上説明した実施形態２のチャージポンプ回路は、各昇圧ステージの電荷転送用キャパシタに付随する寄生容量を電荷転送用キャパシタの一部として取り込んでいる。このため、図６に示した従来のＤｉｃｋｓｏｎ型チャージポンプ回路と比較すると、電荷転送用キャパシタに付随する寄生容量による電荷転送用キャパシタの電荷ロスをなくすことができる点で有利である。
すなわち、実施形態２の電荷転送用キャパシタは、図４に示したように、電荷を保持する電極である第２メタル層５０２の上下を、第１メタル層５０１、第３メタル層５０３によって挟み込むよう構成される。

このような構成により、実施形態２では、第２メタル層５０２と第１メタル層５０１との間に生じる寄生容量Ｃs3を、電荷転送用キャパシタの容量Ｃの一部とみなすことができる。このため、実施形態２は、電荷転送用キャパシタに蓄積された電荷の寄生容量によるロスをなくすことができる。このため、実施形態２では、寄生容量の単位面積当たりの容量値が小さい場合にも、寄生容量による電荷ロスの増大を抑えることができる。

なお、実施形態２は、上記した構成に限定されるものではない。例えば、実施形態２では、図４に示したように、電荷転送用キャパシタの電極に、第１メタル層５０１、第２メタル層５０２を用いている。しかし、実施形態２の電荷転送用キャパシタの電極の一方、あるいは両方に、メタル以外の部材の導電層（例えばポリＳｉ層）を用いることも可能である。このような場合においても、実施形態２は、上記した効果と同様の効果を得ることができる。

以上説明した本発明は、複数段に昇圧ステージを接続して構成され、各昇圧ステージにおいて寄生容量が生じ得るチャージポンプ回路であれば、どのようなチャージポンプ回路に適用しても電荷ロスの少ないチャージポンプ回路を提供することができる。特に、Ｃｏｃｋｃｒｏｆｔ−Ｗａｌｔｏｎ型チャージポンプ回路に適用すれば、昇圧ステージの段数に関わらず高耐圧のキャパシタを用いる必要がないチャージポンプ回路を適用することができる。

４００，６００クロック信号生成回路
４０１，４０２，４０３，４０４，４０５，６０１，６０２，６０３，６０４，６０５ダイオード素子
３０１Ｐ型半導体基板
３０２，３１０Ｎ−ウェル
３０３第１ポリＳｉ層
３０４第２ポリＳｉ層
３０５，５０１，５０２，５０３メタル層
４０６，４０７，４０８，４０９キャパシタ群
４０６ａ，４０７ａ，４０８ａ，４０９ａ，６０６，６０７，６０８，６０９電荷転送用キャパシタ
４０６ｂ，４０６ｃ，４０７ｂ，４０７ｃ，４０８ｂ，４０８ｃ，４０９ｂ，４０９ｃ，６１０，６１１，６１２，６１３寄生容量
３１１ＭＯＳトランジスタ

Claims

昇圧ステージを複数段に接続して構成されるチャージポンプ回路であって、
前記昇圧ステージの各々は、
第１電極及び該第１電極上に形成される第２電極によって構成されるキャパシタと、
入力信号、または前段の前記キャパシタに蓄積された電荷を自昇圧ステージの前記キャパシタに転送するダイオード素子と、
前記キャパシタの充電、放電のタイミングを制御するクロック信号を、前記キャパシタに供給するクロック信号供給手段と、
を含み、
前記キャパシタの前記第１電極が下部導電層と対向して配置され、前記第２電極が上部導電層と対向して配置され、
前記クロック信号供給手段は、前記キャパシタと共に、前記下部導電層及び上部導電層にも前記キャパシタに供給された前記クロック信号を供給するようになっており、
前記クロック信号供給手段は、
複数段に接続された前記昇圧ステージのうち、第１の昇圧ステージの前記キャパシタと前記下部導電層及び上部導電層とに第１のクロック信号を供給し、前記第１の昇圧ステージに接続された第２の昇圧ステージの前記キャパシタと前記下部導電層及び上部導電層とに、前記第１のクロック信号と位相が１８０度反転した第２のクロック信号を供給し、
前記第１の昇圧ステージの前記キャパシタが放電されるタイミングで、前記第２の昇圧ステージの前記キャパシタを充電させ、
前記キャパシタは、前記第１電極下部に形成される前記下部導電層上に形成され、
前記ダイオード素子のカソードが自昇圧ステージに含まれる前記キャパシタの前記第１電極、前記第２電極のいずれか一方に接続され、
前記ダイオード素子のアノードから電荷を入力し、入力された電荷を前記カソードから自昇圧ステージに含まれる前記第１電極、前記第２電極のいずれか一方に出力し、
前記昇圧ステージは、
各々の前記昇圧ステージのカソードが次段の前記昇圧ステージのダイオード素子のアノードに接続されることによって複数段に接続されてなり、
複数段に接続された前記昇圧ステージにおいて、
前記第１クロック信号が１段目の前記昇圧ステージのキャパシタに供給され、
前記第２クロック信号が２段目の前記昇圧ステージのキャパシタに供給され、
３段目以降の前記昇圧ステージのキャパシタが、前々段の前記昇圧ステージの出力に接続され、
奇数段目の前記昇圧ステージの前記下部導電層に前記第１クロック信号が供給され、偶数段目の前記昇圧ステージの前記下部導電層に前記第２クロック信号が供給されることにより、前記昇圧ステージの各々において、前記下部導電層と前記第１電極によって形成される寄生キャパシタと、前記第１電極、前記第２電極によって形成される前記キャパシタとを同一のクロック信号で駆動し、
複数段に接続された前記昇圧ステージのうち、奇数段目の前記昇圧ステージにおいて、前記第２電極よりも上方に形成された前記上部導電層に前記第１クロック信号が供給され、偶数段目の前記昇圧ステージにおいて、前記第２電極よりも上方に形成された前記上部導電層に前記第２クロック信号が供給されることにより、前記昇圧ステージの各々において、前記第１電極、前記第２電極によって形成される前記キャパシタと、前記第２電極と前記第２電極よりも上方に形成された前記上部導電層によって形成される寄生キャパシタとを同一のクロック信号で駆動することを特徴とするチャージポンプ回路。
前記キャパシタの前記第１電極、前記第２電極は、ポリシリコンまたは金属の少なくとも一方を含む導電層であることを特徴とする請求項１に記載のチャージポンプ回路。
前記下部導電層が、前記第１電極下の基板に形成された第１ウェル層であり、前記上部導電層が、前記第２電極よりも上方に形成されたポリシリコンまたは金属の少なくとも一方を含む導電層であることを特徴とする請求項１または２に記載のチャージポンプ回路。
前記ダイオード素子は、
前記第１ウェルと独立に形成された第２ウェル上に形成され、かつ当該第２ウェルと導電型の極性が異なるＭＯＳトランジスタ素子を含み、
前記ＭＯＳトランジスタは、前記ＭＯＳトランジスタのドレイン端子とゲート端子及び前記第２ウェルとが接続されてダイオード素子として働くことを特徴とする請求項３に記載のチャージポンプ回路。