JP5182008B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5182008B2 JP5182008B2 JP2008275014A JP2008275014A JP5182008B2 JP 5182008 B2 JP5182008 B2 JP 5182008B2 JP 2008275014 A JP2008275014 A JP 2008275014A JP 2008275014 A JP2008275014 A JP 2008275014A JP 5182008 B2 JP5182008 B2 JP 5182008B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- manufacturing
- circuit board
- resin
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/8391—Cleaning, e.g. oxide removal step, desmearing
- H01L2224/83912—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
中でも、パワー半導体素子、制御用IC素子を、同じ支持基板上に2次元的に配置し、これらの素子間をリードフレームで配線したインテリジェントパワーモジュールが注目されている(例えば、特許文献1参照)。
従って、これらの製造工程は多工程になってしまい、半導体装置の製造コストを低減できないという問題点があった。
図1は半導体装置の製造方法の製造工程のフロー図である。
次に、前記樹脂を介して、回路基板の主面と半導体素子の主面に配置された電極パッドとを対向させる(ステップS2)。
次に、図1に例示したフロー図をもとに、半導体装置の製造方法の具体例について説明する。
先ず、図2(a)に示すように、配線(配線パターン)10ptが選択的に配置された回路基板(支持基板)10を準備する。当該配線10ptは、半導体装置の主回路、信号回路、電源用回路等の配線として用いられる。
次に、図2(b)に示すように、回路基板10の主面及び配線10pt上に、導電性粒子12を樹脂11に含有させたペースト13を塗布する。ここで、配線10ptにペースト13が接触する。
尚、鉛フリーの半田としては、例えば、錫(Sn)−銅(Cu)半田、錫(Sn)−銀(Ag)半田、錫(Sn)−亜鉛(Zn)半田、錫(Sn)−銀(Ag)−銅(Cu)半田が用いられる。
また、電極パッド20p及び裏面電極20bの表面には、下層からニッケル(Ni)/金(Au)鍍金、或いはニッケル(Ni)/錫(Sn)鍍金を施してもよい(図示しない)。また、当該鍍金層上に、フラックス材を塗布してもよい。
また、上記樹脂11は、熱硬化性樹脂であることから、当該リフロー処理によって硬化し、封止用樹脂11aが形成する。
導電性パターン30pt,31ptは、配線支持基材30にラミネート接合法によって固着させた導電層がフォトリソグラフィ工程を経て形成される。また、配線支持基材30と導電性パターン30pt,31ptとの界面には、例えば、接着部材(図示しない)が介在している。
尚、配線支持基材30の材質としては、可撓性を有した有機材料が用いられる。例えば、その材質としては、ポリイミド樹脂(PI)、液晶ポリマ樹脂(LCP)、エポキシ樹脂(EP)、ポリエチレンテレフタレート樹脂(PET)、ポリフェニレンエーテル樹脂(PPE)の少なくとも一つを含む樹脂が用いられる。
また、半導体素子20の裏面電極20b上には、予め半田部材40を配置させておく。 半田部材40の材質としては、例えば、上記鉛フリーの半田が用いられる。また、その形状はシート状であってもよく、ペースト状であってもよい。
図示するように、半導体素子20の裏面電極20bと配線支持基材30の導電性パターン30ptとが半田部材40を通じて電気的に接続されている。
尚、上述した半田ボール32及び半田部材40のリフロー処理において、導電層12aの温度が融点以上になり、当該導電層12aが封止用樹脂11a内で溶融する場合がある。
また、本実施の形態に係る半導体装置の製造方法では、電極パッド20pよりも面積の大きい裏面電極20b側を上方に向け、当該裏面電極20bに配線支持基材30に配置した導電性パターン30ptを接合している。
次に、上記の半導体素子20、或いは制御用IC素子を複数個搭載したマルチチップモジュールを製造する方法について説明する。当該マルチチップモジュールの製造においても、上述した半導体装置の製造方法が適用される。
図5はマルチチップモジュールの製造方法を説明するための要部図である。ここで、図5には、連続した回路基板(支持基板)10の表面側の形状が例示されている。
このような回路基板10は、電極、配線、樹脂層が多層構造となって積層された、プリント配線基板である。また、この段階の回路基板10は、ダイシング処理前の状態にあり、複数の回路基板10が縦横に連続している。
次に、回路基板10の所定部分にペースト13を選択的に配置する。例えば、スクリーン印刷法、或いはディスペンス法により、回路基板10のチップ搭載部分にペースト13を塗布する。
ここで、制御用IC素子21には、電極パッド21pが複数個配置されている。そして、それぞれの電極パッド21pがペースト13を介し、配線10ptに対向して配置される(図8(a)参照)。
続いて、ペースト13内の導電性粒子12のリフロー処理を施す。リフロー処理の条件は、上記条件と同様である。
これにより、制御用IC素子21においては、電極パッド21pと、それぞれの電極パッド21pの直下に対向して配置された各配線10ptとが導電層12aを通じて電気的に接続される(図9(a)参照)。
また、エミッタ電極22eと、当該エミッタ電極22eの直下に対向して配置された配線10ptとが導電層12aを通じて電気的に接続される(図9(b)参照)。
ここで、半田部材40は、シート状であってもよく、ペースト状であってもよい。尚、半田部材40の材質は、上記半田材と同様である。
続いて、当該配線支持基材30等の導電性パターン30ptが上記回路基板10に対向するように、当該配線支持基材30等を回路基板10上に載置する(図示しない)。
リフロー後の状態を、図11及び図12に示す。
例えば、IGBT素子22の裏面電極22bと配線支持基材30の導電性パターン30ptとが半田部材40を通じて電気的に接続される(図12参照)。
これにより、配線10ptとゲート電極22g間、配線10ptとエミッタ電極22e間の導電層12aを通じての導通が確実に確保される。
また、回路基板10と配線支持基材30との間隙には、半田ボール32を介在させていることから、配線支持基材30の撓みが抑制される。これにより、回路基板10と配線支持基材30とは平行に維持される。
ここで、入出力端子50は、その一端に、二股に分離するクリップ部50aを備えている(図14参照)。
入出力端子50を回路基板10に接合させた後、トランスファモールド装置を用いて当該回路基板10上に配置された配線支持基材30、及び半導体素子等を、封止用樹脂60により封止する。ここで、図中に示した封止用樹脂60上の破線は、ダイシングラインDLを表している。
回路基板10及び封止用樹脂60等をダイシングラインDLに沿って切断し、個片化を行う。このような製造工程により、パワー半導体素子、制御用ICチップを複数個搭載したマルチチップモジュール1Mが完成する。
また、導電性粒子12の自発的に凝集により導電層12aが形成するので、導電層12aに接合させる被接合部材(例えば、電極パッド20p、配線10pt等)の設計上の配置の自由度が増加する。
1M マルチチップモジュール
10 回路基板
10pt,11pt 配線
11 樹脂
11a,60 封止用樹脂
12 導電性粒子
12a 導電層
13 ペースト
20p,21p 電極パッド
20b,22b 裏面電極
20 半導体素子
21 制御用IC素子
22 IGBT素子
22e エミッタ電極
22g ゲート電極
30 配線支持基材
30pt,31pt 導電性パターン
32 半田ボール
40,51 半田部材
50 入出力端子
50a クリップ部
DL ダイシングライン
Claims (2)
- 回路基板の主面に選択的に形成された配線層に、複数の導電性粒子を含む樹脂を接触させる工程と、
前記樹脂を介して、前記回路基板の前記主面と半導体素子の主面に配置された電極パッドとを対向させる工程と、
前記導電性粒子の融点以上に前記導電性粒子を加熱し、複数の前記導電性粒子を一体化させた導電層を通じて、前記電極パッドと前記配線層とを電気的に接続すると共に、前記導電層を前記樹脂で被覆する工程と、
前記電極パッドが配置されている主面とは反対側の主面に配置されている前記半導体素子の別の電極パッドと、配線支持基材の主面に配置されている配線層とを、半田部材を介して接合すると共に、前記配線支持基材の前記主面に選択的に形成された導電層と、前記回路基板に配置されている別の配線層とを別の半田部材により接合する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記樹脂として、熱硬化性の樹脂を用いることを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275014A JP5182008B2 (ja) | 2008-10-27 | 2008-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275014A JP5182008B2 (ja) | 2008-10-27 | 2008-10-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103382A JP2010103382A (ja) | 2010-05-06 |
JP5182008B2 true JP5182008B2 (ja) | 2013-04-10 |
Family
ID=42293757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275014A Expired - Fee Related JP5182008B2 (ja) | 2008-10-27 | 2008-10-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5182008B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6112797B2 (ja) * | 2012-07-30 | 2017-04-12 | 国立大学法人大阪大学 | 電子部品の実装方法、回路基板の作製方法及び電子部品のはんだ接合部の形成方法、並びに、接続層付きプリント配線板及びシート状接合部材 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4085639B2 (ja) * | 2002-01-28 | 2008-05-14 | 富士電機デバイステクノロジー株式会社 | 半導体装置およびその製造方法 |
JP2006245189A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体素子のフリップチップ実装方法及び実装構造体 |
-
2008
- 2008-10-27 JP JP2008275014A patent/JP5182008B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010103382A (ja) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
TW201138023A (en) | Semiconductor chip embedded with wiring substrate and manufacturing method thereof | |
US20090243079A1 (en) | Semiconductor device package | |
US20100207279A1 (en) | Semiconductor package with ribbon with metal layers | |
JP2006302929A (ja) | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 | |
TW201104817A (en) | Semiconductor device and manufacturing method of the same | |
JP4263725B2 (ja) | プリップチップ方法 | |
JP6854810B2 (ja) | 半導体装置 | |
CN113809032A (zh) | 一种功率模块、电源电路及芯片 | |
JP2003007918A (ja) | 回路装置の製造方法 | |
JP2013077745A (ja) | 半導体装置およびその製造方法 | |
JP6422736B2 (ja) | パワーモジュール | |
JP5326481B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW200423342A (en) | Chip package structure and process for fabricating the same | |
JPS6351538B2 (ja) | ||
JP5233337B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5182008B2 (ja) | 半導体装置の製造方法 | |
JP5233340B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5233339B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20110058061A (ko) | 다이 실장기판 및 그 제조방법 | |
JP5233336B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH11204573A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5233338B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014053406A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |