JP5233336B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5233336B2 JP5233336B2 JP2008067247A JP2008067247A JP5233336B2 JP 5233336 B2 JP5233336 B2 JP 5233336B2 JP 2008067247 A JP2008067247 A JP 2008067247A JP 2008067247 A JP2008067247 A JP 2008067247A JP 5233336 B2 JP5233336 B2 JP 5233336B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor element
- semiconductor device
- support substrate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
マルチチップモジュールは、複数の半導体素子を1つのパッケージ内に封入し、夫々の半導体素子間を配線により接続した構成をなし、システム性能の向上を図ることを特徴としている。
このようなボンディングワイヤ形成には、多大な時間を要し、当該デバイスの生産性が向上しないという問題点があった。
<第1の実施の形態>
図1は第1の実施の形態に係る半導体装置の要部図である。ここで、図(A)には、第1の実施の形態に係る半導体装置1aの上面が示され、図(B)には、図(A)のa−b位置に於ける半導体装置1aの断面が示されている。
また、半導体素子(第1の半導体素子)20a,20bに於いては、例えば、縦型のパワー半導体素子が適用されている。具体的には、一方の主面(上面側)に、主電極(例えば、ソース電極)と制御電極(ゲート電極)を配設し、他方の主面(下面側)に別の主電極(例えば、ドレイン電極)を配設したパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)素子が該当する。
また、半導体素子20a,20bの間に位置する半導体素子(第2の半導体素子)21は、制御用ICチップであり、当該半導体素子21は、半導体素子20a,20bの少なくとも何れかのスイッチング等を制御する。
更に、半導体装置1aにあっては、支持基板10の長手方向の端部に於いて、電極端子12aが夫々の配線12から延出され、夫々の電極端子12aに導通する棒状の入出力端子50(材質は銅)が複数個、設けられている。
続いて、図1に示す半導体装置1aの構造をより深く理解するために、半導体装置1aの断面を拡大させた図を用いて、当該半導体装置1aの構造を説明する。
図2は第1の実施の形態に係る半導体装置の要部断面模式図である。この図2には、樹脂60並びに入出力端子50は、特に表示せず、半導体装置1aの特徴的な形態を拡大させた図が示されている。
また、当該支持基板10の所定の位置には、少なくとも一つのキャビティ10aが形成されている。そして、支持基板10内には、導体パッドが選択的に配置されている。例えば、半導体装置1aでは、導体パッド14a,14bの主面が夫々のキャビティ10aの底面を構成する。
従って、半導体素子20aは、その下面側のドレイン電極と導体パッド14aとが半田層11を介して電気的に接続されている。
また、半導体装置1aにあっては、キャビティ10aの深さを調整することにより、電極パッド20ap,21pの上面と、配線12の上面とが略同一の高さになるように構成されている。
最初に、配線支持基材30上に選択的に配置された導電性パターン40について説明する。
また、夫々の導電性パターン40に於いては、その両端が配線支持基材30の主面から延出した延出部(フィンガー部)40aを備えている。そして、当該延出部40aの下方(図の奥方向)には、被接合体である電極パッドや配線が位置する。
図4は配線支持基材上に選択的に配置した導電性パターンの要部図である。ここで、図4では、図3に示した配線支持基材30並びに導電性パターン40を裏面側から眺めた裏面図が示されている。ここで、図(A)には、その全体図が示され、図(B)には、図(A)のa−b位置に於ける断面が示されている。
図5は入出力端子の構造を説明するための図である。
図示するように、入出力端子50は、その一端に、二股に分離するクリップ部50aを備えている。そして、当該クリップ部50aは、支持基板10の上下の主面に配設された配線12に、鍍金層12g並びに半田層51を介し、挟装された状態にある。
<第1の実施の形態の変形例1>
最初に、支持基板10の主面(上面側)に配設した隣接する配線12上に、絶縁被膜を形成させたに半導体装置1bについて説明する。
図示するように、隣接する配線12間に位置する支持基板10の主面上、並びにこれらの配線12の主面上の一部には、絶縁被膜61が形成されている。但し、当該絶縁被膜61に於いては、半田層13と配線12との接合部分を除いた領域に形成させる。
続いて、支持基板10内にグランド層を埋設させた半導体装置1cについて説明する。
図7はグランド層を有した半導体装置を説明するための要部図である。
<第1の実施の形態の変形例3>
続いて、上述した絶縁膜被覆金属配線板を用いた半導体装置1dについて説明する。
図示するように、半導体装置1dに於いては、上述した支持基板10に代えて、コア基板70、コア基板70の上下に配置された樹脂層71、絶縁膜72で構成される絶縁膜被覆金属配線板73を用いている。
また、コア基板70上には、上記支持基板10と、同材料で構成され、配線やビア等が内部に積層された樹脂層71が選択的に配置されている。
このような半導体装置の構成によれば、半導体素子20a,21から発せられた熱は、半田層11または樹脂層71を通じ、確実に、コア基板70に放熱させることができる。
図9は第2の実施の形態に係る半導体装置の要部断面模式図である。尚、以下に示す全ての図に於いては、第1の実施の形態で示した同一の部材には、同一の符号を付し、その説明の詳細については省略する。また、この図9には、樹脂60並びに入出力端子50は、特に表示せず、半導体装置2の特徴的な形態を拡大させた図が示されている。
また、当該支持基板10の所定の位置には、少なくとも一つのキャビティ10aが形成されている。そして、当該キャビティ10a底には、その下地として、導体パッド14a,14bが配置されている。但し、制御用ICチップである半導体素子21に於いては、その上下の主面に電極が配設されていない場合には、当該導体パッド14bの配設は必ずしも要しない。
続いて、配線支持基材31下面に選択的に配置した導電性金属膜41の構成について詳細に説明する。
或いは、配線支持基材31上に上記金属材で構成された鍍金層を形成させた後、当該鍍金層に選択的なエッチングを施すことにより形成させてもよい。
そして、夫々の導電性金属膜41の端の下方(図の手前方向)には、被接合体である電極パッドや配線が位置する。
<第3の実施の形態>
図11は第3の実施の形態に係る半導体装置の要部図である。ここで、図(A)には、第1の実施の形態に係る半導体装置3aの上面が示され、図(B)には、図(A)のa−b位置に於ける半導体装置3aの断面が示されている。
図示するように、半導体装置3aは、矩形状の支持基板10を基体としている。そして、当該支持基板10の両側には、少なくとも一つのキャビティ10aが構成され、夫々のキャビティ10a内に、例えば、半田層11を介して、半導体素子20a,20bが実装されている。
また、半導体装置3aにあっては、半導体素子20a,20bが実装されていない支持基板10の主面(上面側)に、配線12が複数個、選択的に配置されている。そして、更に、配線12上には、所定の形状に加工された配線支持基材30が配置されている。
そして、第3の実施の形態に於いては、支持基板10の中央部に位置する複数の導電性パターン40上に、半導体素子21を実装している。
また、半導体装置3aに搭載する半導体素子の数に於いては、特に上記の数に限定されているものではない。即ち、少なくとも一つの半導体素子(例えば、パワーMOSFETまたはIGBT素子)と、当該パワー半導体素子を制御する少なくとも一つの制御ICチップが支持基板10上に配置されていればよい。
続いて、図11に示す半導体装置3aの構造をより深く理解するために、半導体装置3aの断面を拡大させた図を用いて、当該半導体装置3aの構造を説明する。
また、当該支持基板10の所定の位置には、少なくとも一つのキャビティ10aが形成されている。そして、当該キャビティ10a底には、その下地として、導体パッド14aが配置されている。
従って、半導体素子20aは、その下面側のドレイン電極と導体パッド14aとが半田層11を介して電気的に接続されている。
また、半導体素子20aが実装されていない支持基板10の主面(上面側)には、配線12が複数個、選択的に配置されている。そして、配線12上には、所定の形状に加工された配線支持基材30が配置されている。
そして、半導体素子20aに於いては、当該導電性パターン40の配置により、半導体素子20aの上面に配設された電極パッド20apと配線12とが当該導電性パターン40を介し、電気的に接続されている。
即ち、半導体装置3aにあっては、半導体素子21が配線支持基材30上に選択的に配設された導電性パターン40上に、実装された構成をなしている。
また、半導体装置3aにあっては、キャビティ10aの深さを調整することにより、電極パッド20apの上面と、配線12の上面とが略同一の高さになるように構成されている。
<第3の実施の形態の変形例>
この変形例では、半導体素子21と、導電性パターン40との電気的な接続をワイヤボンディングにて行ったことを特徴としている。
また、半導体装置3bにあっては、半導体素子20a,20bが実装されていない支持基板10の主面(上面側)に、配線12が複数個、選択的に配置されている。そして、更に、配線12上には、所定の形状に加工された配線支持基材30が配置されている。
そして、当該変形例に於いては、配線支持基材30の中央部の位置に、半導体素子21が接着部材(図示しない)を介して搭載されている。更に、半導体素子21の主面に配設された電極と、半導体素子21の周囲に位置する複数の導電性パターン40とが、金線で構成されたボンディングワイヤ22を介して電気的に接続されている。
また、半導体装置3bに搭載する半導体素子の数に於いては、特に上記の数に限定されているものではない。即ち、少なくとも一つの半導体素子(例えば、パワーMOSFETまたはIGBT素子)と、当該パワー半導体素子を制御する少なくとも一つの制御ICチップが支持基板10上に配置されていればよい。
続いて、図13に示す半導体装置3bの構造をより深く理解するために、半導体装置3bの断面を拡大させた図を用いて、当該半導体装置3bの構造を説明する。
また、当該支持基板10の所定の位置には、少なくとも一つのキャビティ10aが形成されている。そして、当該キャビティ10a底には、その下地として、導体パッド14aが配置されている。
従って、半導体素子20aは、その下面側のドレイン電極と導体パッド14aとが半田層11を介して電気的に接続されている。
また、半導体素子20aが実装されていない支持基板10の主面(上面側)には、配線12が複数個、選択的に配置されている。そして、配線12上には、所定の形状に加工された配線支持基材30が配置されている。
そして、半導体素子20aに於いては、当該導電性パターン40の配置により、半導体素子20aの上面に配設された電極パッド20apと配線12とが当該導電性パターン40を介し、電気的に接続されている。
また、第3の実施の形態に係る半導体装置3a,3bの夫々に於いては、第1の実施の形態で説明した図5〜図8の構成を転用してもよい。
図15は第4の実施の形態に係る半導体装置の要部断面模式図である。尚、以下に示す全ての図に於いては、第1〜3の実施の形態で示した同一の部材には、同一の符号を付し、その説明の詳細については省略する。また、この図15には、樹脂60並びに入出力端子50は、特に表示せず、半導体装置4の特徴的な形態を拡大させた図が示されている。
また、当該支持基板10の所定の位置には、少なくとも一つのキャビティ10aが形成されている。そして、当該キャビティ10a底には、その下地として、導体パッド14aが配置されている。
そして、夫々の電極パッド42pが半導体素子20a,21の上面に配設された電極パッド20ap,21pと接合することにより、これらの電極パッド20ap,21pと配線12とが導電性金属膜42を介し、電気的に接続されている。或いは、この図では図示されていないが、半導体素子20aの電極と、半導体素子21の電極同士が、導電性金属膜42を介し電気的に接続されている。
続いて、配線支持基材31上に選択的に配置した導電性金属膜42の構成について詳細に説明する。
或いは、配線支持基材31上に上記金属材で構成された鍍金層を形成させた後、選択的なエッチングを施すことにより形成させてもよい。
そして、夫々の導電性金属膜42のビア42v下方(図の奥方向)には、被接合体である電極パッドや配線が位置する。
<第5の実施の形態>
図17は第5の実施の形態に係る半導体装置の要部断面模式図である。尚、以下に示す全ての図に於いては、第1〜4の実施の形態で示した同一の部材には、同一の符号を付し、その説明の詳細については省略する。また、この図17には、樹脂60並びに入出力端子50は、特に表示せず、半導体装置5aの特徴的な形態を拡大させた図が示されている。
また、支持基板10の主面(上面側)には、配線12が複数個、選択的に配置されている。
そして、半導体素子20aを実装している配線12の上方には、所定の形状に加工された配線支持基材30が配置されている。
ここで、導電性パターン40は、支持基板10の主面と平行に配置され、その一方の端が半田層13を介し、半導体素子20aの上面に配設された電極パッド20apに接合されている。
ここで、導電性パターン40と支持基板10の主面との平行状態は、配線支持基材30の厚みを調整することにより、維持される。
尚、電極パッド20ap,12pの表面には、その下層から、ニッケル、金の順でコーティングさせた鍍金層を形成させてもよい。
<第5の実施の形態の変形例1>
図18は第5の実施の形態の変形例に係る半導体装置の要部断面模式図である。また、この図18には、樹脂60並びに入出力端子50は、特に表示せず、半導体装置5bの特徴的な形態を拡大させた図が示されている。
また、支持基板10の主面(上面側)には、配線12が複数個、選択的に配置されている。
そして、半導体素子20aを実装している配線12の上方には、所定の形状に加工された配線支持基材30が配置されている。
ここで、導電性パターン40は、支持基板10の主面と平行に配置され、その一方の端が半田層13を介し、半導体素子20aの上面に配設された電極パッド20apに接合されている。
即ち、柱状電極40sを所定の高さにすることより、半導体素子20aの上面に配設された電極パッド20apと配線12上の電極パッド12pとの間の段差が補正され、導電性パターン40が水平に配置している。
尚、電極パッド20ap,12pの表面には、その下層から、ニッケル、金の順でコーティングさせた鍍金層を形成させてもよい。
図19は第5の実施の形態の変形例に係る半導体装置の要部断面模式図である。また、この図19には、樹脂60並びに入出力端子50は、特に表示せず、半導体装置5cの特徴的な形態を拡大させた図が示されている。
また、支持基板10の主面(上面側)には、配線12が複数個、選択的に配置されている。
また、配線12が配設されていない支持基板10の主面(上面側)には、半導体素子21が接着部材(図示しない)を介し、搭載されている。更に、当該半導体素子21に於いては、その電極パッド21pと配線12とがボンディングワイヤ22によって電気的に接続されている。
更に、半導体装置5cにあっては、配線支持基材30上に、導電性パターン40が配設されている。
<第5の実施の形態の変形例3>
図20は第5の実施の形態の変形例に係る半導体装置の要部断面模式図である。また、この図20には、樹脂60並びに入出力端子50は、特に表示せず、半導体装置5dの特徴的な形態を拡大させた図が示されている。
また、支持基板10の主面(上面側)には、配線12が複数個、選択的に配置されている。
また、配線12が配設されていない支持基板10の主面(上面側)には、半導体素子21が接着部材(図示しない)を介し、搭載されている。更に、当該半導体素子21に於いては、その電極パッド21pと配線12とがボンディングワイヤ22によって電気的に接続されている。
<第5の実施の形態の変形例4>
図21は第5の実施の形態の変形例に係る半導体装置の要部断面模式図である。また、この図21には、樹脂60並びに入出力端子50は、特に表示せず、半導体装置5eの特徴的な形態を拡大させた図が示されている。
また、支持基板10の主面(上面側)には、配線12が複数個、選択的に配置されている。
また、配線12が配設されていない支持基板10の主面(上面側)には、半導体素子21が接着部材(図示しない)を介し、搭載されている。更に、当該半導体素子21に於いては、その電極パッド21pと配線12とがボンディングワイヤ22によって電気的に接続されている。
尚、第5の実施の形態に係る半導体装置5a〜5eに於いては、第1の実施の形態で説明した図5,6,8の構成を転用してもよい。
<第6の実施の形態>
最後に、上記の半導体装置1a〜1d,2,3a,3b,4,5a〜5eの製造方法について、図22乃至26を用いて説明する。ここで、その製造方法の説明として、半導体装置1aの製造方法を代表として説明する。但し、ここで説明する製造方法は、半導体装置1aの製造方法に限られるものではなく、他の半導体装置1b〜1d,2,3a,3b,4,5a〜5eの製造についても転用できる。
先ず、上述した支持基板10を準備する。この段階で、支持基板10の主面には、既に、配線12が選択的に配置されている。また、配線12が配置されていない支持基板10の主面には、必要に応じて、少なくとも一つのキャビティ10aを形成させておく。
次に、キャビティ10a内に、鉛フリーの半田で構成させるペースト状の半田材をディスペンス法にて配置する(図示しない)。或いは、ペースト状の半田材に代えて、シート状の半田材をキャビティ10a内に配置してもよい。
次に、導電性パターン40が複数個、選択的に配置された配線支持基材30を、配線12、半導体素子20a,20b,21上に、前記半田材を介して載置する。ここでは、導電性パターン40が配線支持基材30上で表出する向きに配線支持基材30を載置する。また、この段階での配線支持基材30は、横方向に連続した支持基板10に対応するように、連続された状態にある。この段階で、導電性パターン40の端が配線12並びに半導体素子20a,20b,21の電極に前記半田材を介して接触する。
また、第3、4の実施の形態に係る半導体装置を製造する場合は、配線支持基材30,31を載置する前の段階で、当該配線支持基材30,31上に、既に半導体素子21が導電性パターン40,42上に実装されている(前述)。従って、第3、4の実施の形態に係る半導体装置を製造する場合は、図23に示した段階で、支持基板10に半導体素子21を載置する必要はない。
次に、上記の電気的な接続を完了させた後、支持基板10の主面の端部に配設された電極端子12aに、入出力端子50を電気的に接続する。即ち、入出力端子50のクリップ部50aを、当該端部に嵌合させた後、リフロー処理により、電極端子12aに、入出力端子50を電気的に接続する。
続いて、入出力端子50を電気的に接続させた後、トランスファモールド装置を用いて支持基板10に配置された配線12、半導体素子20a,20b,21、配線支持基材30並びに導電性パターン40等を、樹脂60により封止する。
例えば、従来のアルミニウム配線を用いたワイヤボンディング法では、アルミニウム配線を1本ボンディングするのに、約1秒を要していた。従って、約20本のボンディングワイヤを搭載した1つのマルチチップモジュールでは、ワイヤボンディングを完了させるのに、約20秒を要していた。
しかし、本実施の形態によれば、10秒のリフロー処理で、M個のマルチチップモジュールのワイヤボンディングを全て完了させることができる。
10 支持基板
10a キャビティ
10h 放熱板
11,13,51 半田層
12 配線
12a 電極端子
12g,40g 鍍金層
12p,20ap,20bp,21p,42p 電極パッド
14a,14b 導体パッド
15a,15b,15c グランド層
20a,20b,21 半導体素子
22 ボンディングワイヤ
30,31 配線支持基材
30a 貫通孔
30v,42v ビア
40 導電性パターン
40a 延出部
40s 柱状電極
41,41mos,41ic,42,42mos,42ic 導電性金属膜
50 入出力端子
50a クリップ部
60 樹脂
61 絶縁被膜
70 コア基板
71 樹脂層
72 絶縁膜
73 絶縁膜被覆金属配線板
DL ダイシングライン
Claims (39)
- プリント配線板、セラミック配線板、シリコン配線板、絶縁膜被覆金属配線板の何れかであり、複数のキャビティが主面に形成された支持基板と、
前記支持基板の前記主面に選択的に配置された複数の第1の配線と、
前記支持基板に形成された前記キャビティに搭載された少なくとも一つの第1の半導体素子と、
前記支持基板に形成された前記キャビティに搭載され、前記第1の半導体素子を制御する少なくとも一つの第2の半導体素子と、
前記支持基板の前記主面の前記第1の配線上に配置され、前記第1の配線に対して反対側の主面に複数の第2の配線を選択的に配置した配線支持基材と、
を有し、前記第1の半導体素子と前記第2の半導体素子、または、前記第1の半導体素子若しくは前記第2の半導体素子と前記第1の配線とが、少なくとも一つの前記第2の配線を通じて半田層を介して電気的に接続されていることを特徴とする半導体装置。 - 前記支持基板内に、複数の導体パッドが選択的に配置され、前記導体パッド上に、前記第1の半導体素子または前記第2の半導体素子が実装されていることを特徴とする請求項1記載の半導体装置。
- 前記導体パッドの主面が前記支持基板に形成させた前記キャビティの底面であることを特徴とする請求項2記載の半導体装置。
- 隣接する前記導体パッド間の距離が0.2〜3mmであることを特徴とする請求項2記載の半導体装置。
- 前記支持基板内に、複数のグランド層が選択的に配置されていることを特徴とする請求項1記載の半導体装置。
- 前記キャビティ内に搭載した、前記第1の半導体素子または前記第2の半導体素子の主面に配置された電極パッドと、前記第1の配線の高さが同じ高さになるように、前記キャビティの深さが調節されていることを特徴とする請求項1記載の半導体装置。
- 隣接する前記第1の配線間に位置する前記支持基板の主面上並びに隣接する前記第1の配線の主面上の一部に、絶縁被膜が形成されていることを特徴とする請求項1記載の半導体装置。
- 前記配線支持基材の材質がポリイミド樹脂(PI)、液晶ポリマ樹脂(LCP)、エポキシ樹脂(EP)、ポリエチレンテレフタレート樹脂(PET)、ポリフェニレンエーテル樹脂(PPE)の少なくとも一つを含む樹脂であることを特徴とする請求項1記載の半導体装置。
- 前記第2の配線が前記配線支持基材の主面に形成させた導電性パターンであり、前記導電性パターンを通じて、前記第1の半導体素子と前記第2の半導体素子、または、前記第1の半導体素子若しくは前記第2の半導体素子と前記第1の配線とが、電気的に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記導電性パターンの端が前記配線支持基材の主面から延出していることを特徴とする請求項9記載の半導体装置。
- 前記配線支持基材の主面から延出した前記導電性パターンの表面に、ニッケル(Ni)並びに金(Au)、またはニッケル(Ni)並びに錫(Sn)で構成される鍍金層が形成されていることを特徴とする請求項10記載の半導体装置。
- 前記導電性パターン上に前記第2の半導体素子が搭載され、前記第2の半導体素子の電極が前記導電性パターンに接合していることを特徴とする請求項9記載の半導体装置。
- 前記配線支持基材上に前記第2の半導体素子が搭載され、ボンディングワイヤにより、前記第2の半導体素子の電極と、前記導電性パターンとが電気的に接続されていることを特徴とする請求項9記載の半導体装置。
- 前記導電性パターンの一つの端が前記第1の配線上に実装された前記第1の半導体素子の電極と導通し、前記導電性パターンのもう一つの端が前記配線支持基材内を貫通するビアを通じて、別の前記第1の配線上に形成された電極パッドと導通していることを特徴とする請求項9記載の半導体装置。
- 前記配線支持基材の厚みを調節することにより、前記導電性パターンと、前記支持基板の主面とが平行状態にあることを特徴とする請求項14記載の半導体装置。
- 前記導電性パターンの一つの端が前記第1の配線上に実装された前記第1の半導体素子の電極と導通し、前記導電性パターンのもう一つの端が前記もう一つの端に形成された柱状電極を通じて、別の前記第1の配線上に形成された電極パッドと導通していることを特徴とする請求項9記載の半導体装置。
- 前記導電性パターンの一つの端が前記第1の配線上に実装された前記第1の半導体素子の電極と導通し、前記導電性パターンのもう一つの端が前記もう一つの端に形成された柱状電極を通じて、別の前記第1の配線と導通していることを特徴とする請求項9記載の半導体装置。
- 前記柱状電極の高さを調節することにより、前記導電性パターンと、前記支持基板の主面とが平行状態にあることを特徴とする請求項16または17記載の半導体装置。
- 前記第2の配線が前記配線支持基材の主面に選択的に配置された金属膜であり、前記金属膜を通じて、前記第1の半導体素子と前記第2の半導体素子、または、前記第1の半導体素子若しくは前記第2の半導体素子と前記第1の配線とが、電気的に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記第2の配線が前記配線支持基材の上面に選択的に配置された金属膜であり、前記金属膜が前記配線支持基材内を貫通するビアを通じて、前記配線支持基材の下面に選択的に配置された電極パッドと導通し、前記金属膜、前記ビア並びに前記電極パッドを通じて、前記第1の半導体素子と前記第2の半導体素子、または、前記第1の半導体素子若しくは前記第2の半導体素子と前記第1の配線とが、電気的に接続されていることを特徴とする請求項19記載の半導体装置。
- 前記金属膜の一つの端が前記第1の配線上に実装された前記第1の半導体素子の電極と導通し、前記金属膜のもう一つの端が前記もう一つの端に形成された柱状電極を通じて、別の前記第1の配線と導通していることを特徴とする請求項19記載の半導体装置。
- 前記金属膜が前記配線支持基材の上面に選択的に配置され、前記金属膜の一つの端がビア並びに前記電極パッドを通じて、前記第1の配線上に実装された前記第1の半導体素子の電極と導通し、前記金属膜のもう一つの端が前記もう一つの端に形成された前記ビア、前記電極パッド並びに柱状電極を通じて、別の前記第1の配線と導通していることを特徴とする請求項19記載の半導体装置。
- 前記柱状電極の高さを調節することにより、前記金属膜と、前記支持基板の主面とが平行状態にあることを特徴とする請求項21または22記載の半導体装置。
- 前記金属膜の材質が銅(Cu)、銀(Ag)、金(Au)、アルミニウム(Al)の少なくとも一つを含む金属であることを特徴とする請求項19乃至23の何れか一項に記載の半導体装置。
- 前記金属膜が、
前記配線支持基材上に、前記金属膜と同成分の金属膜をラミネート接合させた後、前記金属膜にエッチングを施すことにより形成する方法、
前記配線支持基材上に、前記金属膜と同成分の導電性ペーストをスクリーン印刷にて選択的に配置した後、当該導電性ペーストを乾燥し、硬化させることにより形成する方法、
前記配線支持基材上に、スパッタ法または蒸着法により前記金属膜と同成分の前記金属膜を形成させた後、前記金属膜にエッチングを施すことにより形成する方法、
前記配線支持基材上に、前記金属膜と同成分の鍍金層を形成させた後、前記鍍金層にエッチングを施すことにより形成する方法、
前記配線支持基材表面を化学的または光学的手法により表面改質し、選択的な化学鍍金法により形成する方法、
の何れかの方法により形成されたことを特徴とする請求項19乃至23の何れか一項に記載の半導体装置。 - 前記第1の半導体素子の電極に接合された前記金属膜の厚みが25〜500μmであることを特徴とする請求項19乃至23の何れか一項に記載の半導体装置。
- 前記第2の半導体素子の電極に接合された前記金属膜の厚みが3〜500μmであることを特徴とする請求項19乃至23の何れか一項に記載の半導体装置。
- 前記支持基板の前記主面の端部に、前記第1の配線に導通する複数の電極端子が延出され、夫々の前記電極端子に、入出力端子が電気的に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記入出力端子の端にクリップ部が設けられ、前記端部が前記クリップ部により挟装されていることを特徴とする請求項28記載の半導体装置。
- 前記電極端子並びに前記電極端子が配置された前記端部の反対側の主面に配置された金属配線と、前記クリップ部とが半田接合されていることを特徴とする請求項29記載の半導体装置。
- 前記電極端子並びに前記金属配線の表面に、ニッケル(Ni)並びに金(Au)、またはニッケル(Ni)並びに錫(Sn)で構成される鍍金層が形成されていることを特徴とする請求項30記載の半導体装置。
- 複数のキャビティが主面に形成され、前記主面に複数の第1の配線が選択的に配置された支持基板を準備する工程と、
前記支持基板に形成された前記キャビティに、少なくとも一つの第1の半導体素子と、前記第1の半導体素子を制御する少なくとも一つの第2の半導体素子を搭載する工程と、
前記第1の配線の一部、前記第1の半導体素子の電極並びに前記第2の半導体素子の電極の上に、半田材を配置する工程と、
複数の第2の配線が選択的に主面に配置された配線支持基材の前記主面の反対側を、前記第1の配線、前記第1の半導体素子並びに前記第2の半導体素子の上に、前記半田材を介して載置する工程と、
リフロー処理により、前記半田材を溶融させ、前記第1の半導体素子と前記第2の半導体素子、または、前記第1の半導体素子若しくは前記第2の半導体素子と前記第1の配線とを、前記第2の配線を通じて電気的に接続する工程と、
を有することを特徴とする半導体装置の製造方法。 - 電気的な接続を完了させた後、前記支持基板の前記主面の端部に複数個延出され、前記第1の配線に導通する電極端子に、入出力端子を電気的に接続することを特徴とする請求項32記載の半導体装置の製造方法。
- 前記入出力端子を電気的に接続させた後、前記支持基板に配置された前記第1の配線、前記第1の半導体素子、前記第2の半導体素子、前記第2の配線並びに前記配線支持基材を、樹脂により封止することを特徴とする請求項33記載の半導体装置の製造方法。
- 前記樹脂により封止した後、前記支持基板、前記配線支持基材並びに前記樹脂の個片化を行い、マルチチップモジュールを形成することを特徴とする請求項34記載の半導体装置の製造方法。
- 前記樹脂により封止する前に於いては、前記支持基板が連続した状態にあることを特徴とする請求項35記載の半導体装置の製造方法。
- 前記電極端子が配設されていない側の前記支持基板の端部同士が連続した状態にあり、更に、当該連続した前記支持基板が並列状に連続していることを特徴とする請求項36記載の半導体装置の製造方法。
- 複数のキャビティが主面に形成され、前記主面に複数の第1の配線が選択的に配置された支持基板を準備する工程と、
前記支持基板に形成された前記キャビティに、少なくとも一つの第1の半導体素子を搭載する工程と、
前記第1の配線の一部並びに前記第1の半導体素子の電極の上に、半田材を配置する工程と、
複数の第2の配線が選択的に主面に配置され、更に、前記第2の配線に電気的に接続された第2の半導体素子を前記主面に搭載する配線支持基材の前記主面の反対側を、前記第1の配線並びに前記第1の半導体素子の上に、前記半田材を介して載置する工程と、
リフロー処理により、前記半田材を溶融させ、前記第1の半導体素子と前記第2の半導体素子、または、前記第1の半導体素子と前記第1の配線とを、前記第2の配線を通じて電気的に接続する工程と、
を有することを特徴とする半導体装置の製造方法。 - 複数のキャビティが主面に形成され、前記主面に複数の第1の配線が選択的に配置された支持基板を準備する工程と、
前記支持基板に形成された前記キャビティに、少なくとも一つの第1の半導体素子と、前記第1の半導体素子を制御する少なくとも一つの第2の半導体素子を搭載する工程と、
前記第1の配線の一部、前記第1の半導体素子の電極の上に、半田材を配置する工程と、
複数の第2の配線が選択的に主面に配置され、更に、前記第2の配線に導通する柱状電極またはビア、または前記ビア並びに電極パッドを備えた配線支持基材の前記主面の反対側を、前記第1の配線、前記第1の半導体素子の上に、前記半田材を介して載置する工程と、
リフロー処理により、前記半田材を溶融させ、前記第1の半導体素子と前記第1の配線とを、前記第2の配線を通じて電気的に接続する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067247A JP5233336B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067247A JP5233336B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224545A JP2009224545A (ja) | 2009-10-01 |
JP5233336B2 true JP5233336B2 (ja) | 2013-07-10 |
Family
ID=41241021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008067247A Expired - Fee Related JP5233336B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5233336B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5748193B2 (ja) | 2009-09-29 | 2015-07-15 | Necエナジーデバイス株式会社 | 二次電池 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582013B2 (ja) * | 1991-02-08 | 1997-02-19 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
JP2708309B2 (ja) * | 1992-01-06 | 1998-02-04 | 三菱電機株式会社 | マルチチップ型半導体装置 |
JP3448159B2 (ja) * | 1996-06-20 | 2003-09-16 | 株式会社東芝 | 電力用半導体装置 |
WO1998015005A1 (de) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Mikroelektronisches bauteil in sandwich-bauweise |
JP2001291823A (ja) * | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
JP2001339041A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Digital Media Engineering Corp | 半導体装置及び半導体装置の製造方法 |
JP3739650B2 (ja) * | 2000-12-21 | 2006-01-25 | 太陽誘電株式会社 | ハイブリッドic実装体及びハイブリッドic |
JP4667666B2 (ja) * | 2001-07-16 | 2011-04-13 | ローム株式会社 | チップアレイモジュール |
JP3960230B2 (ja) * | 2003-01-24 | 2007-08-15 | 富士電機ホールディングス株式会社 | 半導体モジュールおよびその製造方法並びにスイッチング電源装置 |
JP2004319550A (ja) * | 2003-04-11 | 2004-11-11 | Hitachi Ltd | 半導体装置 |
JP2005117860A (ja) * | 2003-10-10 | 2005-04-28 | Sumitomo Electric Ind Ltd | 電力変換用モジュールおよび電力変換装置並びに電気自動車用電力変換装置 |
US7262444B2 (en) * | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
US8183682B2 (en) * | 2005-11-01 | 2012-05-22 | Nxp B.V. | Methods of packaging a semiconductor die and package formed by the methods |
JP2007266435A (ja) * | 2006-03-29 | 2007-10-11 | Sumitomo Electric Ind Ltd | 半導体装置および半導体パッケージ |
-
2008
- 2008-03-17 JP JP2008067247A patent/JP5233336B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009224545A (ja) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
CN102487021B (zh) | 形成用于倒装半导体管芯的焊盘布局的半导体器件和方法 | |
KR100806158B1 (ko) | 반도체 장치 | |
JP5141076B2 (ja) | 半導体装置 | |
JP2011040602A (ja) | 電子装置およびその製造方法 | |
KR20080083533A (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
JP2011009715A (ja) | 半導体装置 | |
KR20090050751A (ko) | 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법 | |
US20050116322A1 (en) | Circuit module | |
US20030122237A1 (en) | Semiconductor device | |
KR20120079325A (ko) | 반도체 패키지 및 그 제조방법 | |
JP5326481B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5233341B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5262552B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2005294443A (ja) | 半導体装置及びその製造方法 | |
JP5233337B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5233340B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5233336B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101394647B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2017028174A (ja) | 半導体装置 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5233339B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP5233338B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |