JP4085639B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4085639B2 JP4085639B2 JP2002017955A JP2002017955A JP4085639B2 JP 4085639 B2 JP4085639 B2 JP 4085639B2 JP 2002017955 A JP2002017955 A JP 2002017955A JP 2002017955 A JP2002017955 A JP 2002017955A JP 4085639 B2 JP4085639 B2 JP 4085639B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- insulating film
- control electrode
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）モジュールなどモジュールの構造をした半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＩＧＢＴモジュールなどのパワー半導体デバイス（半導体装置）は、図８に示すように、通常、配線基板６６に形成した銅配線６５上に、図７に示すＩＧＢＴチップなどの半導体チップ５１（以下、チップと称す）の裏面電極を全面ハンダ付けして固着し、チップ５１の表面電極である主電極５４とゲート電極５５は、１本ないし複数のアルミワイヤ７３、７４をボンディングすることによりエミッタ端子６８やゲート端子６９である外部導出端子とそれぞれ接続されている。通常、チップ５１はパッケージに複数個収納されている。
【０００３】
【発明が解決しようとする課題】
前記のアルミワイヤボンディングには次のような問題点がある。
１）チップ容量が大きくなると必要な電流容量を確保するために必要なワイヤ本数が増加し、ボンディング工数やワイヤボンダーの設備投資が増え、結果として高コストとなる。
２）ワイヤ７３や配線基板上の銅配線パターンの断面積を十分に確保することが構造上難しく、その結果、配線抵抗や配線インダクタンスの増加により、素子の発熱や、応答特性に問題が生じることがある。
３）ワイヤ７３の本数を低減するために使用するワイヤ７３の直径を太くしようとしても、太線をボンディングする接合条件が厳しくなり、チップを破損する恐れがあるので、太線化にも限界がある。
【０００４】
これらの問題を解決するために、ワイヤボンディングという方法でなく、図９に示すような、チップ５１の主電極５４や制御電極５５に銅のリードフレーム６８、６９を直接接合する構造などが開示されている。
しかしながら、図９のように、チップの主電極にリードフレーム６８、６９を接続する場合は、リードフレーム６８、６９によるチップ５１に発生する応力を緩和するために、リードフレーム６８、６９は円７４に示すように複雑な構造にする必要があり、製造コストが高くなる。この複雑な構造とするのは、リードフレーム６８、６９にフリキシビリティを持たせるためである。
【０００５】
また、配線回路基板に形成した銅配線をチップ表面の主電極や制御電極に直接、半田などで接合すると、半田の横方向への広がりや、チップ表面と配線回路基板との距離が極めて短くなることで、チップ表面に形成された主電極と制御電極との間の電気的絶縁性、主電極、制御電極と接続する銅配線と耐圧構造（ガードリングなど）との電気的絶縁性が低下する。
【０００６】
この発明の目的は、前記の課題を解決して、低コストで、主電極と制御電極との間、主電極、制御電極と接続する銅配線と耐圧構造との間の電気的絶縁性が良好な半導体装置およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために、半導体チップの同一平面上に形成した主電極と制御電極と、前記半導体チップに形成した耐圧構造と、前記主電極と接続する第１外部導出導体と、前記制御電極と接続する第２外部導出導体とを具備するモジュール構造の半導体装置において、
半導体チップ上全面に形成され、主電極と制御電極の箇所を開口した絶縁膜と、該絶縁膜の開口部で、固着材を介して、前記主電極と固着し、前記絶縁膜上に形成される第１外部導出導体と、前記制御電極と固着し、前記絶縁膜上に形成される第２外部導出導体とを有する構成とする。
【０００８】
また、前記絶縁膜が、有機絶縁膜であるとよい。
また、前記絶縁膜の厚さが５０〜１００μｍであるとよい。
また、前記、第１および第２外部導出導体が、リードフレームもしくは配線回路基板の配線であるとよい。
また、前記固着材が、ハンダもしくはハンダペーストであるとよい。
【０００９】
また、半導体チップの同一平面上に形成した主電極と制御電極と、前記半導体チップに形成した耐圧構造と、前記主電極と接続する第１外部導出導体と、前記制御電極と接続する第２外部導出導体とを具備するモジュール構造の半導体装置の製造方法において、
耐圧構造と活性領域を形成した半導体ウエハ上に主電極と制御電極とを形成する工程と、半導体ウエハ上全面に、主電極と制御電極の箇所を開口した絶縁膜を形成する工程と、該半導体ウエハを切断してチップ化する工程と、該チップ化された半導体チップに形成された主電極と制御電極とを、第１外部導出導体、第２外部導出導体に固着材でそれぞれ固着する工程とを含む製造方法とする。
【００１０】
【発明の実施の形態】
図１から図３は、この発明の第１実施例の半導体装置であり、図１は半導体チップの平面図、図２は絶縁シートの平面図、図３は半導体装置の要部断面図である。
図１から図３において、図１で示すＩＧＢＴチップ１上に、図２で示す、エミッタ電極４上とゲート電極５上に位置する箇所に開口部７、８を設けた絶縁シート６を貼着する。この絶縁シートの開口部７、８に位置するエミッタ電極４上、ゲート電極５上に、固着材である半田９、１０（ハンダペーストなど）を、絶縁シートの厚さより多少高めに付着させ、配線基板１３の表面に形成された銅配線１１、１２（第１、第２外部導出導体に相当する）とエミッタ電極４、ゲート電極５とを半田９、１０を介して固着する。ＩＧＢＴチップの裏面を半田１７を介して配線基板１６の表面に形成した銅配線１５とを固着する。この配線基板１６と銅ベース２１（冷却導体）とを半田１７で固着する。銅配線１１、１２、１５とエミッタ端子１８、ゲート端子１９、コレクタ端子１８を固着し、プラスチックケース２２を銅ベース２１に固着する。尚、配線基板１３と銅配線１１、１２で配線回路基板（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板など）を構成する。
【００１１】
前記絶縁シート６の主な目的は、外部導出体である銅配線１１、１２とＩＧＢＴチップ外周部に設けられたガードリング３との間の電気的絶縁を確保するためであるので、その間に加わる電界に長期間劣化せずに耐えるものでなければならない。通常この間の電圧は数十Ｖ〜数ｋＶであるので、素子の定格に応じた絶縁厚さを選択すればよい。有機絶縁膜としてポリイミド樹脂フィルムを用いる場合、その耐電圧は通常１００ｋＶ／ｍｍ程度などで、５０μｍ程度の厚さがあればよい。
【００１２】
しかし、実際の絶縁膜の厚さとしては、フィルムの入手性や加工性などを考慮して決められるべきであり、実用上は５０〜１００μｍ程度が好ましい。１００μｍを超えるものはフィルム材としては、加工性も悪く、高コストとなるし、塗布法により１００μｍを超える膜厚を得ようとするのも困難である。また、５０μｍ未満の場合は、電気的絶縁の信頼性が十分に得られない可能性がある。
【００１３】
従って、絶縁シート６の材としては、５０μｍ〜１００μｍのポリイミド樹脂シートが望ましいが、厚さはこれに限定するものではない。また樹脂材質もポリイミド樹脂に限らず、要求される耐熱温度や絶縁耐力に応じて、ポリエチレンテレフタレート樹脂、ポリエーテルエーテルケトン樹脂、ポリエーテルイミド樹脂、ポリサルフォン樹脂などのエンジニアリングプラスチック樹脂シートなどの有機絶縁材が使用可能である。
【００１４】
また、貼着の方法は、工程上、熱融着可能な接着剤を用いるか、シート自体の熱融着性を利用することが望ましいが、熱硬化性の接着剤でも良い。
この絶縁シート６があることにより、エミッタ電極である主電極とゲート電極である制御電極の間での絶縁性が確保される。
また、絶縁シート６は、ガードリング部直上に接着された構造になっているため、エミッタ電極４に固着された銅配線１１と耐圧構造であるガードリング３は、この絶縁シート６により絶縁されている。
【００１５】
上述のように、開口部７、８を設けた絶縁シート６をＩＧＢＴチップ１表面に貼着することにより、半田９、１０の横方向への広がりが防止できて、エミッタ電極４である主電極とゲート電極５である制御電極の間の電気的絶縁性が確実に確保できる。また、絶縁シート６によって、エミッタ電極４、ゲート電極５にそれぞれ接続する銅配線１１、１２と耐圧構造であるガードリング３の間の電気的絶縁性が確実に確保できる。
【００１６】
この開口部７、８の寸法としては、主電極および制御電極をそれぞれ外部導出導体と接合するためのものであるので、主電極および制御電極の面積に相当する開口部面積であればよい。実用上は、主電極および制御電極面積の３０〜１００％の開口部面積でると好ましい。主電極が複数個のセルに分割されているような場合においては、主電極要の開口部は、それぞれのセルに対応した複数個の開口部であってもよい。
【００１７】
また、外部導出導体である銅配線１１、１２の構造を単純な平板状とすることができる（従来は図９の円７２に示すように複雑な屈曲構造となっている）。
このように、外部導出導体である銅配線１１、１２の形状を単純化することで、製造コストを低減することができる。
図４は、この発明の第２実施例の半導体装置の要部断面図である。第１実施例と異なる点は、絶縁シート６のような絶縁物を貼着する構造ではなく、厚膜の絶縁層２３をエミッタ電極４やゲート電極５を除いて、その他の箇所に形成する点である。絶縁層２３の材質としては、ＩＧＢＴチップ１表面にパターン形成できる硬化性樹脂（有機絶縁材）ならどのようなものでも良いが、望ましくは、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド樹脂などの耐熱性熱硬化性樹脂が良い。
【００１８】
このパターンの形成は、スクリーン印刷やスピンコーティング、真空印刷などを用いることができる。
また、エミッタ電極４の開口部７を、単一ではなく、１つのエミッタ電極４に対して、複数個の開口部を作り込むと、半田９との接合部に加わる熱応力などのストレスを緩和することができる。
【００１９】
また、絶縁層２３形成に当たって、液状の絶縁材料を用いると複数個の開口部を設けた場合には、開口部の平面パターンの自由度が向上する。勿論、ゲート電極５の開口部８も複数個形成しても構わない。
この発明により、第１実施例と同様に、低コストで、エミッタ電極４とゲート電極５の間の絶縁性およびエミッタ電極４、ゲート電極５と接続する銅配線１１、１２とガードリング３の間の絶縁性を確実に確保できる。
【００２０】
図５は、この発明の第３実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｄ）は工程順に示した工程断面図である。これは図４の半導体装置の製造方法である。
ｐ型拡散領域、ｎ型拡散領域を形成したＩＧＢＴユニットが多数集積したウェハ１００のエミッタ電極側の表面にエミッタ電極、ゲート電極が露出した絶縁層２３を形成する（同図（ａ））。
【００２１】
つぎに、ＩＧＢＴチップとするために切断線２４で、ウェハ１００を切断する（同図（ｂ））。
つぎに、開口部に半田９、１０を充填する（同図（ｃ））。
つぎに、図示しないエミッタ電極、ゲート電極と、配線基板１３に形成した銅配線１１、１２とを半田９、１０を介して固着する。一方、ＩＧＢＴチップ１の裏面も、図示しない半田を介して、配線基板１６に形成した銅配線１５と固着する（同図（ｄ））。
【００２２】
つぎに、図４のように、銅ベース２１、エミッタ端子１８、ゲート端子１９、コレクタ端子２０を固着し、プラスチックケース２２を被せて半導体装置とする。
このように、絶縁層２３の形成をチップ切断前のウェハ状態で一括して行うことで、絶縁層２３の形成のコストを大幅に低減できる。また、この絶縁層２３は図４で説明した方法で形成する。さらに、絶縁層２３の代わりに、図３で示した絶縁シート１３を貼着する方法もある。
【００２３】
図６は、この発明の第４実施例の半導体装置の要部断面図である。前記の実施例との違いは、配線基板に形成した銅配線の代わりに、リードフレームのような導体を用いた点である。図６は図３に相当する要部断面図である。この場合は、絶縁シート６の上にリードフレーム２４、２５（第１、第２外部導出導体に相当する）を配置するために、リードフレーム２４、２５の厚さは極めて薄くできる。そのために、図９のような屈曲した複雑な構造でなく平面的なリードフレームでよく、低コスト化を図ることができる。また、主電極と制御電極の絶縁性と、主電極、制御電極と耐圧構造の絶縁性を確実に確保できる。
【００２４】
【発明の効果】
この発明によれば、主電極および制御電極と外部導出導体の電気的接続を、半導体チップ上に形成した絶縁膜の開口部を介して行ない、この外部導出導体を絶縁膜上に形成することで、主電極と制御電極間の絶縁性および主電極、制御電極と接続する外部導出導体と耐圧構造間の絶縁性の確保が容易にできる。
【００２５】
また、絶縁膜上に薄い外部導出導体を形成するために、外部導出導体の形状を単純化できて、低コストを図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の半導体チップの平面図
【図２】この発明の第１実施例の半導体装置の絶縁シートの平面図
【図３】この発明の第１実施例の半導体装置の要部断面図
【図４】この発明の第２実施例の半導体装置の要部断面図
【図５】この発明の第３実施例の半導体装置の製造方法であり、（ａ）から（ｄ）は工程順に示した工程断面図
【図６】この発明の第４実施例の半導体装置の要部断面図
【図７】ＩＧＢＴチップの平面図
【図８】従来の半導体装置の要部断面図
【図９】従来の別の半導体装置の要部断面図
【符号の説明】
１ ＩＧＢＴチップ
２ 活性領域
３ ガードリング
４ エミッタ電極
５ ゲート電極
６ 絶縁シート
７、８ 開口部
９、１０、１４、１７ 半田
１１、１２、１５ 銅配線
１３、１６ 配線基板
１８ エミッタ端子
１９ ゲート端子
２０ コレクタ端子
２１ 銅ベース
２２ プラスチックケース
２３ 絶縁層
２４、２５ リードフレーム
【発明の属する技術分野】
この発明は、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）モジュールなどモジュールの構造をした半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＩＧＢＴモジュールなどのパワー半導体デバイス（半導体装置）は、図８に示すように、通常、配線基板６６に形成した銅配線６５上に、図７に示すＩＧＢＴチップなどの半導体チップ５１（以下、チップと称す）の裏面電極を全面ハンダ付けして固着し、チップ５１の表面電極である主電極５４とゲート電極５５は、１本ないし複数のアルミワイヤ７３、７４をボンディングすることによりエミッタ端子６８やゲート端子６９である外部導出端子とそれぞれ接続されている。通常、チップ５１はパッケージに複数個収納されている。
【０００３】
【発明が解決しようとする課題】
前記のアルミワイヤボンディングには次のような問題点がある。
１）チップ容量が大きくなると必要な電流容量を確保するために必要なワイヤ本数が増加し、ボンディング工数やワイヤボンダーの設備投資が増え、結果として高コストとなる。
２）ワイヤ７３や配線基板上の銅配線パターンの断面積を十分に確保することが構造上難しく、その結果、配線抵抗や配線インダクタンスの増加により、素子の発熱や、応答特性に問題が生じることがある。
３）ワイヤ７３の本数を低減するために使用するワイヤ７３の直径を太くしようとしても、太線をボンディングする接合条件が厳しくなり、チップを破損する恐れがあるので、太線化にも限界がある。
【０００４】
これらの問題を解決するために、ワイヤボンディングという方法でなく、図９に示すような、チップ５１の主電極５４や制御電極５５に銅のリードフレーム６８、６９を直接接合する構造などが開示されている。
しかしながら、図９のように、チップの主電極にリードフレーム６８、６９を接続する場合は、リードフレーム６８、６９によるチップ５１に発生する応力を緩和するために、リードフレーム６８、６９は円７４に示すように複雑な構造にする必要があり、製造コストが高くなる。この複雑な構造とするのは、リードフレーム６８、６９にフリキシビリティを持たせるためである。
【０００５】
また、配線回路基板に形成した銅配線をチップ表面の主電極や制御電極に直接、半田などで接合すると、半田の横方向への広がりや、チップ表面と配線回路基板との距離が極めて短くなることで、チップ表面に形成された主電極と制御電極との間の電気的絶縁性、主電極、制御電極と接続する銅配線と耐圧構造（ガードリングなど）との電気的絶縁性が低下する。
【０００６】
この発明の目的は、前記の課題を解決して、低コストで、主電極と制御電極との間、主電極、制御電極と接続する銅配線と耐圧構造との間の電気的絶縁性が良好な半導体装置およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために、半導体チップの同一平面上に形成した主電極と制御電極と、前記半導体チップに形成した耐圧構造と、前記主電極と接続する第１外部導出導体と、前記制御電極と接続する第２外部導出導体とを具備するモジュール構造の半導体装置において、
半導体チップ上全面に形成され、主電極と制御電極の箇所を開口した絶縁膜と、該絶縁膜の開口部で、固着材を介して、前記主電極と固着し、前記絶縁膜上に形成される第１外部導出導体と、前記制御電極と固着し、前記絶縁膜上に形成される第２外部導出導体とを有する構成とする。
【０００８】
また、前記絶縁膜が、有機絶縁膜であるとよい。
また、前記絶縁膜の厚さが５０〜１００μｍであるとよい。
また、前記、第１および第２外部導出導体が、リードフレームもしくは配線回路基板の配線であるとよい。
また、前記固着材が、ハンダもしくはハンダペーストであるとよい。
【０００９】
また、半導体チップの同一平面上に形成した主電極と制御電極と、前記半導体チップに形成した耐圧構造と、前記主電極と接続する第１外部導出導体と、前記制御電極と接続する第２外部導出導体とを具備するモジュール構造の半導体装置の製造方法において、
耐圧構造と活性領域を形成した半導体ウエハ上に主電極と制御電極とを形成する工程と、半導体ウエハ上全面に、主電極と制御電極の箇所を開口した絶縁膜を形成する工程と、該半導体ウエハを切断してチップ化する工程と、該チップ化された半導体チップに形成された主電極と制御電極とを、第１外部導出導体、第２外部導出導体に固着材でそれぞれ固着する工程とを含む製造方法とする。
【００１０】
【発明の実施の形態】
図１から図３は、この発明の第１実施例の半導体装置であり、図１は半導体チップの平面図、図２は絶縁シートの平面図、図３は半導体装置の要部断面図である。
図１から図３において、図１で示すＩＧＢＴチップ１上に、図２で示す、エミッタ電極４上とゲート電極５上に位置する箇所に開口部７、８を設けた絶縁シート６を貼着する。この絶縁シートの開口部７、８に位置するエミッタ電極４上、ゲート電極５上に、固着材である半田９、１０（ハンダペーストなど）を、絶縁シートの厚さより多少高めに付着させ、配線基板１３の表面に形成された銅配線１１、１２（第１、第２外部導出導体に相当する）とエミッタ電極４、ゲート電極５とを半田９、１０を介して固着する。ＩＧＢＴチップの裏面を半田１７を介して配線基板１６の表面に形成した銅配線１５とを固着する。この配線基板１６と銅ベース２１（冷却導体）とを半田１７で固着する。銅配線１１、１２、１５とエミッタ端子１８、ゲート端子１９、コレクタ端子１８を固着し、プラスチックケース２２を銅ベース２１に固着する。尚、配線基板１３と銅配線１１、１２で配線回路基板（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ基板など）を構成する。
【００１１】
前記絶縁シート６の主な目的は、外部導出体である銅配線１１、１２とＩＧＢＴチップ外周部に設けられたガードリング３との間の電気的絶縁を確保するためであるので、その間に加わる電界に長期間劣化せずに耐えるものでなければならない。通常この間の電圧は数十Ｖ〜数ｋＶであるので、素子の定格に応じた絶縁厚さを選択すればよい。有機絶縁膜としてポリイミド樹脂フィルムを用いる場合、その耐電圧は通常１００ｋＶ／ｍｍ程度などで、５０μｍ程度の厚さがあればよい。
【００１２】
しかし、実際の絶縁膜の厚さとしては、フィルムの入手性や加工性などを考慮して決められるべきであり、実用上は５０〜１００μｍ程度が好ましい。１００μｍを超えるものはフィルム材としては、加工性も悪く、高コストとなるし、塗布法により１００μｍを超える膜厚を得ようとするのも困難である。また、５０μｍ未満の場合は、電気的絶縁の信頼性が十分に得られない可能性がある。
【００１３】
従って、絶縁シート６の材としては、５０μｍ〜１００μｍのポリイミド樹脂シートが望ましいが、厚さはこれに限定するものではない。また樹脂材質もポリイミド樹脂に限らず、要求される耐熱温度や絶縁耐力に応じて、ポリエチレンテレフタレート樹脂、ポリエーテルエーテルケトン樹脂、ポリエーテルイミド樹脂、ポリサルフォン樹脂などのエンジニアリングプラスチック樹脂シートなどの有機絶縁材が使用可能である。
【００１４】
また、貼着の方法は、工程上、熱融着可能な接着剤を用いるか、シート自体の熱融着性を利用することが望ましいが、熱硬化性の接着剤でも良い。
この絶縁シート６があることにより、エミッタ電極である主電極とゲート電極である制御電極の間での絶縁性が確保される。
また、絶縁シート６は、ガードリング部直上に接着された構造になっているため、エミッタ電極４に固着された銅配線１１と耐圧構造であるガードリング３は、この絶縁シート６により絶縁されている。
【００１５】
上述のように、開口部７、８を設けた絶縁シート６をＩＧＢＴチップ１表面に貼着することにより、半田９、１０の横方向への広がりが防止できて、エミッタ電極４である主電極とゲート電極５である制御電極の間の電気的絶縁性が確実に確保できる。また、絶縁シート６によって、エミッタ電極４、ゲート電極５にそれぞれ接続する銅配線１１、１２と耐圧構造であるガードリング３の間の電気的絶縁性が確実に確保できる。
【００１６】
この開口部７、８の寸法としては、主電極および制御電極をそれぞれ外部導出導体と接合するためのものであるので、主電極および制御電極の面積に相当する開口部面積であればよい。実用上は、主電極および制御電極面積の３０〜１００％の開口部面積でると好ましい。主電極が複数個のセルに分割されているような場合においては、主電極要の開口部は、それぞれのセルに対応した複数個の開口部であってもよい。
【００１７】
また、外部導出導体である銅配線１１、１２の構造を単純な平板状とすることができる（従来は図９の円７２に示すように複雑な屈曲構造となっている）。
このように、外部導出導体である銅配線１１、１２の形状を単純化することで、製造コストを低減することができる。
図４は、この発明の第２実施例の半導体装置の要部断面図である。第１実施例と異なる点は、絶縁シート６のような絶縁物を貼着する構造ではなく、厚膜の絶縁層２３をエミッタ電極４やゲート電極５を除いて、その他の箇所に形成する点である。絶縁層２３の材質としては、ＩＧＢＴチップ１表面にパターン形成できる硬化性樹脂（有機絶縁材）ならどのようなものでも良いが、望ましくは、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド樹脂などの耐熱性熱硬化性樹脂が良い。
【００１８】
このパターンの形成は、スクリーン印刷やスピンコーティング、真空印刷などを用いることができる。
また、エミッタ電極４の開口部７を、単一ではなく、１つのエミッタ電極４に対して、複数個の開口部を作り込むと、半田９との接合部に加わる熱応力などのストレスを緩和することができる。
【００１９】
また、絶縁層２３形成に当たって、液状の絶縁材料を用いると複数個の開口部を設けた場合には、開口部の平面パターンの自由度が向上する。勿論、ゲート電極５の開口部８も複数個形成しても構わない。
この発明により、第１実施例と同様に、低コストで、エミッタ電極４とゲート電極５の間の絶縁性およびエミッタ電極４、ゲート電極５と接続する銅配線１１、１２とガードリング３の間の絶縁性を確実に確保できる。
【００２０】
図５は、この発明の第３実施例の半導体装置の製造方法であり、同図（ａ）から同図（ｄ）は工程順に示した工程断面図である。これは図４の半導体装置の製造方法である。
ｐ型拡散領域、ｎ型拡散領域を形成したＩＧＢＴユニットが多数集積したウェハ１００のエミッタ電極側の表面にエミッタ電極、ゲート電極が露出した絶縁層２３を形成する（同図（ａ））。
【００２１】
つぎに、ＩＧＢＴチップとするために切断線２４で、ウェハ１００を切断する（同図（ｂ））。
つぎに、開口部に半田９、１０を充填する（同図（ｃ））。
つぎに、図示しないエミッタ電極、ゲート電極と、配線基板１３に形成した銅配線１１、１２とを半田９、１０を介して固着する。一方、ＩＧＢＴチップ１の裏面も、図示しない半田を介して、配線基板１６に形成した銅配線１５と固着する（同図（ｄ））。
【００２２】
つぎに、図４のように、銅ベース２１、エミッタ端子１８、ゲート端子１９、コレクタ端子２０を固着し、プラスチックケース２２を被せて半導体装置とする。
このように、絶縁層２３の形成をチップ切断前のウェハ状態で一括して行うことで、絶縁層２３の形成のコストを大幅に低減できる。また、この絶縁層２３は図４で説明した方法で形成する。さらに、絶縁層２３の代わりに、図３で示した絶縁シート１３を貼着する方法もある。
【００２３】
図６は、この発明の第４実施例の半導体装置の要部断面図である。前記の実施例との違いは、配線基板に形成した銅配線の代わりに、リードフレームのような導体を用いた点である。図６は図３に相当する要部断面図である。この場合は、絶縁シート６の上にリードフレーム２４、２５（第１、第２外部導出導体に相当する）を配置するために、リードフレーム２４、２５の厚さは極めて薄くできる。そのために、図９のような屈曲した複雑な構造でなく平面的なリードフレームでよく、低コスト化を図ることができる。また、主電極と制御電極の絶縁性と、主電極、制御電極と耐圧構造の絶縁性を確実に確保できる。
【００２４】
【発明の効果】
この発明によれば、主電極および制御電極と外部導出導体の電気的接続を、半導体チップ上に形成した絶縁膜の開口部を介して行ない、この外部導出導体を絶縁膜上に形成することで、主電極と制御電極間の絶縁性および主電極、制御電極と接続する外部導出導体と耐圧構造間の絶縁性の確保が容易にできる。
【００２５】
また、絶縁膜上に薄い外部導出導体を形成するために、外部導出導体の形状を単純化できて、低コストを図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の半導体チップの平面図
【図２】この発明の第１実施例の半導体装置の絶縁シートの平面図
【図３】この発明の第１実施例の半導体装置の要部断面図
【図４】この発明の第２実施例の半導体装置の要部断面図
【図５】この発明の第３実施例の半導体装置の製造方法であり、（ａ）から（ｄ）は工程順に示した工程断面図
【図６】この発明の第４実施例の半導体装置の要部断面図
【図７】ＩＧＢＴチップの平面図
【図８】従来の半導体装置の要部断面図
【図９】従来の別の半導体装置の要部断面図
【符号の説明】
１ ＩＧＢＴチップ
２ 活性領域
３ ガードリング
４ エミッタ電極
５ ゲート電極
６ 絶縁シート
７、８ 開口部
９、１０、１４、１７ 半田
１１、１２、１５ 銅配線
１３、１６ 配線基板
１８ エミッタ端子
１９ ゲート端子
２０ コレクタ端子
２１ 銅ベース
２２ プラスチックケース
２３ 絶縁層
２４、２５ リードフレーム
Claims (6)
- 半導体チップの同一平面上に形成した主電極と制御電極と、前記半導体チップに形成した耐圧構造と、前記主電極と接続する第１外部導出導体と、前記制御電極と接続する第２外部導出導体とを具備するモジュール構造の半導体装置において、
半導体チップ上の前記耐圧構造直上部を覆い主電極と制御電極がある箇所がそれぞれ開口され、厚さが５０μｍ〜１００μｍである有機絶縁膜と、前記主電極と制御電極の面積に相当する面積を有する前記有機絶縁膜の開口部と、前記開口部で、該有機絶縁膜の膜厚より高く付着させた固着材を介して、前記主電極と固着し、前記有機絶縁膜上に形成される第１外部導出導体と、前記制御電極と固着し、前記絶縁膜上に形成される第２外部導出導体とを有することを特徴とする半導体装置。 - 前記有機絶縁膜は、あらかじめ前記開口が形成された樹脂シートであることを特徴とする請求項１に記載の半導体装置。
- 前記有機絶縁膜は、前記開口をパターン形成できる硬化性樹脂であることを特徴とする請求項１に記載の半導体装置。
- 前記、第１および第２外部導出導体が、リードフレームもしくは配線回路基板の配線であることを特徴とする請求項１に記載の半導体装置。
- 前記固着材が、ハンダもしくはハンダペーストであることを特徴とする請求項１に記載の半導体装置。
- 半導体チップの同一平面上に形成した主電極と制御電極と、前記半導体チップに形成した耐圧構造と、前記主電極と接続する第１外部導出導体と、前記制御電極と接続する第２外部導出導体とを具備するモジュール構造の半導体装置の製造方法において、
耐圧構造と活性領域を形成した半導体ウエハ上に主電極と制御電極とを形成する工程と、半導体ウエハ上の前記耐圧構造直上部を覆い主電極と制御電極がある箇所がそれぞれ前記主電極と制御電極の面積に相当する面積で開口され、厚さが５０μｍ〜１００μｍである有機絶縁膜を形成する工程と、該半導体ウエハを切断してチップ化する工程と、該チップ化された半導体チップに形成された主電極と制御電極上の前記開口に、前記有機絶縁膜の膜厚より高く固着剤を付着させ、第１外部導出導体、第２外部導出導体に固着材でそれぞれ固着する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017955A JP4085639B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017955A JP4085639B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003218306A JP2003218306A (ja) | 2003-07-31 |
| JP4085639B2 true JP4085639B2 (ja) | 2008-05-14 |
Family
ID=27653470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002017955A Expired - Fee Related JP4085639B2 (ja) | 2002-01-28 | 2002-01-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4085639B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4882234B2 (ja) * | 2005-01-26 | 2012-02-22 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| GB2452594B (en) * | 2007-08-20 | 2012-04-25 | Champion Aerospace Inc | Switching assembly for an aircraft ignition system |
| JP2010103381A (ja) * | 2008-10-27 | 2010-05-06 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| JP5182008B2 (ja) * | 2008-10-27 | 2013-04-10 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5398429B2 (ja) * | 2009-09-02 | 2014-01-29 | 三菱電機株式会社 | 半導体装置 |
| JP6083109B2 (ja) * | 2012-01-18 | 2017-02-22 | 富士電機株式会社 | 半導体装置 |
| DE112016005807B4 (de) * | 2015-12-16 | 2024-05-08 | Mitsubishi Electric Corporation | Halbleitereinheit und Verfahren zur Herstellung derselben |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118514B2 (ja) * | 1989-04-24 | 1995-12-18 | 株式会社東芝 | 半田バンプ型半導体装置 |
| JP2993286B2 (ja) * | 1991-09-13 | 1999-12-20 | 富士電機株式会社 | 半導体装置 |
| JP2940328B2 (ja) * | 1993-02-05 | 1999-08-25 | 富士電機株式会社 | 電力用半導体素子 |
| JPH07235661A (ja) * | 1994-02-22 | 1995-09-05 | Toshiba Corp | 電力用半導体素子 |
| JP3356566B2 (ja) * | 1994-11-15 | 2002-12-16 | 新日本製鐵株式会社 | 半導体パッケージ及びその実装方法 |
| JP4023032B2 (ja) * | 1999-06-02 | 2007-12-19 | 株式会社デンソー | 半導体装置の実装構造及び実装方法 |
| JP2001007275A (ja) * | 1999-06-25 | 2001-01-12 | Toshiba Corp | 半導体装置及びそのテスト方法 |
| JP3685659B2 (ja) * | 1999-09-10 | 2005-08-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3525832B2 (ja) * | 1999-11-24 | 2004-05-10 | 株式会社デンソー | 半導体装置 |
-
2002
- 2002-01-28 JP JP2002017955A patent/JP4085639B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003218306A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
| US9722509B2 (en) | Hybrid circuit device | |
| US9496205B2 (en) | Power semiconductor package | |
| US7291869B2 (en) | Electronic module with stacked semiconductors | |
| US8629467B2 (en) | Semiconductor device | |
| US7863725B2 (en) | Power device packages and methods of fabricating the same | |
| US6569764B1 (en) | Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material | |
| WO2007026944A1 (ja) | 回路装置およびその製造方法 | |
| JP2006109576A (ja) | インバータ装置およびそれを用いた車両駆動装置 | |
| CN103996667B (zh) | 具有旁路功能的半导体器件及其方法 | |
| US7667326B2 (en) | Power semiconductor component, power semiconductor device as well as methods for their production | |
| JP3022178B2 (ja) | パワーデバイスチップの実装構造 | |
| JP4085639B2 (ja) | 半導体装置およびその製造方法 | |
| JP5081951B2 (ja) | インバータ装置 | |
| JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
| JP4706551B2 (ja) | パワー半導体素子及びパワーモジュール | |
| JP5098630B2 (ja) | 半導体装置及びその製造方法 | |
| CN214848619U (zh) | 智能功率模块 | |
| US20120199989A1 (en) | Circuit arrangement and manufacturing method thereof | |
| JP2009117755A (ja) | 半導体装置 | |
| JP2022113492A (ja) | 半導体装置、パワーモジュール及び半導体装置の製造方法 | |
| JP2004031649A (ja) | 半導体装置およびその製造方法 | |
| JP2003243608A (ja) | 電力用モジュール | |
| JPH1022336A (ja) | 半導体装置の製造方法 | |
| JP2000114525A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |