JP5165898B2 - 磁気ランダムアクセスメモリ及びその書き込み方法 - Google Patents
磁気ランダムアクセスメモリ及びその書き込み方法 Download PDFInfo
- Publication number
- JP5165898B2 JP5165898B2 JP2007008078A JP2007008078A JP5165898B2 JP 5165898 B2 JP5165898 B2 JP 5165898B2 JP 2007008078 A JP2007008078 A JP 2007008078A JP 2007008078 A JP2007008078 A JP 2007008078A JP 5165898 B2 JP5165898 B2 JP 5165898B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- recording layer
- layer
- mtj element
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
- Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
IEDM2005 Technical Digest p.473-476 「A Novel Nonvolatile Memory with Spin Torque Transfer Magnetization Switching: Spin-RAM」や、J. of Magn. Magn. Mater., 159, L1(1996)「Current-driven excitation of magnetic multilayers」
第1の実施形態は、メモリセル素子と対となって接続させる抵抗変化素子として、アンチ・フューズ素子を用いている。
図1及び図3は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図2は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
図4(a)及び(b)は、本発明の第1の実施形態に係る平行磁化型のMTJ素子の断面図を示す。図5(a)及び(b)は、本発明の第1の実施形態に係る垂直磁化型のMTJ素子の断面図を示す。以下に、第1の実施形態に係るMTJ素子について説明する。
図6は、本発明の第1の実施形態に係るアンチ・フューズ素子の断面図を示す。以下に、第1の実施形態に係るアンチ・フューズ素子について説明する。
図7(a)及び(b)は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの書き込み方法を説明するための模式図を示す。図8は、本発明の第1の実施形態に係るMTJ素子の磁化反転電流Icの波形図を示す。以下に、第1の実施形態に係る書き込み方法について説明する。
第1の実施形態に係る磁気ランダムアクセスメモリの読み出し動作では、磁気抵抗(Magneto Resistive)効果を利用する。
上記第1の実施形態によれば、MTJ素子MTJmにアンチ・フューズ素子AFを電気的に接続させ、このアンチ・フューズ素子AFに静電耐圧値よりも大きな書き込み電流を流すことでショートさせる。これにより、アンチ・フューズ素子AFの抵抗が低下し、MTJ素子MTJmに流れる電流値を増加させることができる。従って、磁化反転電流Icが大きなMTJ素子MTJmが存在しても、磁化反転に必要な電流をMTJ素子MTJmに流すことができるため、書き込み特性を向上することができる。
第2の実施形態は、メモリセル素子と対となって接続させる抵抗変化素子として、トリミング用のMTJ素子を用いている。尚、本実施形態において、第1の実施形態と同様の点については説明を省略する。
図9及び図11は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図10は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第2の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
本実施形態では、メモリセル素子と抵抗変化素子の両方にMTJ素子を用いている。ここで、抵抗変化素子のMTJ素子MTJtの反転電流閾値は、メモリセル素子のMTJ素子MTJmの反転電流閾値と異なるように設定されている。この設定を行うには、例えば、両者の記録層の膜厚、記録層の材料、記録層の平面形状の面積、記録層の平面形状のアスペクト比等を異なるようにするとよい。
図12(a)及び(b)は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリの磁化反転電流Icの大きなMTJ素子の書き込み方法を説明するための模式図を示す。図13(a)及び(b)は、本発明の第2の実施形態に係る磁気ランダムアクセスメモリの磁化反転電流Icの小さなMTJ素子の書き込み方法を説明するための模式図を示す。図14は、本発明の第2の実施形態に係るMTJ素子の磁化反転電流Icの波形図を示す。
以下に、磁化反転電流Icの大きなMTJ素子へのデータ書き込み方法について説明する。
以下に、磁化反転電流Icの小さなMTJ素子へのデータ書き込み方法について説明する。
上記第2の実施形態によれば、MTJ素子MTJmの反転電流閾値がばらついた場合であっても、反転電流閾値が大きなMTJ素子MTJmに対しては反平行状態(高抵抗状態)のMTJ素子MTJtを設定し、反転電流閾値が小さなMTJ素子MTJmに対しては平行状態(低抵抗状態)のMTJ素子MTJtを設定しておく。これにより、書き込み電流を流すとMTJ素子MTJtの磁化反転により抵抗が変化し、これに応じて、MTJ素子MTJmに流れる電流値を増減させることができる。従って、磁化反転電流Icが大きなMTJ素子MTJmに対しては電流値の大きな電流を流すことができ、磁化反転電流Icが小さなMTJ素子MTJmに対しては電流値の小さな電流を流すことができるため、書き込み特性を向上することができる。
第3の実施形態は、第2の実施形態の変形例であり、抵抗変化素子としてトリミング用MTJ素子を2つ用いている。尚、本実施形態において、第1及び第2の実施形態と同様の点については説明を省略する。
図15、図17及び図18は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図16は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第3の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
本実施形態の書き込み方法は、第2の実施形態とほぼ同じである。特に、磁化反転電流Icが規格値よりも大きく外れたMTJ素子MTJmに対して有効である。
上記第3の実施形態によれば、第2の実施形態と同様の効果を得ることができる。さらに、第3の実施形態では、抵抗変化素子として2つのトリミング用MTJ素子MTJt1、MTJt2を用いている。そして、書き込み動作前に、MTJ素子MTJtの磁化反転電流Icのばらつきに応じて、2つのMTJ素子MTJt1、MTJt2の磁化を反平行状態(高抵抗状態)又は平行状態(低抵抗状態)のどちらか一方に設定する。このため、磁化反転電流Icが規格から大きく外れたMTJ素子MTJmに対しても、対応する2つのMTJ素子MTJt1、MTJt2の抵抗を変化させることで、MTJ素子MTJmに流れる電流値を大幅に変化させることができる。これにより、セルアレイ内での磁化反転電流のばらつきを見かけ上低減でき、書き込み特性を向上することができる。
第4の実施形態は、第2の実施形態の変形例であり、メモリセル素子と抵抗変化素子とを並列接続している。尚、本実施形態において、第1及び第2の実施形態と同様の点については説明を省略する。
図19は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図20は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第4の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
上記第4の実施形態によれば、第2の実施形態と同様の効果を得ることができる。さらに、第4の実施形態では、MTJ素子MTJtとMTJ素子MTJmとが並列接続されている。このため、MTJ素子MTJtとMTJ素子MTJmとが直列接続された第2の実施形態と比べて、セル全体の抵抗値Rの変化は小さくなるが、MTJ素子MTJtとMTJ素子MTJmとを同一面上に形成することが可能であり、プロセスが容易となる利点がある。
第5の実施形態は、第3の実施形態の変形例であり、2つの抵抗変化素子がメモリセルアレイの端部に設けられている。尚、本実施形態において、第1乃至第4の実施形態と同様の点については説明を省略する。
図21及び図23は、本発明の第5の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図22は、本発明の第5の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第5の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
上記第5の実施形態によれば、第3の実施形態と同様の効果を得ることができる。さらに、第5の実施形態では、ビット線BL毎にトリミング用のMTJ素子MTJt1、MTJt2が設けられているため、MTJ素子MTJm毎にトリミング用のMTJ素子MTJt1、MTJt2を設ける場合よりも、セル面積を縮小することができる。
第6の実施形態は、チェーン構造のメモリセルにトリミング用のMTJ素子を接続している。尚、本実施形態において、第1及び第2の実施形態と同様の点については説明を省略する。
図24は、本発明の第6の実施形態に係る磁気ランダムアクセスメモリのメモリセルの回路図を示す。図25は、本発明の第6の実施形態に係る磁気ランダムアクセスメモリのメモリセルの断面図を示す。以下に、第6の実施形態に係る磁気ランダムアクセスメモリのメモリセルについて説明する。
上記第6の実施形態によれば、第2の実施形態と同様の効果を得ることができる。
Claims (5)
- 磁化方向が固定された第1の固定層と第1の閾値に基づいて磁化方向が反転可能な第1の記録層と前記第1の固定層及び前記第1の記録層の間に設けられた第1の非磁性層とを有し、前記第1の固定層及び前記第1の記録層の間に流す電流の向きに応じて前記第1の固定層及び前記第1の記録層の前記磁化方向が平行状態又は反平行状態となるメモリセル素子と、
前記メモリセル素子の一端に接続された第1の配線と、
電流経路の一端が前記メモリセル素子の他端に接続されたトランジスタと、
前記電流経路の他端に接続された第2の配線と、
前記メモリセル素子に電気的に接続され、前記第1の閾値と異なる第2の閾値に基づいて抵抗値が変化する第1の抵抗変化素子と
を具備し、
前記第1の抵抗変化素子は、アンチ・フューズ素子又は磁気抵抗素子であり、
前記第1の抵抗変化素子が前記磁気抵抗素子の場合、前記メモリセル素子の前記第1の閾値が所定値よりも大きいときは、イニシャル時の前記磁気抵抗素子は反平行状態に設定されており、前記メモリセル素子の前記第1の閾値が所定値よりも小さいときは、イニシャル時の前記磁気抵抗素子は平行状態に設定されている、ことを特徴とする磁気ランダムアクセスメモリ。 - 前記第1の抵抗変化素子は、前記メモリセル素子を含むメモリセルアレイの端部において、前記第1の配線に接続されていることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
- 前記第1の抵抗変化素子は、磁化方向が固定された第2の固定層と前記第2の閾値に基づいて磁化方向が反転可能な第2の記録層と前記第2の固定層及び前記第2の記録層の間に設けられた第2の非磁性層とを有し、前記第2の固定層及び前記第2の記録層の間に流す電流の向きに応じて前記第2の固定層及び前記第2の記録層の前記磁化方向が平行状態又は反平行状態となり、
前記メモリセル素子と前記第1の抵抗変化素子とは直列接続されていることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。 - 前記メモリセル素子に電気的に接続され、前記第1の閾値と異なる第3の閾値に基づいて抵抗値が変化する第2の抵抗変化素子をさらに具備し、
前記第1の抵抗変化素子は、磁化方向が固定された第2の固定層と前記第2の閾値に基づいて磁化方向が反転可能な第2の記録層と前記第2の固定層及び前記第2の記録層の間に設けられた第2の非磁性層とを有し、前記第2の固定層及び前記第2の記録層の間に流す電流の向きに応じて前記第2の固定層及び前記第2の記録層の前記磁化方向が平行状態又は反平行状態となり、
前記第2の抵抗変化素子は、磁化方向が固定された第3の固定層と前記第3の閾値に基づいて磁化方向が反転可能な第3の記録層と前記第3の固定層及び前記第3の記録層の間に設けられた第3の非磁性層とを有し、前記第3の固定層及び前記第3の記録層の間に流す電流の向きに応じて前記第3の固定層及び前記第3の記録層の前記磁化方向が平行状態又は反平行状態となり、
前記メモリセル素子と前記第1の抵抗変化素子と前記第2の抵抗変化素子とは直列接続されており、
前記第1の抵抗変化素子は前記反平行状態に設定され、前記第2の抵抗変化素子は前記平行状態に設定されていることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。 - 磁化方向が固定された第1の固定層と第1の閾値に基づいて磁化方向が反転可能な第1の記録層と前記第1の固定層及び前記第1の記録層の間に設けられた第1の非磁性層とを有し、前記第1の固定層及び前記第1の記録層の間に流す電流の向きに応じて前記第1の固定層及び前記第1の記録層の前記磁化方向が平行状態又は反平行状態となるメモリセル素子と、
前記メモリセル素子の一端に接続された第1の配線と、
電流経路の一端が前記メモリセル素子の他端に接続されたトランジスタと、
前記電流経路の他端に接続された第2の配線と、
前記メモリセル素子に電気的に接続され、前記第1の閾値と異なる第2の閾値に基づいて抵抗値が変化する第1の抵抗変化素子と
を具備し、
前記第1の抵抗変化素子は、アンチ・フューズ素子又は磁気抵抗素子であり、
前記第1の抵抗変化素子が前記磁気抵抗素子の場合、前記メモリセル素子の前記第1の閾値が所定値よりも大きいときは、イニシャル時の前記磁気抵抗素子は反平行状態に設定され、前記メモリセル素子の前記第1の閾値が所定値よりも小さいときは、イニシャル時の前記磁気抵抗素子は平行状態に設定され、
前記メモリセル素子の膜面に対して垂直方向に書き込み電流を流し、前記メモリセル素子にデータを書き込む場合、
前記書き込み電流により前記第1の抵抗変化素子の前記抵抗値を変化させることで、前記メモリセル素子に流れる電流値の大きさを変化させ、前記第1の閾値を超える電流を前記メモリセル素子に流すことを特徴とする磁気ランダムアクセスメモリの書き込み方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008078A JP5165898B2 (ja) | 2007-01-17 | 2007-01-17 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
US12/015,015 US7965542B2 (en) | 2007-01-17 | 2008-01-16 | Magnetic random access memory and write method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007008078A JP5165898B2 (ja) | 2007-01-17 | 2007-01-17 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177276A JP2008177276A (ja) | 2008-07-31 |
JP5165898B2 true JP5165898B2 (ja) | 2013-03-21 |
Family
ID=39617636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007008078A Expired - Fee Related JP5165898B2 (ja) | 2007-01-17 | 2007-01-17 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7965542B2 (ja) |
JP (1) | JP5165898B2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7919826B2 (en) * | 2007-04-24 | 2011-04-05 | Kabushiki Kaisha Toshiba | Magnetoresistive element and manufacturing method thereof |
JP5074314B2 (ja) | 2008-07-07 | 2012-11-14 | 株式会社日立製作所 | フレーム転送装置 |
US7974119B2 (en) | 2008-07-10 | 2011-07-05 | Seagate Technology Llc | Transmission gate-based spin-transfer torque memory unit |
JP2010055696A (ja) * | 2008-08-28 | 2010-03-11 | Elpida Memory Inc | 半導体記憶装置 |
US7852660B2 (en) * | 2008-10-08 | 2010-12-14 | Seagate Technology Llc | Enhancing read and write sense margins in a resistive sense element |
US7936580B2 (en) | 2008-10-20 | 2011-05-03 | Seagate Technology Llc | MRAM diode array and access method |
US9030867B2 (en) | 2008-10-20 | 2015-05-12 | Seagate Technology Llc | Bipolar CMOS select device for resistive sense memory |
US7936583B2 (en) | 2008-10-30 | 2011-05-03 | Seagate Technology Llc | Variable resistive memory punchthrough access method |
US7825478B2 (en) | 2008-11-07 | 2010-11-02 | Seagate Technology Llc | Polarity dependent switch for resistive sense memory |
US8178864B2 (en) | 2008-11-18 | 2012-05-15 | Seagate Technology Llc | Asymmetric barrier diode |
US8203869B2 (en) | 2008-12-02 | 2012-06-19 | Seagate Technology Llc | Bit line charge accumulation sensing for resistive changing memory |
JP5462490B2 (ja) * | 2009-01-19 | 2014-04-02 | 株式会社日立製作所 | 半導体記憶装置 |
WO2010103649A1 (ja) * | 2009-03-12 | 2010-09-16 | 富士通株式会社 | 複合抵抗変化素子及びその製造方法 |
US8159856B2 (en) | 2009-07-07 | 2012-04-17 | Seagate Technology Llc | Bipolar select device for resistive sense memory |
US8158964B2 (en) | 2009-07-13 | 2012-04-17 | Seagate Technology Llc | Schottky diode switch and memory units containing the same |
KR101448365B1 (ko) * | 2010-04-28 | 2014-10-07 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 기억 장치 |
US8648426B2 (en) | 2010-12-17 | 2014-02-11 | Seagate Technology Llc | Tunneling transistors |
US8767446B2 (en) | 2011-10-12 | 2014-07-01 | International Business Machines Corporation | Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack |
US9093149B2 (en) * | 2012-09-04 | 2015-07-28 | Qualcomm Incorporated | Low cost programmable multi-state device |
US8836058B2 (en) | 2012-11-29 | 2014-09-16 | International Business Machines Corporation | Electrostatic control of magnetic devices |
US8976569B2 (en) * | 2013-01-30 | 2015-03-10 | Hewlett-Packard Development Company, L.P. | Mitigation of inoperable low resistance elements in programable crossbar arrays |
US9589615B2 (en) * | 2015-06-25 | 2017-03-07 | Intel Corporation | Digitally trimmable integrated resistors including resistive memory elements |
US9704919B1 (en) * | 2016-06-24 | 2017-07-11 | Qualcomm Incorporated | High aspect ratio vertical interconnect access (via) interconnections in magnetic random access memory (MRAM) bit cells |
DE102016112765B4 (de) * | 2016-07-12 | 2024-04-25 | Infineon Technologies Ag | Magnetspeicherbauelement und Verfahren zum Betreiben desselben |
KR102641744B1 (ko) * | 2017-01-20 | 2024-03-04 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
US10468293B2 (en) | 2017-12-28 | 2019-11-05 | Spin Memory, Inc. | Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels |
US10658425B2 (en) | 2017-12-28 | 2020-05-19 | Spin Memory, Inc. | Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels |
US11222970B2 (en) * | 2017-12-28 | 2022-01-11 | Integrated Silicon Solution, (Cayman) Inc. | Perpendicular magnetic tunnel junction memory cells having vertical channels |
US10460778B2 (en) | 2017-12-29 | 2019-10-29 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction memory cells having shared source contacts |
US10629649B2 (en) | 2017-12-29 | 2020-04-21 | Spin Memory, Inc. | Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor |
US11417829B2 (en) * | 2018-05-18 | 2022-08-16 | Integrated Silicon Solution, (Cayman) Inc. | Three dimensional perpendicular magnetic tunnel junction with thin film transistor array |
JP7429431B2 (ja) | 2020-02-27 | 2024-02-08 | 国立研究開発法人産業技術総合研究所 | 情報処理装置および情報処理装置の駆動方法 |
US11758714B2 (en) * | 2020-07-31 | 2023-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fuse cell structure |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6714444B2 (en) * | 2002-08-06 | 2004-03-30 | Grandis, Inc. | Magnetic element utilizing spin transfer and an MRAM device using the magnetic element |
US7209378B2 (en) * | 2002-08-08 | 2007-04-24 | Micron Technology, Inc. | Columnar 1T-N memory cell structure |
JP3813942B2 (ja) * | 2003-04-25 | 2006-08-23 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
JP2005116923A (ja) * | 2003-10-10 | 2005-04-28 | Hitachi Ltd | スピントルクを用いた不揮発性磁気メモリセルおよびこれを用いた磁気ランダムアクセスメモリ |
JP4747507B2 (ja) * | 2004-04-16 | 2011-08-17 | ソニー株式会社 | 磁気メモリ及びその記録方法 |
US7251154B2 (en) * | 2005-08-15 | 2007-07-31 | Micron Technology, Inc. | Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance |
JP4599256B2 (ja) * | 2005-09-09 | 2010-12-15 | 株式会社東芝 | 磁気スイッチング素子及びこれを用いた信号処理装置 |
JP2007258533A (ja) * | 2006-03-24 | 2007-10-04 | Fujitsu Ltd | 半導体記憶装置及びその駆動方法 |
US8120949B2 (en) * | 2006-04-27 | 2012-02-21 | Avalanche Technology, Inc. | Low-cost non-volatile flash-RAM memory |
JP5388525B2 (ja) * | 2008-09-25 | 2014-01-15 | 株式会社東芝 | プログラマブル論理回路 |
US20100091546A1 (en) * | 2008-10-15 | 2010-04-15 | Seagate Technology Llc | High density reconfigurable spin torque non-volatile memory |
-
2007
- 2007-01-17 JP JP2007008078A patent/JP5165898B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-16 US US12/015,015 patent/US7965542B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008177276A (ja) | 2008-07-31 |
US20080170432A1 (en) | 2008-07-17 |
US7965542B2 (en) | 2011-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165898B2 (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
JP5091495B2 (ja) | 磁気ランダムアクセスメモリ | |
JP4434527B2 (ja) | 半導体記憶装置 | |
KR100581299B1 (ko) | 자기 저항 효과 소자 및 이것을 갖는 자기 메모리 | |
JP3892736B2 (ja) | 半導体記憶装置 | |
KR100521825B1 (ko) | 자기 기억 장치 및 그 제조 방법 | |
US6861314B2 (en) | Semiconductor memory device utilizing tunnel magneto resistive effects and method for manufacturing the same | |
JP5234106B2 (ja) | 磁気メモリ素子の記録方法 | |
JP4080982B2 (ja) | 磁気メモリ | |
JP4040414B2 (ja) | 磁気メモリ | |
JP2007273495A (ja) | 磁気メモリ装置及びその駆動方法 | |
US6661689B2 (en) | Semiconductor memory device | |
JP2004179183A (ja) | 磁気抵抗効果素子および磁気メモリ | |
JP2002299575A (ja) | 半導体記憶装置 | |
US20080310215A1 (en) | Magnetic random access memory and write method of the same | |
JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
JP2008187048A (ja) | 磁気抵抗効果素子 | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP4618989B2 (ja) | 磁気記憶半導体装置 | |
KR20030044864A (ko) | 자기 기억 장치 및 그 제조 방법 | |
JP5723311B2 (ja) | 磁気トンネル接合素子および磁気メモリ | |
US6791866B2 (en) | Magnetoresistive film, method of manufacturing magnetoresistive film, and memory using magnetoresistive film | |
JP2004079632A (ja) | 半導体集積回路装置 | |
JP2002299574A (ja) | 磁気記憶素子、磁気記憶装置および携帯端末装置 | |
JP3866110B2 (ja) | 磁気メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090312 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |