JP5152510B2

JP5152510B2 - 電圧変換回路

Info

Publication number: JP5152510B2
Application number: JP2008238928A
Authority: JP
Inventors: 研一弘津; 芳久浅尾
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2008-09-18
Filing date: 2008-09-18
Publication date: 2013-02-27
Anticipated expiration: 2028-09-18
Also published as: JP2010074929A

Description

本発明は、モデム等の情報通信機器の電源回路に使用される電圧変換回路に関し、特に、直流−直流変換回路に関する。

図７は、背景技術に係る電圧変換回路（直流−直流変換回路）の構成を示す回路図である（例えば下記非特許文献１参照）。この電圧変換回路は、直流電源１の電圧を降圧して負荷３に供給するものであり、図７に示すように、トランジスタＱ、ダイオードＤ、チョークコイルＬ、及びコンデンサＣを備えて構成されている。

戸川治朗著、「実用電源回路設計ハンドブック」、第２６版、ＣＱ出版株式会社、２００８年１月１日、ｐ９２−９３

図７に示した電圧変換回路は、チョークコイルＬを備えて構成されている。一般的にチョークコイルは大型であるため、チョークコイルＬを備えることによって電圧変換回路の全体が大型化する。また、チョークコイルは巻線又は鉄芯内で損失が発生するため、チョークコイルＬを備えることによって電圧変換回路の変換効率が低下する。

本発明はかかる事情に鑑みて成されたものであり、チョークコイルを省略することにより、装置の小型化及び変換効率の向上を実現し得る、電圧変換回路を得ることを目的とする。

本発明の第１の態様に係る電圧変換回路は、直流の入力電圧を降圧して直流の出力電圧を出力する降圧回路を備え、前記降圧回路は、複数のコンデンサと、前記入力電圧による前記複数のコンデンサの充電動作と、前記複数のコンデンサの放電動作とを切り換える、第１のスイッチング素子と、前記複数のコンデンサの接続を、充電動作時には直列接続に切り換え、放電動作時には並列接続に切り換える、第２のスイッチング素子とを有することを特徴とするものである。

第１の態様に係る電圧変換回路によれば、複数のコンデンサは、直列接続された状態で入力電圧によって充電される。従って、各コンデンサの電圧は、入力電圧よりも低くなる。そのため、複数のコンデンサのうちの一のコンデンサの電圧を出力電圧として取り出すことにより、入力電圧が降圧された出力電圧を得ることができる。しかも、放電動作時には複数のコンデンサが並列接続されるため、負荷に対して複数のコンデンサから十分な電流を供給することが可能である。

本発明の第２の態様に係る電圧変換回路は、第１の態様に係る電圧変換回路において特に、縦続接続された複数の前記降圧回路を備え、前段の前記降圧回路から出力された前記出力電圧によって、自段の前記降圧回路が有する前記複数のコンデンサが充電されることを特徴とするものである。

第２の態様に係る電圧変換回路によれば、複数の降圧回路が縦続接続されることにより、初段の降圧回路に入力された入力電圧をさらに降圧することができる。従って、縦続接続する降圧回路の段数を変更することによって、最終段の降圧回路の出力電圧として、所望のレベルに降圧された電圧を得ることが可能となる。

本発明の第３の態様に係る電圧変換回路は、第２の態様に係る電圧変換回路において特に、複数の前記降圧回路の各々は、第３のスイッチング素子をさらに有し、前記第３のスイッチング素子は、前段の前記降圧回路が有する前記複数のコンデンサの充電動作時には、自段の前記降圧回路を前段の前記降圧回路から電気的に分離し、前段の前記降圧回路が有する前記複数のコンデンサの放電動作時には、自段の前記降圧回路を前段の前記降圧回路に電気的に接続することを特徴とするものである。

第３の態様に係る電圧変換回路によれば、前段の降圧回路が有する第３のスイッチング素子が導通状態である場合には、自段の降圧回路が有する第３のスイッチング素子を非導通状態とし、前段の降圧回路が有する第３のスイッチング素子が非導通状態である場合には、自段の降圧回路が有する第３のスイッチング素子を導通状態とすることにより、電圧変換回路の入力と出力との間を、いずれかの第３のスイッチング素子によって電気的に分離することが可能となる。

本発明の第４の態様に係る電圧変換回路は、第１〜第３のいずれか一つの態様に係る電圧変換回路において特に、電圧変換回路は情報通信機器の電源回路に使用されることを特徴とするものである。

第４の態様に係る電圧変換回路によれば、チョークコイルを省略したことにより、小型化でき、また、発熱量も少ない。そのため、壁際や部屋の隅等の、狭所でかつ熱対策の面からも不利な環境下に設置されやすい情報通信機器の電源回路として好適である。

本発明に係る電圧変換回路によれば、チョークコイルを省略することにより、装置の小型化及び変換効率の向上を図ることが可能となる。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。

図１は、本発明の実施の形態に係る電圧変換回路（直流−直流変換回路）の構成を示す回路図である。電圧変換回路は、降圧回路２を備えて構成されている。降圧回路２は、コンデンサＣ１〜Ｃ３と、ダイオードＤ１，Ｄ２と、スイッチング素子の一例としてのＮチャネルＭＯＳＦＥＴ（以下「トランジスタ」と略称する）Ｑ１〜Ｑ４，Ｑ１０とを有している。

トランジスタＱ１０のドレイン電極は、端子Ｎ１ａを介して、直流電源１の正極に接続されている。トランジスタＱ１０のソース電極は、ノードＰ１に接続されている。トランジスタＱ１のドレイン電極は、ノードＰ１に接続されている。トランジスタＱ１のソース電極は、ノードＰ２に接続されている。トランジスタＱ２のドレイン電極は、ノードＰ２に接続されている。トランジスタＱ２のソース電極は、ノードＰ３に接続されている。トランジスタＱ３のドレイン電極は、ノードＰ４に接続されている。トランジスタＱ３のソース電極は、ノードＰ５に接続されている。トランジスタＱ４のドレイン電極は、ノードＰ５に接続されている。トランジスタＱ４のソース電極は、ノードＰ６に接続されている。

コンデンサＣ１の一方電極は、ノードＰ１に接続されている。コンデンサＣ１の他方電極は、ノードＰ４に接続されている。コンデンサＣ２の一方電極は、ノードＰ２に接続されている。コンデンサＣ２の他方電極は、ノードＰ５に接続されている。コンデンサＣ３の一方電極は、ノードＰ３に接続されている。コンデンサＣ３の他方電極は、ノードＰ６に接続されている。

ダイオードＤ１のアノードは、ノードＰ４に接続されている。ダイオードＤ１のカソードは、ノードＰ２に接続されている。ダイオードＤ２のアノードは、ノードＰ５に接続されている。ダイオードＤ２のカソードは、ノードＰ３に接続されている。

ノードＰ２は、端子Ｎ２ａを介して、負荷３に接続されている。ノードＰ５は、端子Ｎ２ｂを介して、負荷３に接続されている。ノードＰ６は、端子Ｎ１ｂを介して、直流電源１の負極に接続されている。

図２は、本実施の形態に係る電圧変換回路の動作を示すタイミングチャートである。直流電源１によって、端子Ｎ１ａと端子Ｎ１ｂとの間には、電圧Ｖ１が印加されている。

時刻Ｔ１において、トランジスタＱ１〜Ｑ４の各ゲート電極に、ローレベルのゲート電圧（ゲート−ソース間電圧。以下同様。）が印加される。これにより、トランジスタＱ１〜Ｑ４がオフされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が非導通状態となる。その結果、コンデンサＣ１〜Ｃ３が直列接続される。つまり、ノードＰ１から、コンデンサＣ１、ノードＰ４、ダイオードＤ１、ノードＰ２、コンデンサＣ２、ノードＰ５、ダイオードＤ２、ノードＰ３、及びコンデンサＣ３をこの順に経由してノードＰ６に到る経路が形成される。

時刻Ｔ２において、トランジスタＱ１０のゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ１０がオンされ、トランジスタＱ１０のドレイン電極とソース電極との間が導通状態となる。

この時、トランジスタＱ１〜Ｑ４がオフされているため、直列接続されたコンデンサＣ１〜Ｃ３は、入力電圧Ｖ１によって充電される。これにより、端子Ｎ２ａと端子Ｎ２ｂとの間の電圧Ｖ２が上昇する。

時刻Ｔ３において、トランジスタＱ１０のゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ１０がオフされ、トランジスタＱ１０のドレイン電極とソース電極との間が非導通状態となる。その結果、コンデンサＣ１〜Ｃ３の充電が停止される。

時刻Ｔ４において、トランジスタＱ１〜Ｑ４の各ゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ１〜Ｑ４がオンされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が導通状態となる。その結果、コンデンサＣ１〜Ｃ３が並列接続される。つまり、端子Ｎ２ａ（ノードＰ２）と端子Ｎ２ｂ（ノードＰ５）との間で、コンデンサＣ１〜Ｃ３が並列接続される。

この時、トランジスタＱ１０がオフされているため、コンデンサＣ１〜Ｃ３には直流電源１の電圧Ｖ１が印加されない。従って、コンデンサＣ１〜Ｃ３は放電動作を行う。コンデンサＣ１〜Ｃ３からの放電電流は、負荷３に供給される。ここで、コンデンサＣ２の一方電極からコンデンサＣ１の他方電極に向けての電流の逆流が、ダイオードＤ１によって規制される。また、コンデンサＣ３の一方電極からコンデンサＣ２の他方電極に向けての電流の逆流が、ダイオードＤ２によって規制される。

コンデンサＣ１〜Ｃ３から放電電流が流出することにより、図２に示すように、端子Ｎ２ａと端子Ｎ２ｂとの間の電圧Ｖ２が徐々に低下する。但し、静電容量が十分に大きいコンデンサをコンデンサＣ１〜Ｃ３として採用することにより、放電電流の流出に伴う電圧Ｖ２の低下を抑制することができる。

時刻Ｔ５において、トランジスタＱ１〜Ｑ４の各ゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ１〜Ｑ４がオフされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が非導通状態となる。その結果、コンデンサＣ１〜Ｃ３が直列接続される。以降の動作は上記と同様である。

図２に示すように、降圧回路２からの出力電圧Ｖ２は、降圧回路２への入力電圧Ｖ１よりも小さい。換言すれば、入力電圧Ｖ１が降圧回路２によって降圧されて、出力電圧Ｖ２として出力されている。

ここで、コンデンサＣ１，Ｃ２，Ｃ３の各静電容量をそれぞれＣ１，Ｃ２，Ｃ３とすると、出力電圧Ｖ２は、
Ｖ２＝３・Ｖ１／（（１／Ｃ１＋１／Ｃ２＋１／Ｃ３）・（Ｃ１＋Ｃ２＋Ｃ３））
となる。

コンデンサＣ１〜Ｃ３の各静電容量が互いに等しい場合（つまりＣ１＝Ｃ２＝Ｃ３である場合）には、
Ｖ２＝Ｖ１／３
となる。つまり、この場合は、入力電圧Ｖ１が降圧回路２によって１／３に降圧されて、出力電圧Ｖ２として出力されている。

上記の例では３個のコンデンサＣ１〜Ｃ３が用いられたが、コンデンサの個数は３個に限らず、複数個であれば良い。一般化して、ｎ個（ｎは２以上の自然数）のコンデンサが用いられると仮定すると、
Ｖ２＝ｎ・Ｖ１／（（１／Ｃ１＋・・・＋１／Ｃｎ）・（Ｃ１＋・・・＋Ｃｎ））
となる。

全てのコンデンサＣ１〜Ｃｎの各静電容量が互いに等しい場合（つまりＣ１＝・・・＝Ｃｎである場合）には、
Ｖ２＝Ｖ１／ｎ
となる。

本実施の形態に係る電圧変換回路によれば、チョークコイル（図７参照）を省略できるため、装置の小型化及び変換効率の向上を図ることができる。

また、本実施の形態に係る電圧変換回路によれば、複数のコンデンサＣ１〜Ｃ３は、直列接続された状態で入力電圧Ｖ１によって充電される。従って、各コンデンサＣ１〜Ｃ３の両端電圧は、入力電圧Ｖ１よりも低くなる。そのため、複数のコンデンサＣ１〜Ｃ３のうちの一のコンデンサ（上記の例ではコンデンサＣ２）の両端電圧を出力電圧Ｖ２として取り出すことにより、入力電圧Ｖ１が降圧された出力電圧Ｖ２を得ることができる。しかも、放電動作時には複数のコンデンサＣ１〜Ｃ３が並列接続されるため、負荷３に対して複数のコンデンサＣ１〜Ｃ３から十分な電流を供給することが可能である。

また、本実施の形態に係る電圧変換回路によれば、放電動作時に、コンデンサＣ３からコンデンサＣ２に向けて逆流する電流がダイオードＤ２によって規制され、コンデンサＣ２からコンデンサＣ１に向けて逆流する電流がダイオードＤ１によって規制される。従って、コンデンサＣ２，Ｃ３からの放電電流は適切に負荷３に供給される。その結果、複数のコンデンサＣ１〜Ｃ３から負荷３に対して十分な電流を供給することが可能となる。

＜第１の変形例＞
図３は、第１の変形例に係る電圧変換回路の構成を示す回路図である。第１の変形例に係る電圧変換回路は、図１に示した電圧変換回路において、降圧回路２と負荷３との間に、降圧回路２と同様の降圧回路４を追加したものである。つまり、降圧回路を複数段（この例では２段）に縦続接続したものである。

降圧回路４は、コンデンサＣ４〜Ｃ６と、ダイオードＤ３，Ｄ４と、トランジスタＱ５〜Ｑ８，Ｑ２０とを有している。

トランジスタＱ２０のドレイン電極は、端子Ｎ３ａを介して、降圧回路２のノードＰ２に接続されている。トランジスタＱ２０のソース電極は、ノードＰ７に接続されている。トランジスタＱ５のドレイン電極は、ノードＰ７に接続されている。トランジスタＱ５のソース電極は、ノードＰ８に接続されている。トランジスタＱ６のドレイン電極は、ノードＰ８に接続されている。トランジスタＱ６のソース電極は、ノードＰ９に接続されている。トランジスタＱ７のドレイン電極は、ノードＰ１０に接続されている。トランジスタＱ７のソース電極は、ノードＰ１１に接続されている。トランジスタＱ８のドレイン電極は、ノードＰ１１に接続されている。トランジスタＱ８のソース電極は、ノードＰ１２に接続されている。

コンデンサＣ４の一方電極は、ノードＰ７に接続されている。コンデンサＣ４の他方電極は、ノードＰ１０に接続されている。コンデンサＣ５の一方電極は、ノードＰ８に接続されている。コンデンサＣ５の他方電極は、ノードＰ１１に接続されている。コンデンサＣ６の一方電極は、ノードＰ９に接続されている。コンデンサＣ６の他方電極は、ノードＰ１２に接続されている。

ダイオードＤ３のアノードは、ノードＰ１０に接続されている。ダイオードＤ３のカソードは、ノードＰ８に接続されている。ダイオードＤ４のアノードは、ノードＰ１１に接続されている。ダイオードＤ４のカソードは、ノードＰ９に接続されている。

ノードＰ８は、端子Ｎ２ａを介して、負荷３に接続されている。ノードＰ１１は、端子Ｎ２ｂを介して、負荷３に接続されている。ノードＰ１２は、端子Ｎ３ｂを介して、降圧回路２のノードＰ５に接続されている。

図４は、第１の変形例に係る電圧変換回路の動作を示すタイミングチャートである。直流電源１によって、端子Ｎ１ａと端子Ｎ１ｂとの間には、電圧Ｖ１が印加されている。

時刻Ｔ１において、トランジスタＱ１〜Ｑ４の各ゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ１〜Ｑ４がオフされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が非導通状態となる。その結果、コンデンサＣ１〜Ｃ３が直列接続される。つまり、ノードＰ１から、コンデンサＣ１、ノードＰ４、ダイオードＤ１、ノードＰ２、コンデンサＣ２、ノードＰ５、ダイオードＤ２、ノードＰ３、及びコンデンサＣ３をこの順に経由してノードＰ６に到る経路が形成される。

また、時刻Ｔ１において、トランジスタＱ２０のゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ２０がオフされ、トランジスタＱ２０のドレイン電極とソース電極との間が非導通状態となる。

この時、トランジスタＱ１〜Ｑ４がオフされているため、直列接続されたコンデンサＣ１〜Ｃ３は、入力電圧Ｖ１によって充電される。これにより、端子Ｎ３ａと端子Ｎ３ｂとの間の電圧Ｖ３が上昇する。

また、時刻Ｔ２において、トランジスタＱ５〜Ｑ８の各ゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ５〜Ｑ８がオンされ、トランジスタＱ５〜Ｑ８の各ドレイン電極と各ソース電極との間が導通状態となる。その結果、コンデンサＣ４〜Ｃ６が並列接続される。つまり、端子Ｎ２ａ（ノードＰ８）と端子Ｎ２ｂ（ノードＰ１１）との間で、コンデンサＣ４〜Ｃ６が並列接続される。

この時、トランジスタＱ２０がオフされているため、コンデンサＣ４〜Ｃ６には降圧回路２からの出力電圧Ｖ３が印加されない。従って、コンデンサＣ４〜Ｃ６は放電動作を行う。コンデンサＣ４〜Ｃ６からの放電電流は、負荷３に供給される。ここで、コンデンサＣ５の一方電極からコンデンサＣ４の他方電極に向けての電流の逆流が、ダイオードＤ３によって規制される。また、コンデンサＣ６の一方電極からコンデンサＣ５の他方電極に向けての電流の逆流が、ダイオードＤ４によって規制される。

コンデンサＣ４〜Ｃ６から放電電流が流出することにより、図４に示すように、端子Ｎ２ａと端子Ｎ２ｂとの電圧Ｖ２が徐々に低下する。但し、静電容量が十分に大きいコンデンサをコンデンサＣ４〜Ｃ６として採用することにより、放電電流の流出に伴う電圧Ｖ２の低下を抑制することができる。

また、時刻Ｔ３において、トランジスタＱ５〜Ｑ８の各ゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ５〜Ｑ８がオフされ、トランジスタＱ５〜Ｑ８の各ドレイン電極と各ソース電極との間が非導通状態となる。その結果、コンデンサＣ４〜Ｃ６が直列接続される。つまり、ノードＰ７から、コンデンサＣ４、ノードＰ１０、ダイオードＤ３、ノードＰ８、コンデンサＣ５、ノードＰ１１、ダイオードＤ４、ノードＰ９、及びコンデンサＣ６をこの順に経由してノードＰ１２に到る経路が形成される。

時刻Ｔ４において、トランジスタＱ１〜Ｑ４の各ゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ１〜Ｑ４がオンされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が導通状態となる。その結果、コンデンサＣ１〜Ｃ３が並列接続される。つまり、端子Ｎ３ａ（ノードＰ２）と端子Ｎ３ｂ（ノードＰ５）との間で、コンデンサＣ１〜Ｃ３が並列接続される。

この時、トランジスタＱ１０がオフされているため、コンデンサＣ１〜Ｃ３には直流電源１の電圧が印加されない。従って、コンデンサＣ１〜Ｃ３は放電動作を行う。コンデンサＣ１〜Ｃ３からの放電電流は、降圧回路４に供給される。

コンデンサＣ１〜Ｃ３から放電電流が流出することにより、図４に示すように、端子Ｎ３ａと端子Ｎ３ｂとの間の電圧Ｖ３が徐々に低下する。但し、静電容量が十分に大きいコンデンサをコンデンサＣ１〜Ｃ３として採用することにより、放電電流の流出に伴う電圧Ｖ３の低下を抑制することができる。

また、時刻Ｔ４において、トランジスタＱ２０のゲート電極に、ハイレベルのゲート電圧が印加される。これにより、トランジスタＱ２０がオンされ、トランジスタＱ２０のドレイン電極とソース電極との間が導通状態となる。

この時、トランジスタＱ５〜Ｑ８がオフされているため、直列接続されたコンデンサＣ４〜Ｃ６は、降圧回路２からの出力電圧Ｖ３によって充電される。これにより、端子Ｎ２ａと端子Ｎ２ｂとの間の電圧Ｖ２が上昇する。

時刻Ｔ５において、トランジスタＱ１〜Ｑ４の各ゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ１〜Ｑ４がオフされ、トランジスタＱ１〜Ｑ４の各ドレイン電極と各ソース電極との間が非導通状態となる。その結果、コンデンサＣ１〜Ｃ３が直列接続される。また、時刻Ｔ５において、トランジスタＱ２０のゲート電極に、ローレベルのゲート電圧が印加される。これにより、トランジスタＱ２０がオフされ、トランジスタＱ２０のドレイン電極とソース電極との間が非導通状態となる。その結果、コンデンサＣ４〜Ｃ６の充電が停止される。以降の動作は上記と同様である。

図４に示すように、降圧回路２からの出力電圧Ｖ３は、降圧回路２への入力電圧Ｖ１よりも小さい。換言すれば、入力電圧Ｖ１が降圧回路２によって降圧されて、出力電圧Ｖ３として出力されている。また、降圧回路４からの出力電圧Ｖ２は、降圧回路４への入力電圧Ｖ３よりも小さい。換言すれば、入力電圧Ｖ３が降圧回路４によって降圧されて、出力電圧Ｖ２として出力されている。結果として、入力電圧Ｖ１が降圧回路２，４によって降圧されて、出力電圧Ｖ２として出力されている。

ここで、コンデンサＣ４，Ｃ５，Ｃ６の各静電容量をそれぞれＣ４，Ｃ５，Ｃ６とすると、出力電圧Ｖ２は、
Ｖ２＝３・Ｖ３／（（１／Ｃ４＋１／Ｃ５＋１／Ｃ６）・（Ｃ４＋Ｃ５＋Ｃ６））
となる。

コンデンサＣ４〜Ｃ６の各静電容量が互いに等しい場合（つまりＣ４＝Ｃ５＝Ｃ６である場合）には、
Ｖ２＝Ｖ３／３
となる。つまり、この場合は、入力電圧Ｖ３が降圧回路４によって１／３に降圧されて、出力電圧Ｖ２として出力されている。なお、上記の例では３個のコンデンサＣ４〜Ｃ６が用いられたが、コンデンサの個数は３個に限らず、複数個であれば良い。

コンデンサＣ１〜Ｃ３の各静電容量が互いに等しく（つまりＣ１＝Ｃ２＝Ｃ３）、コンデンサＣ４〜Ｃ６の各静電容量が互いに等しい（つまりＣ４＝Ｃ５＝Ｃ６）場合には、
Ｖ２＝Ｖ１・１／３・１／３＝Ｖ１／９
となる。つまり、この場合は、入力電圧Ｖ１が降圧回路２，４によって１／９に降圧されて、出力電圧Ｖ２として出力される。

第１の変形例に係る電圧変換回路によれば、複数の降圧回路２，４が縦続接続されることにより、初段の降圧回路２に入力された入力電圧Ｖ１を次段の降圧回路４によってさらに降圧することができる。従って、縦続接続する降圧回路の段数を変更することによって、最終段の降圧回路４の出力電圧Ｖ２として、所望のレベルに降圧された電圧を得ることが可能となる。

＜第２の変形例＞
図５は、第２の変形例に係る電圧変換回路の構成を示す回路図である。第２の変形例に係る電圧変換回路は、図１に示した電圧変換回路において、トランジスタＱ１１を追加したものである。トランジスタＱ１１のドレイン電極は、ノードＰ６に接続されている。トランジスタＱ１１のソース電極は、端子Ｎ１ｂに接続されている。

トランジスタＱ１０のオン期間（つまりコンデンサＣ１〜Ｃ３の充電期間）においては、トランジスタＱ１１のゲート電極にハイレベルのゲート電圧が印加されることにより、トランジスタＱ１１もオンされる。

一方、トランジスタＱ１０のオフ期間（つまりコンデンサＣ１〜Ｃ３の放電期間）においては、トランジスタＱ１１のゲート電極にローレベルのゲート電圧が印加されることにより、トランジスタＱ１１もオフされる。トランジスタＱ１０，Ｑ１１が双方ともオフされるため、コンデンサＣ１〜Ｃ３の放電期間においては、直流電源１と負荷３とを電気的に分離することが可能となる。

＜第３の変形例＞
図６は、第３の変形例に係る電圧変換回路の構成を示す回路図である。第３の変形例に係る電圧変換回路は、図３に示した第１の変形例に係る電圧変換回路において、トランジスタＱ１１，Ｑ２１を追加したものである。トランジスタＱ１１のドレイン電極は、ノードＰ６に接続されている。トランジスタＱ１１のソース電極は、端子Ｎ１ｂに接続されている。トランジスタＱ２１のドレイン電極は、ノードＰ１２に接続されている。トランジスタＱ２１のソース電極は、端子Ｎ３ｂに接続されている。

トランジスタＱ１０のオン期間においては、トランジスタＱ１１のゲート電極にハイレベルのゲート電圧が印加されることにより、トランジスタＱ１１もオンされる。また、トランジスタＱ２０のオン期間においては、トランジスタＱ２１のゲート電極にハイレベルのゲート電圧が印加されることにより、トランジスタＱ２１もオンされる。

一方、トランジスタＱ１０のオフ期間においては、トランジスタＱ１１のゲート電極にローレベルのゲート電圧が印加されることにより、トランジスタＱ１１もオフされる。また、トランジスタＱ２０のオフ期間においては、トランジスタＱ２１のゲート電極にローレベルのゲート電圧が印加されることにより、トランジスタＱ２１もオフされる。

図４に示したように、トランジスタＱ１０のオン期間（つまりコンデンサＣ１〜Ｃ３の充電期間）はトランジスタＱ２０のオフ期間（つまりコンデンサＣ４〜Ｃ６の放電期間）にほぼ等しく、トランジスタＱ１０のオフ期間（つまりコンデンサＣ１〜Ｃ３の放電期間）はトランジスタＱ２０のオン期間（つまりコンデンサＣ４〜Ｃ６の充電期間）にほぼ等しい。従って、トランジスタＱ１０，Ｑ１１がともにオンされている期間においては、トランジスタＱ２０，Ｑ２１はともにオフされており、一方、トランジスタＱ２０，Ｑ２１がともにオンされている期間においては、トランジスタＱ１０，Ｑ１１はともにオフされている。つまり、トランジスタＱ１０，Ｑ１１の対と、トランジスタＱ２０，Ｑ２１の対との一方は、オフされている。

その結果、第３の変形例に係る電圧変換回路によれば、オフされているトランジスタＱ１０，Ｑ１１又はトランジスタＱ２０，Ｑ２１によって、直流電源１と負荷３との間を電気的に分離することが可能となる。

＜第４の変形例＞
トランジスタＱ１〜Ｑ８は、ＳｉＣ（シリコンカーバイド）の基板、ＧａＮ（ガリウムナイトライド）の基板、又はダイヤモンド半導体の基板を用いたトランジスタであることが望ましい。ＳｉＣ、ＧａＮ、又はダイヤモンド半導体の基板を用いたトランジスタは、シリコン基板を用いたトランジスタよりも高耐圧である。従って、高耐圧であるが集積化が困難な縦型トランジスタとは異なり、複数のトランジスタＱ１〜Ｑ８を、横型トランジスタとして基板の同一面上に並べて形成することが可能となる。つまり、複数のトランジスタＱ１〜Ｑ８を、単体のＩＣチップとして集積化することが可能となる。その結果、さらなる小型化を図ることができる。

なお、他のトランジスタＱ１０，Ｑ１１，Ｑ２０，Ｑ２１についても同様に、ＳｉＣ、ＧａＮ、又はダイヤモンド半導体の基板を用いることにより、シリコン基板を用いたトランジスタと比較して、高耐圧化を図ることができる。

＜第５の変形例＞
上記実施の形態又は上記各変形例に係る電圧変換回路は、モデム、ルータ、ホームゲートウェイ、セットトップボックス、又はノートパソコン等の情報通信機器の電源回路としての用途に好適である。例えば、ＰＬＣ（Power Line Communication）等の電力線通信システムにおいては、電力線（又は電力線と信号線との同軸ケーブル）と各端末との間にモデムが介挿される。このモデムの電源回路内の電圧変換回路として、上記実施の形態又は上記各変形例に係る電圧変換回路を用いることができる。

上記実施の形態又は上記各変形例に係る電圧変換回路によれば、チョークコイル（図７参照）を省略したことにより、小型化でき、また、発熱量も少ない。そのため、壁際や部屋の隅等の、狭所でかつ熱対策の面からも不利な環境下に設置されやすいモデム等の情報通信機器の電源回路として好適である。

なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

本発明の実施の形態に係る電圧変換回路の構成を示す回路図である。本発明の実施の形態に係る電圧変換回路の動作を示すタイミングチャートである。第１の変形例に係る電圧変換回路の構成を示す回路図である。第１の変形例に係る電圧変換回路の動作を示すタイミングチャートである。第２の変形例に係る電圧変換回路の構成を示す回路図である。第３の変形例に係る電圧変換回路の構成を示す回路図である。背景技術に係る電圧変換回路の構成を示す回路図である。

符号の説明

１直流電源
２，４降圧回路
３負荷
Ｑ１〜Ｑ８，Ｑ１０，Ｑ１１，Ｑ２０，Ｑ２１トランジスタ
Ｃ１〜Ｃ６コンデンサ
Ｄ１〜Ｄ４ダイオード

Claims

直流の入力電圧を降圧して直流の出力電圧を出力する降圧回路を備え、
前記降圧回路は、
複数のコンデンサからなるコンデンサ群と、
前記入力電圧による前記コンデンサ群の充電動作と、前記コンデンサ群の放電動作とを切り換える、第１のスイッチング素子と、
前記コンデンサ群の接続を、充電動作時には直列接続に切り換え、放電動作時には並列接続に切り換える、スイッチング素子群と、
第１のダイオードと
を有し、
前記コンデンサ群は、第１のコンデンサおよび第２のコンデンサを含み、
前記スイッチング素子群は、第２のスイッチング素子および第３のスイッチング素子を含み、
前記第２のスイッチング素子は、前記第１のコンデンサの第１端に電気的に接続された第１端と、前記第１のダイオードの第１端および前記第２のコンデンサの第１端に電気的に接続された第２端とを有し、
前記第３のスイッチング素子は、前記第１のコンデンサの第２端および前記第１のダイオードの第２端に電気的に接続された第１端と、前記第２のコンデンサの第２端に電気的に接続された第２端とを有し、
前記第２のコンデンサの両端電圧が前記出力電圧として出力され、
縦続接続された複数の前記降圧回路を備え、
前段の前記降圧回路から出力された前記出力電圧によって、自段の前記降圧回路が有する前記コンデンサ群が充電され、
前記降圧回路は、さらに、第２のダイオードを含み、
前記コンデンサ群は、さらに、第３のコンデンサを含み、
前記スイッチング素子群は、さらに、第４のスイッチング素子および第５のスイッチング素子を含み、
前記第４のスイッチング素子は、前記第２のコンデンサの第１端に電気的に接続された第１端と、前記第２のダイオードの第１端および前記第３のコンデンサの第１端に電気的に接続された第２端とを有し、
前記第５のスイッチング素子は、前記第２のコンデンサの第２端および前記第２のダイオードの第２端に電気的に接続された第１端と、前記第３のコンデンサの第２端に電気的に接続された第２端と
を有する、電圧変換回路。
複数の前記降圧回路の各々は、第６のスイッチング素子をさらに有し、
前記第６のスイッチング素子は、前段の前記降圧回路が有する前記コンデンサ群の充電動作時には、自段の前記降圧回路を前段の前記降圧回路から電気的に分離し、前段の前記降圧回路が有する前記コンデンサ群の放電動作時には、自段の前記降圧回路を前段の前記降圧回路に電気的に接続する、請求項１に記載の電圧変換回路。
情報通信機器の電源回路に使用される、請求項１または２に記載の電圧変換回路。