JP5149631B2 - 半導体メモリ装置 - Google Patents

半導体メモリ装置 Download PDF

Info

Publication number
JP5149631B2
JP5149631B2 JP2008007104A JP2008007104A JP5149631B2 JP 5149631 B2 JP5149631 B2 JP 5149631B2 JP 2008007104 A JP2008007104 A JP 2008007104A JP 2008007104 A JP2008007104 A JP 2008007104A JP 5149631 B2 JP5149631 B2 JP 5149631B2
Authority
JP
Japan
Prior art keywords
clock
data
semiconductor memory
pulse signal
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008007104A
Other languages
English (en)
Other versions
JP2008310943A (ja
Inventor
相▲ひ▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008310943A publication Critical patent/JP2008310943A/ja
Application granted granted Critical
Publication of JP5149631B2 publication Critical patent/JP5149631B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Description

本発明は、半導体メモリ装置に関し、特に、半導体メモリ装置の読出動作を安定して実現するための技術に関する。
半導体メモリ装置が高周波数で動作することにより、データの読出動作の重要性がますます高まっている。一般的に、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ） ＤＲＡＭのような半導体メモリ装置では、データ出力回路を介してデータが読み出されるが、前記データ出力回路は、ＤＬＬ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路の出力クロックに同期してデータを出力する。
図１は、従来のＤＤＲ ＤＲＡＭの読出経路の回路構成を示している。その構成をみると、外部クロックＥＣＬＫを内部クロックＩＣＬＫとしてバッファリングするクロックバッファ１０と、前記内部クロックＩＣＬＫを入力して立ち上がりクロックＲＣＬＫＤＬＬ及び立ち下がりクロックＦＣＬＫＤＬＬを出力するＤＬＬ回路２０と、前記立ち上がりクロックＲＣＬＫＤＬＬ及び立ち下がりクロックＦＣＬＫＤＬＬを入力し、これからノードＡ及びノードＢを介してそれぞれパルス信号を出力するパルス発生器３０と、パイプレジスタ（図示せず）から出力されるデータＤＡＴＡ０／ＤＡＴＡ１を入力し、この入力を前記パルス信号の入力に同期して出力するプリドライバ４０と、該プリドライバ４０の出力を入力してデータＤＱを外部に出力するメインドライバ５０とで構成される。
図１の構成による動作を説明する。
パイプレジスタに格納されていたデータＤＡＴＡ０／ＤＡＴＡ１がプリドライバ４０に伝達された後、プリドライバ４０を介してデータが出力される時点は、ＤＬＬ回路２０の出力クロックによって決定される。すなわち、偶数データは、立ち上がりクロックＲＣＬＫＤＬＬによって決定され、奇数データは、立ち下がりクロックＦＣＬＫＤＬＬによって決定される。より具体的には、前記データＤＡＴＡ０／ＤＡＴＡ１は、立ち上がりクロックＲＣＬＫＤＬＬ及び立ち下がりクロックＦＣＬＫＤＬＬに応じて、パルス発生器３０で生成されるパルス状の信号によって出力される。
前記パルス発生器３０は、フェイル（ｆａｉｌ）なくデータを伝達するために一定のパルス幅を有するパルス状の信号を生成する。このとき、半導体メモリ装置が高周波数で動作すると、前記信号のパルス幅が外部から入力されるシステムクロックのパルス幅（ｔＣＫ）よりも大きく形成され得る。この場合、プリドライバ４０でトランスミッションゲート４０２、４０４、４０６、４０８が同時に開放される区間が生じる。このような現象が発生すると、データＤＡＴＡ０及びＤＡＴＡ１がそれぞれハイレベル、ローレベルで互いに異なる論理レベルであれば、データの衝突（ｄａｔａ ｆｉｇｈｔｉｎｇ）が起きる。このようなデータの衝突時、プリドライバ４０の出力レベルは、２つの異なる論理レベルのうち、駆動力がより高いレベルに傾き、結局、図２のように、それぞれのデータに対して互いに異なるデータアイ（ｄａｔａ ｅｙｅ）を有するようになる。
図２は、図１の構成によるデータアイを示すタイミング図である。仮に、偶数データＤＡＴＡ０がハイレベル、奇数データＤＡＴＡ１がローレベルで、また、ノードＡ及びノードＢの信号が重なると、データの衝突が起きる。このとき、ローレベルのデータがより強ければ、偶数データのデータアイは小さくなり、奇数データのデータアイは大きくなるため、安定したデータ出力動作を確保することができないのである。これは、高周波数動作において非常に致命的な問題であり、結果的にフェイルを誘発する。また、データの衝突による電流消費の増大という問題が発生する。
特開２００５−００４９５４号公報
そこで、本発明は、上記のような問題に鑑みてなされたものであって、その目的は、高周波数動作においてデータアイのゲインを大きくして安定した読出動作を確保し、かつ、電流消費を抑制することができる半導体メモリ装置を提供することにある。
上記の目的を達成するため、本発明に係る半導体メモリ装置は、データをクロックの入力に同期して出力する出力回路と、該出力回路の出力のデータアイを制御するデータアイ制御回路とを備える。
本発明に係る半導体メモリ装置の駆動方法は、内部クロックが遅延ロックされたＤＬＬクロックを出力するステップと、データのデータアイを制御するステップと、前記データを前記ＤＬＬクロックの入力に同期して出力するステップとを含む。
さらに、半導体メモリ装置は、外部クロックを内部クロックとしてバッファリングするクロックバッファと、前記内部クロックを入力してＤＬＬクロックを前記クロックとして出力するＤＬＬ回路とを更に備えることを特徴とする。
さらに、半導体メモリ装置は、前記データを供給するパイプレジスタを更に備えることを特徴とする。
さらに、半導体メモリ装置は、前記出力回路が、前記ＤＬＬクロックを入力してパルス信号を出力するパルス発生器と、前記データを入力し、この入力を前記パルス信号の入力に同期して出力するプリドライバと、該プリドライバの出力に該当する出力データを外部に出力するメインドライバとを備えることを特徴とする。
さらに、半導体メモリ装置は、前記ＤＬＬクロックが、立ち上がりクロック及び立ち下がりクロックを含んでなることを特徴とする。
さらに、半導体メモリ装置は、前記データアイ制御回路が、前記内部クロック及びパルス信号を入力し、これらの位相を検出する位相検出器を備えることを特徴とする。
さらに、半導体メモリ装置は、前記位相検出器に入力される前記内部クロックとパルス信号とを同期化して供給する遅延チューニング部を更に備えることを特徴とする。
さらに、半導体メモリ装置は、前記位相検出器によって検出された値に基づき、前記パルス発生器のパルス信号の出力が制御されることを特徴とする。
さらに、半導体メモリ装置の駆動方法は、前記ＤＬＬクロックの入力に同期して出力するステップが、前記ＤＬＬクロックを入力してパルス信号を出力するステップと、前記データを前記パルス信号の入力に同期して出力するステップとを含むことを特徴とする。
さらに、半導体メモリ装置の駆動方法は、前記データのデータアイを制御するステップが、前記内部クロックとパルス信号との位相を検出するステップと、前記検出された値に基づき、前記パルス信号のパルス幅を制御するステップとを含むことを特徴とする。
さらに、半導体メモリ装置の駆動方法は、前記データのデータアイを制御するステップが、前記位相を検出するステップの前に、前記内部クロックとパルス信号とを同期化して供給するステップを更に含むことを特徴とする。
以下、添付された図面を参照して本発明の好ましい実施形態をより詳細に説明する。
図３は、本発明に係る半導体メモリ装置のブロック構成図である。
同図を参照して本発明の特徴的構成を説明すると、本発明に係る半導体メモリ装置は、データをクロックの入力に同期して出力する読出回路３Ａと、該読出回路３Ａの出力のデータアイ（ｄａｔａ ｅｙｅ）を一定に制御するデータアイ制御回路３Ｂとを備える半導体メモリ装置を提供する。当該半導体メモリ装置は、外部クロックを内部クロックとしてバッファリングするクロックバッファを更に備え、読出回路３Ａに供給される内部クロックを生成する。前記半導体メモリ装置は、前記内部クロックを入力してＤＬＬクロックを出力するＤＬＬ回路を更に備え、読出回路のクロック同期動作を行う。前記半導体メモリ装置は、前記データを供給するパイプレジスタを更に備え、前記データを伝達する。ここで、前記パイプレジスタは、当該技術分野において読出回路３Ａの範疇に含まれるものとして認められてもいる。前記読出回路３Ａは、前記ＤＬＬクロックを入力してパルス信号を出力するパルス発生器と、前記データＤＡＴＡを入力し、この入力を前記パルス信号の入力に同期して出力するプリドライバと、該プリドライバの出力を入力してデータＤＱを外部に出力するメインドライバを備えることにより、データの読出動作を行うようにすることを特徴とする。前記ＤＬＬクロックは、立ち上がりクロック及び立ち下がりクロックを含んでなることを特徴とする。前記データアイ制御回路３Ｂは、前記内部クロックとＤＬＬクロックとを同期化させて供給する遅延チューニング部を備える。また、前記データアイ制御回路３Ｂは、前記遅延チューニング部の出力の位相を検出する位相検出器を備え、位相検出動作を行うことを特徴とする。ここで、遅延チューニング部は、ＤＬＬクロックから派生した信号に対して遅延チューニングを行うことができ、前記ＤＬＬクロックを入力し、これをパルス信号化するパルス発生器の出力に対して遅延チューニングを行うことが好ましいため、本明細書では、これに関する実施構成を詳述する。
このような構成を参照すると、本発明に係る半導体メモリ装置は、位相検出によって検出された値に基づき、読出回路３Ａの出力のデータアイを一定に制御し、安定した読出動作を確保することを特徴とする。本明細書では、位相検出器によって検出された値に基づき、前記読出回路３Ａのパルス発生器のパルス信号の出力が制御される方法を１つの実施形態として提供する。このような詳細な制御方法は、本発明の目的を達成するための一例であり、他の方法によってもその実現が可能であることはいうまでもない。例えば、パルス発生器の出力のみならず、入力を制御する方法なども考えられ、本明細書では、その中でも最も効率的な方法を提示する。
図４は、図３の構成による好ましい実施形態を示す回路図である。
同図に示すように、本発明に係る半導体メモリ装置は、外部クロックＥＣＬＫを内部クロックＩＣＬＫとしてバッファリングするクロックバッファ１００と、前記内部クロックＩＣＬＫを入力して立ち上がりクロックＲＣＬＫＤＬＬ及び立ち下がりクロックＦＣＬＫＤＬＬを出力するＤＬＬ回路２００と、前記立ち上がりクロックＲＣＬＫＤＬＬ及び立ち下がりクロックＦＣＬＫＤＬＬを入力し、これからノードＡ及びノードＢを介してそれぞれパルス信号を出力するパルス発生器３００と、パイプレジスタ（図示せず）から出力されるデータＤＡＴＡ０／ＤＡＴＡ１を入力し、この入力を前記パルス信号の入力に同期して出力するプリドライバ４００と、該プリドライバ４００の出力を入力してデータＤＱを外部に出力するメインドライバ５００と、前記内部クロックＩＣＬＫとパルス信号とを同期化させて供給する遅延チューニング部６００と、該遅延チューニング部６００の出力を入力して位相検出信号ＰＤ＿ＯＵＴを出力する位相検出器７００とで構成される。
パルス発生器３００は、前記立ち上がりクロックＲＣＬＫＤＬＬ及び立ち下がりクロックＦＣＬＫＤＬＬを入力し、これらのクロック信号を位相検出信号ＰＤ＿ＯＵＴに応答して遅延の可否を決定し、これからノードＡ及びノードＢを介してそれぞれパルス信号を出力するように構成される。前記パルス発生器３００は、立ち上がりクロックＲＣＬＫＤＬＬ及び位相検出信号ＰＤ＿ＯＵＴを入力し、前記位相検出信号ＰＤ＿ＯＵＴに応答する遅延を有する立ち上がりクロックパルスをノードＡに出力する第１パルス発生器３００Ａと、立ち下がりクロックＦＣＬＫＤＬＬ及び位相検出信号ＰＤ＿ＯＵＴを入力し、前記位相検出信号ＰＤ＿ＯＵＴに応答する遅延を有する立ち下がりクロックパルスをノードＢに出力する第２パルス発生器３００Ｂとで構成される。立ち上がりクロックＲＣＬＫＤＬＬは、位相検出信号ＰＤ＿ＯＵＴの入力に応じてパルスの遅延が発生するが、この遅延タイミングは、遅延部３１０によって決定される。立ち下がりクロックＦＣＬＫＤＬＬは、位相検出信号ＰＤ＿ＯＵＴの入力に応じてパルスの遅延が発生するが、この遅延タイミングは、遅延部３２０によって決定される。本発明に係るパルス発生器３００の構成を参照すると、立ち上がりクロックＲＣＬＫＤＬＬ及び立ち下がりクロックＦＣＬＫＤＬＬのそれぞれに対して遅延の可否を制御するが、この制御は、位相検出信号ＰＤ＿ＯＵＴの入力によって行われる。遅延チューニング部６００は、内部クロックＩＣＬＫ及びパルス信号のそれぞれに対して遅延チューニングして供給するための回路であって、パルス信号は、最も好ましい実施形態として立ち上がりクロックパルスを用いた。その構成は、内部クロックＩＣＬＫを遅延チューニングするＣＬＫレプリカ遅延部６１０と、ノードＡから伝達される立ち上がりクロックパルスを遅延チューニングするＲＣＬＫレプリカ遅延部６２０とで構成される。位相検出器７００は、前記遅延チューニング部６００のＣＬＫレプリカ遅延部６１０から出力される信号と、ＲＣＬＫレプリカ遅延部６２０から出力される信号とを用いて位相検出動作を行う。
図４の構成により、本発明に係る半導体メモリ装置の動作を説明すると、次のとおりである。
本発明に係る構成上の特徴は、システムクロックから派生した信号を１つの比較対象クロックとし、ＤＬＬ回路の出力から派生した信号を残りの他の１つの比較対象クロックとして、これらを互いに比較することにより、その比較値に基づき、読出回路を構成するプリドライバに供給されるクロックを制御するものである。そうすることで、結果的に読出動作のデータアイを安定して実現することができる。
同図に示すように、具体的に、内部クロックＩＣＬＫと、パルス発生器３００のノードＡから出力される立ち上がりクロックパルスを比較するが、その前に、まず、内部クロックＩＣＬＫ及びノードＡの信号の立ち上がりを互いに同期させるＣＬＫレプリカ遅延部６１０及びＲＣＬＫレプリカ遅延部６２０が必要になり、これを位相反転するインバータがそれぞれ必要になる。このように形成された２つの信号は、位相検出器７００に入力され、パルス発生器３００ＡのノードＡから伝達される立ち上がりクロックパルスが、システムクロックのパルス幅（ｔＣＫ）を超えているか否かを判断するようになる。
仮に、ノードＡの信号、すなわち、立ち上がりクロックパルスのパルス幅が「ｔＣＫ」よりも大きければ、位相検出信号ＰＤ＿ＯＵＴは、論理ローレベルの信号を出力し、逆の場合であれば、論理ハイレベルの信号を出力する。この信号をパルス発生器３００のパルス幅を決定する遅延部３１０、３２０にフィードバックさせる。これにより、高周波数動作下において、ノードＡの信号とノードＢの信号間でハイパルスが重なることを防止することができるため、結果的に、プリドライバ４００のトランスミッションゲート４０２及び４０４、又はトランスミッションゲート４０６及び４０８が同時にターンオンされることを防止する。
仮に、データＤＡＴＡ０及びＤＡＴＡ１が異なる論理レベルであれば、従来の図１の構成の場合、データの衝突が発生するが、これは、データアイの劣化及び直流電流が流れることにより、電流消費が大きくなる。しかし、本発明のようなスキームを用いると、高周波数動作下において、２つの信号間でハイパルスが重なることを防止することにより、プリドライバ４００におけるデータの衝突を防止することができる。これは、直流電流が流れることを防止するため、電流節減効果を有し、かつ、所定の値△だけデータアイのゲインを有することができる。
図５は、図３の構成によるデータアイを示すタイミング図であって、ハイパルスが重なることを解決し、データアイのゲインを示している。
本発明に係る半導体メモリ装置は、高周波数動作において安定した読出動作を確保することができ、かつ、読出動作時の電流消費を抑制することができる効果がある。また、読出動作時、データアイのゲインを大きくして安定した読出動作を行い、かつ、電流消費を抑制することができる半導体メモリ装置を実現することができる。
以上、本発明は、上述した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。また、上述した実施形態は、半導体メモリ装置を一例として説明しているが、本発明で提示する位相検出及びフィードバックの制御によってデータアイを改善する技術は、一般的な半導体集積回路などに応用可能である。
従来のＤＤＲ ＤＲＡＭの読出経路の構成を示す回路図である。 図１の構成によるデータアイを示すタイミング図である。 本発明に係る半導体メモリ装置のブロック構成図である。 図３の構成による実施形態を示す回路図である。 図３の構成によるデータアイを示すタイミング図である。
符号の説明
１００ クロックバッファ
２００ ＤＬＬ回路
３００ パルス発生器
４００ プリドライバ
５００ メインドライバ
６００ 遅延チューニング部
７００ 位相検出器
３Ａ 読出回路
３Ｂ データアイ制御回路

Claims (7)

  1. 半導体メモリ装置において、
    外部クロックを内部クロックとしてバッファリングするクロックバッファと、
    前記内部クロックを入力してＤＬＬクロックをクロックとして出力するＤＬＬ回路と、
    データを前記クロックの入力に同期して出力する出力回路と、
    該出力回路の出力のデータアイを制御するデータアイ制御回路と
    を備え、
    前記出力回路が、前記ＤＬＬクロックを入力してパルス信号を出力するパルス発生器を備え、
    前記データアイ制御回路が、前記内部クロック及び前記パルス信号を受信し、前記パルス信号のパルス幅が前記内部クロックのパルス幅を超えたことを検出する位相検出器を備え、
    前記位相検出器によって検出された値に基づき、前記パルス発生器が前記パルス信号のパルス幅を制御することを特徴とする半導体メモリ装置。
  2. 前記データを供給するパイプレジスタを更に備えることを特徴とする請求項１に記載の半導体メモリ装置。
  3. 前記出力回路が、
    前記データを入力し、この入力を前記パルス信号の入力に同期して出力するプリドライバと、
    該プリドライバの出力に該当する出力データを外部に出力するメインドライバと
    を更に備えることを特徴とする請求項１に記載の半導体メモリ装置。
  4. 前記ＤＬＬクロックが、立ち上がりクロック及び立ち下がりクロックを含んでなることを特徴とする請求項１に記載の半導体メモリ装置。
  5. 前記位相検出器に入力される前記内部クロックとパルス信号とを同期化して供給する遅延チューニング部を更に備えることを特徴とする請求項１に記載の半導体メモリ装置。
  6. 内部クロックが遅延ロックされたＤＬＬクロックを出力するステップと、
    データのデータアイを制御するステップと、
    前記データを前記ＤＬＬクロックの入力に同期して出力するステップと
    を含み、
    前記ＤＬＬクロックの入力に同期して出力するステップが、
    前記ＤＬＬクロックを入力してパルス信号を出力するステップと、
    前記データを前記パルス信号の入力に同期して出力するステップとを含み、
    前記データのデータアイを制御するステップが、
    前記パルス信号のパルス幅が前記内部クロックのパルス幅を超えたことを検出するステップと、
    前記検出された値に基づき、前記パルス信号のパルス幅を制御するステップと
    を含むことを特徴とする半導体メモリ装置の駆動方法。
  7. 前記データのデータアイを制御するステップが、
    前記パルス信号のパルス幅が前記内部クロックのパルス幅を超えたことを検出するステップの前に、前記内部クロックとパルス信号とを同期化して供給するステップを更に含むことを特徴とする請求項６に記載の半導体メモリ装置の駆動方法。
JP2008007104A 2007-06-13 2008-01-16 半導体メモリ装置 Expired - Fee Related JP5149631B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0057727 2007-06-13
KR1020070057727A KR100907928B1 (ko) 2007-06-13 2007-06-13 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
JP2008310943A JP2008310943A (ja) 2008-12-25
JP5149631B2 true JP5149631B2 (ja) 2013-02-20

Family

ID=40132324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007104A Expired - Fee Related JP5149631B2 (ja) 2007-06-13 2008-01-16 半導体メモリ装置

Country Status (4)

Country Link
US (1) US8379784B2 (ja)
JP (1) JP5149631B2 (ja)
KR (1) KR100907928B1 (ja)
TW (1) TWI407437B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010137076A1 (ja) * 2009-05-28 2012-11-12 株式会社アドバンテスト パルス測定装置およびパルス測定方法ならびにそれらを用いた試験装置
JP2012129851A (ja) * 2010-12-16 2012-07-05 Elpida Memory Inc 半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371684A (en) 1992-03-31 1994-12-06 Seiko Epson Corporation Semiconductor floor plan for a register renaming circuit
JPH06209243A (ja) 1992-08-25 1994-07-26 Fujitsu Ltd デューティファクタ補償回路
US5706292A (en) 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
JP4070255B2 (ja) * 1996-08-13 2008-04-02 富士通株式会社 半導体集積回路
JP3720934B2 (ja) * 1996-12-17 2005-11-30 富士通株式会社 半導体記憶装置とデータ読み出し及び書き込み方法
US6020776A (en) 1998-06-22 2000-02-01 Xilinx, Inc. Efficient multiplexer structure for use in FPGA logic blocks
US6430696B1 (en) * 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
JP3873532B2 (ja) 1999-07-14 2007-01-24 富士通株式会社 半導体装置
JP2002082830A (ja) * 2000-02-14 2002-03-22 Mitsubishi Electric Corp インターフェイス回路
JP4592179B2 (ja) 2000-12-19 2010-12-01 ルネサスエレクトロニクス株式会社 ディレイロックドループ、当該ディレイロックドループを含む半導体装置およびクロック同期により動作するシステムのための制御方法
US6889336B2 (en) * 2001-01-05 2005-05-03 Micron Technology, Inc. Apparatus for improving output skew for synchronous integrate circuits has delay circuit for generating unique clock signal by applying programmable delay to delayed clock signal
KR100437539B1 (ko) * 2001-06-29 2004-06-26 주식회사 하이닉스반도체 클럭 동기 회로
US6930524B2 (en) * 2001-10-09 2005-08-16 Micron Technology, Inc. Dual-phase delay-locked loop circuit and method
KR100413774B1 (ko) 2002-02-22 2004-01-03 삼성전자주식회사 래이 아웃 면적을 감소시키는 반도체 메모리 장치
US7130367B1 (en) * 2002-04-09 2006-10-31 Applied Micro Circuits Corporation Digital delay lock loop for setup and hold time enhancement
JP4138521B2 (ja) 2003-02-13 2008-08-27 富士通株式会社 半導体装置
JP2005038526A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100540472B1 (ko) 2003-10-31 2006-01-11 주식회사 하이닉스반도체 데이터 출력에 관한 동작마진이 향상된 메모리 장치
KR100673885B1 (ko) 2004-04-27 2007-01-26 주식회사 하이닉스반도체 반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법
US7116143B2 (en) * 2004-12-30 2006-10-03 Micron Technology, Inc. Synchronous clock generator including duty cycle correction
KR100640629B1 (ko) * 2005-01-12 2006-10-31 삼성전자주식회사 동기식 반도체 메모리 장치의 지연 동기 루프 회로 및동기식 반도체 메모리 장치의 데이터 핀에 연결된 부하의정보를 생성하는 방법
KR100562655B1 (ko) * 2005-02-28 2006-03-20 주식회사 하이닉스반도체 반도체 기억 소자의 동작 제한 필터 및 그 방법
JP4928097B2 (ja) * 2005-07-29 2012-05-09 株式会社アドバンテスト タイミング発生器及び半導体試験装置
US7400181B2 (en) * 2005-09-30 2008-07-15 Agere Systems Inc. Method and apparatus for delay line control using receive data
JP2007141383A (ja) * 2005-11-18 2007-06-07 Elpida Memory Inc 半導体記憶装置
KR100800150B1 (ko) * 2006-06-30 2008-02-01 주식회사 하이닉스반도체 지연 고정 루프 장치

Also Published As

Publication number Publication date
JP2008310943A (ja) 2008-12-25
TW200849249A (en) 2008-12-16
TWI407437B (zh) 2013-09-01
US20080310574A1 (en) 2008-12-18
KR20080109423A (ko) 2008-12-17
US8379784B2 (en) 2013-02-19
KR100907928B1 (ko) 2009-07-16

Similar Documents

Publication Publication Date Title
KR100399941B1 (ko) 디디알 에스디램의 레지스터 제어 지연고정루프
KR100733471B1 (ko) 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법
JP5047736B2 (ja) Ｄｌｌ回路及びその制御方法
US7489172B2 (en) DLL driver control circuit
US7348819B2 (en) Delay locked loop circuit
KR100732760B1 (ko) 지연고정루프회로
US7944260B2 (en) Clock control circuit and a semiconductor memory apparatus having the same
US20070069782A1 (en) Delay locked loop for high speed semiconductor memory device
KR20050076202A (ko) 지연 신호 발생 회로 및 이를 포함한 메모리 시스템
KR100733465B1 (ko) 지연고정루프회로
KR100910852B1 (ko) 반도체 메모리 소자
US8773189B2 (en) Domain crossing circuit of semiconductor apparatus
JP6104586B2 (ja) 半導体装置及び半導体装置の動作方法
JP5149631B2 (ja) 半導体メモリ装置
KR100550633B1 (ko) 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법
US8638137B2 (en) Delay locked loop
KR100735548B1 (ko) 지연동기회로 및 방법
KR100631952B1 (ko) Ｄｌｌ 회로의 출력신호 구동장치
US8331190B2 (en) Semiconductor memory device and operation method thereof
US20100283519A1 (en) Clock signal generating circuit and semiconductor memory apparatus including the same
US7902889B2 (en) Delay locked loop
KR20060113305A (ko) 지연고정루프의 클럭 버퍼

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110106

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120323

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees