JP5144704B2 - 差動トランスインピーダンス増幅器 - Google Patents
差動トランスインピーダンス増幅器 Download PDFInfo
- Publication number
- JP5144704B2 JP5144704B2 JP2010069718A JP2010069718A JP5144704B2 JP 5144704 B2 JP5144704 B2 JP 5144704B2 JP 2010069718 A JP2010069718 A JP 2010069718A JP 2010069718 A JP2010069718 A JP 2010069718A JP 5144704 B2 JP5144704 B2 JP 5144704B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- voltage
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
差動トランスインピーダンス増幅器は、入力された差動入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で差動出力電圧信号に変換して出力する増幅器である。
従来の差動トランスインピーダンス増幅器50は、非反転入力端子ITおよび反転入力端子ICへ入力された入力電圧信号を増幅し、非反転出力端子OTおよび反転出力端子OCから出力電圧信号を出力するコア差動増幅器51と、非反転入力端子ITと反転出力端子OCとを接続する帰還抵抗RF1と、反転入力端子ICへと非反転出力端子OTとを接続する帰還抵抗RF2とから構成されている(例えば、非特許文献1など参照)。
このうち、Q11は、ベース端子がITに接続され、コレクタ端子が負荷抵抗RL1を介して電源電位VCCに接続され、エミッタ端子がエミッタ抵抗RE1の一端に接続されている。Q12は、ベース端子がICに接続され、コレクタ端子が負荷抵抗RL2を介してVCCに接続され、エミッタ端子がエミッタ抵抗RE2の一端に接続されている。
そして、RE1,RE2の他端とVEEとの間に電流源IS10が接続されている。差動トランスインピーダンス増幅器50は、このコア差動増幅器51において、ITとQ21のエミッタ端子すなわちOCとの間に帰還抵抗RF1を接続し、入力端子ICとQ22のエミッタ端子すなわちOTとの間に帰還抵抗RF2を接続したものである。通常、帰還抵抗RF1と帰還抵抗RF2の抵抗値は同じ値に設定する。
このため、従来の差動トランスインピーダンス増幅器によれば、同相電流入力がある場合に増幅器が良好な特性を発揮する条件から逸脱しやすくなり、出力波形が歪みやすくなるなどの不具合が発生するという問題点があった。
[第1の実施の形態]
まず、図1を参照して、本発明の第1の実施の形態にかかる差動トランスインピーダンス増幅器について説明する。図1は、第1の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示すブロック図である。
次に、図1を参照して、本実施の形態にかかる差動トランスインピーダンス増幅器の動作について説明する。
制御用増幅器13は、これら同相入力電圧と参照電圧VREFとの差電圧を増幅することにより、差電圧に応じた電圧値を有する制御信号を出力する。
したがって、入力電流信号に含まれる同相入力成分の大きさに応じた電流引抜量が、入力電流信号から電流引抜回路IS1,IS2により吸収されることになり、結果として、入力端子IT,ICに対する同相入力電圧を、参照電圧VREFに応じた一定電圧に保持することができる。
このように、本実施の形態は、入力端子IT,ICのそれぞれに一対の電流引抜回路IS1,IS2を接続し、入力信号合成回路12で得られた、入力端子IT,ICのそれぞれの信号を合成した同相入力電圧と、基準となる参照電圧VREFとの差電圧に応じた制御信号を制御用増幅器13で生成し、電流引抜回路IS1,IS2で、この制御信号に応じた電流引抜量を入力電流信号から引き抜くようにしたので、入力電流信号に含まれる同相入力成分は電流引抜回路IS1,IS2によって吸収され、入力端子IT,ICに対する同相入力電圧を、参照電圧VREFに応じた一定電圧に保持することができる。
これにより、同相入力電流成分に対する耐性の大きな差動トランスインピーダンス増幅器を実現することが可能となる。
次に、図3を参照して、本発明の第2の実施の形態にかかる差動トランスインピーダンス増幅器について説明する。図3は、第2の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示す回路図であり、図1と同じまたは同等部分には同一符号を付してある。
参照電圧発生回路14は、増幅器本体の同相半回路からなり、増幅器本体の同相半回路の入力端子の電位を参照電圧VREFとして制御用増幅器13の反転入力端子へ出力する機能を有している。
このように、本実施の形態は、増幅器本体11の同相半回路からなる参照電圧発生回路14により、増幅器本体の同相半回路の入力端子の電位を参照電圧として制御用増幅器13へ出力するものである。
本実施の形態は、最良の効果を得るための構成である。例えば、参照電圧発生回路14に含まれる同相半回路の出力端子は、帰還抵抗RF3を介して入力端子に接続されており、出力端子も入力端子とほぼ同一の電位となっている。この性質を利用すると、参照電圧VREFとして、参照電圧発生回路14に含まれる同相半回路の出力端子電圧、例えば図4の参照電圧発生回路の構成例においてはQ40のエミッタ端子の電位を出力させても、本実施の形態による効果には及ばないが、ほぼ同様の効果を得ることができる。
次に、図5を参照して、本発明の第3の実施の形態にかかる差動トランスインピーダンス増幅器について説明する。図5は、第3の実施の形態にかかる差動トランスインピーダンス増幅器の構成を示す回路図であり、図1と同じまたは同等部分には同一符号を付してある。
したがって、出力端子IT,ICの同相電圧、すなわち出力電圧信号の同相出力成分を参照電圧VREFとして用いることができる。
このように、本実施の形態は、出力端子OT,OCに接続された出力信号合成回路15で、これら出力端子OT,OCのそれぞれの信号を合成することにより出力電圧信号の同相出力成分を示す同相出力電圧を生成し、得られた同相出力電圧を参照電圧VREFとして制御用増幅器13へ出力するようにしたので、第2の実施の形態のように、独立した参照電圧発生回路14を用いることなく、参照電圧VREFを得ることができるため、消費電力や回路面積を削減できる利点がある。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
Claims (3)
- 一対の入力端子から入力された入力電流信号の差動入力成分を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換し、一対の出力端子から出力する増幅器本体と、
前記一対の入力端子に接続されて、これら入力端子のそれぞれの信号を合成することにより前記入力電流信号の同相入力電流成分を示す同相入力電圧を出力する入力信号合成回路と、
前記同相入力電圧と基準となる参照電圧との差電圧に応じた制御信号を出力する制御用増幅器と、
前記一対の入力端子にそれぞれ接続されて、前記制御信号に応じた電流引抜量を前記入力電流信号から引き抜く事で、前記入力電流信号が前記増幅器に入力される前に前記入力電流信号の同相入力電流成分を除去する一対の電流引抜回路と
を備えることを特徴とする差動トランスインピーダンス増幅器。 - 請求項1に記載の差動トランスインピーダンス増幅器は、
前記参照電圧を発生して前記制御用増幅器へ出力する参照電圧発生回路をさらに備え、
前記参照電圧発生回路は、前記増幅器本体の同相半回路からなり、前記同相半回路の入力端子の電位を前記参照電圧として出力することを特徴とする差動トランスインピーダンス増幅器。 - 請求項1に記載の差動トランスインピーダンス増幅器は、
前記一対の出力端子に接続されて、これら出力端子のそれぞれの信号を合成することにより前記出力電圧信号の同相出力成分を示す同相出力電圧を生成し、得られた同相出力電圧を前記参照電圧として前記制御用増幅器へ出力する出力信号合成回路をさらに備えることを特徴とする差動トランスインピーダンス増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069718A JP5144704B2 (ja) | 2010-03-25 | 2010-03-25 | 差動トランスインピーダンス増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069718A JP5144704B2 (ja) | 2010-03-25 | 2010-03-25 | 差動トランスインピーダンス増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011205320A JP2011205320A (ja) | 2011-10-13 |
JP5144704B2 true JP5144704B2 (ja) | 2013-02-13 |
Family
ID=44881506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069718A Active JP5144704B2 (ja) | 2010-03-25 | 2010-03-25 | 差動トランスインピーダンス増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5144704B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235376A (ja) | 2011-05-06 | 2012-11-29 | Sumitomo Electric Ind Ltd | 電子回路及び光受光回路 |
JP5302356B2 (ja) * | 2011-06-21 | 2013-10-02 | 日本電信電話株式会社 | 差動トランスインピーダンス増幅器 |
JP5525000B2 (ja) * | 2012-04-17 | 2014-06-18 | 日本電信電話株式会社 | 差動トランスインピーダンス増幅器 |
JP5933415B2 (ja) * | 2012-10-29 | 2016-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2015095830A (ja) | 2013-11-13 | 2015-05-18 | 株式会社東芝 | 差動増幅回路 |
JP2015220689A (ja) * | 2014-05-20 | 2015-12-07 | 富士通株式会社 | 差動増幅回路 |
US10725118B2 (en) * | 2018-03-28 | 2020-07-28 | Texas Instruments Incorporated | Floating input detection |
JP2021121062A (ja) | 2020-01-30 | 2021-08-19 | 旭化成エレクトロニクス株式会社 | 差動増幅器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6215909A (ja) * | 1985-07-15 | 1987-01-24 | Hitachi Ltd | 光受信回路 |
JP2007325212A (ja) * | 2006-06-05 | 2007-12-13 | Renesas Technology Corp | 半導体装置 |
-
2010
- 2010-03-25 JP JP2010069718A patent/JP5144704B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011205320A (ja) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5144704B2 (ja) | 差動トランスインピーダンス増幅器 | |
JP5092009B2 (ja) | 低ドロップアウト線形レギュレータ(ldo)、ldoを提供するための方法、およびldoを動作させるための方法 | |
US7764118B2 (en) | Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier | |
US5872446A (en) | Low voltage CMOS analog multiplier with extended input dynamic range | |
JP5098617B2 (ja) | プリエンファシス回路 | |
CN101505097A (zh) | 电压调节器及其补偿方法 | |
WO2011004591A1 (ja) | フィルタ回路及びこれを備えた光ディスク装置 | |
CN101978600B (zh) | 电容乘法器电路 | |
KR20120023578A (ko) | 집적 회로 단일단-차동 증폭기 | |
US7696822B2 (en) | Amplifying circuit and associated linearity improving method | |
TW200840208A (en) | Differential current conveyor input stage | |
KR20120023579A (ko) | 하이-임피던스 네트워크 | |
US8310307B2 (en) | Amplifying circuit | |
CN102215028B (zh) | 放大器 | |
JPH01161904A (ja) | 移相発振器 | |
JP5525000B2 (ja) | 差動トランスインピーダンス増幅器 | |
JP5302356B2 (ja) | 差動トランスインピーダンス増幅器 | |
CN107104643B (zh) | 减小光电二极管寄生电容电路 | |
JP7191598B2 (ja) | 増幅装置 | |
US9716499B2 (en) | Current amplifier and transmitter using the same | |
JP5418162B2 (ja) | トランスインピーダンスアンプ | |
JP2008271449A (ja) | 減衰器 | |
JP3922906B2 (ja) | 広帯域差動増幅回路 | |
JP4422245B2 (ja) | 光受信装置 | |
CN117200726A (zh) | 推挽式功率放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111031 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5144704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |