JPH01161904A - 移相発振器 - Google Patents
移相発振器Info
- Publication number
- JPH01161904A JPH01161904A JP63291007A JP29100788A JPH01161904A JP H01161904 A JPH01161904 A JP H01161904A JP 63291007 A JP63291007 A JP 63291007A JP 29100788 A JP29100788 A JP 29100788A JP H01161904 A JPH01161904 A JP H01161904A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- oscillator
- transistor
- phase shifter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 240000000233 Melia azedarach Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電圧により制御可能な出力周波数を有する
モノリシック集積可能な移相器−発振器に関するもので
ある。
モノリシック集積可能な移相器−発振器に関するもので
ある。
ジェイ、エル、スチェアー) (J、L、Stewar
t)著、“電気回路網の理論および設計(Theori
e und Entwurf elektrische
r Netzwerk)*、第13章、特に第387お
よび388頁から、加算装置の出力信号が、負の符号で
、2つの並列に配置されており通過時間または周波数特
性の点で相異なる回路網を介して前記加算装置の入力端
に負帰還されており、その際に相異なる回路網を通過す
る信号の重み付は係数の変更によりこのような発振器の
周波数が変更され得る移相器−発振器は知られている。
t)著、“電気回路網の理論および設計(Theori
e und Entwurf elektrische
r Netzwerk)*、第13章、特に第387お
よび388頁から、加算装置の出力信号が、負の符号で
、2つの並列に配置されており通過時間または周波数特
性の点で相異なる回路網を介して前記加算装置の入力端
に負帰還されており、その際に相異なる回路網を通過す
る信号の重み付は係数の変更によりこのような発振器の
周波数が変更され得る移相器−発振器は知られている。
制m1tt圧により両人力信号の重み付は係数が特に互
いに反対方向に変更され得るモノリシック集積可能な加
算装置は1969年6月24日付けの米国特許第345
2289号明細書に記載されている。
いに反対方向に変更され得るモノリシック集積可能な加
算装置は1969年6月24日付けの米国特許第345
2289号明細書に記載されている。
この加算装置は、定電流源と、第1および第2のトラン
ジスタを有する下側差動増幅器対と、第3および第4の
トランジスタを有する第1の上側差動増幅器対と、第5
および第6のトランジスタを有する第2の上側差動増幅
器対とから成る増幅器装置であり、第1および第2のト
ランジスタのエミッタ端子は一括接続され且つ前記定電
流源と接続されており、また第1および第2のトランジ
スタのベース端子は各1つの制御信号入力端を形成して
おり、第3および第4のトランジスタのエミッタ端子は
一括接続され且つ第1のトランジスタのコレクタ端子と
接続されており、第3トランジスタのベース端子は第1
の非反転信号入力端を、また第4のトランジスタのベー
ス端子は第1の反転信号入力端を形成しており、第5お
よび第6のトランジスタのエミッタ端子は一括接続され
且つ第2のトランジスタのコレクタ端子と接続されてお
り、第5トランジスタのベース端子は第2の非反転信号
入力端を、また第6のトランジスタのベース端子は第2
の反転信号入力端を形成しており、第3のトランジスタ
のコレクタ端子は第5のトランジスタのコレクタ端子と
一括接続され且ついずれも第1の信号出力端を形成して
おり、第4のトランジスタのコレクタ端子は第6のトラ
ンジスタのコレクタ端子と一括接続され且ついずれも第
2の信号出力端を形成しており、この第2の信号出力端
の信号は第1の信号出力端の信号に対して逆であり、ま
た両信号出力端は1つの出力回路に接続されている。
ジスタを有する下側差動増幅器対と、第3および第4の
トランジスタを有する第1の上側差動増幅器対と、第5
および第6のトランジスタを有する第2の上側差動増幅
器対とから成る増幅器装置であり、第1および第2のト
ランジスタのエミッタ端子は一括接続され且つ前記定電
流源と接続されており、また第1および第2のトランジ
スタのベース端子は各1つの制御信号入力端を形成して
おり、第3および第4のトランジスタのエミッタ端子は
一括接続され且つ第1のトランジスタのコレクタ端子と
接続されており、第3トランジスタのベース端子は第1
の非反転信号入力端を、また第4のトランジスタのベー
ス端子は第1の反転信号入力端を形成しており、第5お
よび第6のトランジスタのエミッタ端子は一括接続され
且つ第2のトランジスタのコレクタ端子と接続されてお
り、第5トランジスタのベース端子は第2の非反転信号
入力端を、また第6のトランジスタのベース端子は第2
の反転信号入力端を形成しており、第3のトランジスタ
のコレクタ端子は第5のトランジスタのコレクタ端子と
一括接続され且ついずれも第1の信号出力端を形成して
おり、第4のトランジスタのコレクタ端子は第6のトラ
ンジスタのコレクタ端子と一括接続され且ついずれも第
2の信号出力端を形成しており、この第2の信号出力端
の信号は第1の信号出力端の信号に対して逆であり、ま
た両信号出力端は1つの出力回路に接続されている。
米国電気電子学会雑誌固体回路線(IEEE jour
nalof 5olid、5tate circuit
s)、1970年2月の第45〜48頁のシー、アール
、リアン(C,R,Ryan)の論文“4象限乗算器の
応用(Applications offour−qu
adrant multiplayer)”には、非対
称な出力信号を発生するための電圧により制御可能な出
力周波数を有する発振器(電圧制御形発振器VCO)と
して、米国特許第3452289号明細書に記載されて
いる上記の回路の1つの出力端が第1のRC回路に接続
されており、またこの第1のRC回路により遅延させら
れたこの出力端の出力信号が抵抗回路を介してそれ以上
の遅延なしに第2の非反転入力端に、また信号を遅延さ
せる第2のRC回路を介して回路の第1の非反転入力端
に接続されており、発振器周波数を変更するための制御
信号入力端が同調電圧を与えられ、反転信号入力端が基
準電位に接続されており、また他の制御信号入力端が一
定電位を与えられることにより実現される発振器が示さ
れている。
nalof 5olid、5tate circuit
s)、1970年2月の第45〜48頁のシー、アール
、リアン(C,R,Ryan)の論文“4象限乗算器の
応用(Applications offour−qu
adrant multiplayer)”には、非対
称な出力信号を発生するための電圧により制御可能な出
力周波数を有する発振器(電圧制御形発振器VCO)と
して、米国特許第3452289号明細書に記載されて
いる上記の回路の1つの出力端が第1のRC回路に接続
されており、またこの第1のRC回路により遅延させら
れたこの出力端の出力信号が抵抗回路を介してそれ以上
の遅延なしに第2の非反転入力端に、また信号を遅延さ
せる第2のRC回路を介して回路の第1の非反転入力端
に接続されており、発振器周波数を変更するための制御
信号入力端が同調電圧を与えられ、反転信号入力端が基
準電位に接続されており、また他の制御信号入力端が一
定電位を与えられることにより実現される発振器が示さ
れている。
このような回路のなかで第1のRC回路の時定数が大き
く選定されるほど、相応の発振器の周波数は低い、こう
して発振器周波数が減ぜられると、最大700周波数と
制御入力端を介して設定可能な最小700周波数との比
の値は、等しい発振器回路の第1のRC回路は別として
、より低い最大■CO周波数に対する値が、第1のRC
回路のより小さい時定数に相応するより高い最大700
周波数に対する値よりも低い。最大700周波数は第2
のRC回路により遅延させられて負帰還される信号の最
大の重み付けと、抵抗回路網により遅延させられずに負
帰還される信号の最小の重み付けとにより達成される。
く選定されるほど、相応の発振器の周波数は低い、こう
して発振器周波数が減ぜられると、最大700周波数と
制御入力端を介して設定可能な最小700周波数との比
の値は、等しい発振器回路の第1のRC回路は別として
、より低い最大■CO周波数に対する値が、第1のRC
回路のより小さい時定数に相応するより高い最大700
周波数に対する値よりも低い。最大700周波数は第2
のRC回路により遅延させられて負帰還される信号の最
大の重み付けと、抵抗回路網により遅延させられずに負
帰還される信号の最小の重み付けとにより達成される。
最小700周波数は重み付は係数の相応に反対の配分を
必要とする。シー。
必要とする。シー。
アール、リアンの上記論文に示されている回路のなかに
設けられているRC回路および抵抗回路網の抵抗および
キャパシタンスは回路のモノリシックな集積の際に大き
なチップ面積を必要とし、従ってこの回路は有意義に完
全にモノリシックに集積可能でない。
設けられているRC回路および抵抗回路網の抵抗および
キャパシタンスは回路のモノリシックな集積の際に大き
なチップ面積を必要とし、従ってこの回路は有意義に完
全にモノリシックに集積可能でない。
リアンの上記論文に記載されている発振器は同調電圧の
利用可能な変化範囲が小さい点で際立っており、さらに
出力周波数変化が比較的小さい範囲内でのみ直線的に同
調電圧変化に関係している。
利用可能な変化範囲が小さい点で際立っており、さらに
出力周波数変化が比較的小さい範囲内でのみ直線的に同
調電圧変化に関係している。
直交座標系内に700周波数を縦軸に、また同調電圧を
横軸にとると、リアンの上記論文による前記の発振器に
対しては比較的小さい周波数範囲内で直線的である周波
数−同調電圧特性曲線が得られ、その際にさらにこの直
線的範囲は非常に高い傾斜を有する。
横軸にとると、リアンの上記論文による前記の発振器に
対しては比較的小さい周波数範囲内で直線的である周波
数−同調電圧特性曲線が得られ、その際にさらにこの直
線的範囲は非常に高い傾斜を有する。
しかし多くの応用分野では、特に広帯域のPLL回路に
使用する際には、より大きな周波数範囲にわたる同調電
圧と■Co周波数との間の直線的関係が必要である。さ
らに、周波数−同調電圧特性曲線の直線部分のできるか
ぎり大きい電圧変化範囲を有する周波数−同調電圧特性
曲線のできるかぎり平らな経過が宥和である。なぜなら
ば、その場合には、たとえばノイズのような望ましくな
い同調電圧変動が700周波数にあまり影響しないから
である。この特性曲線の平坦化は米国特許第34522
89号明細書の上記の回路では下側の差動増幅器の電流
反結合により達成され得る。
使用する際には、より大きな周波数範囲にわたる同調電
圧と■Co周波数との間の直線的関係が必要である。さ
らに、周波数−同調電圧特性曲線の直線部分のできるか
ぎり大きい電圧変化範囲を有する周波数−同調電圧特性
曲線のできるかぎり平らな経過が宥和である。なぜなら
ば、その場合には、たとえばノイズのような望ましくな
い同調電圧変動が700周波数にあまり影響しないから
である。この特性曲線の平坦化は米国特許第34522
89号明細書の上記の回路では下側の差動増幅器の電流
反結合により達成され得る。
ティーツェ/シェンク(Tietze/5chenk
)著、“半導体回路技術(Halblei ter−S
chal tungstechnik)″、第7版、1
985年、第337頁の第12.38図には、4象限ス
ロープ乗算器の回路図が示されている。この乗算器は、
付加された回路群は別として、上記のように米国特許第
3452289号明細書から知られている回路であり、
その際に前記の第1および第2の信号入力端は1つの信
号入力端に一括されており、また前記の電流反結合は、
下側の差動増幅器対の両トランジスタのエミッタ端子に
接続されている定電流源の代わ*)にこれらのエミッタ
端子の各々に対して1つの別々の定電流源が設けられて
おり、またエミッタ端子が直接にではなく結合抵抗を介
して互いに接続されていることにより達成される。
)著、“半導体回路技術(Halblei ter−S
chal tungstechnik)″、第7版、1
985年、第337頁の第12.38図には、4象限ス
ロープ乗算器の回路図が示されている。この乗算器は、
付加された回路群は別として、上記のように米国特許第
3452289号明細書から知られている回路であり、
その際に前記の第1および第2の信号入力端は1つの信
号入力端に一括されており、また前記の電流反結合は、
下側の差動増幅器対の両トランジスタのエミッタ端子に
接続されている定電流源の代わ*)にこれらのエミッタ
端子の各々に対して1つの別々の定電流源が設けられて
おり、またエミッタ端子が直接にではなく結合抵抗を介
して互いに接続されていることにより達成される。
本発明の課題は、電圧により制御可能な出力周波数を有
するモノリシックに集積可能な発振器であって、出力周
波数ができるかぎり広い範囲にわたり同調電圧に直線的
に関係し、またこの周波数範囲に相応する同調電圧範囲
の幅があらかじめ設けられ得る発振器を提供することで
ある。
するモノリシックに集積可能な発振器であって、出力周
波数ができるかぎり広い範囲にわたり同調電圧に直線的
に関係し、またこの周波数範囲に相応する同調電圧範囲
の幅があらかじめ設けられ得る発振器を提供することで
ある。
〔課題を解決するための手段〕
この課題は、本発明によれば、電圧により制御可能な出
力周波数を存する移相器−発振器であって、それぞれ対
称な第1の入力端、対称な第2の入力端、制御入力端、
参照入力端および対称な信号出力端を有する基本回路か
ら成っており、第1の入力端が対称なタイミング要素の
入力端を形成し、このタイミング要素の出力端が増幅器
−加算器回路の対称な第1の入力端と接続されており、
各基本回路の対称な第2の入力端がこの増幅器−加算器
回路の対称な第2の入力端を形成し、各基本回路の参照
入力端が参照電位を与えられることができ、また各基本
回路の制御入力端が増幅器・加算器回路の第1の入力端
とその出力端との間にを効な増幅率と増幅器−加算器回
路の第2の入力端とその出力端との間に有効な増幅率と
の比の変更のために同調電位を与えられ得る移相器−発
振器において、移相器−発振器が少なくとも2つの基本
回路から成っており、各基本回路の第1の非反転入力端
および第1の反転入力端が、1つの他の基本回路の両信
号出力端と、前記の入力端対の各々に正確に1つの出力
端対が対応付けられているように接続されており、その
際にそれぞれ第1の非反転入力端が信号出力端と、また
第1の反転入力端が非反転出力信号を導く相応の出力端
と一括接続されており、また第1の基本回路の信号出力
端のみが最後の基本回路の第1の反転信号入力端および
移相器−発振器を形成する基本回路の第2の反転信号入
力端に、また第1の基本回路の反転出力信号を導く出力
端が最後の基本回路の第1の非反転入力端および移相器
−発振器を形成するすべての基本回路の第2の非反転信
号入力端に接続可能であり、すべての基本回路の第1の
制御入力端が一括接続されており、また同調電位を与え
られることができ、各基本回路の参照入力端が参照電位
を与えられることができ、また少なくとも1つの基本回
路の少なくとも1つの信号出力端が移相器−発振器の信
号出力端として用いられる回路装置により達成される。
力周波数を存する移相器−発振器であって、それぞれ対
称な第1の入力端、対称な第2の入力端、制御入力端、
参照入力端および対称な信号出力端を有する基本回路か
ら成っており、第1の入力端が対称なタイミング要素の
入力端を形成し、このタイミング要素の出力端が増幅器
−加算器回路の対称な第1の入力端と接続されており、
各基本回路の対称な第2の入力端がこの増幅器−加算器
回路の対称な第2の入力端を形成し、各基本回路の参照
入力端が参照電位を与えられることができ、また各基本
回路の制御入力端が増幅器・加算器回路の第1の入力端
とその出力端との間にを効な増幅率と増幅器−加算器回
路の第2の入力端とその出力端との間に有効な増幅率と
の比の変更のために同調電位を与えられ得る移相器−発
振器において、移相器−発振器が少なくとも2つの基本
回路から成っており、各基本回路の第1の非反転入力端
および第1の反転入力端が、1つの他の基本回路の両信
号出力端と、前記の入力端対の各々に正確に1つの出力
端対が対応付けられているように接続されており、その
際にそれぞれ第1の非反転入力端が信号出力端と、また
第1の反転入力端が非反転出力信号を導く相応の出力端
と一括接続されており、また第1の基本回路の信号出力
端のみが最後の基本回路の第1の反転信号入力端および
移相器−発振器を形成する基本回路の第2の反転信号入
力端に、また第1の基本回路の反転出力信号を導く出力
端が最後の基本回路の第1の非反転入力端および移相器
−発振器を形成するすべての基本回路の第2の非反転信
号入力端に接続可能であり、すべての基本回路の第1の
制御入力端が一括接続されており、また同調電位を与え
られることができ、各基本回路の参照入力端が参照電位
を与えられることができ、また少なくとも1つの基本回
路の少なくとも1つの信号出力端が移相器−発振器の信
号出力端として用いられる回路装置により達成される。
特に有利な実施例は請求項2以下にあげられている。
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
細に説明する。
第1図には1つの特殊な実施例として、基本回路GS1
、GS2、GS3、…から成っており、電圧により制御
可能な出力周波数を有する1つの移相器−発振器が示さ
れており、その際に各基本回路は対称な第1の入力$a
、a*、対称な第2の入力端す、b*、制御入力端S1
、参照入力端S2および対称な信号出力端c、c”を設
けられており、第1の入力端a、a”は対称なタイミン
グ要素ZGの入力端を形成し、このタイミング要素ZG
の出力端は増幅器−加算器回路の対称な第1の入力端と
接続されており、各基本回路GS1、GS2、…の対称
な第2の入力端す、、b″はこの増幅器−加算器回路の
第2の入力端を形成し、各基本回路GS1、…の参照入
力端S2は参照電位を与えられることができ、またその
際に各基本回路GS1、GS2、…の制御人力#S1は
増幅器−加算器回路の第1の入力端とその出力端との間
にを効な増幅率と増幅器−加算器回路の第2の入力端と
その出力端との間に有効な増幅率との比の変更のために
1つの同調電位を与えられることができ、移相器−発振
器が少なくとも2つの基本回路GS1、GS3から成っ
ており、各基本回路の第1の非反転入力端aおよび第1
の反転入力端a8が、1つの他の基本回路の両信号出力
端c、c”と、前記の入力端対a、a*の各々に正確に
1つの出力端対c、c”が対応付けられているように、 接続されており、その際にそれぞれ第1の非反転入力@
aが1つの信号出力端Cと、また第1の反転入万端a”
が非反転出力信号を導く相応の出力端C“と一括接続さ
れており、また180°位相跳躍の発生のために第1の
基本回路GSIの信号出力端Cのみが最後の基本回路G
S3の第1の反転信号入力端a0および移相器−発振器
を形成する基本回路GS1、…の第2の反転信号入力端
b0に、また第1の基本回路031の反転出力信号を導
く出力端C0が最後の基本回路GS3の第1の非反転入
力#iaおよび移相器−発振器を形成するすべての基本
回路GS1、GS2、…の第2の非反転信号入力端すに
接続されており、すべての基本回路GS1、GS2、…
の第1の制御入力端S1が一括接続されており、また1
つの同lit位Uaを与えられることができ、各基本回
路GS1、 GS2、…の参照入力端S2が参照電位Ur1、Ur2
、…を与えられることがで1き、また少なくとも1つの
基本回路GS1、GS2、…の少なくとも1つの信号出
力端cSc”が移相器−発振器の信号出力端として用い
られている。本発明による発振器の利点は、大きな帯域
幅における回路の完全な集積可箭性にある。
、GS2、GS3、…から成っており、電圧により制御
可能な出力周波数を有する1つの移相器−発振器が示さ
れており、その際に各基本回路は対称な第1の入力$a
、a*、対称な第2の入力端す、b*、制御入力端S1
、参照入力端S2および対称な信号出力端c、c”を設
けられており、第1の入力端a、a”は対称なタイミン
グ要素ZGの入力端を形成し、このタイミング要素ZG
の出力端は増幅器−加算器回路の対称な第1の入力端と
接続されており、各基本回路GS1、GS2、…の対称
な第2の入力端す、、b″はこの増幅器−加算器回路の
第2の入力端を形成し、各基本回路GS1、…の参照入
力端S2は参照電位を与えられることができ、またその
際に各基本回路GS1、GS2、…の制御人力#S1は
増幅器−加算器回路の第1の入力端とその出力端との間
にを効な増幅率と増幅器−加算器回路の第2の入力端と
その出力端との間に有効な増幅率との比の変更のために
1つの同調電位を与えられることができ、移相器−発振
器が少なくとも2つの基本回路GS1、GS3から成っ
ており、各基本回路の第1の非反転入力端aおよび第1
の反転入力端a8が、1つの他の基本回路の両信号出力
端c、c”と、前記の入力端対a、a*の各々に正確に
1つの出力端対c、c”が対応付けられているように、 接続されており、その際にそれぞれ第1の非反転入力@
aが1つの信号出力端Cと、また第1の反転入万端a”
が非反転出力信号を導く相応の出力端C“と一括接続さ
れており、また180°位相跳躍の発生のために第1の
基本回路GSIの信号出力端Cのみが最後の基本回路G
S3の第1の反転信号入力端a0および移相器−発振器
を形成する基本回路GS1、…の第2の反転信号入力端
b0に、また第1の基本回路031の反転出力信号を導
く出力端C0が最後の基本回路GS3の第1の非反転入
力#iaおよび移相器−発振器を形成するすべての基本
回路GS1、GS2、…の第2の非反転信号入力端すに
接続されており、すべての基本回路GS1、GS2、…
の第1の制御入力端S1が一括接続されており、また1
つの同lit位Uaを与えられることができ、各基本回
路GS1、 GS2、…の参照入力端S2が参照電位Ur1、Ur2
、…を与えられることがで1き、また少なくとも1つの
基本回路GS1、GS2、…の少なくとも1つの信号出
力端cSc”が移相器−発振器の信号出力端として用い
られている。本発明による発振器の利点は、大きな帯域
幅における回路の完全な集積可箭性にある。
第1図に示されている実施例では、内部回路が同一であ
るべき3つの基本回路GS1、GS2およびGS3が設
けられており、各基本回路GS1、GS2、GS3が第
1の非反転入力端a、第1の反転入力端am、第2の非
反転入力端b、第2の反転入力端b″、第1の制御入力
端S1.1つの参照入力端S2.1つの信号出力端Cお
よび非反転信号を導く1つの出力#C′を設けられてお
り、第1の非反転入力端aが1つの対称なタイミング要
素ZGの第1の入力端を、また第1の反転入力端all
がこのタイミング要素ZGの第2の入力端を形成し、こ
のタイミング要素ZGの第1の出力端子が第1のトラン
ジスタT1のベース端子と、またこのタイミング要素Z
Gの第2の出力端子が第2のトランジスタT2のベース
端子と接続されており、第1のトランジスタT1のエミ
ッタ端子が第2のトランジスタT2のエミッタ端子と共
通に第3のトランジスタT3のコレクタに接続されてお
り、この第3のトランジスタT3のベース端子が相応の
基本回路GS1、…の#欄入力端Slを形成し、それぞ
れ各基本回路GS1、GS2、…の第2の非反転入力端
すが第4のトランジスタT4のベース端子と、また第2
の反転入力端b”が第5のトランジスタT5のベース端
子と接続されており、第4のトランジスタT4のエミッ
タ端子が第5のトランジスタT5のエミッタ端子と共通
に第6のトランジスタT6のコレクタに接続されており
、この第6のトランジスタT6のベース端子がそれぞれ
の基本回路GS1、GS2、…の参照入力端S2を形成
し、第1および第4のトランジスタT1、T4のコレク
タ端子が共通に相応の基本回路GS1、…の反転出力信
号を導く出力端cmど接続されており、また第1の抵抗
R1を介して第1の供給電位V1に接続されており、第
2および第5のトランジスタT2、T5のコレクタ端子
が共通に相応の基本回路GS1、…の信号出力端Cと接
続されており、また第2の抵抗R2を介して同じく第1
の供給電位v1に接続されており、第3のトランジスタ
T3のエミッタ端子が第1の定を流源11を介して第2
の供給電位V2に接続されており、第5のトランジスタ
T5のエミッタ端子が1つの結合抵抗Rkを介して第6
のトランジスタT6のエミッタ端子と一括接続されてお
り、また第6のトランジスタT6のエミッタ端子が第2
の定電流源I2を介して第2の供給電位V2に接続され
ている。
るべき3つの基本回路GS1、GS2およびGS3が設
けられており、各基本回路GS1、GS2、GS3が第
1の非反転入力端a、第1の反転入力端am、第2の非
反転入力端b、第2の反転入力端b″、第1の制御入力
端S1.1つの参照入力端S2.1つの信号出力端Cお
よび非反転信号を導く1つの出力#C′を設けられてお
り、第1の非反転入力端aが1つの対称なタイミング要
素ZGの第1の入力端を、また第1の反転入力端all
がこのタイミング要素ZGの第2の入力端を形成し、こ
のタイミング要素ZGの第1の出力端子が第1のトラン
ジスタT1のベース端子と、またこのタイミング要素Z
Gの第2の出力端子が第2のトランジスタT2のベース
端子と接続されており、第1のトランジスタT1のエミ
ッタ端子が第2のトランジスタT2のエミッタ端子と共
通に第3のトランジスタT3のコレクタに接続されてお
り、この第3のトランジスタT3のベース端子が相応の
基本回路GS1、…の#欄入力端Slを形成し、それぞ
れ各基本回路GS1、GS2、…の第2の非反転入力端
すが第4のトランジスタT4のベース端子と、また第2
の反転入力端b”が第5のトランジスタT5のベース端
子と接続されており、第4のトランジスタT4のエミッ
タ端子が第5のトランジスタT5のエミッタ端子と共通
に第6のトランジスタT6のコレクタに接続されており
、この第6のトランジスタT6のベース端子がそれぞれ
の基本回路GS1、GS2、…の参照入力端S2を形成
し、第1および第4のトランジスタT1、T4のコレク
タ端子が共通に相応の基本回路GS1、…の反転出力信
号を導く出力端cmど接続されており、また第1の抵抗
R1を介して第1の供給電位V1に接続されており、第
2および第5のトランジスタT2、T5のコレクタ端子
が共通に相応の基本回路GS1、…の信号出力端Cと接
続されており、また第2の抵抗R2を介して同じく第1
の供給電位v1に接続されており、第3のトランジスタ
T3のエミッタ端子が第1の定を流源11を介して第2
の供給電位V2に接続されており、第5のトランジスタ
T5のエミッタ端子が1つの結合抵抗Rkを介して第6
のトランジスタT6のエミッタ端子と一括接続されてお
り、また第6のトランジスタT6のエミッタ端子が第2
の定電流源I2を介して第2の供給電位V2に接続され
ている。
タイミング要素ZGとして、第1図では、入力信号を信
号通過時定数だけ遅延させる差動増幅器回路が設けられ
ている。この場合、第7のトランジスタT7のベース端
子がタイミング要素ZGの一方の入力端を形成し、また
第8のトランジスタT8のベース端子がタイミング要素
zGの他方の入力端子を形成する。第7および第8のト
ランジスタT7、T8のエミッタ端子は共通に第3の定
電流源I3を介して供給電位、特に第2の供給電位■2
に接続されている。第7のトランジスタT7のコレクタ
端子は第3の抵抗R3を介して、また第8のトランジス
タT8のコレクタ端子は第4の抵抗R4を介して他の供
給電位、特に第1の供給電位■1に接続されており、ま
たこれらのコレクタの各々がタイミング要素ZGの出力
端子を形成する。
号通過時定数だけ遅延させる差動増幅器回路が設けられ
ている。この場合、第7のトランジスタT7のベース端
子がタイミング要素ZGの一方の入力端を形成し、また
第8のトランジスタT8のベース端子がタイミング要素
zGの他方の入力端子を形成する。第7および第8のト
ランジスタT7、T8のエミッタ端子は共通に第3の定
電流源I3を介して供給電位、特に第2の供給電位■2
に接続されている。第7のトランジスタT7のコレクタ
端子は第3の抵抗R3を介して、また第8のトランジス
タT8のコレクタ端子は第4の抵抗R4を介して他の供
給電位、特に第1の供給電位■1に接続されており、ま
たこれらのコレクタの各々がタイミング要素ZGの出力
端子を形成する。
遅延時間を大きくし得るように、タイミング要素ZGの
信号出力端は特にそれぞれの負荷に対して並列に配置さ
れているキャパシタンスにより負荷され得るし、また特
にタイミング要素ZGが直列に接続されている前記の形
式の複数のタイミング要素から構成され得る。さらにタ
イミング要素zGは各任意の遅延回路、たとえばRC組
み合わせ回路から構成されていてよい。第1図では、任
意に構成されていてよい定電流源If、12、夏3はト
ランジスタ回路として示されており、その際にそれぞれ
のトランジスタのベースは一定の電位を与えられており
、それぞれのトランジスタのコレクタはそれぞれの電流
源の電流入力端を形成し、またそれぞれのトランジスタ
のエミッタは抵抗を介してそれぞれの電流源の電流出力
端と接続されている。
信号出力端は特にそれぞれの負荷に対して並列に配置さ
れているキャパシタンスにより負荷され得るし、また特
にタイミング要素ZGが直列に接続されている前記の形
式の複数のタイミング要素から構成され得る。さらにタ
イミング要素zGは各任意の遅延回路、たとえばRC組
み合わせ回路から構成されていてよい。第1図では、任
意に構成されていてよい定電流源If、12、夏3はト
ランジスタ回路として示されており、その際にそれぞれ
のトランジスタのベースは一定の電位を与えられており
、それぞれのトランジスタのコレクタはそれぞれの電流
源の電流入力端を形成し、またそれぞれのトランジスタ
のエミッタは抵抗を介してそれぞれの電流源の電流出力
端と接続されている。
2つの位相をずらされた信号の加え合わせの結果として
、不鮮明な信号側縁が生ずる。鋭い側縁を有する方形の
出力信号を得るため、発振器の基本回路(GS1、…)
の1つの後に対称なコンパレーター増幅器(A)、たと
えばスイッチング動作をする差動増幅器が接続され得る
。
、不鮮明な信号側縁が生ずる。鋭い側縁を有する方形の
出力信号を得るため、発振器の基本回路(GS1、…)
の1つの後に対称なコンパレーター増幅器(A)、たと
えばスイッチング動作をする差動増幅器が接続され得る
。
発振器のすべての基本回路GS1、GS2、…の反転入
力端a*、b11を1つの共通の基準電位に接続すれば
、非対称な信号に対する本発明による形式の発振器が得
られる。
力端a*、b11を1つの共通の基準電位に接続すれば
、非対称な信号に対する本発明による形式の発振器が得
られる。
第1図に示されている回路のなかの同!Fl電圧Uaが
すべての参照電圧Ur1、Ur2、…にくらべて大きい
ならば、基本回路GS1、GS2、…の各々のなかで、
タイミング要素ZGにより遅延させられる第1の入力#
ia、a”に供給される信号の重み付は係数X、は、第
2の入力端す、b“に供給される信号の重み付は係数X
、にくらべて大きい、すべてのタイミング要素が有効で
あるので、発振器のなかのリング信号通過時間T、はこ
の場合に最大であり、このことは最小の700周波数に
通ずる。同調電圧Uaがすべての参照電圧Ur1、Ur
2、…にくらべて小さいならば、重み付は係数X+およ
びX2から形成される比X−X + / X tは最小
であり、従って発振器のなかのリング信号通過時間T、
は最小であり、また700周波数は最大である。
すべての参照電圧Ur1、Ur2、…にくらべて大きい
ならば、基本回路GS1、GS2、…の各々のなかで、
タイミング要素ZGにより遅延させられる第1の入力#
ia、a”に供給される信号の重み付は係数X、は、第
2の入力端す、b“に供給される信号の重み付は係数X
、にくらべて大きい、すべてのタイミング要素が有効で
あるので、発振器のなかのリング信号通過時間T、はこ
の場合に最大であり、このことは最小の700周波数に
通ずる。同調電圧Uaがすべての参照電圧Ur1、Ur
2、…にくらべて小さいならば、重み付は係数X+およ
びX2から形成される比X−X + / X tは最小
であり、従って発振器のなかのリング信号通過時間T、
は最小であり、また700周波数は最大である。
同調電圧Uaに関係しての重み付は係数の比Xの変化は
結合抵抗Rkにより影響され得る。結合抵抗Rkが小さ
いほど、同sit圧の等しい変化の際に重み付は係数の
比Xは大きく変化する。
結合抵抗Rkにより影響され得る。結合抵抗Rkが小さ
いほど、同sit圧の等しい変化の際に重み付は係数の
比Xは大きく変化する。
最小のリング信号通過時間T、および最大のリング信号
通過時間Tl1==nT+ (ここでnはlよりも大
きい任意の実数であってよい)において、発振器周波数
の逆数値に対して1/rvco=2(T+ ’+X (
T、l−T+ ))または1 / f wco = 2
TI (I+ (n −1) X )が成り立つ、す
なわち周波数r vcoの変化と重み付は係数の比Xの
変化との間には双曲線関係が存在する。
通過時間Tl1==nT+ (ここでnはlよりも大
きい任意の実数であってよい)において、発振器周波数
の逆数値に対して1/rvco=2(T+ ’+X (
T、l−T+ ))または1 / f wco = 2
TI (I+ (n −1) X )が成り立つ、す
なわち周波数r vcoの変化と重み付は係数の比Xの
変化との間には双曲線関係が存在する。
第2図には同調電位Uaと出力周波数r vcoとの間
の関係が、第1図の回路により参照電位Ur1、Ur2
およびUr3の特殊な値および基本回路GS1、GS2
およびGS3の結合抵抗Rkに対する特殊な抵抗値の選
定によりどのように達成され得るかが示されている。こ
の場合、周波数−同調電位特性曲線の勾配は1つの広い
周波数範囲にわたり一定である。破線はそれぞれ、発振
器が基本回路csi、GS2またはGS3の1つからの
み成っていたとしたら生ずるであろう特性曲線経過を示
す、この場合、より高い周波数では、等しい周波数差を
達成するために、より低い周波数の場合よりも大きい電
圧差が必要であることがわかる。このことは発振器の周
波数の変化と重み付は係数の比Xの変化との間の前記の
双曲線関係に起因する。特性曲線の相応の等化は、さも
なければ同一の基本回路GS1、GS2およびGS3に
おいて、基本回路、CStのなかの結合抵抗Rkが基本
回路GS2のなかの結合抵抗Rkよりも大きく、また基
本回路GS3のなかの結合抵抗Rkが基本回路GS2の
なかの結合抵抗Rkよりも大きいことにより達成される
0個々の基本回路GS1、GS2、…のそれぞれの参照
入力端S2に与えられる参照電圧Ur1、Ur2、…は
、第1の基本回路GSIの周波数−同調電位特性曲線の
直線的範囲の最大側[圧(Ua Ur1)sagが第
2の基本回路GS2の周波数−同調電位特性曲線の直線
的範囲の最小制御電圧(U a U r 2 ) w
atnとほぼ等しいように選定されること、また場合に
よっては別の基本回路GS3、…の特性曲線が同一の仕
方で発振器全体の直線的な周波数−同調電位特性曲線を
得るように補うことは有意義である。
の関係が、第1図の回路により参照電位Ur1、Ur2
およびUr3の特殊な値および基本回路GS1、GS2
およびGS3の結合抵抗Rkに対する特殊な抵抗値の選
定によりどのように達成され得るかが示されている。こ
の場合、周波数−同調電位特性曲線の勾配は1つの広い
周波数範囲にわたり一定である。破線はそれぞれ、発振
器が基本回路csi、GS2またはGS3の1つからの
み成っていたとしたら生ずるであろう特性曲線経過を示
す、この場合、より高い周波数では、等しい周波数差を
達成するために、より低い周波数の場合よりも大きい電
圧差が必要であることがわかる。このことは発振器の周
波数の変化と重み付は係数の比Xの変化との間の前記の
双曲線関係に起因する。特性曲線の相応の等化は、さも
なければ同一の基本回路GS1、GS2およびGS3に
おいて、基本回路、CStのなかの結合抵抗Rkが基本
回路GS2のなかの結合抵抗Rkよりも大きく、また基
本回路GS3のなかの結合抵抗Rkが基本回路GS2の
なかの結合抵抗Rkよりも大きいことにより達成される
0個々の基本回路GS1、GS2、…のそれぞれの参照
入力端S2に与えられる参照電圧Ur1、Ur2、…は
、第1の基本回路GSIの周波数−同調電位特性曲線の
直線的範囲の最大側[圧(Ua Ur1)sagが第
2の基本回路GS2の周波数−同調電位特性曲線の直線
的範囲の最小制御電圧(U a U r 2 ) w
atnとほぼ等しいように選定されること、また場合に
よっては別の基本回路GS3、…の特性曲線が同一の仕
方で発振器全体の直線的な周波数−同調電位特性曲線を
得るように補うことは有意義である。
第3図には、信号通過時間がテクノロジーにより条件付
けられておりまた広い範囲で可変でない所与の基本回路
において、発振器の周波数範囲が低い周波数に向けてず
らされ得る本発明による発振器の1つの特殊な実施例が
示されている。多段の移相器−発振器として複数の発振
器段を直列に接続することにより発振器周波数を減する
という、第3図に示されている回路の機能の仕方の基礎
となっている原理は、上記の図書、ジェイ、エル。
けられておりまた広い範囲で可変でない所与の基本回路
において、発振器の周波数範囲が低い周波数に向けてず
らされ得る本発明による発振器の1つの特殊な実施例が
示されている。多段の移相器−発振器として複数の発振
器段を直列に接続することにより発振器周波数を減する
という、第3図に示されている回路の機能の仕方の基礎
となっている原理は、上記の図書、ジェイ、エル。
スチェアート(J、L、Ste匈art)著、“電気回
路網の理論および設計*、ベルリナー・ユニオン、シュ
ッッッガルト、1958年、第379および380頁に
記載されており、また真空管技術での3段の移相器−発
振器を例として示されている。同一の発振器段を使用す
るこのような回路の1つの特別な利点は、各発振器段の
出力端から同一の周波数の出力信号が取り出し可能であ
り、その際にこれらの出力信号が互いに固定の位相関係
にあることにある。たとえばnが直列に接続されている
同一の発振器段の数であれば、1つの発振器段の出力信
号は先行の段および後続の段に対して位相が180@/
nだけずらされている0反転された出力信号に隣接する
発振器段に対しては出力信号は位相が180’+180
°/nまたは180”−180°/nだけずらされてい
る。第3図による回路の特別な効果として言及すべきこ
ととして、たとえば請求項1.2.3または4に記載さ
れている個々の発振器段の制御および参照入力端の同一
の駆動により、発振器周波数の減少が、同調電圧Uaに
より最大設定可能な発振器周波数と同調電圧により最小
設定可能な発振器周波数との比を悪くしない、第3図に
は特に、請求項1.2.3または4の1つによる移相器
−発振器から成る1つの移相器−発振器が示されており
、その際に請求項1.2.3または4の1つによる少な
くとも2つの移相器−発振器が、請求項1.2.3また
は4の1つによる1つの移相器−発振器の1つの基本回
路GSIの出力端c、c”が請求項1.2.3または4
の1つによる1つの他の移相器−発振器の対称な第1の
入力端a、a”と、またさらにこの他の移相器−発振器
のすべての基本回路GS1、GS2、…の対称な第2の
入力端す、b”と一括接続されているように、1つのリ
ング発振器を形成しており、その際に1回だけ180“
位相跳躍の発生のために反転信号を導く出力端c0が非
反転入力端a、bに、また非反転信号を導く出力端Cが
非反転入力端a*、b*に接続されており、またその際
に個々の基本回路GS1、GS2、…の信号出力端がそ
れぞれ移相器−発振器の互いに位相をずらされた出力信
号を与えるために設けられている。
路網の理論および設計*、ベルリナー・ユニオン、シュ
ッッッガルト、1958年、第379および380頁に
記載されており、また真空管技術での3段の移相器−発
振器を例として示されている。同一の発振器段を使用す
るこのような回路の1つの特別な利点は、各発振器段の
出力端から同一の周波数の出力信号が取り出し可能であ
り、その際にこれらの出力信号が互いに固定の位相関係
にあることにある。たとえばnが直列に接続されている
同一の発振器段の数であれば、1つの発振器段の出力信
号は先行の段および後続の段に対して位相が180@/
nだけずらされている0反転された出力信号に隣接する
発振器段に対しては出力信号は位相が180’+180
°/nまたは180”−180°/nだけずらされてい
る。第3図による回路の特別な効果として言及すべきこ
ととして、たとえば請求項1.2.3または4に記載さ
れている個々の発振器段の制御および参照入力端の同一
の駆動により、発振器周波数の減少が、同調電圧Uaに
より最大設定可能な発振器周波数と同調電圧により最小
設定可能な発振器周波数との比を悪くしない、第3図に
は特に、請求項1.2.3または4の1つによる移相器
−発振器から成る1つの移相器−発振器が示されており
、その際に請求項1.2.3または4の1つによる少な
くとも2つの移相器−発振器が、請求項1.2.3また
は4の1つによる1つの移相器−発振器の1つの基本回
路GSIの出力端c、c”が請求項1.2.3または4
の1つによる1つの他の移相器−発振器の対称な第1の
入力端a、a”と、またさらにこの他の移相器−発振器
のすべての基本回路GS1、GS2、…の対称な第2の
入力端す、b”と一括接続されているように、1つのリ
ング発振器を形成しており、その際に1回だけ180“
位相跳躍の発生のために反転信号を導く出力端c0が非
反転入力端a、bに、また非反転信号を導く出力端Cが
非反転入力端a*、b*に接続されており、またその際
に個々の基本回路GS1、GS2、…の信号出力端がそ
れぞれ移相器−発振器の互いに位相をずらされた出力信
号を与えるために設けられている。
第1図は3つの基本回路C31、GS2およびGS3か
ら構成されている請求項1の対象の1つの特殊な実施例
の回路図、第2図は広帯域PLL回路に要求される周波
数と同調電圧との関係が、第1図の回路を用いて3つの
参照電圧Uref1、Uref2、Urefおよび3つ
の基本回路GS1、GS2およびGS3の結合抵抗Rk
の相応の段階付けによりどのように達成され得るかを示
すグラフ、第3図は相対的な調整範囲を小さくすること
なしに低い周波数における作動を可能にし、さらに種々
の固定の位相の等しい周波数の出力信号を与える本発明
による発振器の1つの実施例の回路図である。 GSI〜GS3…基本回路 11、I3…定電流源 Rk…結合抵抗 S1、S2…参照入力端 TI−T8…トランジスタ Ua…同tJl!圧 Url〜Ur3…参照電圧 ■1、v2…供給電位 ZG…タイミング要素 IG 1
ら構成されている請求項1の対象の1つの特殊な実施例
の回路図、第2図は広帯域PLL回路に要求される周波
数と同調電圧との関係が、第1図の回路を用いて3つの
参照電圧Uref1、Uref2、Urefおよび3つ
の基本回路GS1、GS2およびGS3の結合抵抗Rk
の相応の段階付けによりどのように達成され得るかを示
すグラフ、第3図は相対的な調整範囲を小さくすること
なしに低い周波数における作動を可能にし、さらに種々
の固定の位相の等しい周波数の出力信号を与える本発明
による発振器の1つの実施例の回路図である。 GSI〜GS3…基本回路 11、I3…定電流源 Rk…結合抵抗 S1、S2…参照入力端 TI−T8…トランジスタ Ua…同tJl!圧 Url〜Ur3…参照電圧 ■1、v2…供給電位 ZG…タイミング要素 IG 1
Claims (1)
- 【特許請求の範囲】 1)電圧により制御可能な出力周波数を有する移相器−
発振器であって、それぞれ対称な第1の入力端(a、a
^*)、対称な第2の入力端(b、b^*)、制御入力
端(S1)、参照入力端(S2)および対称な信号出力
端(c、c^*)を有する基本回路(GS1、GS2、
GS3…)から成っており、第1の入力端(a、a^*
)が対称なタイミング要素(ZG)の入力端を形成し、
このタイミング要素(ZG)の出力端が増幅器−加算器
回路の対称な第1の入力端と接続されており、各基本回
路(GS1、GS2、…)の対称な第2の入力端(b、
b^*)がこの増幅器−加算器回路の対称な第2の入力
端を形成し、各基本回路(GS1、…)の参照入力端(
S2)が参照電位を与えられることができ、また各基本
回路(GS1、GS2、…)の制御入力端(S1)が増
幅器−加算器回路の第1の入力端とその出力端との間に
有効な増幅率と増幅器−加算器回路の第2の入力端とそ
の出力端との間に有効な増幅率との比の変更のために同
調電位を与えられ得る移相器−発振器において、移相器
−発振器が少なくとも2つの基本回路(GS1、GS3
)から成っており、各基本回路の第1の非反転入力端(
a)および第1の反転入力端(a^*)が、1つの他の
基本回路の両信号出力端(c、c^*)と、前記の入力
端対(a、a^*)の各々に正確に1つの出力端対(c
、c^*)が対応付けられているように接続されており
、その際にそれぞれ第1の非反転入力端(a)が信号出
力端(c)と、また第1の反転入力端(a^*)が非反
転出力信号を導く相応の出力端(c^*)と一括接続さ
れており、また第1の基本回路(GS1)の信号出力端
(c)のみが最後の基本回路(GS3)の第1の反転信
号入力端(a^*)および移相器−発振器を形成する基
本回路(GS1、…)の第2の反転信号入力端(b^*
)に、また第1の基本回路(GS1)の反転出力信号を
導く出力端(c^*)が最後の基本回路(GS3)の第
1の非反転入力端(a)および移相器−発振器を形成す
るすべての基本回路(GS1、GS2、…)の第2の非
反転信号入力端(b)に接続可能であり、すべての基本
回路(GS1、GS2、…)の第1の制御入力端(S1
)が一括接続されており、また同調電位(Ua)を与え
られることができ、各基本回路(GS1、GS2、…)
の参照入力端(S2)が参照電位(Ur1、Ur2、…
)を与えられることができ、また少なくとも1つの基本
回路(GS1、GS2、…)の少なくとも1つの信号出
力端(c、c^*)が移相器−発振器の信号出力端とし
て用いられていることを特徴とする移相器−発振器。 2)各基本回路(GS1、GS2)が第1の非反転入力
端(a)、第1の反転入力端(a^*)、第2の非反転
入力端(b)、第2の反転入力端(b^*)、制御入力
端(S1)、参照入力端(S2)、信号出力端(c)お
よび非反転信号を導く出力端(c^*)を設けられてお
り、タイミング要素(ZG)の第1の出力端子が第1の
トランジスタ(T1)のベース端子と、またこのタイミ
ング要素(ZG)の第2の出力端子が第2のトランジス
タ(T2)のベース端子と接続されており、第1のトラ
ンジスタ(T1)のエミッタ端子が第2のトランジスタ
(T2)のエミッタ端子と共通に第3のトランジスタ(
T3)のコレクタに接続されており、この第3のトラン
ジスタ(T3)のベース端子が相応の基本回路(GS1
、…)の制御入力端(S1)を形成し、それぞれ各基本
回路(GS1、GS2、…)の第2の非反転入力端(b
)が第4のトランジスタ(T4)のベース端子と、また
第2の反転入力端(b^*)が第5のトランジスタ(T
5)のベース端子と接続されており、第4のトランジス
タ(T4)のエミッタ端子が第5のトランジスタ(T5
)のエミッタ端子と共通に第6のトランジスタ(T6)
のコレクタに接続されており、この第6のトランジスタ
(T6)のベース端子がそれぞれの基本回路(GS1、
GS2、…)の参照入力端(S2)を形成し、第1およ
び第4のトランジスタ(T1、T4)のコレクタ端子が
共通に相応の基本回路(GS1、…)の反転出力信号を
導く出力端(c^*)と接続されており、また第1の抵
抗(R1)を介して第1の供給電位(V1)に接続され
ており、第2および第5のトランジスタ(T2、T5)
のコレクタ端子が共通に相応の基本回路(GS1、…)
の信号出力端(c)と接続されており、また第2の抵抗
(R2)を介して同じく第1の供給電位(V1)に接続
されており、第3のトランジスタ(T3)のエミッタ端
子が第1の定電流源(I1)を介して第2の供給電位(
V2)に接続されており、第5のトランジスタ(T5)
のエミッタ端子が結合抵抗(Rk)を介して第6のトラ
ンジスタ(T6)のエミッタ端子と一括接続されており
、また第6のトランジスタ(T6)のエミッタ端子が第
2の定電流源(I2)を介して第2の供給電位(V2)
に接続されていることを特徴とする請求項1記載の移相
器−発振器。 3)タイミング要素(ZG)として、第7および第8の
トランジスタ(T7、T8)から成る差動増幅器回路が
設けられており、第7のトランジスタ(T7)のベース
端子および第8のトランジスタ(T8)のベース端子が
タイミング要素(ZG)の対称な入力端の各1つの入力
端子を形成し、第7および第8のトランジスタ(T7、
T8)のエミッタ端子が互いに接続されており、また共
通に第3の定電流源(I3)を介して供給電位に接続さ
れており、第7のトランジスタ(T7)のコレクタ端子
が第3の抵抗(R3)を介して、また第8のトランジス
タ(T8)のコレクタ端子が第4の抵抗(R4)を介し
て共通の他の供給電位に接続されており、また第7のト
ランジスタ(T7)のコレクタ端子および第8のトラン
ジスタ(T8)のコレクタ端子がタイミング要素(ZG
)の対称な出力端の各1つの出力端子を形成することを
特徴とする請求項1または2記載の移相器−発振器。 4)第1の基本回路(GS1)の信号出力端の後に対称
な増幅器が接続されていることを特徴とする請求項1な
いし3の1つに記載の移相器−発振器。 5)請求項1ないし4の1つによる少なくとも2つの移
相器−発振器が、請求項1ないし4の1つによる1つの
移相器−発振器の第1の基本回路(GS1)の出力端(
c、c^*)が請求項1ないし4の1つによる1つの他
の移相器−発振器の対称な第1の入力端(a、a^*)
と、またさらにこの他の移相器−発振器のすべての基本
回路(GS1、GS2、…)の対称な第2の入力端(b
、b^*)と一括接続されているように、リング発振器
を形成しており、その際に1回だけ、反転信号を導く出
力端(c^*)が非反転入力端(a、b)に、また非反
転信号を導く出力端(c)が反転入力端(a^*、b^
*)に接続可能であることを特徴とする請求項1ないし
4の1つに記載の移相器−発振器から成る移相器−発振
器。 6)すべての基本回路(GS1、GS2、…)の反転入
力端(a^*、b^*)が共通の基準電位に接続されて
いることを特徴とする請求項1ないし4の1つに記載の
移相器−発振器。 7)個々の基本回路(GS1、GS2、…)の信号出力
端がそれぞれ移相器−発振器の互いに位相をずらされた
出力信号を与えるために設けられていることを特徴とす
る請求項5記載の移相器−発振器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3739210 | 1987-11-19 | ||
DE3739210.7 | 1987-11-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01161904A true JPH01161904A (ja) | 1989-06-26 |
JP2904794B2 JP2904794B2 (ja) | 1999-06-14 |
Family
ID=6340803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63291007A Expired - Fee Related JP2904794B2 (ja) | 1987-11-19 | 1988-11-16 | 移相発振器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4879530A (ja) |
EP (1) | EP0316607B1 (ja) |
JP (1) | JP2904794B2 (ja) |
DE (1) | DE3877150D1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9115585D0 (en) * | 1991-07-18 | 1991-09-04 | Inmos Ltd | Voltage controlled oscillator |
US5168245A (en) * | 1991-10-30 | 1992-12-01 | International Business Machines Corporation | Monolithic digital phaselock loop circuit having an expanded pull-in range |
US5191301A (en) * | 1992-05-12 | 1993-03-02 | International Business Machines Corporation | Integrated differential voltage controlled ring oscillator |
US5239274A (en) * | 1992-05-26 | 1993-08-24 | Digital Equipment Corporation | Voltage-controlled ring oscillator using complementary differential buffers for generating multiple phase signals |
EP0583839B1 (en) * | 1992-08-20 | 1997-11-05 | Koninklijke Philips Electronics N.V. | Multiphase output oscillator |
DE69315010T2 (de) * | 1992-08-20 | 1998-04-16 | Koninkl Philips Electronics Nv | Oszillator mit mehrphasigen Ausgängen |
DE4231175C1 (de) * | 1992-09-17 | 1994-01-13 | Siemens Ag | Anordnung zur Taktrückgewinnung |
US5302920A (en) * | 1992-10-13 | 1994-04-12 | Ncr Corporation | Controllable multi-phase ring oscillators with variable current sources and capacitances |
KR100308603B1 (ko) * | 1993-04-20 | 2001-11-30 | 락스 죠셉 제이. | 에러 일관성 검출기를 갖는 위상 동기 루프 |
US5610560A (en) * | 1993-04-20 | 1997-03-11 | Rca Thomson Licensing Corporation | Oscillator with switched reactive elements |
US5559473A (en) * | 1994-06-23 | 1996-09-24 | At&T Global Information Solutions Company | Multi-range voltage controlled oscillator |
US5477198A (en) * | 1994-06-23 | 1995-12-19 | At&T Global Information Solutions Company | Extendible-range voltage controlled oscillator |
US5748050A (en) * | 1996-03-29 | 1998-05-05 | Symbios Logic Inc. | Linearization method and apparatus for voltage controlled oscillator |
JPH1127068A (ja) * | 1997-06-30 | 1999-01-29 | Nec Ic Microcomput Syst Ltd | 利得制御増幅器及びその制御方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3452289A (en) * | 1967-02-16 | 1969-06-24 | Motorola Inc | Differential amplifier circuits |
US3708757A (en) * | 1971-07-07 | 1973-01-02 | Gen Instrument Corp | Oscillator loop including two double valued mosfet delay networks |
US4286235A (en) * | 1979-06-25 | 1981-08-25 | Rca Corporation | VFO having plural feedback loops |
DE3673942D1 (de) * | 1985-09-27 | 1990-10-11 | Siemens Ag | Schaltungsanordnung zur kompensation des temperaturganges von gatterlaufzeiten. |
-
1988
- 1988-10-20 EP EP88117481A patent/EP0316607B1/de not_active Expired - Lifetime
- 1988-10-20 DE DE8888117481T patent/DE3877150D1/de not_active Expired - Fee Related
- 1988-11-14 US US07/270,741 patent/US4879530A/en not_active Expired - Lifetime
- 1988-11-16 JP JP63291007A patent/JP2904794B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0316607A1 (de) | 1989-05-24 |
JP2904794B2 (ja) | 1999-06-14 |
US4879530A (en) | 1989-11-07 |
EP0316607B1 (de) | 1992-12-30 |
DE3877150D1 (de) | 1993-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3333239B2 (ja) | 可変利得回路 | |
US4723110A (en) | Transconductance amplifier | |
JPH01161904A (ja) | 移相発振器 | |
CN1112765C (zh) | 有源分相器 | |
US4331929A (en) | Gain-controlled amplifier | |
EP0114731A1 (en) | Differential amplifier with high common-mode rejection | |
US8134407B2 (en) | Enhancing dual op-amps for differential connections | |
EP0314218B1 (en) | Amplifier arrangement and display device including said amplifier arrangement | |
US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
Chaichana et al. | Current-mode MISO filter using CCCDTAs and grounded capacitors | |
US5463309A (en) | Variable voltage to current conversion circuit | |
Siripruchyanun et al. | Current-controlled current differencing transconductance amplifier and applications in continuous-time signal processing circuits | |
US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
EP0049997B1 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
JPS61170113A (ja) | 2次アクテイブ位相等価器 | |
JPH08298436A (ja) | フィルタ回路 | |
JP2991727B2 (ja) | アクティブフィルタ回路 | |
JPH10198909A (ja) | 磁気情報読取り装置 | |
JP2901248B2 (ja) | 可変リアクタンス回路 | |
US6043700A (en) | Analog multiplier with thermally compensated gain | |
JPH0225286B2 (ja) | ||
JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
JP2737754B2 (ja) | フィルタ回路 | |
JPS5949727B2 (ja) | 可変移相回路 | |
JP2741103B2 (ja) | フィルタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |