JP5121120B2 - 焦点検出装置および光学機器 - Google Patents

Description

本発明は、焦点検出されるべきレンズを通過する光束を受光するセンサ手段を有する焦点検出装置および該焦点検出装置を具備するカメラや携帯電話等の光学機器の改良に関するものである。

従来、カメラの焦点検出装置として、撮影レンズの異なる射出瞳領域を通過した被写体からの光束を、一対のラインセンサ上に結像させ、被写体像を光電変換して得られた一対の被写体像の相対位置の変位量を求める（以下、位相差演算と記す）ことにより、被写体のデフォーカス量を検出して、これに基づいて撮影レンズの駆動を行う、いわゆる位相差検出方式の焦点検出装置が知られている（特許文献１）。

また、この種の焦点検出装置で、一対のラインセンサを複数の領域に分割して、領域毎に信号蓄積制御を行い、それぞれの領域で光電変換して得られた一対の被写体像を相関演算することで、複数の被写体に対して焦点検出を行う多点焦点検出装置についても知られている（特許文献２）。

また、位相差検出方式の焦点検出装置において、一対のラインセンサのうち、蓄積制御および位相差演算で使用する領域を変更することで、検出可能なデフォーカス量を調節することができる焦点検出装置についても知られている（特許文献３）。
特開平０９−０５４２４２号公報 特開２００３−２１５４４２号公報 特開昭６３−１７２２０６号公報（図８等）

ところで、上記特許文献３に開示された焦点検出装置は、焦点検出結果と撮影レンズの最大デフォーカス量に応じて、適切な蓄積制御領域を選択することを可能にしている。しかしながら、焦点検出が不能であった場合、蓄積制御領域を変更して、再度蓄積動作、演算動作を行う必要があり、焦点検出に要する時間が長くなるという課題を有していた。

また、特許文献３の焦点検出装置を、特許文献２の焦点検出装置のような、複数の被写体の焦点検出を可能とする多点焦点検出装置に適用することもできる。このような焦点検出装置とした場合の一例として、３つの測距点（焦点検出領域）における蓄積制御領域を図１０により説明する。

図１０（ａ）は、デフォーカス量が小さく（小デフォーカス量）、被写体像の位相差（ずれ量）が小さい場合のラインセンサの蓄積制御領域（Ｌ領域、Ｃ領域、Ｒ領域）を示している。小デフォーカス量の場合は、被写体像の位相差が小さいので各領域幅を狭くできる。その為、ラインセンサを３分割して、それぞれの領域で得られた信号から、複数の被写体についての焦点検出を行うことができる。

一方、図１０（ｂ）は、デフォーカス量が大きい場合（大デフォーカス量）のラインセンサの蓄積制御領域（Ｗ領域）を示している。被写体像の位相差が大きいので、被写体像が領域からはみ出さないように、ライン全体を一つの領域として使用し、蓄積制御を行う必要がある。

このように、特許文献３の焦点検出装置を、特許文献２の焦点検出装置のような多点焦点検出装置に適用した場合、大でフォーカス時であっても、一旦、図１０（ａ）のような分割領域で蓄積動作を行い、デフォーカス量が大きい場合にはその後、図１０（ｂ）のような領域で再度蓄積動作を行う必要があるため、やはり焦点検出にかかる時間が長くなるという課題を有している。

（発明の目的）
本発明の目的は、センサ手段の領域を拡大してデフォーカス状態の検出を行う必要がある場合であっても、拡大した領域での再蓄積を不要にし、その検出時間を短縮することのできる焦点検出装置および光学機器を提供しようとするものである。

上記の目的を達成するために、複数の光電変換素子で構成され、焦点検出すべきレンズを通過する光束のうち異なる一対の光束をそれぞれ受光するラインセンサと、前記ラインセンサの複数の領域毎の蓄積信号をそれぞれ記憶する第１のメモリ手段と、前記複数の領域のうちの一部あるいは全部を結合して一つの結合領域とし該結合領域全体として蓄積信号を記憶する第２のメモリ手段とを備えるＡＦセンサと、第１のタイミングで前記第１のメモリ手段または前記第２のメモリ手段へ非破壊で蓄積信号を前記ラインセンサから転送し、第２のタイミングで前記第１のタイミングで転送したメモリ手段と異なるメモリ手段へ蓄積信号を前記ラインセンサから転送する制御手段と、前記第１、第２のメモリ手段から出力されＡＤ変換された蓄積信号から、前記センサ手段に結像された一対の焦点検出対象像の位相差に基づいて前記領域のデフォーカス状態を検出するデフォーカス状態検出手段とを有する焦点検出装置とするものである。

本発明によれば、センサ手段の領域を拡大してデフォーカス状態の検出を行う必要がある場合であっても、拡大した領域での再蓄積を不要にし、その検出時間を短縮することができる焦点検出装置または光学機器を提供できるものである。

本発明を実施するための最良の形態は、以下の実施例に記載する通りである。

図１は本発明の一実施例に係わるカメラの回路構成を示すブロック図であり、同図において、カメラ用マイクロコンピュータ（以下、ＣＰＵと記す）１００には、カメラの各種操作用のスイッチ群２１４を検知するための信号入力回路２０４、撮像センサ２０６、ＡＥセンサ２０７、シャッタマグネット２１８ａ，２１８ｂを制御するためのシャッタ制御回路２０８、ＡＦセンサ１０１が接続されている。また、後述の撮影レンズとはレンズ通信回路２０５を介して信号２１５の伝達がなされ、焦点位置や絞りの制御を行う。カメラの動作はスイッチ群２１４の設定で決定される。

ＡＦセンサ１０１には一対のラインセンサが備えられており、ＣＰＵ１００は、このＡＦセンサ１０１を制御することで、ラインセンサで得られた被写体のコントラスト分布からデフォーカス量を検出し、撮影レンズの焦点位置を制御する。また、ＣＰＵ１００は、ＡＥセンサ２０７を制御することで、被写体の輝度を検出し、撮影レンズの絞り値やシャッタスピードを決定する。そして、レンズ通信回路２０５を介して撮影レンズ側の絞り値を制御し、またシャッタ制御回路２０８を介してシャッタマグネット２１８ａ，２１８ｂの通電時間を制御してシャッタスピードを制御し、さらには撮像センサ２０６を制御することで撮影動作を行う。

ＣＰＵ１００内には、カメラ動作を制御するプログラムを格納したＲＯＭ、変数を記憶するためのＲＡＭ、諸パラメータを記憶するためのＥＥＰＲＯＭ（電気的消去、書き込み可能メモリ）などの記憶回路２０９が内蔵されている。

次に、図２により、カメラの光学系の配置関係について説明する。

撮影レンズ３００を介して入射した被写体からの光束の大部分はクイックリターンミラー３０５で上方に反射され、ファインダスクリーン３０３上に結像する。カメラのユーザーはこの像をペンタプリズム３０１、接眼レンズ３０２を介して観察する。撮影光束の一部はクイックリターンミラー３０５を透過し、後方のサブミラー３０６で下方へ曲げられて、視野マスク３０７、フィールドレンズ３１１、絞り３０８、二次結像レンズ３０９を経てＡＦセンサ１０１上に結像する。この像を光電変換して得られる像信号を処理することで、撮影レンズ３００の焦点状態を検出することできる。撮影に際しては、クイックリターンミラー３０５が跳ね上がり、全光束が撮像センサ２０６上に結像され、被写体像の露光が行われる。

本実施例における焦点検出装置（図２において、視野マスク３０７から二次結像レンズ３０９までおよびＡＦセンサ１０１により構成される）での焦点検出方式は周知の位相差検出方式であり、画面内の異なる複数の領域の焦点状態を検出することが可能である。

焦点検出に関わる光学系の詳細な構成を、図３に示す。撮影レンズ３００を通過した被写体からの光束は、サブミラー３０６（図２参照）で反射され、撮像面と共役な面にある視野マスク３０７の近傍に一旦結像する。図３では、サブミラー３０６で反射され、折り返された光路を展開して示している。視野マスク３０７は画面内の測距点（焦点検出領域）以外の余分な光を遮光するための部材である。

フィールドレンズ３１１は、絞り３０８の各開口部を撮影レンズ３００の射出瞳付近に結像する作用を有している。絞り３０８の後方には二次結像レンズ３０９が配置されており、一対２つのレンズから構成され、それぞれのレンズは絞り３０８の各開口部に対応している。視野マスク３０７、フィールドレンズ３１１、絞り３０８、二次結像レンズ３０９を通過した各光束は、ＡＦセンサ１０１上のラインセンサ（センサアレイ）に結像する。また、ＡＦセンサ１０１内のラインセンサは撮影画面内の異なる被写体からの光束も結像できるように構成されている。

ここで、ＡＦセンサ１０１上におけるラインセンサと撮影画面内の測距点との位置関係について、図４および図５を参照しながら説明する。

図４はＡＦセンサ１０１内におけるラインセンサの配置を示す図である。ＡＦセンサ１０１内には、一対のライン状に形成されたラインセンサ１１１ａおよび１１１ｂが配置されている。

図５は、ファインダ内に表示される測距点の配置と、ＡＦセンサ１０１上のラインセンサ１１１ａ，１１１ｂによるＡＦ視野の範囲を示す図である。ＡＦ視野上には、測距点Ｌ、測距点Ｃ、測距点Ｒの３点の測距点が配置されており、各測距点に対応した３つの異なる被写体について焦点検出が可能になっている。

ＡＦセンサ１０１の詳細な回路構成を、図６のブロック図にて説明する。

上記の二次結像レンズ３０９により結像された被写体像は、ラインセンサ１１１ａ，１１１ｂで光電変換される。ラインセンサ１１１ａ，１１１ｂは複数の画素がライン状に並んで構成されおり、各画素で光電変換され電圧に変換された信号が蓄積回路１０２ａ，１０２ｂで蓄積される。領域選択回路１０３は、蓄積回路１０２ａで蓄積された信号を３つの領域に分割して各領域の蓄積信号をＰＢコントラスト検出回路１０４ａ，１０４ｂ，１０４ｃに入力すると共に、蓄積回路１０２ａで蓄積された全ての信号をまとめてＰＢコントラスト検出回路１０４ｄに入力する機能を持っている。

ＰＢコントラスト検出回路１０４ａ，１０４ｂ，１０４ｃ，１０４ｄは、入力された各画素の蓄積信号で最も大きな信号（以下、Ｐｅａｋ信号と記す）と、最も小さな信号（以下、Ｂｏｔｔｏｍ信号と記す）を検出し、Ｐｅａｋ信号とＢｏｔｔｏｍ信号の差分信号（以下、ＰＢ信号と記す）を蓄積制御回路１０５へ出力する。ここで、ＰＢコントラスト検出回路１０４ａ，１０４ｂ，１０４ｃ，１０４ｄで検出されたＰＢ信号をそれぞれＰＢ１，ＰＢ２，ＰＢ３，ＰＢ４とする。

蓄積制御回路１０５は、ＰＢ信号ＰＢ１，ＰＢ２，ＰＢ３，ＰＢ４を目標値と比較して、目標値よりも大きくなった時点で、領域選択回路１０３で選択された範囲に対応した蓄積信号を後述のフレームメモリに転送するために、蓄積回路１０２ａ，１０２ｂへ転送信号を出力する。ＰＢコントラスト検出回路１０４ａ，１０４ｂ，１０４ｃに入力された各領域に対応する蓄積信号を第１フレームメモリ１０６ａ，１０６ｂへ転送し、ＰＢコントラスト検出回路１０４ｄに入力された全領域に対応する蓄積信号を第２フレームメモリ１０７ａ，１０７ｂへ転送することで、蓄積制御を行う領域がオーバーラップしていても、同時に蓄積制御が行える。

領域選択回路１０３で選択された全ての領域の信号が各フレームメモリへ転送されたら、蓄積制御回路１０５により蓄積回路１０２ａ，１０２ｂでの蓄積を終了させ、ＣＰＵ１００へ蓄積完了信号を出力する。

第１フレームメモリ１０６ａ，１０６ｂ、第２フレームメモリ１０７ａ，１０７ｂに記憶された蓄積信号は、ＣＰＵ１００によりシフトレジスタ１０８を駆動することで、１画素ごとの蓄積信号として出力回路１０９へ出力される。出力回路１０９では、蓄積信号を増幅するなどの処理を行い、ＣＰＵ１００のＡＤ変換器（不図示）へ出力する。

ここで、図７および図８により、ラインセンサ１１１ａ，１１１ｂを３つの領域に分割した場合の一例を説明する。

図７において、ラインセンサ１１１ａおよび１１１ｂはそれぞれ１２０画素で構成され、ラインセンサ１１１ａの１画素目の蓄積信号をＳＡ１、ｎ画素目の蓄積信号をＳＡｎとする。また、ラインセンサ１１１ｂの１画素目の蓄積信号をＳＢ１、ｎ画素目の蓄積信号をＳＢｎとする。

ここでは、領域選択回路１０３により、領域ＳＡ１〜ＳＡ４０の範囲の蓄積信号がＰＢコントラスト検出回路１０４ａへ、領域ＳＡ４１からＳＡ８０の範囲の蓄積信号がＰＢコントラスト検出回路１０４ｂへ、領域ＳＡ８１〜ＳＡ１２０へ、の蓄積信号がＰＢコントラスト検出回路１０４ｃへ、領域ＳＡ１〜ＳＡ１２０の範囲の蓄積信号がＰＢコントラスト検出回路１０４ｄへ、それぞれ入力するように領域の選択（振り分け）が行われる。

図８は、ＰＢコントラスト検出回路１０４ａ，１０４ｂ，１０４ｃ，１０４ｄからの出力信号であるＰＢ信号ＰＢ１，ＰＢ２，ＰＢ３，ＰＢ４の信号量と蓄積時間の関係を示した図である。蓄積時間０が蓄積開始タイミングであり、時間が経過するほどＰＢ信号は増加していく。これらの信号は蓄積制御回路１０５で停止レベルと比較される。ＰＢ信号ＰＢ１，ＰＢ２，ＰＢ３が停止レベル以上になるタイミングをＴ１，Ｔ２，Ｔ３とすると、Ｔ１のタイミングでは、ＰＢコントラスト検出回路１０４ａへ入力されている領域ＳＡ１〜ＳＡ４０およびＳＢ１〜ＳＢ４０に対応した蓄積信号が第１フレームメモリ１０６ａ，１０６ｂへ転送される。また、Ｔ２のタイミングでは、ＰＢコントラスト検出回路１０４ｂへ入力されている領域ＳＡ４１〜ＳＡ８０およびＳＢ４１〜ＳＢ８０に対応した蓄積信号が第１フレームメモリ１０６ａ，１０６ｂへ転送される。また、Ｔ３のタイミングでは、ＰＢコントラスト検出回路１０４ｃへ入力されている領域ＳＡ８１〜ＳＡ１２０およびＳＢ８１〜ＳＢ１２０に対応した蓄積信号が第１フレームメモリ１０６ａ，１０６ｂへ転送される。

また、ＰＢコントラスト検出回路１０４ｄのＰＢ信号ＰＢ４が停止レベル以上になるタイミングをＴ４とすると、Ｔ４のタイミングでは、ＰＢコントラスト検出回路１０４ｄへ入力されている全領域ＳＡ１〜ＳＡ１２０およびＳＢ１〜ＳＢ１２０に対応した蓄積信号が第２フレームメモリ１０７ａ，１０７ｂへ転送されることになる。

ここで、蓄積回路１０２ａ，１０２ｂは、蓄積信号を非破壊で各フレームメモリへ転送できるように構成されており、例えばＴ１のタイミングで領域ＳＡ１〜ＳＡ４０，ＳＢ１〜ＳＢ４０の蓄積信号を第１フレームメモリ１０６ａ，１０６ｂへ転送した後も、その蓄積信号を破壊すること無く蓄積動作を継続し、Ｔ４のタイミングでは、領域ＳＡ１〜ＳＡ４０，ＳＢ１〜ＳＢ４０の蓄積信号も含めて第２フレームメモリ１０７ａ，１０７ｂへ転送することができる。よって、第２フレームメモリ１０７ａ，１０７ｂへ転送するための蓄積信号を再度蓄積するといった動作が不要になる。

このように、選択した領域毎に、被写体像のコントラストをあらわすＰＢ信号を検出し、その信号が所定レベル以上になるまで蓄積を行うことで、各領域で最適な蓄積制御を行うことができる。

以上のように、小デフォーカス時の蓄積信号を記憶する第１フレームメモリ１０６ａ，１０６ｂと、大デフォーカス時の蓄積信号を記憶する第２レームメモリ１０７ａ，１０７ｂとを備えることにより、ラインセンサを複数の領域に分割し、それぞれの領域毎に蓄積制御を行うと同時に、領域を繋げた広い領域でも蓄積制御を行うことができる。したがって、撮影画面内に複数の被写体が存在する場合でもそれぞれの被写体について焦点検出を行うことができる。また、撮影レンズの状態や被写体の位置によっては、デフォーカス量が大きくなることがあるが、そのような場合でも焦点検出に要する時間を短縮でき、レリーズタイムラグを少なくすることができる。

また、選択した領域毎に、被写体像のコントラストをあらわすＰＢ信号を検出し、その信号が所定レベル以上になるまで蓄積を行うようにしているので、各領域で最適な蓄積制御を行うことができる。

また、最大デフォーカス量が小さいことが予め判っている場合など、大デフォーカス時の検出を行う必要がない場合は、複数の領域を繋げた広い領域での蓄積制御を禁止し、さらには広い領域での蓄積制御に関わる回路（具体的には、ＰＢコントラスト検出回路１０４ｄ、第２フレームメモリ１０７ａ，１０７ｂ）の電源を遮断することで、無駄な電力の消費を防ぐことができる。

本発明の一実施例に係わるカメラの回路構成を示すブロック図である。 本発明の一実施例に係わるカメラの光学系配置図である。 本発明の一実施例に係わるカメラに具備される位相差方式の焦点検出装置の光学構成図である。 本発明の一実施例に係わる位相差方式のＡＦセンサのセンサアレイ（ラインセンサ）を示す図である。 本発明の一実施例に係わる測距点とＡＦ視野の位置関係を示した図である。 本発明の一実施例に係わるＡＦセンサの構成を示すブロック図である。 本発明の一実施例に係わるＡＦセンサの画素構成の一例を示す図である。 本発明の一実施例に係わるＰＢ信号と蓄積時間の制御方法を説明するための図である。 従来および本発明の実施例において小デフォーカス量時および大デフォーカス量時における焦点検出方法を説明するための図である。

符号の説明

１００ ＣＰＵ
１０１ ＡＦセンサ
１１１ａ，１１１ｂ ラインセンサ
１０２ａ，１０２ｂ 蓄積回路
１０３ 領域選択回路
１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ ＰＢコントラスト検出回路
１０５ 蓄積制御回路
１０６ａ，１０６ｂ 第１フレームメモリ
１０７ａ，１０７ｂ 第２フレームメモリ
１０８ シフトレジスタ
１０９ 出力回路

Claims (3)

1. 複数の光電変換素子で構成され、焦点検出すべきレンズを通過する光束のうち異なる一対の光束をそれぞれ受光するラインセンサと、前記ラインセンサの複数の領域毎の蓄積信号をそれぞれ記憶する第１のメモリ手段と、前記複数の領域のうちの一部あるいは全部を結合して一つの結合領域とし該結合領域全体として蓄積信号を記憶する第２のメモリ手段とを備えるＡＦセンサと、
   第１のタイミングで前記第１のメモリ手段または前記第２のメモリ手段へ非破壊で蓄積信号を前記ラインセンサから転送し、第２のタイミングで前記第１のタイミングで転送したメモリ手段と異なるメモリ手段へ蓄積信号を前記ラインセンサから転送する制御手段と、
   前記第１、第２のメモリ手段から出力されＡＤ変換された蓄積信号から、前記センサ手段に結像された一対の焦点検出対象像の位相差に基づいて前記領域のデフォーカス状態を検出するデフォーカス状態検出手段と、
   を有することを特徴とする焦点検出装置。
2. 前記複数の領域毎に得られる蓄積信号と所定の信号レベルとを個別に比較し、前記蓄積信号が前記所定の信号レベルに達した領域毎に個別に前記第１のメモリ手段へ転送し、前記結合領域にて得られる蓄積信号と所定の信号レベルとを比較し、前記蓄積信号が前記所定の信号レベルに達することにより前記第２のメモリ手段へ転送することを特徴とする請求項１に記載の焦点検出装置。
3. 請求項１または２に記載の焦点検出装置を具備したことを特徴とする光学機器。

Images