JP5100076B2

JP5100076B2 - 表示装置

Info

Publication number: JP5100076B2
Application number: JP2006272786A
Authority: JP
Inventors: 剛山中; 雅史松井; 満建内; 康人真城; 義晴仲島
Original assignee: 株式会社ジャパンディスプレイウェスト
Priority date: 2006-10-04
Filing date: 2006-10-04
Publication date: 2012-12-19
Anticipated expiration: 2026-10-04
Also published as: TW200823817A; TWI349897B; JP2008090141A; CN101197381A; US20080084526A1; CN101197381B; US8169572B2

Description

本発明は、表示画素ごとに受光素子を備えた表示装置に関するものである。

表示装置自体に座標入力機能を設けた技術がいくつか提案されている。
具体的には、たとえば、感圧式タッチパネル（特許文献１，２を参照）方式による表示装置や電磁誘導型タッチパネル方式（特許文献３を参照）による表示装置などが知られている。

しかし、上記のような座標入力機能付随の表示装置は小型化するのが困難であり、通常の表示装置と比較し、コストが高くなってしまうという問題点があった。
そこで、近年、上記の問題を解決すべく表示装置の各画素に受光素子を設け、受光素子への入射光を検知することにより表示装置内の座標を特定する表示装置の開発が盛んに行われている（特許文献４，５を参照）。

上記のように、受光素子を設けることによって表示装置内の座標入力を可能とした装置は、座標入力機能を設けた表示装置と比較し、小型化が可能でコストも低減できるという利点を有するだけでなく、多点座標入力や面積入力も可能である。
特開２００２-１４９０８５号公報特開２００２-４１２４４号公報特開平１１-１３４１０５号公報特開２００４-３１８０６７号公報特開２００４-３１８８１９号公報

ところが、上記の受光素子内蔵の表示装置は表示側の信号が寄生容量を介して受光（撮像）側の信号に混入することが懸念される。上記の問題点の改善策として、連続した表示フレーム期間の合間に撮像フレーム期間を設け撮像を行う方法がある。
しかし、上記の方法を用いても表示側信号の撮像側信号への混入を防ぐ効果は不十分であるし、また、表示側と撮像側の同期をとる必要がある。

本発明は、寄生容量を介した表示側信号の受光側信号への混入を防ぐことが可能で、表示側と受光側を非同期で動作させることが可能な表示装置を提供することにある。

本発明の第１の観点の表示装置は、画素電極を有する表示セルと、受光素子を有する受光セルと、を含む画素部を少なくとも一つ有し、上記表示セルは、上記画素電極と信号線とをゲート電極に受けた走査パルスに応答して作動的に接続する薄膜トランジスタと、上記薄膜トランジスタの上記画素電極と接続される接続電極と画素補助容量配線間に接続される保持容量と、を含み、薄膜トランジスタのゲート電極と上記画素補助容量配線とが同層により形成され、画素電極は、基板の主面に垂直な方向おいて上記接続電極を挟んで上記ゲート電極および上記画素補助容量配線とは反対側の層により形成され、上記受光セルは、上記受光素子で受光して生成された受光信号が伝搬される受光信号配線が接続され、上記受光素子および上記受光信号配線のうちの少なくとも一方が、上記表示セルの上記薄膜トランジスタのソースおよびドレイン電極に接続される上記接続電極と同層により形成され、上記受光素子および上記受光信号配線のうちの少なくとも一方と上記画素補助容量配線は、基板の主面に垂直な方向おいて異なる層として対向するように形成され、画素電極と上記受光素子との間、および、画素電極と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素電極と上記受光素子、および／または上記画素電極と上記受光信号配線とを電気的に遮蔽するための第１の導電体を有し、上記画素補助容量配線と上記受光素子との間、および、上記画素補助容量配線と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素補助容量配線と上記受光素子、および／または上記画素補助容量配線と上記受光信号配線とを電気的に遮蔽するための第２の導電体を有する。
また、上記第１の導電体と対向配置される画素電極は、液晶表示セルの液晶層をおいて配置された対向側画素電極である。

好適には、上記受光セルは、上記受光素子で受光して生成された受光信号が伝搬される受光信号配線が接続され、上記表示セル側の画素電極と上記受光信号配線との間に固定電位に保持され、上記画素電極と上記受光信号配線とを電気的に遮蔽するための導電体を有する。

好適には、上記遮蔽用の導電体は既存の導電膜層を用いて形成されている。

本発明の第２の観点の表示装置は、画素電極を有する表示セルと、受光素子を有する受光セルと、を含む複数の画素部がマトリクス状に配列され、上記表示セルは、上記画素電極と信号線とをゲート電極に受けた走査パルスに応答して作動的に接続する薄膜トランジスタと、上記薄膜トランジスタの上記画素電極と接続される接続電極と画素補助容量配線間に接続される保持容量と、を含み、薄膜トランジスタのゲート電極と上記画素補助容量配線とが同層により形成され、画素電極は、基板の主面に垂直な方向おいて上記接続電極を挟んで上記ゲート電極および上記画素補助容量配線とは反対側の層により形成され、上記受光セルは、上記受光素子で受光して生成された受光信号が伝搬される受光信号配線が接続され、上記受光素子および上記受光信号配線のうちの少なくとも一方が、上記表示セルの上記薄膜トランジスタのソースおよびドレイン電極に接続される上記接続電極と同層により形成され、上記受光素子および上記受光信号配線のうちの少なくとも一方と上記画素補助容量配線は、基板の主面に垂直な方向おいて異なる層として対向するように形成され、画素電極と上記受光素子との間、および、画素電極と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素電極と上記受光素子、および／または上記画素電極と上記受光信号配線とを電気的に遮蔽するための第１の導電体を有し、上記画素補助容量配線と上記受光素子との間、および、上記画素補助容量配線と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素補助容量配線と上記受光素子、および／または上記画素補助容量配線と上記受光信号配線とを電気的に遮蔽するための第２の導電体を有する。

好適には、上記導電体は、上記受光素子の活性層を除いた一部電極にのみ電気的に遮蔽するように形成されている。

好適には、上記受光素子は、縁基板上に形成された薄膜トランジスタにより形成され、上記導電体は、上記受光素子としての薄膜トランジスタの一部電極を除く領域を電気的に遮蔽するように形成されている。

好適には、上記受光素子は、縁基板上に形成されたダイオードにより形成され、上記導電体は、上記受光素子としてのダイオードの活性層となる領域を除く領域を電気的に遮蔽するように形成されている。

本発明の第２の観点の表示装置は、画素電極を有する表示セルと、受光素子を有する受光セルと、を含む複数の画素部がマトリクス状に配列され、上記表示セルは、上記画素電極と信号線とをゲート電極に受けた走査パルスに応答して作動的に接続する薄膜トランジスタを有し、上記受光セルは、上記受光素子で受光して生成された受光信号が伝搬される受光信号配線が接続され、上記表示セル側の画素電極と上記受光素子との間、および、上記表示セル側の画素電極と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素電極と上記受光素子、および／または上記画素電極と上記受光信号配線とを電気的に遮蔽するための導電体を有する。

本発明によれば、受光素子内蔵の表示装置において、受光素子と表示側の画素電極間を導電膜により電気的に遮蔽することによって、寄生容量を介した表示側信号の受光側信号への混入が防止される。

本発明によれば、寄生容量を介した表示側信号の受光側信号への混入を防ぐことが可能で、表示側と受光側を非同期で動作させることができる。

以下、本発明の実施形態を添付図面に関連付けて説明する。

以下の説明においては、まず、理解を容易にするために表示画素ごとに受光素子を備えた液晶画像表示装置の基本的な構成および機能を説明した後、具体的な構造に係る実施形態について説明する。

図１は、本発明の実施形態に係る液晶画像表示装置の構成例を示すブロック図である。
図２は、図１の液晶画像表示装置における有効画素領域部の構成例を示す図である。

液晶画像表示装置１は、図１に示すように、有効画素領域部２、垂直駆動回路（ＶＤＲＶ）３、水平駆動回路（ＨＤＲＶ）４、および受光制御回路（ＲＣＴＬ）５を有している。

有効画素領域部２は、複数の画素部２０が、マトリクス状に配列されている。
各画素部２０は、並列に配置された表示セル２１と受光セル２２とを有する。

各表示セル２１は、図２に示すように、スイッチング素子として薄膜トランジスタ（ＴＦＴ；thin film transistor）２１１と、ＴＦＴ２１１のドレイン電極（またはソース電極）に画素電極が接続された液晶セル（ＬＣ）２１２と、ＴＦＴ２１１のドレイン電極に一方の電極が接続された保持容量（Ｃｓ）２１３とにより構成されている。
これら画素部２０の表示セル２１の各々に対して、走査線（ゲート線）６−１〜６−ｍが各行ごとにその画素配列方向に沿って配線され、信号線７−１〜７−ｎが列ごとにその画素配列方向に沿って配線されている。
そして、各表示セル２１のＴＦＴ２１１のゲート電極は、各行単位で同一の走査線（ゲート線）６−１〜６−ｍにそれぞれ接続されている。また、各表示セル２１のＴＦＴ２１１のソース電極（または、ドレイン電極）は、各列単位で同一の信号線７−１〜７−ｎに各々接続されている。
さらに、一般的な液晶表示装置においては、画素保持容量配線８−１〜８−ｍが独立に配線され、この画素保持容量配線８−１〜８−ｍと接続電極との間に保持容量２１３が形成されている。
そして、各画素部２０の表示セル２１の液晶セル２１２の対向電極および／または保持容量２１３の他方の電極には、コモン配線（共通配線）を通してたとえば所定の直流電圧がコモン電圧ＶＣＯＭとして与えられる。
あるいは、各表示セル２１の液晶セル２１２の対向電極および保持容量２１３の他方の電極には、たとえば１水平走査期間（１Ｈ）毎に極性が反転するコモン電圧ＶＣＯＭが与えられる。

各走査線６−１〜６−ｍは、垂直駆動回路３により駆動され、各信号線７−１〜７−ｎは水平駆動回路４により駆動される。

垂直駆動回路３は、垂直スタート信号ＶＳＴ、垂直クロックＶＣＫ、イネーブル信号ＥＮＢを受けて、１フィールド期間ごとに垂直方向（行方向）に走査して走査線６−１〜６−ｍに接続された各画素部２０を行単位で順次選択する処理を行う。
すなわち、垂直駆動回路３から走査線６−１に対して走査パルスＳＰ１が与えられたときには第１行目の各列の画素が選択され、走査線６−２に対して走査パルスＳＰ２が与えられたときには第２行目の各列の画素が選択される。以下同様にして、走査線６−３，…，６−ｍに対して走査パルスＳＰ３，…，ＳＰｍが順に与えられる。

水平駆動回路４は、図示しないクロックジェネレータにより生成された水平走査の開始を指令する水平スタートパルスＨＳＴ、水平走査の基準となる互いに逆相の水平クロックＨＣＫを受けてサンプリングパルスを生成し、入力される画像データＲ（赤）、Ｇ（緑）、Ｂ（青）を、生成したサンプリングパルスに応答して順次サンプリングして、各画素部２０に書き込むベきデータ信号として各信号線７−１〜７−ｎに供給する。

また、画素部２０の受光セル２２の各々に対して、受光素子制御線９−１〜９−ｍおよび受光信号配線１０−１〜１０−ｍが各行ごとにその画素配列方向に沿って配線されている。

図３は、本実施形態に係る受光セルの基本構成例を示す回路図である。

本実施形態の受光セル２２は、受光素子２２１、リセット用ＴＦＴ２２２、受光信号蓄積容量（Ｃ０）２２３、増幅器２２４、およびノードＮＤ２２１を有している。
受光素子２２１は、ＴＦＴ、ダイオード等により構成される。

受光素子２２１は電源電位ＶＤＤとノードＮＤ２２１との間に接続されている。ＴＦＴ２２２は、たとえばｎチャネルトランジスタにより形成され、そのソースが基準電位ＶＳＳ（たとえばグランドＧＮＤ）に接続され、ドレインがノードＮＤ２２１に接続されている。そして、リセット用ＴＦＴ２２２のゲート電極が対応する行に配線された受光素子制御線９に接続されている。
また、受光信号蓄積容量２２３がノードＮＤ２２１と基準電位ＶＳＳとの間に接続されている。
増幅器２２４の入力がノードＮＤ２２１（容量２２３との接続点）に接続され、出力が受光信号配線１０に接続されている。

受光素子制御線９と受信信号配線１０は受光制御回路５に接続されている。
受光制御回路５は、所定のタイミングでリセットパルスを受光素子制御線９−１〜９−ｍに印加する。
これにより、各受光セル２２のリセット用ＴＦＴ２２２が一定期間オンし、ノードＮＤ２２１がリセットされる。換言すれば、表示セル２２は、たとえばノードＮＤ２２１に接続された受光信号蓄積容量の電荷が放電されて、ノードＮＤ２２１の電位が基準電位にセットされ、受光セル２２が初期の状態となる。
この状態で受光素子２２１が所定の光量を受光すると、受光素子２２１が導通し、ノードＮＤ２２１の電位が上昇し、受光信号蓄積容量２２３に電荷が蓄積される。これが電気信号として増幅器２２４で増幅され、受光信号として受光信号配線１０に出力される。
受光信号配線１０を伝搬された受光信号は受光制御回路５に入力され、受光制御回路５は、入力した受光信号に応答した所定の機能部の制御を行う。

そして、本実施形態の液晶画像表示装置１は、寄生容量を介した表示セル側信号の受光セル側信号への混入を防ぐことが可能で、表示セル側と受光セル側を非同期で動作させることが可能なように、各画素部２０が形成されている。
以下、本実施形態に係る液晶画像表示装置１の画素部の具体的な構造について説明する。

＜第１実施形態＞
図４は、本発明の第１の実施形態に係る画素部を示す断面図である。

画素部２０は、図４に示すように、表示セル２１と受光セル２２が並列に形成されている。
透明絶縁基板（たとえばガラス基板）２３１上にゲート絶縁膜２３２で覆われたゲート電極２３３が形成されている。ゲート電極２３３は走査線（ゲート線）６と接続され、この走査線６から走査信号が入力され、ＴＦＴ２１１はこの走査信号に応じてオン、オフする。ゲート電極は、たとえばモリブデン（Ｍｏ）、タンタル（Ｔａ）などの金属または合金をスパッタリングなどの方法で成膜して形成される。
ゲート絶縁膜２３２上に半導体膜（チャネル形成領域）２３４、並びに半導体膜２３４を挟んで一対のｎ^―拡散層（ＬＤＤ領域）２３５，２３６、ｎ^＋拡散層２３７，２３８(ソース、ドレイン領域)が形成されている。さらに、ゲート絶縁膜２３２、半導体層（チャネル形成領域）２３４、ｎ^―拡散層（ＬＤＤ領域）２３５，２３６、ｎ^＋拡散層２３７，２３８(ソース、ドレイン領域)を覆うように層間絶縁膜２３９が形成され、層間絶縁膜２３９を覆うように層間絶縁膜２４０が形成されている。層間絶縁膜２４０は、たとえばＳｉＮ、ＳｉＯ2等により形成される。
図４の画素部２０においては、ここまでは表示セル２１と受光セル２２とで同様の構成となっている。

表示セル２１においては、一方のｎ^＋拡散層２３７には、層間絶縁膜２３９，２４０に形成されたコンタクトホール２４１ａを介してソース電極２４２が接続され、他方のｎ^＋拡散層２３８には、層間絶縁膜２３９，２４０に形成されたコンタクトホール２４１ｂを介してドレイン電極２４３が接続される。
ソース電極２４２およびドレイン電極２４３は、たとえばアルミニウム（Ａｌ）をパターニングしたものである。ソース電極２４２に信号線７が接続され、ドレイン電極２４３は接続電極を介して表示側透明電極（画素電極）と接続される。
受光セル２２においては、層間絶縁膜２４０上に固定電位に接続される遮蔽導電膜２４４が形成されている。
遮蔽導電膜２４４は、たとえばＡｌ、ＴｉＡｌ、Ｍｏ、多結晶シリコン、透明電極（ＩＴＯ）により形成することが可能であるが、図４の構成の場合、たとえば透明電極で形成されることが好ましい。

表示セル２１と受光セル２２において、層間絶縁膜２４０、ソース電極２４２、ドレイン電極２４３、遮蔽導電膜２４４上に平坦化膜２４５が形成され、この平坦化膜２４５上に表示側透明電極（ＩＴＯ）２４６が形成されている。
そして、対向側画素電極（透明電極：ＩＴＯ）２４７と表示側透明電極２４６との間に液晶が封入されて液晶層２４８が形成されている。

本実施形態においては、受光素子内蔵の表示装置において受光素子２２１と表示側の画素電極２４６間を遮蔽導電膜２４４により電気的に遮蔽することによって表示側信号の受光（撮像）側信号への混入を防ぐことを特徴としている。
以下に、遮蔽導電膜を有する画素部の利点を、遮蔽導電膜を有していない画素部と比較しながら図４〜図１２に関連付けて説明する。

図５は、本実施形態に係る画素部の受光セルの等価回路を示す概念図であり、図６は本実施形態に係る画素部の受光セルを概念的に示す斜視図である。
図７は、遮蔽導電膜を有していない画素部の断面図であり、図８は、図７の画素部の受光セルの等価回路を示す概念図であり、図９は、図７の画素部の受光セルを概念的に示す斜視図である。
また、図１０は、表示画像の一例を示す図であり、図１１は遮蔽導電膜がない場合の撮像画像を示す図であり、図１２は遮蔽導電膜を有する場合の撮像画像を示す図である。

図１１は、受光素子内蔵の表示装置において、図１０に示すような画像を表示させ、遮蔽導電膜を適用せずに、受光素子の受光（撮像信号）を取得した場合の撮像画像の一例を示している。
図１１により、受光素子２２１と表示側の画素電極２４６間を遮蔽しない構造においては表示側の信号が顕著に撮像画像に混入していることは明らかである。

表示側信号が受光（撮像）側信号に混入するのは、図８および図９に示すように、受光信号を蓄積する受光信号蓄積容量（Ｃ０）２２３の電圧値Ｖ０が表示側画素電極２４６との寄生容量Ｃ１を介して、表示側画素電極２４６の電圧変動の影響を受けてしまうことが原因である。
そこで、本実施形態においては受光素子と表示側の画素電極間２４６を導電膜により電気的に遮蔽することによって表示側信号の受光（撮像）側信号への混入を防ぐことを可能としている。

図１２は、受光素子内蔵の表示装置において、図１０に示すような画像を表示させ、受光素子２２１と表示側の画素電極２４６間を導電膜２４４により電気的に遮蔽させ、受光素子２２１の受光（撮像）信号を取得した場合の撮像画像の一例を示している。
図１２により、受光素子２２１と表示側の画素電極２４６間を電気的に遮蔽することによって、表示側信号の撮像画像への混入を大幅に抑制できていることがわかる。

図４〜図６に示すように、受光素子２２１と表示側の画素電極２４６間に導電膜２４４を設け、導電膜２４４を固定電位にすることによって、画素電極の電圧変動が生じた場合であっても、その電圧変動の影響を固定電位になっている導電膜層が吸収し、表示側信号の撮像画像への混入を防ぐことが可能となる。

以上説明したように、本第１の実施形態によれば、受光素子内蔵の表示装置において受光素子２２１と表示側の画素電極２４６間に遮蔽導電膜２４４を設け、遮蔽導電膜２４４を固定電位とすることから、寄生容量を介した表示側信号の撮像側信号への混入を抑制することが可能となる。
そして、この構成のみを用いて表示側信号の受光（撮像）側信号への混入を防ぐことができることから、表示側と受光（撮像）側を非同期で動作させることが可能となる。

＜第２実施形態＞
図１３は、本発明の第２の実施形態に係る画素部を示す断面図である。
図１４は、本第２の実施形態に係る画素部の受光セルの受光信号配線領域を概念的に示す斜視図である。

本第２の実施形態の画素部２０Ａが上述した第１の実施形態の画素部２０と異なる点は、受光素子部だけでなく、受光信号配線と画素電極間を導電膜で遮蔽するようにしたことにある。

受光信号配線１０は、図１３に示すように、ゲート絶縁膜２３２上に形成された、この受光信号配線１０を覆うように層間絶縁膜２３９が形成されている。そして、層間絶縁膜２４０上の受光信号配線１０と対応する領域（遮蔽可能な領域）に遮蔽導電膜２４４Ａが選択的に形成されている。

本第２の実施形態によれば、受光素子部だけでなく、受光信号配線１０と画素電極２４６間を導電膜２４４Ａで遮蔽することから、上述した第１の実施形態の効果に加えて、表示側信号の撮像画像信号への混入をさらに抑制することが可能となる。

なお、本実施形態においては、遮蔽用として新規導電膜層を新たに設けて用いても構わないし、既存の導電膜層を用いても構わないが、コスト増大の抑制を考慮に入れれば、既存の導電膜層を用いた方が好ましい。
前述したように、導電膜層としてはＡｌ膜、ＴｉＡｌ膜、Ｍｏ膜、多結晶シリコン膜、透明電極膜（ＩＴＯ）などが挙げられるが、本実施形態においては、以上に列挙するものに限定されないものとする。
さらに、本実施形態においては、遮蔽用の導電膜は受光素子２２１、および受光信号配線１０の上部、下部、または両側のいずれかに配置されることを特徴としている。ここで、この上部、下部とは図中においての上下関係をいい、基板２３１の主面に垂直な方向における受光素子、受光信号配線の形成位置に対しての上下関係をいう。
受光素子２２１の上部に導電膜２４４を配置し、受光素子２２１、および受光信号配線１０と画素電極２４６間を遮蔽することにより、画素電極２４６の電圧変動の受光（撮像）側への影響を抑制することは前記に示したとおりである。

＜第３実施形態＞
図１５は、本発明の第３の実施形態に係る画素部を示す断面図である。
図１６は、本第３の実施形態に係る画素部の受光セルの受光素子または受光信号配線領域を概念的に示す斜視図である。

本第３の実施形態の画素部２０Ｂと第１および第２の実施形態の画素部２０，２０Ａと異なる点は、受光セルにおいて受光素子、および／または受光信号配線の上部と下部の両側に導電膜を配置した構造を有することにある。

表示装置の駆動方法によっては受光素子２２１、および受光信号配線１０の下部に設置された画素保持容量配線８などの電圧が変動することがある。
そのため、前記の影響を抑制するためには、受光素子、および受光信号配線の下部に遮蔽用の導電膜を形成する必要がある。
さらに、受光素子、および受光信号配線の上部と下部の両側に導電膜を設置することにより表示側信号の撮像側信号への混入の抑制効果が高まる。

図１５は、一例として受光信号配線１０の上部と下部の両側に導電膜を配置した構造を示している。なお、図１５において、図４と同一構成部分は同一符号をもって表している。

受光セル２２Ｂにおいて、透明絶縁基板（たとえばガラス基板）２３１上にゲート絶縁膜２３２で覆われた画素保持容量配線８が形成されている。画素保持容量配線８は、たとえば表示セル２１のゲート電極２３３と同じ工程にて形成される。画素保持容量配線８は、ゲート電極２３３と同様に、たとえばモリブデン（Ｍｏ）、タンタル（Ｔａ）などの金属または合金をスパッタリングなどの方法で成膜して形成される。
ゲート絶縁膜２３２上の画素保持容量配線８との対応領域（遮蔽可能な領域）に第１の遮蔽導電膜２４４−１が形成されて、ゲート絶縁膜２３２および第１の遮蔽導電膜２４４−１を覆うように絶縁膜２４９が形成されている。
絶縁膜２４９の画素保持容量配線８の形成領域に対応して絶縁膜２３９Ｂが形成され、絶縁膜２３９Ｂおよび絶縁膜２４９を覆うように層間絶縁膜２４０が形成されている。
そして、層間絶縁膜２４０上の第１の遮蔽導電膜２４４−１の形成領域と対応するように受光信号配線１０が形成されている。この受光信号配線１０は、たとえば表示セル２１側の電極２４２，２４３と同じ工程で同じ材料を用いて形成される。
受光信号配線１０および層間絶縁膜２４０を覆うように平坦化膜２４５が形成されている。

第１の実施形態において説明したように、平坦化膜２４５上に表示側透明電極２４６が形成されるが、このとき、受光セル２２Ｂにおいて、透明電極２４６が選択的に形成されて、受光信号配線１０との対応領域（遮蔽可能な領域）に第２の遮蔽導電膜２４４−２が形成されている。
そして、対向側画素電極（透明電極：ＩＴＯ）２４７との間に液晶が封入されて液晶層２４８が形成されている。

本第３の実施形態によれば、受光素子、および／または受光信号配線の上部と下部の両側に導電膜を配置することにより表示側信号の受光（撮像）側信号への混入の抑制効果が高まる。

＜第４実施形態＞
図１７は、本発明の第４の実施形態に係る画素部を示す断面図である。
図１８は、本第４の実施形態に係る画素部の受光セルの受光素子または受光信号配線領域を概念的に示す斜視図である。

本第４の実施形態の画素部２０Ｃと第１の実施形態の画素部と異なる点は、受光セルにおいて遮蔽用の導電膜２４４Ｃを受光素子２２１の上部に形成する場合は、受光素子２２１への光入射部を確保するため、遮蔽領域である遮蔽導電膜２４４Ｃを受光素子２２１の上部全域とせずに、受光素子２２１の活性層２２１ａを除いた一部電極にのみした構造を有することにある。

本実施形態において、遮蔽用の導電膜を受光素子の上部に形成する場合は、受光素子への光入射部を確保するため、遮蔽領域を受光素子の上部全域とせずに、受光素子の活性層を除いた一部電極にのみにすることが望ましいことから、図１７および図１８の構造を採用している。

その際、遮蔽領域の面積を大きくすると、受光素子と画素電極間の電気的遮蔽効果は高まるが、受光素子への光入射量が減少する、受光素子と遮蔽導電膜間の寄生容量が増大することなどが懸念される。そのため、遮蔽領域に対しては最適化することが望ましい。なお、本実施形態においては特に限定しないものとする。

＜第５実施形態＞
図１９は、本発明の第５の実施形態に係る画素部を示す断面図である。
図２０は、本第５の実施形態に係る画素部の受光セルの等価回路を示す概念図である。

本第５の実施形態の画素部２０Ｄが第４の実施形態の画素部２０Ｃと異なる点は、受光素子として透明絶縁基板上に形成されたＴＦＴ（薄膜トランジスタ）２２１Ｔを用いたことにある。

構造的には図１７に示す第４の実施形態と概ね同様であるが、ＴＦＴ２２１Ｔのドレイン電極２３８Ｒに達するコンタクトホール２４１ｃが形成され、ドレイン電極２３８Ｒに電極２５０が接続されている点が異なる。

このように、受光素子としてＴＦＴ（薄膜トランジスタ）を用いた場合、ＴＦＴ２２１Ｔのゲート部にはＴＦＴの閾値を超えない程度の電位を印加し、ＴＦＴをＯＮさせずに動作させる必要がある。
また、受光素子としてＴＦＴ（薄膜トランジスタ）を用いた場合、光電変化が主に発生する活性層はドレイン近傍となる。そのため、第４の実施形態と同様に、図１９に示すように、導電膜２４４Ｄによる遮蔽領域はドレイン近傍領域を含めない構造にすることが好ましい。

本第５の実施形態によれば、前述した第１の実施形態と同様の効果を得ることができる。

＜第６実施形態＞
図２１は、本発明の第６の実施形態に係る画素部を示す断面図である。
図２２は、本第６の実施形態に係る画素部の受光セルの等価回路を示す概念図である。

本第６の実施形態の画素部２０Ｅが第５の実施形態の画素部２０Ｄと異なる点は、受光素子として透明絶縁基板上に形成されたダイオード２２１Ｄを用いたことにある。

この場合、透明基板２３１上にゲート絶縁膜２３２、絶縁膜２４９が積層された後、絶縁膜２４９上に、ｐ型多結晶シリコン層２５１およびｎ型多結晶シリコン層２５２が並列に、かつ、ｐｎ接合をなすように形成されている。
ｐ型多結晶シリコン層２５１およびｎ型多結晶シリコン層２５２上に絶縁膜２３９、層間絶縁膜２４０が積層されている。
層間絶縁膜２４０上のｐ型多結晶シリコン層２５１に対応する領域（遮蔽可能な領域）に遮蔽導電膜２４４Ｅが形成されている。
また、絶縁膜２３９および層間絶縁膜２４０にダイオード２２１Ｄのアノード電極を形成するｎ型多結晶シリコン層２５２に達するコンタクトホール２４１ｃが形成されｎ型多結晶シリコン装置２５２に電極２５３が接続されている。
そして、遮蔽導電膜２４４Ｅ、層間絶縁膜２４０、および電極２５３を覆うように平坦化膜２４５が形成され、平坦化膜２４５上に透明電極２４６が形成されている。

本第６の実施形態のように、ダイオードを受光素子として用いる場合、一般的にはダイオードに逆方向バイアスを印加する必要があるため、ｎ型側に正の電圧を印加するような構造となる。しかし、光電子の検出が可能であるならば、ｐ型側に正の電圧を印加して使用しても構わない。
また、受光素子としてダイオードを用いる場合、光電変化が主に発生する活性層はｐｎ接合近傍となる。そのため、図２１に示すように、導電膜２４４Ｅによる遮蔽領域は前記ｐｎ接合部近傍を含めない構造にすることが好ましい。
図２１に示す例においては、ｐｎダイオードを使用しているが、ｐｎダイオードの代わりにｐｉｎダイオードを用いても構わない。その場合、活性層がｉ領域となるため、導電膜による遮蔽領域は前記ｉ領域近傍を含めない構造にすることが好ましい。

なお、本実施形態においては、ボトムゲート構造のＴＦＴに対しての適用例を挙げてきたが、トップゲート構造のＴＦＴを用いた受光素子に適用しても構わない。

図２３は、本実施形態に係るトップゲート構造のＴＦＴへ適用した場合の適用例を示す図である。
図２３において、図４と同一構成部分は同一符号をもって表している。

トップゲート構造のＴＦＴ２１ＴＦは、図２３に示すように、透明絶縁基板（たとえばガラス基板）２３１上に絶縁膜２６０が形成され、この絶縁膜２６０上に、半導体膜（チャネル形成領域）２３４、並びに半導体膜２３４を挟んで一対のｎ^―拡散層（ＬＤＤ領域）２３５，２３６、ｎ^＋拡散層２３７，２３８(ソース、ドレイン領域)が形成されている。
さらに、半導体膜（チャネル形成領域）２３４、並びに一対のｎ^―拡散層（ＬＤＤ領域）２３５，２３６上にゲート絶縁膜２３２が形成され、ゲート絶縁膜２３２上にゲート電極２３３が形成されている。
そして、ゲート電極２３３、ｎ^―拡散層（ＬＤＤ領域）２３５，２３６の一部、ｎ^＋拡散層２３７，２３８(ソース、ドレイン領域)、並びに絶縁膜２６０を覆うように層間絶縁膜２３９が形成され、層間絶縁膜２３９を覆うように層間絶縁膜２４０が形成されている。層間絶縁膜２４０は、たとえばＳｉＮ、ＳｉＯ2等により形成される。
図４の画素部２０においては、ここまでは表示セル２１と受光セル２２とで同様の構成となっている。

表示セル２１においては、一方のｎ^＋拡散層２３７には、層間絶縁膜２３９，２４０に形成されたコンタクトホール２４１ａを介してソース電極２４２が接続され、他方のｎ^＋拡散層２３８には、層間絶縁膜２３９，２４０に形成されたコンタクトホール２４１ｂを介してドレイン電極２４３が接続される。
ソース電極２４２およびドレイン電極２４３は、たとえばアルミニウム（Ａｌ）をパターニングしたものである。ソース電極２４２に信号線７が接続され、ドレイン電極２４３は接続電極を介して表示側透明電極（画素電極）と接続される。
受光セル２２Ｆにおいては、層間絶縁膜２４０上に固定電位に接続される遮蔽導電膜２４４Ｆが選択的に形成されている。図２３の遮蔽導電膜２４４Ｆによる遮蔽領域はドレイン近傍領域を含めない構造となっている。
遮蔽導電膜２４４Ｆは、たとえばＡｌ、ＴｉＡｌ、Ｍｏ、多結晶シリコン、透明電極（ＩＴＯ）により形成することが可能である。

表示セル２１と受光セル２２Ｆにおいて、層間絶縁膜２４０、ソース電極２４２、ドレイン電極２４３、遮蔽導電膜２４４Ｆ上に平坦化膜２４５が形成され、この平坦化膜２４５上に表示側透明電極（ＩＴＯ）２４６が形成されている。
そして、対向側画素電極（透明電極：ＩＴＯ）２４７と表示側透明電極２４６との間に液晶が封入されて液晶層２４８が形成されている。

図２３に示すように受光素子がトップゲート構造のＴＦＴであっても、ＴＦＴと画素電極間を固定電位の導電膜で遮蔽することにより、表示画素電極の電圧変動がＴＦＴ上のゲートなどに影響を及ぼすことを防ぐことが可能である。

なお、図２に示すように、受光素子はＲＧＢそれぞれに対し一つずつ受光素子が配置されていても構わないし、一画素に対して受光素子が一つ配置されていても構わない。また、複数画素に対して、一つの受光素子を配置する構成でも構わない。本発明を適用する場合の表示装置内の受光素子配置は特に言及しないものとする。このように、本発明を図２に示すような受光素子内蔵の表示装置に適用することにより表示側信号の撮像側信号への混入を防ぎつつ、受光（撮像）を行うことが可能となる。

本発明の実施形態に係る液晶画像表示装置の構成例を示すブロック図である。図１の液晶画像表示装置における有効画素領域の構成例を示す図である。本実施形態に係る受光セルの基本構成例を示す回路図である。本発明の第１の実施形態に係る画素部を示す断面図である。本実施形態に係る画素部の受光セルの等価回路を示す概念図である。図６は本実施形態に係る画素部の受光セルを概念的に示す斜視図である。遮蔽導電膜を有していない画素部の断面図である。図７の画素部の受光セルの等価回路を示す概念図である。図７の画素部の受光セルを概念的に示す斜視図である。表示画像の一例を示す図である。図１１は遮蔽導電膜がない場合の撮像画像を示す図である。図１２は遮蔽導電膜を有する場合の撮像画像を示す図である。本発明の第２の実施形態に係る画素部を示す断面図である。本第２の実施形態に係る画素部の受光セルの受光信号配線領域を概念的に示す斜視図である。本発明の第３の実施形態に係る画素部を示す断面図である。本第３の実施形態に係る画素部の受光セルの受光素子または受光信号配線領域を概念的に示す斜視図である。本発明の第４の実施形態に係る画素部を示す断面図である。本第４の実施形態に係る画素部の受光セルの受光素子または受光信号配線領域を概念的に示す斜視図である。本発明の第５の実施形態に係る画素部を示す断面図である。本第５の実施形態に係る画素部の受光セルの等価回路を示す概念図である。本発明の第６の実施形態に係る画素部を示す断面図である。本第６の実施形態に係る画素部の受光セルの等価回路を示す概念図である。本実施形態に係るトップゲート構造のＴＦＴへ適用した場合の適用例を示す図である。

符号の説明

１・・・液晶表示装置、２・・・有効画素領域部、３・・・垂直駆動回路（ＶＤＲＶ）、４・・・水平駆動回路（ＨＤＲＶ）、５・・・受光制御回路（ＲＣＴＬ）、２０，２０Ａ〜２０Ｆ・・・画素部、２１・・・表示セル、２２，２２Ａ〜２２Ｆ・・・受光セル、２４４、２４４−１，２４４−２，２４４Ａ〜２４４Ｆ・・・遮蔽導電膜。

Claims

画素電極を有する表示セルと、受光素子を有する受光セルと、を含む画素部を少なくとも一つ有し、
上記表示セルは、
上記画素電極と信号線とをゲート電極に受けた走査パルスに応答して作動的に接続する薄膜トランジスタと、
上記薄膜トランジスタの上記画素電極と接続される接続電極と画素補助容量配線間に接続される保持容量と、を含み、
薄膜トランジスタのゲート電極と上記画素補助容量配線とが同層により形成され、
画素電極は、基板の主面に垂直な方向おいて上記接続電極を挟んで上記ゲート電極および上記画素補助容量配線とは反対側の層により形成され、
上記受光セルは、上記受光素子で受光して生成された受光信号が伝搬される受光信号配線が接続され、
上記受光素子および上記受光信号配線のうちの少なくとも一方が、上記表示セルの上記薄膜トランジスタのソースおよびドレイン電極に接続される上記接続電極と同層により形成され、
上記受光素子および上記受光信号配線のうちの少なくとも一方と上記画素補助容量配線は、基板の主面に垂直な方向おいて異なる層として対向するように形成され、
画素電極と上記受光素子との間、および、画素電極と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素電極と上記受光素子、および／または上記画素電極と上記受光信号配線とを電気的に遮蔽するための第１の導電体を有し、
上記画素補助容量配線と上記受光素子との間、および、上記画素補助容量配線と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素補助容量配線と上記受光素子、および／または上記画素補助容量配線と上記受光信号配線とを電気的に遮蔽するための第２の導電体を有する
表示装置。
上記第１の導電体と対向配置される画素電極は、液晶表示セルの液晶層をおいて配置された対向側画素電極である
請求項１記載の表示装置。
上記遮蔽用の導電体は既存の導電膜層を用いて形成されている
請求項１または２記載の表示装置。
上記第１の導電体は、上記受光素子の活性層を除いた一部電極にのみ電気的に遮蔽するように形成されている
請求項１から３のいずれ一に記載の表示装置。
上記受光素子は、絶縁基板上に形成された薄膜トランジスタにより形成され、
上記第１の導電体は、上記受光素子としての薄膜トランジスタの一部電極を除く領域を電気的に遮蔽するように形成されている
請求項１から４のいずれか一に記載の表示装置。
上記受光素子は、絶縁基板上に形成されたダイオードにより形成され、
上記第１の導電体は、上記受光素子としてのダイオードの活性層となる領域を除く領域を電気的に遮蔽するように形成されている
請求項１から４のいずれか一に記載の表示装置。
画素電極を有する表示セルと、受光素子を有する受光セルと、を含む複数の画素部がマトリクス状に配列され、
上記表示セルは、
上記画素電極と信号線とをゲート電極に受けた走査パルスに応答して作動的に接続する薄膜トランジスタと、
上記薄膜トランジスタの上記画素電極と接続される接続電極と画素補助容量配線間に接続される保持容量と、を含み、
薄膜トランジスタのゲート電極と上記画素補助容量配線とが同層により形成され、
画素電極は、基板の主面に垂直な方向おいて上記接続電極を挟んで上記ゲート電極および上記画素補助容量配線とは反対側の層により形成され、
上記受光セルは、上記受光素子で受光して生成された受光信号が伝搬される受光信号配線が接続され、
上記受光素子および上記受光信号配線のうちの少なくとも一方が、上記表示セルの上記薄膜トランジスタのソースおよびドレイン電極に接続される上記接続電極と同層により形成され、
上記受光素子および上記受光信号配線のうちの少なくとも一方と上記画素補助容量配線は、基板の主面に垂直な方向おいて異なる層として対向するように形成され、
画素電極と上記受光素子との間、および、画素電極と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素電極と上記受光素子、および／または上記画素電極と上記受光信号配線とを電気的に遮蔽するための第１の導電体を有し、
上記画素補助容量配線と上記受光素子との間、および、上記画素補助容量配線と上記受光信号配線との間の少なくとも一方に、固定電位に保持され、上記画素補助容量配線と上記受光素子、および／または上記画素補助容量配線と上記受光信号配線とを電気的に遮蔽するための第２の導電体を有する
表示装置。
上記第１の導電体と対向配置される画素電極は、液晶表示セルの液晶層をおいて配置された対向側画素電極である
請求項７記載の表示装置。
上記第１の導電体は、上記受光素子の活性層を除いた一部電極にのみ電気的に遮蔽するように形成されている
請求項７または８記載の表示装置。
上記受光素子は、縁基板上に形成された薄膜トランジスタにより形成され、
上記第１の導電体は、上記受光素子としての薄膜トランジスタの一部電極を除く領域を電気的に遮蔽するように形成されている
請求項７から９のいずれか一に記載の表示装置。
上記受光素子は、縁基板上に形成されたダイオードにより形成され、
上記第１の導電体は、上記受光素子としてのダイオードの活性層となる領域を除く領域を電気的に遮蔽するように形成されている
請求項７から９のいずれか一に記載の表示装置。