JP2009290171A - 固体撮像装置 - Google Patents

Abstract

【課題】信号線に対する静電保護を行なっても、信号線からのリーク電流を防止すること
のできる固体撮像装置を提供すること。
【解決手段】固体撮像装置１００において、走査線３ａに対する第１静電保護回路１１で
は、第１高電位線７１ａと走査線３ａとの間、および第１低電位線７１ｂと走査線３ａと
の間に、逆バイアス状態の第１高電位側保護ダイオード９１ａ、および第１低電位側保護
ダイオード９１ｂが接続されている。データ線６ａに対する第２静電保護回路１２では、
第２高電位線７２ａとデータ線６ａとの間、および第２低電位線７２ｂとデータ線６ａと
の間に、逆バイアス状態の第２高電位側保護ダイオード９２ａ、および第２低電位側保護
ダイオード９２ｂが接続されている。
【選択図】図１

Description

本発明は、入射光を電気信号に変換する固体撮像装置に関するものである。

医療画像診断や非破壊検査等においてはＸ線などの放射線を用いて撮像しているが、放
射線の撮影では縮小光学系の実現が難しいことから等倍での撮像が必要とされる。従って
、医療画像診断や非破壊検査等には、大面積の撮像面が求められるので、ガラスなどの基
板に対して各種薄膜を堆積させて複数の画素をマトリクス状に構成した固体撮像装置が用
いられる。また、固体撮像装置によって２次元イメージセンサを構成する場合も、大面積
の撮像面が求められるので、ガラスなどの基板に対して各種薄膜を堆積させて複数の画素
がマトリクス状に構成される。

具体的には、ベース基板上の撮像領域内に、所定方向に延在する複数本の走査線と、こ
れらの走査線と交差する方向に延在する複数本のデータ線とが形成され、走査線とデータ
線との各交差に対応する位置には、走査線により制御される電界効果型トランジスタ、お
よびこの電界効果型トランジスタを介してデータ線に電気的に接続された光電変換素子を
備えた複数の画素が形成されている。従って、走査線を介して供給される走査信号によっ
て電界効果型トランジスタをオンオフさせれば、各画素に蓄積された電荷に対応する信号
を、データ線を介して検出することができる（特許文献１参照）。
特許第３１４４０９１号公報

しかしながら、かかる固体撮像装置では、製造工程の途中において、あるいは製造し終
えた後の完成品の状態のいずれにおいても静電気の影響を受けやすいが、かかる静電気か
らの保護についての提案が一切なされていない。

ここに、本願発明者は、固体撮像装置における静電保護を提案するものであり、かかる
静電保護回路としては、図１２に示すように、液晶装置で用いられている静電保護回路１
４を適用することが考えられる。図１２に示す静電保護回路１４は、ＭＩＳ（Metal insu
lator Silicon）型の半導体素子においてドレインとゲートを接続させてなる２つのＭＩ
Ｓ型ダイオード９１、９２を逆向きに並列接続した双方向ダイオード素子９を、走査線や
データ線などの信号線９０と、共通配線７０との間に接続したものである。かかる双方向
ダイオード素子９において、ＭＩＳ型ダイオード９１、９２の１つに着目すると、印加電
圧と、流れる電流値との間には、図１３に示すような関係があるので、逆バイアスを印加
している場合にはリーク電流が小さい。

しかしながら、固体撮像装置の場合、液晶装置と比較して、信号レベルが極めて小さい
にもかかわらず、１２ビット以上の高分解能が要求されるなどの特殊性や消費電力が低い
ことが強く求められるなどの事情があるため、図１２に示す静電保護回路１４を固体撮像
装置に用いることができないという問題点がある。すなわち、図１２に示す静電保護回路
１４では、双方向ダイオード素子９に電位が印加された際、２つのＭＩＳ型ダイオード９
１、９２のうちの一方には順バイアスが印加されることになるため、かかる順バイアスに
起因するリーク電流が無視できないのである。それ故、信号線９０がデータ線である場合
には、データ線と共通配線７０との間に発生するリーク電流によって、各画素で受光に応
じて発生した電気信号が劣化してしまう。また、信号線９０が走査線である場合には、走
査線と共通配線７０との間に発生するリーク電流によって消費電力が増大し、電池駆動を
行なった際、電池寿命が短くなってしまうなどの問題が発生する。

以上の問題点に鑑みて、本発明の課題は、信号線の静電保護を行なっても、信号線から
のリーク電流を低く抑えることのできる固体撮像装置を提供することにある。

上記課題を解決するために、本発明では、基板上の撮像領域内に、所定方向に延在する
複数本の走査線と、該複数本の走査線と交差する方向に延在する複数本のデータ線と、複
数本のバイアス線とを有し、前記走査線と前記データ線との各交差に対応する位置に配置
された複数の画素の各々に、前記走査線により制御される電界効果型トランジスタと、該
電界効果型トランジスタを介して前記データ線に電気的に接続された第１電極、および前
記バイアス線に電気的に接続された第２電極を備えた光電変換素子と、が形成された固体
撮像装置において、前記複数本の走査線および前記複数本のデータ線のうちの一方の信号
線には第１静電保護回路が形成され、当該第１静電保護回路は、前記一方の信号線に印加
される最高電位以上の高電位が印加された第１高電位線と、前記一方の信号線に印加され
る最低電位以下の低電位が印加された第１低電位線と、前記一方の信号線と前記第１高電
位線との間に逆バイアス状態で電気的に接続された第１高電位側保護ダイオードと、前記
一方の信号線と前記第１低電位線との間に逆バイアス状態で電気的に接続された第１低電
位側保護ダイオードと、を備えていることを特徴とする。

本発明では、走査線およびデータ線のうちの一方の信号線には第１静電保護回路が形成
され、第１静電保護回路は、第１高電位線および第１低電位線を備えているとともに、一
方の信号線と第１高電位線との間に逆バイアス状態の第１高電位側保護ダイオード、およ
び一方の信号線と第１低電位線との間に逆バイアス状態の第１低電位側保護ダイオードを
備えている。このため、第１静電保護回路では、第１高電位側保護ダイオードおよび第１
低電位側保護ダイオードが常に逆バイアス状態にあるので、信号線からのリーク電流を無
視することができる。また、一方の信号線には第１高電位線および第１低電位線を設けた
ため、一方の信号線の電位に適した電位を第１高電位線および第１低電位線に設定するこ
とができる。従って、一方の信号線がデータ線である場合には、各画素で受光に応じて発
生した電気信号レベルが小さい場合でも高い分解能で検出することができる。また、一方
の信号線が走査線である場合には低消費電力化を図ることができる。

本発明において、前記複数本の走査線および前記複数本のデータ線のうち、他方の信号
線には第２静電保護回路が形成されていることが好ましく、この場合、前記第２静電保護
回路は、前記他方の信号線に印加される最高電位以上の高電位が印加された第２高電位線
と、前記他方の信号線に印加される最低電位以下の低電位が印加された第２低電位線と、
前記他方の信号線と前記第２高電位線との間に逆バイアス状態で電気的に接続された第２
高電位側保護ダイオードと、前記他方の信号線と前記第２低電位線との間に逆バイアス状
態で電気的に接続された第２低電位側保護ダイオードと、を備えている構成を採用するこ
とができる。このように構成すると、他方の信号線に静電保護回路を設けた場合でも、他
方の信号線からのリーク電流を無視することができる

本発明においては、前記第１高電位線、前記第１低電位線、前記第２低電位線、および
前記第２高電位線は各々、異なる電位が印加されている構成を採用することができる。

本発明において、前記複数本の走査線および前記複数本のデータ線のうち、他方の信号
線には第２静電保護回路が形成されており、前記第２静電保護回路は、前記他方の信号線
に印加される最高電位以上の高電位が印加された第２高電位線、および前記他方の信号線
に印加される最低電位以下の低電位が印加された第２低電位線のうちの一方の配線と、前
記一方の配線と前記他方の信号線との間に逆バイアス状態で電気的に接続された保護ダイ
オードと、を備えている構成を採用してもよい。すなわち、走査線およびデータ線のうち
、一方の信号線に対する第１静電保護回路では、高電位側および低電位側の双方に静電保
護を行ない、他方の信号線に対する第２静電保護回路では、高電位側および低電位側のう
ちの一方の静電保護のみを行なう。このように構成した場合も、他方の信号線に静電保護
回路を設けた場合でも、他方の信号線からのリーク電流を無視することができる。

この場合、前記第１高電位線、前記第１低電位線、および前記一方の配線は各々、異な
る電位が印加されている構成を採用することができる。

本発明において、前記第１静電保護回路と前記第２静電保護回路とでは、前記第１高電
位線と前記第２高電位線の配線同士、および前記第１低電位線と前記第２低電位線の配線
同士のうちの少なくとも一方の配線同士が電気的に接続されて同一の電位が印加されてい
ることが好ましい。

例えば、前記第１静電保護回路と前記第２静電保護回路とでは、前記第１高電位線と前
記第２高電位線、あるいは前記第１低電位線と前記第２低電位線が電気的に接続されて同
一の電位が印加されている構成を採用することができる。また、前記第１静電保護回路と
前記第２静電保護回路とでは、前記第１高電位線と前記第２高電位線が電気的に接続され
て同一の電位が印加され、前記第１低電位線と前記第２低電位線が電気的に接続されて同
一の電位が印加されている構成を採用してもよい。これらいずれの場合も、前記第１高電
位線、前記第１低電位線、前記第２低電位線、および前記第２高電位線を各々、独立して
撮像領域の周りに形成する場合と比較して、高電位線および低電位線を形成するスペース
を狭くすることができる。また、必要な電位の数を減らすことができるので、電源回路を
簡素化することができる。

本発明において、前記走査線に対して構成された静電保護回路では、前記高電位線に印
加される電位、あるいは前記低電位線に印加される電位には、前記電界効果型トランジス
タをオフ状態とするためのゲートオフ電圧、前記電界効果型トランジスタをオン状態とす
るためのゲートオン電圧、あるいは前記バイアス線に印加されるバイアス電圧が用いられ
ていることが好ましい。このように構成すると、画素に供給される電位を利用するため、
電源回路を簡素化することができる。

本発明において、前記データ線に対して構成された静電保護回路では、前記高電位線に
印加される電位、あるいは前記低電位線に印加される電位には、前記バイアス線に印加さ
れるバイアス電圧が用いられていることが好ましい。このように構成すると、画素に供給
される電位を利用するため、電源回路を簡素化することができる。

本発明において、前記保護ダイオードは、いずれもＭＩＳ型の半導体素子においてドレ
インとゲートを接続させてなるＭＩＳ型ダイオードであって、前記データ線に対して構成
された静電保護回路では、１本の前記データ線に電気的接続された保護ダイオードのチャ
ネル幅の総和が、１本の前記データ線に電気的接続された電界効果型トランジスタのチャ
ネル幅の総和の１／１０倍以下であることが好ましい。このように構成すると、データ線
から保護ダイオードを介してリークすることに起因するデータの劣化を防止することがで
きる。

以下、本発明の実施の形態を説明する。以下の説明で参照する図においては、各層や各
部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめ
てある。また、電界効果型トランジスタの場合、その導電型や電流が流れる方向によって
、ソースとドレインとが入れ替わるが、本発明では、便宜上、光電変換素子が接続されて
いる側をドレインとし、信号線（データ線）が接続されている側をソースとしてある。

また、本発明では、走査線およびデータ線のうちの一方の信号線に第１静電保護回路を
形成した構成を有している。また、以下に説明する実施の形態１〜４のうち、実施の形態
１〜３では、走査線およびデータ線のうちの他方の信号線に第２静電保護回路を形成する
構成を採用している。ここで、第１静電回路および第２静電保護回路は、走査線およびデ
ータ線のいずれの静電保護を行なうか限定されるものではないが、以下の説明では、走査
線に対する静電保護回路を第１静電保護回路とし、データ線に対する静電保護回路を第２
静電保護回路として説明する。但し、本発明では、データ線に対する静電保護回路を第１
静電保護回路とし、走査線に対する静電保護回路を第２静電保護回路として構成してもよ
い。

［実施の形態１］
（全体構成）
図１は、本発明の実施の形態１に係る固体撮像装置の電気的構成を示すブロック図であ
る。図２（ａ）、（ｂ）は、本発明の実施の形態１に係る固体撮像装置の各画素構成を示
す回路図、および別の画素構成を示す回路図である。図３は、本発明の実施の形態１に係
る固体撮像装置の外観を模式的に示す説明図である。

図１に示す固体撮像装置１００は、Ｘ方向に延在する複数本の走査線３ａと、Ｘ方向と
交差するＹ方向に延在する複数本のデータ線６ａとを有している。走査線３ａとデータ線
６ａとの交差に対応する各位置には画素１００ａが配置されており、これら複数の画素１
００ａがマトリクス状に配置された領域によって撮像領域１００ｃが構成されている。複
数の画素１００ａの各々には、入射光量に応じた電荷を発生させる光電変換素子８０、お
よびこの光電変換素子８０に電気的に接続された電界効果型トランジスタ３０が形成され
ており、本形態において、光電変換素子８０はＰＩＮフォトダイオードからなる。

走査線３ａは電界効果型トランジスタ３０のゲートに電気的接続され、データ線６ａは
電界効果型トランジスタ３０のソースに電気的接続され、電界効果型トランジスタ３０の
ドレインは、光電変換素子８０に電気的に接続されている。本形態では、データ線６ａと
並列するようにバイアス線５ａが延在しており、バイアス線５ａは、光電変換素子８０に
電気的接続されている。バイアス線５ａには定電位が印加されており、光電変換素子８０
に逆バイアスを印加する。バイアス線５ａは、走査線３ａと並列するように延在している
構成を採用することもできる。定電位をバイアス線５ａに印加するにあたって、本形態で
は、複数本のバイアス線５ａを１本の主線に電気的に接続した構成が採用されている。

複数の走査線３ａは走査線駆動回路１１０に接続されており、各画素１００ａの電界効
果型トランジスタ３０は、走査線駆動回路１１０から出力された走査信号（ゲートパルス
）によって順次、オンオフする。複数のデータ線６ａは、読出回路１２０に接続されてお
り、電界効果型トランジスタ３０のオンオフ動作に連動して、各画素１００ａでの入射光
量に応じた電気信号が順次、データ線６ａを介して読出回路１２０に出力される。読出回
路１２０は、オペアンプとキャパシタとにより構成されるいわゆるチャージセンシングア
ンプを備えている。

図２（ａ）に示すように、本形態では、電界効果型トランジスタ３０のドレインは、光
電変換素子８０の第１電極８１ａ（カソード）に電気的接続し、バイアス線５ａは、光電
変換素子８０の第２電極８５ａ（アノード）に電気的接続している。なお、図２（ｂ）に
示すように、電界効果型トランジスタ３０のドレインに対して電気的接続する光電変換素
子８０の第１電極８１ａがアノードとして用いられる場合があり、この場合、バイアス線
５ａに電気的接続する光電変換素子８０の第２電極８５ａはカソードとなる。

なお、複数の画素１００ａの各々には保持容量８０ａを備えており、かかる保持容量８
０ａの一方の電極は、光電変換素子８０の第１電極８１ａと同様、電界効果型トランジス
タ３０のドレインに電気的接続され、保持容量８０ａの他方の電極は、光電変換素子８０
の第２電極８５ａと同様、バイアス線５ａに電気的接続されている。このため、保持容量
８０ａは、光電変換素子８０に並列に電気的接続されていることになる。かかる保持容量
８０ａは、光電変換素子８０に逆バイアスを印加した際、光電変換素子８０に生成される
空乏層などにより形成される構成や、かかる空乏層により形成される容量成分に加えて、
別途、画素１００ａに対して光電変換素子８０とは並列に電気的接続された蓄積容量を形
成することによっても構成される。いずれの場合も、保持容量８０ａは、光電変換素子８
０で発生した電界を蓄積し、かかる保持容量８０ａに蓄積された電荷は、画素１００ａで
受光した光量に対応する。

かかる固体撮像装置１００において、図１を参照して説明した走査線３ａ、データ線６
ａ、バイアス線５ａ、画素１００ａ（光電変換素子８０、電界効果型トランジスタ３０、
保持容量９０）は、図３に示すベース基板１０上に形成される。ここで、ベース基板１０
の略中央領域は、上記の画素１００ａが複数マトリクス状に配列された撮像領域１００ｃ
として利用される。また、図３に示す例では、走査線駆動回路１１０および読出回路１２
０は、ベース基板１０上とは別に形成されている。このため、ベース基板１０において、
撮像領域１００ｃを外側で囲む周辺領域には、駆動用ＩＣ（図３には図示せず）が実装さ
れたフレキシブル基板１５０、１６０が接続されている。

（画素構成）
図４（ａ）、（ｂ）は各々、本発明の実施の形態１に係る固体撮像装置１００において
、隣接する複数の画素１００ａの平面図、およびその１つ分の断面図であり、図４（ｂ）
は、図４（ａ）のＡ１−Ａ１′線に相当する位置で固体撮像装置１００を切断したときの
断面図に相当する。なお、図４（ａ）では、走査線３ａおよびそれと同時形成された薄膜
は細い実線で示し、データ線６ａおよびそれと同時形成された薄膜は細い一点鎖線で示し
、電界効果型トランジスタ３０の半導体膜（能動層）は細くて短い点線で示し、バイアス
線５ａは二点鎖線で示してある。また、光電変換素子８０の第１電極８１ａは細くて長い
点線で示し、光電変換素子８０の半導体膜は太い実線で示し、光電変換素子８０の第２電
極８５ａは太くて長い点線で示してある。

図４（ａ）に示すように、ベース基板１０上には、走査線３ａとデータ線６ａとが互い
に交差する方向に延在しており、走査線３ａとデータ線６ａとの交差に対応する各位置に
画素１００ａが形成されている。また、データ線６ａと並列するようにバイアス線５ａが
延在している。本形態において、データ線６ａは、Ｘ方向で隣接する画素１００ａの境界
領域と重なる位置で当該境界領域に沿ってＹ方向に延在し、バイアス線５ａは画素１００
ａのＸ方向の中央を通ってＹ方向に延在している。走査線３ａは、Ｙ方向で隣接する画素
１００ａの境界領域に沿ってＸ方向に延在している。

画素１００ａには、ＰＩＮフォトダイオードからなる光電変換素子８０、およびこの光
電変換素子８０に電気的に接続された電界効果型トランジスタ３０が形成されており、走
査線３ａの一部によって電界効果型トランジスタ３０のゲート電極３ｂが形成され、デー
タ線６ａの一部によって電界効果型トランジスタ３０のソース電極６ｂが形成されている
。本形態の画素構成は、図２（ａ）に例示するように、電界効果型トランジスタ３０のド
レイン電極６ｄは、光電変換素子８０の第１電極８１ａ（カソード）に電気的接続し、バ
イアス線５ａは、光電変換素子８０の第２電極８５ａ（アノード）に電気的接続している
。

かかる画素１００ａの断面構成等を、図４（ａ）（ｂ）を参照して説明する。図４（ａ
）、（ｂ）に示す固体撮像装置１００において、ベース基板１０は、石英基板や耐熱性の
ガラス基板などからなり、その両側の面１０ｘ、１０ｙのうち、上側の面１０ｘには電界
効果型トランジスタ３０が形成されている。電界効果型トランジスタ３０は、走査線３ａ
の一部からなるゲート電極３ｂ、ゲート絶縁膜２１、電界効果型トランジスタ３０の能動
層を構成するアモルファスシリコン膜からなる半導体膜１ａ、高濃度Ｎ型不純物がドープ
されたアモルファスシリコン膜からなるコンタクト層４ａ、４ｂがこの順に積層されたボ
トムゲート構造を有している。半導体膜１ａのうち、ソース側の端部には、コンタクト層
４ａを介してデータ線６ａがソース電極６ｂとして重なっており、ドレイン側の端部には
、コンタクト層４ｂを介してドレイン電極６ｄが重なっている。データ線６ａおよびドレ
イン電極６ｄは同時形成された導電膜からなる。走査線３ａは、例えば、厚さが５０ｎｍ
程度のモリブデン膜と、厚さが２５０ｎｍ程度のアルミニウム膜の積層膜である。半導体
膜１ａは、例えば厚さが１５０ｎｍ程度のアモルファスシリコン膜であり、ゲート絶縁膜
２１は、例えば厚さが４００ｎｍ程度のシリコン窒化膜である。コンタクト層４ａ、４ｂ
は、例えば厚さが５０ｎｍ程度の高濃度Ｎ型のアモルファスシリコン膜であり、データ線
６ａは、例えば、厚さが５０ｎｍ程度のモリブデン膜と、厚さが２５０ｎｍ程度のアルミ
ニウム膜と、厚さが５０ｎｍ程度のモリブデン膜の積層膜からなる。

データ線６ａおよびドレイン電極６ｄの表面側には、厚さが４００ｎｍ程度のシリコン
窒化膜などからなる下層側絶縁膜２２が形成されている。下層側絶縁膜２２の上層には、
光電変換素子８０の第１電極８１ａが形成されており、かかる第１電極８１ａは、下層側
絶縁膜２２に形成されたコンタクトホール２２ａの内部でドレイン電極６ｄの上面に接し
て電気的接続している。このようにして、第１電極８１ａは、第１電極８１ａより下層側
で電界効果型トランジスタ３０のドレインに電気的接続している。第１電極８１ａは、例
えば、厚さが１００ｎｍ程度のアルミニウム膜からなる。

第１電極８１ａの上層には、高濃度Ｎ型の不純物がドープされたアモルファスシリコン
膜からなる高濃度Ｎ型半導体膜８２ａ、真性のアモルファスシリコン膜からなるＩ型半導
体膜８３ａ（真性半導体膜）、高濃度Ｐ型の不純物がドープされたアモルファスシリコン
膜からなる高濃度Ｐ型半導体膜８４ａが積層され、高濃度Ｐ型半導体膜８４ａの上層には
第２電極８５ａが積層されている。かかる第１電極８１ａ、高濃度Ｎ型半導体膜８２ａ、
Ｉ型半導体膜８３ａ、高濃度Ｐ型半導体膜８４ａ、および第２電極８５ａによって、光電
変換素子８０はＰＩＮフォトダイオードとして構成されている。第２電極８５ａは、例え
ば、厚さが９０ｎｍ程度のＩＴＯ膜からなり、光電変換素子８０は、透光性の第２電極８
５ａの側から入射した光を検出する。

本形態では、光電変換素子８０の段差での耐電位低下に起因する信頼性や歩留まりの低
下を避けることを目的に、光電変換素子８０を構成する複数の薄膜（第１電極８１ａ、高
濃度Ｎ型半導体膜８２ａ、Ｉ型半導体膜８３ａ、高濃度Ｐ型半導体膜８４ａ、および第２
電極８５ａ）のうち、第１電極８１ａのみがコンタクトホール２２ａと重なる領域に形成
されているが、光電変換素子８０全体（第１電極８１ａ、高濃度Ｎ型半導体膜８２ａ、Ｉ
型半導体膜８３ａ、高濃度Ｐ型半導体膜８４ａ、および第２電極８５ａの全て）がコンタ
クトホール２２ａと重なる領域に形成されている構成を採用してもよい。

光電変換素子８０の上層側には、撮像領域１００ｃの全面に、厚さが４００ｎｍ程度の
シリコン窒化膜などの無機絶縁膜からなる上層側絶縁膜２３が形成されており、かかる上
層側絶縁膜２３の上層にはバイアス線５ａが形成されている。ここで、上層側絶縁膜２３
には、第２電極８５ａと重なる位置にコンタクトホール２３ａが形成されている。このた
め、バイアス線５ａは、コンタクトホール２３ａの内部で第２電極８５ａに重なって第２
電極８５ａに電気的接続されている。バイアス線５ａは、例えば、厚さが５０ｎｍ程度の
モリブデン膜と、厚さが２５０ｎｍ程度のアルミニウム膜と、厚さが５０ｎｍ程度のモリ
ブデン膜の積層膜からなる。

バイアス線５ａの上層側には、厚さが４００ｎｍ程度のシリコン窒化膜などからなる表
面保護層２４が形成されている。固体撮像装置１００をＸ線などの放射線を用いた医療画
像診断や非破壊検査等に用いる場合、表面保護層２４自身によって、あるいは表面保護層
２４の上層にリン光体などによって放射線ビームを可視光に変換するシンチレーターが構
成される。また、Ｘ線以外の撮像を行なう場合には、また、光の各波長に対応するシンチ
レーターがあればその波長の光を撮像することもでき、本形態の固体撮像装置１０は、Ｘ
線撮像装置に限定されるものではない。

（動作）
図５は、本発明の実施の形態１に係る固体撮像装置における撮像動作において１走査期
間中の信号波形を示す説明図である。図１および図５において、本形態の固体撮像装置１
００においては、バイアス線５ａに、データ線６ａより低電位のバイアス電圧ＶBが印加
され、光電変換素子８０に逆方向にバイアスされる結果、電荷が蓄えられる。そして、撮
像領域１００ｃに配置した各画素１００ａの光電変換素子８０を均一に逆バイアスさせた
後、撮像データが光として撮像領域１００ｃに照射される。その結果、光量に応じた電荷
が光電変換素子８０の内部で生成され、光電変換素子８０内の電荷量が変化する。次に、
複数本の走査線３ａの電位をゲートオフ電圧Ｖglからゲートオン電圧Ｖghに順次切り換え
、電界効果型トランジスタ３０を順次オンさせ、光電変換素子８０の電荷をデータ線６ａ
に放出させる。ここで、走査線３ａ方向の１ラインのデータを読み込む時間を、図５に示
す１水平走査期間とする。この時のデータ線６ａの電位変化をデータ線６ａに電気的接続
する読出回路１２０で読む。

このような動作において、電界効果型トランジスタ３０をオンさせる前に、データ線６
ａにプリセット電位Ｖpを印加してデータ線６ａをリセットしておき、かかるプリセット
電位Ｖpからの変化量を読出回路１２０で読み取る。かかる読み取りは、電界効果型トラ
ンジスタ３０をオンさせている間に行うことが望ましい。オフさせる際にフィードスルー
電圧Ｖ2が発生し、読み取り誤差要因となるからである。なお、必ずしもプリセット電位
Ｖpの印加によるプリセット動作を用いる必要はないが、プリセット動作を行なわないと
、データ線６ａ方向の撮像データがデータ線６ａに積分されることになり、正確な読み出
しを容易に行なうことが難しくなる。

（第１静電保護回路の構成）
図６（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る固体撮像装置１００
において走査線３ａに対して設けた第１静電保護回路の構成を示す回路図、この第１静電
保護回路の平面構成を示す平面図、および第１静電保護回路の断面構成を示す断面図であ
り、図６（ｃ）は図６（ｂ）のＢ−Ｂ１′断面図に相当する。

本形態の固体撮像装置１００は、ベース基板１０が絶縁基板であることから、固体撮像
装置１００の製造工程の途中において、あるいは製造し終えた後の完成品の状態のいずれ
においても静電気の影響を受けやすい。そこで、本形態では、走査線３ａに対しては、図
１および図６を参照して以下に説明する第１静電保護回路１１が構成されている。

図１および図６（ａ）に示すように、走査線３ａに対する第１静電保護回路１１では、
まず、ベース基板１０上に、撮像領域１００ｃを囲むように、走査線３ａに印加される最
高電位以上の高電位が印加された第１高電位線７１ａと、走査線３ａに印加される最低電
位以下の低電位が印加された第１低電位線７１ｂとが形成されている。かかる第１高電位
線７１ａおよび第１低電位線７１ｂは、各々が独立して撮像領域１００ｃを囲む共通線と
して形成されており、各々異なる電位が印加されている。

また、第１静電保護回路１１では、ベース基板１０における撮像領域１００ｃの外側領
域に、複数本の走査線３ａと第１高電位線７１ａとの各交差に対応する位置で走査線３ａ
および第１高電位線７１ａに逆バイアス状態で電気的に接続された第１高電位側保護ダイ
オード９１ａと、走査線３ａと第１低電位線７１ｂとの交差に対応する位置で走査線３ａ
および第１低電位線７１ｂに逆バイアス状態で電気的に接続された第１低電位側保護ダイ
オード９１ｂとが形成されている。

かかる第１高電位線７１ａ、第１低電位線７１ｂ、第１高電位側保護ダイオード９１ａ
、および第１低電位側保護ダイオード９１ｂは、図６（ｂ）、（ｃ）を参照して以下に説
明するように、撮像領域１００ｃに形成された各種配線や各半導体素子と同時形成されて
なる。

まず、第１高電位線７１ａおよび第１低電位線７１ｂはいずれも、走査線３ａと交差す
るＹ方向に延在している部分が、図４を参照して説明したデータ線６ａと同時形成された
導電膜からなり、走査線３ａと平行なＸ方向に延在している部分が、図４を参照して説明
した走査線３ａと同時形成された導電膜からなり、走査線３ａと交差する方向に延在して
いる部分と、走査線３ａと平行に延在している部分とは、絶縁膜に形成されたコンタクト
ホールを介して電気的に接続されている。

第１高電位側保護ダイオード９１ａは、図４を参照して説明した電界効果型トランジス
タ３０と略同一の構成のＭＩＳ型の半導体素子においてドレインとゲートを接続させてな
るＭＩＳ型ダイオード素子からなる。すなわち、第１高電位側保護ダイオード９１ａは、
ゲート電極３ｆ、ゲート絶縁膜２１、アモルファスシリコン膜からなる半導体膜１ｆ、高
濃度Ｎ型不純物がドープされたアモルファスシリコン膜からなるコンタクト層４ｇ、４ｈ
がこの順に積層されたボトムゲート構造を有している。半導体膜１ｆのうち、ソース側の
端部には、コンタクト層４ｈを介して第１高電位線７１ａの一部が重なっており、ドレイ
ン側の端部には、コンタクト層４ｇを介してドレイン電極６ｈが重なっている。第１高電
位線７１ａおよびドレイン電極６ｈの表面側には下層側絶縁膜２２が形成されており、下
層側絶縁膜２２の上層には、図４を参照して説明した光電変換素子８０の第１電極８１ａ
と同時形成された中継電極８１ｄが形成されている。

中継電極８１ｄは、下層側絶縁膜２２に形成されたコンタクトホール２２ｆを介してド
レイン電極６ｈに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁膜
２１に形成されたコンタクトホール２２ｅを介して走査線３ａに電気的に接続している。
このように構成した第１高電位側保護ダイオード９１ａでは、第１高電位線７１ａの側に
接続するソースがカソードとして機能し、走査線３ａの側に接続するドレインがアノード
として機能する。

第１低電位側保護ダイオード９１ｂは、第１高電位側保護ダイオード９１ａと同様、図
４を参照して説明した電界効果型トランジスタ３０と略同一の構成のＭＩＳ型の半導体素
子においてドレインとゲートを接続させてなるＭＩＳ型ダイオード素子からなる。すなわ
ち、第１低電位側保護ダイオード９１ｂは、ゲート電極３ｅ、ゲート絶縁膜２１、アモル
ファスシリコン膜からなる半導体膜１ｅ、高濃度Ｎ型不純物がドープされたアモルファス
シリコン膜からなるコンタクト層４ｅ、４ｆがこの順に積層されたボトムゲート構造を有
しており、半導体膜１ｅのうち、ドレイン側の端部には、コンタクト層４ｅを介して第１
低電位線７１ｂの一部が重なっており、ソース側の端部には、コンタクト層４ｆを介して
ソース電極６ｇが重なっている。また、第１低電位線７１ｂおよびソース電極６ｇの表面
側には下層側絶縁膜２２が形成されており、下層側絶縁膜２２の上層には、図４を参照し
て説明した光電変換素子８０の第１電極８１ａと同時形成された中継電極８１ｃが形成さ
れている。

中継電極８１ｃは、下層側絶縁膜２２に形成されたコンタクトホール２２ｂを介して第
１低電位線７１ｂに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁
膜２１に形成されたコンタクトホール２２ｃを介してゲート電極３ｅに電気的に接続して
いる。また、中継電極８１ｄは、下層側絶縁膜２２に形成されたコンタクトホール２２ｄ
を介してソース電極６ｇに電気的に接続している。このように構成した第１低電位側保護
ダイオード９１ｂでは、第１低電位線７１ｂの側に接続するドレインがアノードとして機
能し、走査線３ａの側に接続するソースがカソードとして機能する。

（第２静電保護回路の構成）
図７（ａ）、（ｂ）、（ｃ）は各々、本発明を適用した固体撮像装置１００においてデ
ータ線６ａに対して設けた第２静電保護回路の構成を示す回路図、この第２静電保護回路
の平面構成を示す平面図、および第２静電保護回路の断面構成を示す断面図であり、図７
（ｃ）は図７（ｂ）のＣ−Ｃ１′断面図に相当する。本形態の固体撮像装置１００では、
データ線６ａに対しては、走査線３ａと略同様な構成を利用して、図１および図７を参照
して以下に説明する第２静電保護回路１２が構成されている。

図１および図７（ａ）に示すように、データ線６ａに対する第２静電保護回路１２では
、まず、ベース基板１０上に、撮像領域１００ｃを囲むように、データ線６ａに印加され
る最高電位以上の高電位が印加された第２高電位線７２ａと、データ線６ａに印加される
最低電位以下の低電位が印加された第２低電位線７２ｂとが形成されている。かかる第２
高電位線７２ａおよび第２低電位線７２ｂは、各々が独立して撮像領域１００ｃを囲む共
通線として形成されており、各々異なる電位が印加されている。本形態において、第２低
電位線７２ｂには、後述する理由から、バイアス線５ａに印加する電位（バイアス電圧Ｖ
B）と同一の電位を印加する。このため、複数本のバイアス線５ａはいずれも、第２低電
位線７２ｂに電気的に接続されており、第２低電位線７２ｂは、複数本のバイアス線５ａ
に対する主線として機能する。ここで、バイアス線５ａと第２低電位線７２ｂとは異なる
層間に形成されているので、絶縁膜に形成したコンタクトホールを介して電気的に接続し
た構造が採用されている。

また、第２静電保護回路１２では、ベース基板１０における撮像領域１００ｃの外側領
域に、データ線６ａと第２高電位線７２ａとの交差に対応する位置でデータ線６ａおよび
第２高電位線７２ａに逆バイアス状態で電気的に接続された第２高電位側保護ダイオード
９２ａと、データ線６ａと第２低電位線７２ｂとの交差に対応する位置でデータ線６ａお
よび第２低電位線７２ｂに逆バイアス状態で電気的に接続された第２低電位側保護ダイオ
ード９２ｂとが形成されている。

かかる第２高電位線７２ａ、第２低電位線７２ｂ、第２高電位側保護ダイオード９２ａ
、および第２低電位側保護ダイオード９２ｂは、図７（ｂ）、（ｃ）に示すように、撮像
領域１００ｃに形成された各種配線や各半導体素子と同時形成されてなる。

まず、第２高電位線７２ａ、および第２低電位線７２ｂはいずれも、データ線６ａと交
差するＸ方向に延在している部分が、図４を参照して説明した走査線３ａと同時形成され
た導電膜からなり、データ線６ａと平行なＹ方向に延在している部分が、図４を参照して
説明したデータ線６ａと同時形成された導電膜からなり、データ線６ａと交差する方向に
延在している部分と、データ線６ａと平行に延在している部分とは、絶縁膜に形成された
コンタクトホールを介して電気的に接続されている。

第２高電位側保護ダイオード９２ａは、図４を参照して説明した電界効果型トランジス
タ３０と略同一の構成のＭＩＳ型の半導体素子においてドレインとゲートを接続させてな
るＭＩＳ型ダイオード素子からなる。すなわち、第２高電位側保護ダイオード９２ａは、
ゲート電極３ｇ、ゲート絶縁膜２１、アモルファスシリコン膜からなる半導体膜１ｉ、高
濃度Ｎ型不純物がドープされたアモルファスシリコン膜からなるコンタクト層４ｉ、４ｊ
がこの順に積層されたボトムゲート構造を有しており、半導体膜１ｉのうち、ソース側の
端部には、コンタクト層４ｉを介してソース電極６ｊが重なっており、ドレイン側の端部
には、コンタクト層４ｉを介してデータ線６ａの一部が重なっている。また、ソース電極
６ｊおよびデータ線６ａの表面側には下層側絶縁膜２２が形成されており、下層側絶縁膜
２２の上層には、図４を参照して説明した光電変換素子８０の第１電極８１ａと同時形成
された中継電極８１ｇが形成されている。

中継電極８１ｇは、下層側絶縁膜２２に形成されたコンタクトホール２２ｊを介してソ
ース電極６ｊに電気的に接続しているとともに、下層側絶縁膜２２およびゲート絶縁膜２
１に形成されたコンタクトホール２２ｉを介して第２高電位線７２ａに電気的に接続して
いる。このように構成した第２高電位側保護ダイオード９２ａでは、第２高電位線７２ａ
の側に接続するソースがカソードとして機能し、データ線６ａの側に接続するドレインが
アノードとして機能する。

第２低電位側保護ダイオード９２ｂについいては断面の図示を省略するが、第２高電位
側保護ダイオード９２ａと同様、図４を参照して説明した電界効果型トランジスタ３０と
略同一の構成のＭＩＳ型の半導体素子においてドレインとゲートを接続させてなるＭＩＳ
型ダイオード素子からなる。すなわち、第２低電位側保護ダイオード９２ｂは、ゲート電
極３ｅ、ゲート絶縁膜２１、アモルファスシリコン膜からなる半導体膜１ｊ、高濃度Ｎ型
の不純物がドープされたアモルファスシリコン膜からなるコンタクト層がこの順に積層さ
れたボトムゲート構造を有しており、半導体膜１ｊのうち、ドレイン側の端部には、コン
タクト層を介してドレイン電極６ｋ重なっており、ソース側の端部には、コンタクト層を
介してデータ線６ａの一部が重なっている。また、ドレイン電極６ｋおよびデータ線６ａ
の表面側には下層側絶縁膜２２が形成されており、下層側絶縁膜２２の上層には、図４を
参照して説明した光電変換素子８０の第１電極８１ａと同時形成された中継電極８１ｈが
形成されている。ここで、中継電極８１ｈは、下層側絶縁膜２２に形成されたコンタクト
ホール２２ｎを介してドレイン電極６ｋに電気的に接続しているとともに、下層側絶縁膜
２２およびゲート絶縁膜２１に形成されたコンタクトホール２２ｐ、２２ｒを介してゲー
ト電極３ｈおよび第２低電位線７２ｂに電気的に接続している。このように構成した第２
低電位側保護ダイオード９２ｂでは、第２低電位線７２ｂの側に接続するドレインがアノ
ードとして機能し、データ線６ａの側に接続するソースがカソードとして機能する。

このように構成した第２静電保護回路１２においては、１本のデータ線６ａに２つの保
護ダイオード（第２高電位側保護ダイオード９２ａ、および第２低電位側保護ダイオード
９２ｂ）が接続されているが、１本のデータ線６ａに接続している第２高電位側保護ダイ
オード９２ａおよび第２低電位側保護ダイオード９２ｂのチャネル幅の和Ｗ1は、１本の
データ線６ａに接続する各画素１００ａの電界効果型トランジスタ３０のチャネル幅の総
和Ｗ2より小さく設定してある。このため、データ線６ａの電位が第２高電位側保護ダイ
オード９２ａ、および第２低電位側保護ダイオード９２ｂを介してリークするとしても、
かかるリークの影響は無視することができる。第２高電位側保護ダイオード９２ａおよび
第２低電位側保護ダイオード９２ｂのチャネル幅の和Ｗ1については、１本のデータ線６
ａに接続する各画素１００ａの電界効果型トランジスタ３０のチャネル幅の総和Ｗ2の１
／１０倍以下であることが好ましく、１／１００倍であればより好ましい。すなわち、各
画素１００ａの電界効果型トランジスタ３０のチャネル幅が１０μｍ程度で、接続する数
Ｎが１００であれば、第２高電位側保護ダイオード９２ａ、および第２低電位側保護ダイ
オード９２ｂのチャネル幅の和Ｗ1は１ｍｍ以下、好ましくは１００μｍ以下、さらに好
ましくは１０μｍ以下である。なお、データ線６ａの電位が各画素１００ａの電界効果型
トランジスタ３０を介してリークするとしても、かかるリークの影響は無視することがで
きる。

（高電位線および低電位線に供給する電位）
再び図１および図５において、第１静電保護回路１１では、第１高電位線７１ａには、
電界効果型トランジスタ３０をオンさせるゲートオン電圧Ｖgh以上の電位を印加し、第１
低電位線７１ｂには、電界効果型トランジスタ３０をオフさせるゲートオフ電圧Ｖgl以下
の電位を印加する必要がある。そこで、本形態では、第１高電位線７１ａにゲートオン電
圧Ｖghが印加され、第１低電位線７１ｂにはゲートオフ電圧Ｖglが印加されている。

第２静電保護回路１２では、第２高電位線７２ａには、データ線６ａに印加される最高
電位以上の電位を印加し、第２低電位線７２ｂには、データ線６ａに印加される最低電位
以下の電位を印加する必要がある。ここで、データ線６ａはプリセット電位Ｖpにセット
された後、フィードスルー電位Ｖ1分だけ高電位側に動く。かかるフィードスルー電圧Ｖ1
は、ゲート電圧をゲートオン電圧Ｖghにする際、データ線６ａが振られる電位である。こ
こで、１画素の走査線３ａとデータ線６ａ間の寄生容量（電界効果型トランジスタ３の寄
生容量や、走査線３ａとデータ線６ａの交差部の容量等）をＣp、データ線容量をＣdとす
ると、下式
（Ｃp／Ｃd）×（Ｖgh−Ｖgl）
のようになる。

ここで、プリセット電位Ｖpとフィードスルー電圧Ｖ1を足したものがデータ線６ａに印
加される電位の最高値である。一般にフィードスルー電圧Ｖ１は設計次第であるが、１Ｖ
以下である。従って、本形態では、プリセット電位Ｖpより１Ｖ以上大きい電位を第２高
電位線７２ａに印加する。

（本形態の主な効果）
以上説明したように、本形態の固体撮像装置１００では、走査線３ａおよびデータ線６
ａのうち、走査線３ａには第１静電保護回路１１が形成され、第１静電保護回路１１は、
第１高電位線７１ａおよび第１低電位線７１ｂを備えているとともに、走査線３ａと第１
高電位線７１ａとの間に逆バイアス状態の第１高電位側保護ダイオード９１ａを備え、走
査線３ａと第１低電位線７１ｂとの間に逆バイアス状態の第１低電位側保護ダイオード９
１ｂを備えている。このため、第１静電保護回路１１では、第１高電位側保護ダイオード
９１ａおよび第１低電位側保護ダイオード９１ｂが常に逆バイアス状態にあるので、走査
線３ａに対して第１静電保護回路１１を設けた場合でも、走査線３ａからのリーク電流を
極めて低いレベルとすることができる。

また、走査線３ａには第１高電位線７１ａおよび第１低電位線７１ｂを設けたため、走
査線３ａの電位に適した電位を第１高電位線７１ａおよび第１低電位線７１ｂに設定する
ことができる。従って、図１３に示す電流−電圧特性において、第１高電位側保護ダイオ
ード９１ａおよび第１低電位側保護ダイオード９１ｂに加わる逆バイアス電圧が低いので
、走査線３ａに対して第１静電保護回路１１を設けた場合でも、走査線３ａからのリーク
電流は無視できるレベルである。

それ故、本形態によれば、固体撮像装置１００の低消費電力化を図ることができ、例え
ば、固体撮像装置１００において、電池を駆動源とすることも可能である。

また、本形態の固体撮像装置１００では、データ線６ａには第２静電保護回路１２が形
成され、第２静電保護回路１２も、第１静電保護回路１１と同様、第２高電位線７２ａお
よび第２低電位線７２ｂを備えているとともに、データ線６ａと第２高電位線７２ａとの
間に逆バイアス状態の第２高電位側保護ダイオード９２ａを備え、データ線６ａと第２低
電位線７２ｂとの間に逆バイアス状態の第２低電位側保護ダイオード９２ｂを備えている
。このため、第２静電保護回路１２でも、第１静電保護回路１１と同様、第２高電位側保
護ダイオード９２ａおよび第２低電位側保護ダイオード９２ｂが常に逆バイアス状態にあ
るので、データ線６ａに対して第２静電保護回路１２を設けた場合でも、データ線６ａか
らのリーク電流を極めて低いレベルとすることができる。

また、データ線６ａには、走査線３ａに対する第１高電位線７１ａおよび第１低電位線
７１ｂとは別に個別の定電位線（第２高電位線７２ａおよび第２低電位線７２ｂ）を設け
たため、データ線６ａの電位に適した電位を第２高電位線７２ａおよび第２低電位線７２
ｂに設定することができる。従って、図１３に示す電流−電圧特性において、第２高電位
側保護ダイオード９２ａおよび第２低電位側保護ダイオード９２ｂに加わる逆バイアス電
圧が低いので、データ線６ａに対して第２静電保護回路１２を設けた場合でも、データ線
６ａからのリーク電流は無視できるレベルである。

それ故、本形態によれば、データ線６ａからのリーク電流によって、各画素１００ａで
受光に応じて発生した電気信号が劣化することがないので、分解能の高い固体撮像装置１
００を実現することができる。

また、走査線３ａとデータ線６ａとには、各々異なる電位が印加された第１高電位線７
１ａ、第１低電位線７１ｂ、第２高電位線７２ａ、および第２低電位線７２ｂを設けたた
め、走査線３ａとデータ線６ａとに電位差が生じ、各画素１００ａに設けた電界効果型ト
ランジスタ３０に静電破壊が発生することが懸念される。但し、走査線３ａは、第１高電
位線７１ａ、第１低電位線７１ｂ、第２高電位線７２ａ、および第２低電位線７２ｂと交
差し、データ線６ａも、第１高電位線７１ａ、第１低電位線７１ｂ、第２高電位線７２ａ
、および第２低電位線７２ｂと交差している。このため、図１に示すように、各交差には
容量Ｃが寄生している。従って、４本の配線（第１高電位線７１ａ、第１低電位線７１ｂ
、第２高電位線７２ａ、および第２低電位線７２ｂ）は、容量Ｃを介して結合しているの
で、走査線３ａとデータ線６ａとの間に大きな電位差が生じないので、電界効果型トラン
ジスタ３０に静電破壊が発生することはない。

さらに、本形態では、第１静電保護回路１１では、第１高電位線７１ａにゲートオン電
圧Ｖghを印加し、第１低電位線７１ｂにはゲートオフ電圧Ｖglを印加している。また、第
２静電保護回路１２では、第２低電位線７２ｂにはバイアス電圧ＶBを印加している。す
なわち、第１高電位線７１ａ、第１低電位線７１ｂ、および第２低電位線７２ｂには各画
素１００ａに供給される定電位を印加している。このため、第１静電保護回路１１に第１
高電位線７１ａおよび第１低電位線７１ｂを設け、第２静電保護回路１２に第２高電位線
７２ａおよび第２低電位線７２ｂを設けた場合でも、新たな電源回路としては、第２高電
位線７２ａに印加すべき電位を生成する電源回路を設ければよく、電源部の回路構成を簡
素化できるという利点がある。

［実施の形態２］
図８は、本発明の実施の形態２に係る固体撮像装置の電気的構成を示すブロック図であ
る。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には
同一の符号を付してそれらの説明を省略する。

図８に示すように、本形態の固体撮像装置１００でも、実施の形態１と同様、ベース基
板１０上の撮像領域１００ｃの外側には、走査線３ａに対する第１静電保護回路１１が形
成されており、かかる第１静電保護回路１１は、走査線３ａに印加される最高電位以上の
高電位が印加された第１高電位線７１ａと、走査線３ａに印加される最低電位以下の低電
位が印加された第１低電位線７１ｂとを備えている。また、第１静電保護回路１１は、走
査線３ａおよび第１高電位線７１ａに逆バイアス状態で電気的に接続された第１高電位側
保護ダイオード９１ａと、走査線３ａおよび第１低電位線７１ｂに逆バイアス状態で電気
的に接続された第１低電位側保護ダイオード９１ｂとを備えている。

また、本形態の固体撮像装置１００では、実施の形態１と同様、ベース基板１０上の撮
像領域１００ｃの外側には、データ線６ａに対する第２静電保護回路１２が形成されてお
り、かかる第２静電保護回路１２は、データ線６ａに印加される最高電位以上の高電位が
印加された第２高電位線７２ａと、データ線６ａに印加される最低電位以下の低電位が印
加された第２低電位線７２ｂとを備えている。また、第２静電保護回路１２は、データ線
６ａおよび第２高電位線７２ａに逆バイアス状態で電気的に接続された第２高電位側保護
ダイオード９２ａと、データ線６ａおよび第２低電位線７２ｂに逆バイアス状態で電気的
に接続された第２低電位側保護ダイオード９２ｂとを備えている。

ここで、第１高電位線７１ａと第２高電位線７２ａとは電気的に接続されて、撮像領域
１００ｃを囲む１本の共通線を形成しており、かかる共通線（第１高電位線７１ａおよび
第２高電位線７２ａ）には、走査線３ａおよびデータ線６ａの双方で印加される最高電位
以上の高電位として、ゲートオン電圧Ｖghが印加されている。また、第１低電位線７１ｂ
と第２低電位線７２ｂとは電気的に接続されて、撮像領域１００ｃを囲む１本の共通線を
形成しており、かかる共通線（第１高電位線７１ａおよび第２高電位線７２ａ）には、走
査線３ａおよびデータ線６ａの双方で印加される最低電位以下の低電位として、バイアス
電圧ＶBが印加されている。

かかる固体撮像装置１００では、第１高電位線７１ａ、第１低電位線７１ｂ、第１高電
位側保護ダイオード９１ａ、第１低電位側保護ダイオード９１ｂ、第２高電位線７２ａ、
第２低電位線７２ｂ、第２高電位側保護ダイオード９２ａ、第２低電位側保護ダイオード
９２ｂの構成は各々、実施の形態１と同様である。このため、Ｙ方向に延在する第１高電
位線７１ａおよび第１低電位線７１ｂはデータ線６ａと同時形成された導電膜で構成され
、Ｘ方向に延在する第２高電位線７２ａおよび第２低電位線７２ｂは走査線３ａと同時形
成された導電膜で構成されている。それ故、第１高電位線７１ａと第２高電位線７２ａと
を電気的に接続し、第１低電位線７１ｂと第２低電位線７２ｂとを電気的に接続するにあ
たっては、例えば、図４（ｂ）を参照して説明したゲート絶縁膜２１および下層側絶縁膜
２２にコンタクトホールを形成し、かかるコンタクトホールを利用して、第１高電位線７
１ａと第２高電位線７２ａとを繋げ、第１低電位線７１ｂと第２低電位線７２ｂとを繋げ
ればよい。

このように本形態の固体撮像装置１００でも、実施の形態１と同様、走査線３ａに対す
る第１静電保護回路１１、およびデータ線６ａに対する第２静電保護回路１２では、第１
高電位側保護ダイオード９１ａ、第１低電位側保護ダイオード９１ｂ、高電位側保護ダイ
オード９２ａ、および第２低電位側保護ダイオード９２ｂに逆バイアス電圧が印加されて
いるので、走査線３ａおよびデータ線６ａからのリーク電流を極めて低いレベルとするこ
とができる。それ故、本形態によれば、固体撮像装置１００の低消費電力化を図ることが
できるので、固体撮像装置１００において、電池を駆動源とすることができるとともに、
分解能の高い固体撮像装置１００を実現することができる。

また、本形態では、第１高電位線７１ａおよび第２高電位線７２ａにゲートオン電圧Ｖ
ghを印加し、第１低電位線７１ｂおよび第２低電位線７２ｂにはバイアス電位ＶBを印加
しているため、新たな電源回路を設ける必要がないという利点がある。

なお、本形態では、第１高電位線７１ａおよび第２高電位線７２ａにゲートオン電圧Ｖ
ghを印加し、第１低電位線７１ｂおよび第２低電位線７２ｂにはバイアス電位ＶBを印加
しているため、第１低電位側保護ダイオード９１ｂ、および第２高電位側保護ダイオード
９２ａに印加される逆バイアス電圧が、実施の形態１に比較して高いが、図１２に示す静
電保護回路と比較すれば、リーク電流を大幅に低減することができる。

［実施の形態２の変形例］
上記の実施の形態２では、第１高電位線７１ａと第２高電位線７２ａとは電気的に接続
されて、撮像領域１００ｃを囲む１本の共通線を形成しているとともに、第１低電位線７
１ｂと第２低電位線７２ｂとは電気的に接続されて、撮像領域１００ｃを囲む１本の共通
線を形成していたが、一方の配線同士のみを電気的に接続した構成を採用してもよい。

すなわち、第１高電位線７１ａおよび第２高電位線７２ａについては個別に撮像領域１
００ｃを囲むように形成する一方、第１低電位線７１ｂと第２低電位線７２ｂとは電気的
に接続されて、撮像領域１００ｃを囲む１本の共通線を形成してもよい。あるいは、第１
低電位線７１ｂおよび第２低電位線７２ｂについては個別に撮像領域１００ｃを囲むよう
に形成する一方、第１高電位線７１ａと第２高電位線７２ａとは電気的に接続されて、撮
像領域１００ｃを囲む１本の共通線を形成してもよい。

［実施の形態３］
図９は、本発明の実施の形態３に係る固体撮像装置の電気的構成を示すブロック図であ
る。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には
同一の符号を付してそれらの説明を省略する。

図９に示すように、本形態の固体撮像装置１００でも、実施の形態１、２と同様、ベー
ス基板１０上の撮像領域１００ｃの外側には、走査線３ａに対する第１静電保護回路１１
が形成されており、かかる第１静電保護回路１１は、走査線３ａに印加される最高電位以
上の高電位が印加された第１高電位線７１ａと、走査線３ａに印加される最低電位以下の
低電位が印加された第１低電位線７１ｂとを備えている。また、第１静電保護回路１１は
、走査線３ａおよび第１高電位線７１ａに逆バイアス状態で電気的に接続された第１高電
位側保護ダイオード９１ａと、走査線３ａおよび第１低電位線７１ｂに逆バイアス状態で
電気的に接続された第１低電位側保護ダイオード９１ｂとを備えている。

また、本形態の固体撮像装置１００でも、実施の形態１、２と同様、ベース基板１０上
の撮像領域１００ｃの外側には、データ線６ａに対する第２静電保護回路１２が形成され
ている。

但し、本形態において、第２静電保護回路１２は、データ線６ａに印加される最低電位
以下の低電位が印加された第２低電位線７２ｂを備えているが、実施の形態１、２と違っ
て、図１および図８を参照して説明した第２高電位線７２ａを備えていない。従って、本
形態において、第２静電保護回路１２は、データ線６ａおよび第２低電位線７２ｂに逆バ
イアス状態で電気的に接続された第２低電位側保護ダイオード９２ｂを備えているが、図
１および図８を参照して説明した第２高電位側保護ダイオード９２ａを備えていない。

それ故、第１低電位線７１ｂと第２低電位線７２ｂとは電気的に接続されて、撮像領域
１００ｃを囲む１本の共通線を形成しており、かかる共通線（第１低電位線７１ｂおよび
第２低電位線７２ｂ）には、走査線３ａおよびデータ線６ａの双方で印加される最低電位
以下の低電位として、バイアス電位ＶBが印加されている。また、第１高電位線７１ａは
それ自身で撮像領域１００ｃを囲む共通線を形成しており、かかる共通線（第１高電位線
７１ａ）には、走査線３ａに印加される最高電位以上の高電位として、ゲートオン電圧Ｖ
ghが印加されている。

かかる固体撮像装置１００では、第１高電位線７１ａ、第１低電位線７１ｂ、第１高電
位側保護ダイオード９１ａ、第１低電位側保護ダイオード９１ｂ、第２低電位線７２ｂ、
および第２低電位側保護ダイオード９２ｂの構成は各々、実施の形態１と同様である。こ
のため、Ｙ方向に延在する第１高電位線７１ａおよび第１低電位線７１ｂはデータ線６ａ
と同時形成された導電膜で構成され、Ｘ方向で延在する第２低電位線７２ｂは走査線３ａ
と同時形成された導電膜で構成されている。また、第１高電位線７１ａのうち、Ｘ方向で
延在する部分は、走査線３ａと同時形成された導電膜で構成されている。

このように本形態の固体撮像装置１００でも、実施の形態１と同様、走査線３ａに対す
る第１静電保護回路１１、およびデータ線６ａに対する第２静電保護回路１２では、第１
高電位側保護ダイオード９１ａ、第１低電位側保護ダイオード９１ｂ、および第２低電位
側保護ダイオード９２ｂに逆バイアス電圧が印加されているので、走査線３ａおよびデー
タ線６ａからのリーク電流を極めて低いレベルとすることができる。それ故、本形態によ
れば、固体撮像装置１００の低消費電力化を図ることができるので、固体撮像装置１００
において、電池を駆動源とすることができるとともに、分解能の高い固体撮像装置１００
を実現することができる。

また、本形態では、第１高電位線７１ａにゲートオン電圧Ｖghを印加し、第１低電位線
７１ｂおよび第２低電位線７２ｂにはバイアス電位ＶBを印加しているため、新たな電源
回路を設ける必要がないという利点がある。

なお、本形態では、第１高電位線７１ａおよび第２高電位線７２ａにゲートオン電圧Ｖ
ghを印加し、第１低電位線７１ｂおよび第２低電位線７２ｂにはバイアス電位ＶBを印加
しているため、第１低電位側保護ダイオード９１ｂ、および第２高電位側保護ダイオード
９２ａに印加される逆バイアス電圧が、実施の形態１に比較して高いが、図１２に示す静
電保護回路と比較すれば、リーク電流を大幅に低減することができる。

［実施の形態４］
図１０は、本発明の実施の形態４に係る固体撮像装置の電気的構成を示すブロック図で
ある。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分に
は同一の符号を付してそれらの説明を省略する。

図１０に示すように、本形態の固体撮像装置１００でも、実施の形態１、２、３と同様
、ベース基板１０上の撮像領域１００ｃの外側には、走査線３ａに対する第１静電保護回
路１１が形成されており、かかる第１静電保護回路１１は、走査線３ａに印加される最高
電位以上の高電位が印加された第１高電位線７１ａと、走査線３ａに印加される最低電位
以下の低電位が印加された第１低電位線７１ｂとを備えている。また、第１静電保護回路
１１は、走査線３ａおよび第１高電位線７１ａに逆バイアス状態で電気的に接続された第
１高電位側保護ダイオード９１ａと、走査線３ａおよび第１低電位線７１ｂに逆バイアス
状態で電気的に接続された第１低電位側保護ダイオード９１ｂとを備えている。

但し、本形態では、実施の形態１、２、３と違って、図１、図８、図９、図１０を参照
して説明した第２静電保護回路１２を備えていない。

それ故、第１高電位線７１ａはそれ自身で撮像領域１００ｃを囲む共通線を形成してお
り、かかる共通線（第１高電位線７１ａ）には、走査線３ａに印加される最高電位以上の
高電位として、ゲートオン電圧Ｖghが印加されている。また、第１低電位線７１ｂはそれ
自身で撮像領域１００ｃを囲む共通線を形成しており、かかる共通線（第１低電位線７１
ｂ）には、走査線３ａに印加される最低電位以下の低電位として、ゲートオフ電圧Ｖglが
印加されている。従って、本形態では、複数のバイアス線５ａは専用の主線５ｓを介して
バイアス電位ＶBが印加されている。

かかる固体撮像装置１００では、第１高電位線７１ａ、第１低電位線７１ｂ、第１高電
位側保護ダイオード９１ａ、および第１低電位側保護ダイオード９１ｂの構成は各々、実
施の形態１と同様である。このため、Ｙ方向に延在する第１高電位線７１ａおよび第１低
電位線７１ｂはデータ線６ａと同時形成された導電膜で構成され、第１高電位線７１ａお
よび第１低電位線７１ｂのうち、Ｘ方向で延在する部分は、走査線３ａと同時形成された
導電膜で構成されている。

このように本形態の固体撮像装置１００でも、実施の形態１と同様、走査線３ａに対す
る第１静電保護回路１１では、第１高電位側保護ダイオード９１ａ、および第１低電位側
保護ダイオード９１ｂに逆バイアス電圧が印加されているので、走査線３ａからのリーク
電流を極めて低いレベルとすることができる。それ故、本形態によれば、固体撮像装置１
００の低消費電力化を図ることができるので、固体撮像装置１００において、電池を駆動
源とすることができる。

また、本形態では、第１高電位線７１ａにゲートオン電圧Ｖghを印加し、第１低電位線
７１ｂおよび第２低電位線７２ｂにはゲートオフ電圧Ｖglを印加しているため、新たな電
源回路を設ける必要がないという利点がある。

［その他の実施の形態］
上記実施の形態１では、図２（ａ）に示すように、電界効果型トランジスタのドレイン
は、光電変換素子８０の第１電極８１ａ（カソード）に電気的接続し、バイアス線５ａは
、光電変換素子８０の第２電極８５ａ（アノード）に電気的接続していたが、図２（ｂ）
に示すように、電界効果型トランジスタのドレインに対して電気的接続する光電変換素子
８０の第１電極８１ａがアノードとして用いられる構成でもよく、この場合、バイアス線
５ａに電気的接続する光電変換素子８０の第２電極８５ａはカソードとなる。かかる図２
（ｂ）に示す構成の場合も、光電変換素子８０には、バイアス線５ａを介して逆バイアス
が印加されるなど、基本的な動作は同一であるが、信号の電位レベルの高低は、図１１に
示すように、図５に示すパターンと相違する。それ故、実施の形態１では、第２高電位線
７２ａには、プリセット電位Ｖpより１Ｖ高い電位を印加し、第２低電位線７２ｂには、
バイアス電圧を印加したが、図２（ｂ）に示す構成の場合、第２低電位線７２ｂには、プ
リセット電位Ｖpより１Ｖ低い電位を印加し、第２高電位線７２ａにはバイアス電圧ＶBを
印加すればよい。

上記実施の形態１〜４では、光電変換素子８０としてＰＩＮフォトダイオードを用いた
が、それに限る必要はなくＰＮフォトダイオードを用いてもよく、さらには、ＭＩＳ型、
ショットキー型の光電変換素子８０を用いてもよい。

上記実施の形態１〜４では、電界効果型トランジスタ３０として、アモルファスシリコ
ン膜を用いたＴＦＴを例に説明したが、微結晶シリコン膜や、ポリシリコン膜、単結晶シ
リコン層を用いた薄膜トランジスタを電界効果型トランジスタ３０として用いてもよい。
また、上記実施の形態１〜４では、電界効果型トランジスタ３０として、ベース基板１０
の下層側から上層側に向かってゲート電極３ｂ、ゲート絶縁膜２１および半導体膜２ａ（
能動層）が順に積層されたボトムゲート構造を備えていたが、ベース基板１０の下層側か
ら上層側に向かって半導体膜（能動層）、ゲート絶縁膜およびゲート電極が順に積層され
たトップゲート構造を備える構造であってもよい。かかるトップゲート構造を採用した場
合において、ゲート電極の側から光が入射するように構成する場合、ゲート電極をＩＴＯ
膜などの透光性導電膜を用いれば、能動層への光の入射を効率よく行なうことができる。
また、電界効果型トランジスタ３０の構造については、スタガ型、逆スタガ型、コプラナ
ー型、逆コプラナー型のいずれであってもよい。

上記実施の形態１〜４では、画素スイッチング素子として、Ｎ型の電界効果型トランジ
スタ３０を用いたが、画素スイッチング素子として、Ｐ型の電界効果型トランジスタ３０
を用いてもよい。この場合、上記の説明と極性を反転すれば、上記実施の形態１〜４と同
様な構成を実現することができる。

本発明の実施の形態１に係る固体撮像装置の電気的構成を示すブロック図である。 （ａ）、（ｂ）は、本発明を適用した固体撮像装置の各画素構成を示す回路図、および別の画素構成を示す回路図である。 本発明を適用した固体撮像装置の外観を模式的に示す説明図である。 （ａ）、（ｂ）は各々、本発明の実施の形態１に係る固体撮像装置において、隣接する複数の画素の平面図、およびその１つ分の断面図である。 本発明の実施の形態１に係る固体撮像装置における撮像動作において１走査期間中の信号波形を示す説明図である。 （ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る固体撮像装置において走査線に対して設けた第１静電保護回路の構成を示す回路図、この第１静電保護回路の平面構成を示す平面図、および第１静電保護回路の断面構成を示す断面図である。 （ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る固体撮像装置においてデータ線に対して設けた第２静電保護回路の構成を示す回路図、この第２静電保護回路の平面構成を示す平面図、および第２静電保護回路の断面構成を示す断面図である。 本発明の実施の形態２に係る固体撮像装置の電気的構成を示すブロック図である。 本発明の実施の形態３に係る固体撮像装置の電気的構成を示すブロック図である。 本発明の実施の形態４に係る固体撮像装置の電気的構成を示すブロック図である。 本発明を適用した別の固体撮像装置における撮像動作において１走査期間中の信号波形を示す説明図である。 従来の静電保護回路を示す回路図である。 静電保護回路に用いたＭＩＳ型ダイオード素子の電流−電圧特性を示す説明図である。

符号の説明

３ａ・・走査線、５ａ・・バイアス線、６ａ・・データ線、１０・・ベース基板、１１・
・第１静電保護回路、１２・・第２静電保護回路、３０・・電界効果型トランジスタ、７
１ａ・・第１高電位線、７１ｂ・・第１低電位線、７２ａ・・第２高電位線、７２ｂ・・
第２低電位線、８０・・光電変換素子、８１ａ・・光電変換素子の第１電極、８５ａ・・
光電変換素子の第２電極、９１ａ・・第１高電位側保護ダイオード、９１ｂ・・第１低電
位側保護ダイオード、９２ａ・・第２高電位側保護ダイオード、９２ｂ・・第２低電位側
保護ダイオード、１００・・固体撮像装置、１００ａ・・画素、１００ｃ・・撮像領域

Claims (9)

1. 基板上の撮像領域内に、所定方向に延在する複数本の走査線と、該複数本の走査線と交
   差する方向に延在する複数本のデータ線と、複数本のバイアス線とを有し、
   前記走査線と前記データ線との各交差に対応する位置に配置された複数の画素の各々に
   、前記走査線により制御される電界効果型トランジスタと、該電界効果型トランジスタを
   介して前記データ線に電気的に接続された第１電極、および前記バイアス線に電気的に接
   続された第２電極を備えた光電変換素子と、が形成された固体撮像装置において、
   前記複数本の走査線および前記複数本のデータ線のうちの一方の信号線には第１静電保
   護回路が形成され、
   当該第１静電保護回路は、前記一方の信号線に印加される最高電位以上の高電位が印加
   された第１高電位線と、前記一方の信号線に印加される最低電位以下の低電位が印加され
   た第１低電位線と、前記一方の信号線と前記第１高電位線との間に逆バイアス状態で電気
   的に接続された第１高電位側保護ダイオードと、前記一方の信号線と前記第１低電位線と
   の間に逆バイアス状態で電気的に接続された第１低電位側保護ダイオードと、を備えてい
   ることを特徴とする固体撮像装置。
2. 前記複数本の走査線および前記複数本のデータ線のうち、他方の信号線には第２静電保
   護回路が形成されており、
   前記第２静電保護回路は、前記他方の信号線に印加される最高電位以上の高電位が印加
   された第２高電位線と、前記他方の信号線に印加される最低電位以下の低電位が印加され
   た第２低電位線と、前記他方の信号線と前記第２高電位線との間に逆バイアス状態で電気
   的に接続された第２高電位側保護ダイオードと、前記他方の信号線と前記第２低電位線と
   の間に逆バイアス状態で電気的に接続された第２低電位側保護ダイオードと、を備えてい
   ることを特徴とする請求項１に記載の固体撮像装置。
3. 前記第１高電位線、前記第１低電位線、前記第２低電位線、および前記第２高電位線は
   各々、異なる電位が印加されていることを特徴とする請求項２に記載の固体撮像装置。
4. 前記複数本の走査線および前記複数本のデータ線のうち、他方の信号線には第２静電保
   護回路が形成されており、
   前記第２静電保護回路は、前記他方の信号線に印加される最高電位以上の高電位が印加
   された第２高電位線、および前記他方の信号線に印加される最低電位以下の低電位が印加
   された第２低電位線のうちの一方の配線と、前記一方の配線と前記他方の信号線との間に
   逆バイアス状態で電気的に接続された保護ダイオードと、を備えていることを特徴とする
   請求項１に記載の固体撮像装置。
5. 前記第１高電位線、前記第１低電位線、および前記一方の配線は各々、異なる電位が印
   加されていることを特徴とする請求項４に記載の固体撮像装置。
6. 前記第１静電保護回路と前記第２静電保護回路とでは、前記第１高電位線と前記第２高
   電位線の配線同士、および前記第１低電位線と前記第２低電位線の配線同士のうちの少な
   くとも一方の配線同士が電気的に接続されて同一の電位が印加されていることを特徴とす
   る請求項２または４に記載の固体撮像装置。
7. 前記走査線に対して構成された静電保護回路では、前記高電位線に印加される電位、あ
   るいは前記低電位線に印加される電位には、前記電界効果型トランジスタをオフ状態とす
   るためのゲートオフ電圧、前記電界効果型トランジスタをオン状態とするためのゲートオ
   ン電圧、あるいは前記バイアス線に印加されるバイアス電圧が用いられていることを特徴
   とする請求項１乃至６の何れか一項に記載の固体撮像装置。
8. 前記データ線に対して構成された静電保護回路では、前記高電位線に印加される電位、
   あるいは前記低電位線に印加される電位には、前記バイアス線に印加されるバイアス電圧
   が用いられていることを特徴とする請求項１乃至７の何れか一項に記載の固体撮像装置。
9. 前記保護ダイオードはいずれもＭＩＳ型の半導体素子においてドレインとゲートを接続
   させてなるＭＩＳ型ダイオードであって、
   前記データ線に対して構成された静電保護回路では、１本の前記データ線に電気的接続
   された保護ダイオードのチャネル幅の総和が、１本の前記データ線に電気的接続された電
   界効果型トランジスタのチャネル幅の総和の１／１０倍以下であることを特徴とする請求
   項１乃至８の何れか一項に記載の固体撮像装置。