TWI503951B - 用於射頻或功率應用的電子裝置及其製造方法 - Google Patents

用於射頻或功率應用的電子裝置及其製造方法 Download PDF

Info

Publication number
TWI503951B
TWI503951B TW100141594A TW100141594A TWI503951B TW I503951 B TWI503951 B TW I503951B TW 100141594 A TW100141594 A TW 100141594A TW 100141594 A TW100141594 A TW 100141594A TW I503951 B TWI503951 B TW I503951B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
support substrate
thickness
support
Prior art date
Application number
TW100141594A
Other languages
English (en)
Other versions
TW201225256A (en
Inventor
Didier Landru
Luciana Capello
Eric Desbonnets
Christophe Figuet
Oleg Kononchuk
Original Assignee
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec Silicon On Insulator filed Critical Soitec Silicon On Insulator
Publication of TW201225256A publication Critical patent/TW201225256A/zh
Application granted granted Critical
Publication of TWI503951B publication Critical patent/TWI503951B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

用於射頻或功率應用的電子裝置及其製造方法 發明領域
本發明係有關供用於射頻或功率應用之電子裝置，其包括在一支承基片上支承電子構件之一半導體層，本發明也有關用於製造此一裝置之方法。
 發明背景
微電子裝置，尤其是應用於射頻或功率領域中之微電子裝置，之生產需要將構件置放在具有高電阻率以及良好熱傳導性的支承基片上。
實際上，高電阻率使得可能限制在電晶體之間的高頻率互動(在基片中之場線穿透度將導致寄生效應)。
良好的熱傳導性是排放因高頻率或高功率裝置操作產生之熱所必須的。
依據一習知的方法，這些裝置可被產生在SOI(絕緣體上之矽的縮寫)型式基片上，其中該矽支承基片(或其之一部份)是具有高度阻抗性。
以此方式，美國專利序號第US2009/321,873案之文件說明依序地包含其中形成構件之矽支承基片、高電阻率矽層、矽氧化物層、以及矽薄層之結構。
美國專利序號第US2007/032,040案之文件說明其中形成構件的SOI基片，其包括具有電阻率大於3000 Ohm.cm之矽支承基片、矽氧化物層以及矽薄層。
但是，這些基片涉及具有低熱傳導性之缺點，尤其是由於相對厚的不良熱導體之矽氧化物(SiO2 )層的存在。
此些SOI基片之熱傳導性，因為氧化物厚度超出大約50nm，接著可能受到1至2W/m K等級的這矽氧化物傳導性之限定，其是不足以供用於預期之應用。
依據第二習知的解決方法，該等構件可被產生在第一基片(例如，一矽基片)上，並且在其該等構件產生之後可被轉移至由具有1014 Ohm.cm等級之電阻率材料的藍寶石所製成之一最後支承基片上。
此一方法被呈現，例如，在第US6,944,375號案文件中。
但是，藍寶石具有30至40W/m K的熱傳導性，其被考慮具有用於預期應用改進之範圍。
氧化物層被***支承構件之層以及藍寶石基片之間，以便利結合。
但是，如上面之說明，這氧化物層可在藍寶石基片之內形成防止熱消散的熱障壁。
此外，藍寶石基片是相對昂貴的，尤其是對於直徑較大於150mm者。
本發明之一目的因此是提供用於射頻或功率應用之裝置的一支承基片。
更明確地，這支承基片可具有高電阻率，亦即，大於3000 Ohm.cm，以及至少等於如矽一般好之熱傳導性(最好是大於30W/m K)，同時比藍寶石是較不昂貴的。
這基片將可適用於製造以形成較大的晶圓，亦即，一般是具有大於150mm之直徑。
這支承基片將也可適用於該裝置的製造方法，並且尤其是依據所定義的方法而具有所需的熱性質(尤其是，就熱擴張係數以及溫度阻抗性而論)。
 發明概要
本發明係有關用於射頻或功率應用之電子裝置，該電子裝置包括在一支承基片上支承電子構件的一半導體層，其具特徵於該支承基片包括具有至少30W/m K之熱傳導性的一基層以及具有至少5μm厚度的一表層，該表層具有至少3000 Ohm.cm之電阻率以及具有至少30W/m K之熱傳導性。
該表層是在該基層以及該半導體層之間。
依據本發明之一實施例，該支承基片是一雙層基片，該雙層基片包括在一矽基底基片上具有大於5μm厚度之氮化鋁、氧化鋁或非結晶形類鑽碳的一表層。
依據本發明之一實施例，該支承基片是包括具有大於5μm厚度之多孔表面區域的矽基片。
依據本發明之一實施例，該支承基片是以具有大於5μm厚度之氮化鋁或氧化鋁塗層所包裝之一鋁基片。
依據本發明之一實施例，該支承基片是包括具有大於1015 at/cm3 濃度並且具有大於5μm厚度之摻雜金的一表面區域之矽基片。
支承該等構件之該半導體層最好是由矽、鍺或第III-V族合金所製成。
可選擇地，具有小於50nm厚度之矽氧化物層被***於該支承基片以及支承該等構件的該半導體層之間。
另外地，氮化鋁、氧化鋁、非結晶形類鑽碳或高電阻率多晶矽之層被***於該支承基片以及支承該等構件的該半導體層之間。
該裝置可以是具有直徑大於或等於150mm的晶圓。
另外地，該裝置可以是一晶片。
本發明之另一目的是用於射頻或功率應用的裝置之製造方法，該裝置包括在一支承基片上支承電子構件之一層，該製造方法包括下面依序步驟：
(a)在該支承基片上形成包括一半導體層之一結構，
(b)在該半導體層中製造該等構件，
具特徵於，在步驟(a)中，包括具有至少30W/mK熱傳導性之一基層以及具有至少5μm厚度之一表層的一支承基片被使用，該表層具有至少3000 Ohm.cm之電阻率以及至少30W/mK之熱傳導性。
依據一實施例，該支承基片是一雙層基片，該雙層基片包括在一矽基底基片上具有大於5μm厚度之氮化鋁、氧化鋁或非結晶形類鑽碳之一表層。
依據另一實施例，該支承基片是包括具有大於5μm厚度之一多孔表面區域的一矽基片。
本發明之另一目的是一種供用於射頻或功率應用之裝置的製造方法，該裝置包括在一支承基片上支承電子構件之一半導體層，該製造方法包括下面依序步驟：
(a)在一施體基片之一半導體層中製造該等構件，
(b)結合支承該等構件的該半導體層於一中間基片上，
(c)移除該施體基片之其餘者以將支承該等構件之該半導體層轉移至該中間層上，
(d)結合支承該等構件的該半導體層於該支承基片上，
(e)移除該中間基片，
具特徵於，步驟(d)中，包括具有至少30W/mK熱傳導性之一基層以及具有至少5μm厚度之一表層的一支承基片被使用，該表層具有至少3000 Ohm.cm之電阻率以及至少30W/mK之熱傳導性。
依據一實施例，該支承基片是一雙層基片，該雙層基片包括在一矽基底基片上具有大於5μm厚度之氮化鋁、氧化鋁或非結晶形類鑽碳之一表層。
依據一實施例，該支承基片是包括具有大於5μm厚度之一多孔表面區域的一矽基片。
依據另一實施例，該支承基片是以具有大於5μm厚度之氮化鋁或氧化鋁塗層所包裝之一鋁基片。
依據另一實施例，該支承基片是包括具有大於1015 at/cm3 濃度並且具有大於5μm厚度之摻雜金之一表面區域的一矽基片。
尤其最好是，該施體基片依序地包括一第一基片、具有小於50nm厚度的矽氧化物層以及該半導體層，並且具特徵於，在步驟(c)期間，該矽氧化物層是留在支承該等構件之該半導體層上。
圖式簡單說明
本發明之進一步特點以及優點將自此後的詳細說明配合相關附圖而明白，其中：
第1A至1E圖分解地展示依據本發明用以製造一裝置之第一種方法的主要步驟，
第2圖是依據本發明之裝置的實施例之分解圖，
第3圖是依據本發明之裝置的另一實施例之分解圖，
第4A至4F圖分解地展示依據本發明用以製造一裝置之
第二種方法的主要步驟。
 較佳實施例之詳細說明
裝置可依據此後分別地說明之參考第1A至1E以及4A至4F圖之二種主要方法被製造。
第一種方法：在支承基片上之半導體層中的構件製造
第一種方法通常包括首先製造包含支承基片與用以接納構件之薄半導體層之一結構，並且在該半導體層中製造該等構件。
用以製造構件之技術涉及高的溫度，亦即，一般是大於1000℃。
因此，這意謂著支承基片需要是能夠禁受得起此等溫度。
此外，支承基片應具有如支承構件之半導體層材料之相同級數的考慮溫度之熱擴張係數，以防止在其製造期間於結構中之應力產生。
以此方式，對於支承構件之半導體層是由矽製成，並且用以製造需要暴露在800℃的結構之方法，支承基片之熱擴張係數是在1以及5×10-6 K-1 之間。
參看第1A圖，其提供選自此後將詳細說明之基片的支承基片1。
參看第1B圖，其提供包括一半導體層2之施體基片20。
半導體層2之厚度一般是在10nm以及10μm之間。
半導體層2最好是包含一個或複數個III族元素之矽、鍺或氮化物(例如，鎵氮化物)或III-V族合金，例如，磷化銦(InP)或鎵化砷(AsGa)。
半導體層2可以是施體基片之整合部份，尤其是於大基片之情況中。
於另一實施例中，半導體層2可先在基片22上藉由磊晶被形成(於此情況中，基片22之材料是適用於半導體層2之材料的磊晶之成長)或被結合至基片22上。
參考第1C圖，半導體層被結合在支承基片1上。
可選擇地，一層(未於此處被展示出)可被形成在該半導體層2上以便利結合。
這結合層可以具有適用於預期之應用以及使能夠結合的電氣及/或熱性質之材料被產生：例如，其可由厚度不超出50nm之氧化鋁、氮化鋁、高電阻率多晶矽、或矽氧化物所構成。
參看第1D圖，施體基片20之一部份22被移除以便在支承基片1上僅保留半導體層2。
這轉移一般可藉由智慧型切割(Smart-CutTM )方法被進行，因而(如第1B圖之展示)施體基片20將具有深度對應於將被轉移的層2之厚度的先前遭受原子形式之植入，以便形成脆化區域21。在結合之後，為了使其與其餘的結構分離，對脆化區域之熱及/或機械應力的施加使得施體基片裂開。
另外地，施體基片可藉由透過使其後部面變薄而被移除，藉由化學及/或物理蝕刻而被得到。
參看第1E圖，藉由熟習本技術者所習知的任何技術，構件被形成於半導體層2中。
接著將參看第2與3圖而說明適用於這方法之實作，並且具有良好的電阻率以及良好的熱傳導性之支承基片。
支承基片1有利地包含構成用於電子裝置之機械支承的一基層、以及被選擇以便具有高熱傳導性與高電阻率的一表層。
“表層”是表示被設置在最接近半導體層2之基層側上之一層。
但是，於一些實施例中，依據形成表層之方式，基層可被表層包含。另外地，表層可被沉積在基層兩側之上。
表層具有至少5μm之厚度。
表層具有高熱傳導性以及高電阻率。
最好是，表層之熱傳導性是至少30W/mK並且其之電阻率是至少3000 Ohm.cm。
基層具有選擇之厚度以便提供充分之硬度至電子裝置。
基層最好是具有高熱傳導性(亦即，至少30W/m K)，以便允許熱經由整個支承基片而消散。
但是，因為基層是相對地遠離半導體層(其自該處至少分開5μm厚表層的距離)，因此不需要呈現任何特定的電阻率。
尤其是，基層可具有較小於表層電阻率之電阻率。
於這觀點上，基層可以是由可供用於大的直徑並且是比藍寶石較便宜而同時呈現較高的熱傳導性之材料所製成。
藉由解開熱傳導性以及電阻率之要求，因此可形成在最接近構件之5μm厚的層中呈現高電阻率以及高熱傳導性的支承基片。
因此，可獨立地選擇提供電阻率之層以及提供熱傳導性之層。
支承基片之許多實施例將在下面被說明。
雙層支承基片
本文中之“雙層”是表示支承基片至少包含具有不同熱傳導性以及電阻率之二層。
該等至少二個層可以是由不同的材料所製成。
參看至第2圖，支承基片1包含由具有高熱傳導性的第一材料所製成的一基底基片12，該基底基片12覆蓋著由也具有高熱傳導性，但是具有高電阻率之一第二材料所製成的表層13。
第二材料最好是進一步地具有關於薄層2之半導體材料的良好的黏著性。
若非如此，則上述之一結合層可被提供在其表面上。
這基片1藉由沈積第二材料之一厚層13(亦即，具有一般大於10μm之厚度，並且於任何情況中是較大於5μm)在第一材料之一基片12上而被製造。
依據一較佳實施例，第一材料是矽並且第二材料是氮化鋁或非結晶形類鑽碳(也習知為DLC)。
對於這些材料之沈積技術對於那些熟習本技術者而言是習知的技術。
氮化鋁沈積可包含化學蒸汽沈積(CVD)，並且尤其是高溫化學蒸汽沈積(HTCVD)方法。
適用於氮化鋁沈積之進一步的方法是脈波直流濺射法。
對於非結晶形類鑽碳沈積法，下面技術可被提及：電漿增強化學蒸汽沈積(PECVD)、過濾陰極真空弧(FCVA)技術、脈波雷射沈積(PLD)。
可選擇地，考慮到結合層2於基片1的厚層13上，一精細的矽氧化物層3可被形成在層2上。
如先前案例中所述，氧化物層具有小於50nm之厚度。
具有一修改表面區域之支承基片
依據本發明用以得到一支承基片之另一實施例包含，對於給予提高熱傳導性及/或電阻率性質之基片的表面區域，施加大基片之表面處理。
於這觀點中，基層以及表層可以是由相同材料所製成的，但是表層之材料結構地及/或化學地及/或物理地被修改，因而該層之電阻率及/或熱傳導性是不同於基層之電阻率及/或熱傳導性。
更明確地說，大的矽基片之表面可以是多孔性的，以在表面上形成一厚的多孔表層，亦即，具有5 μm級數之厚度。
多孔的表層被形成，例如，藉由在HF型式電解液中之電氣化學反應。
於多孔性區域中得到高電阻率是關聯於這區域之形態科學。
因此，可確保具有非常高電阻率之基片表面區域被形成。
第3圖展示一裝置，其包括在此一支承基片1上之構件的層2’，其中位於層2’之下的基片1之區域14具有非常高的電阻率。
此外，因為基片由矽所構成，其具有用於預期應用之符合要求的熱傳導性。
第二種方法：支承構件層至支承基片上之轉移
第二種方法一般是包括製造被稱為施體基片之基片的半導體層中構件，並且進行一雙重轉移以轉移包含構件之層至最後支承基片上。
如第4A圖之展示，其提供包括半導體層2之施體基片20。
半導體層2之厚度一般是在10nm以及10μm之間。
半導體層2最好是包括一個或複數個III族元件之矽、鍺或氮化物(例如，鎵氮化物)或III-V族合金，例如，磷化銦(InP)或鎵化砷(AsGa)。
半導體層2可以是施體基片之整合部份，尤其是於大基片之情況中。
於另一實施例中，半導體層2可先在基片22上藉由磊晶被形成(於此情況中，基片22之材料是適用於半導體層2之材料的磊晶之成長)或結合至基片22上以形成該施體基片20。
施體基片之材料是適合於禁受得起高溫之構件製造的使用。
其也可提供用於各種處理步驟期間的處理之整體的充分硬度。
依據本發明之一較佳實施例，施體基片是絕緣體上半導體(SOI)型式基片，亦即，依序地包括作用如機械式基片之一第一基片22，可以是具有厚度小於50nm之矽氧化物層之一嵌入層23，或氮化鋁、氧化鋁或高電阻率多晶矽層，以及其中構件將被製造的層2。
這實施例被展示於第4A至4F圖中。
參看第4B圖，所需的構件使用熟習本技術者習知的方法，被製造在半導體層2中及/或在其上。
參看第4C圖，包括構件之半導體層2’被結合至中間基片4上。
於此案例中，半導體層2’之構件被發現在相對於其中它們被製造之組態的相反位置中。
參看第4D圖，施體基片22之其餘物被移除，以便僅在中間基片4上，留下支承覆蓋著層23之構件的層2’。
於這施體基片移除步驟中，其一般藉由機械蝕刻之後接著利用化學蝕刻被執行，層23作用如同對於蝕刻劑的一障壁層並且可保護層2’。
參看第4E圖，在先前步驟中所得到的結構被結合至支承基片1上，其是裝置之最後支承基片，層23位於界面處。
該支承基片1是依據本發明之基片，亦即，其具有高電阻率，至少在5μm厚的表層中，以及高熱傳導性。
假設施體基片結合以及變薄處理以較低於構件製造的溫度被實作，則被施加至支承基片之熱應力是較低於第一方法之應力。
以此方式，支承基片將禁受得起在400以及600℃之間的溫度，並且其熱擴張係數之影響也是較低於第一方法之情況。
適用於方法實作例之支承基片將在下面被說明。
當然，策劃供用於第一方法實作例之支承基片也是適合於第二方法之使用，因為施加之熱應力是較低的。
於這結合步驟中，層23作用如同結合層以便利在支承基片1上之層2’的附著。
參看第4F圖，中間基片4被移除，因此支承基片1上，僅留下再次地被嵌入之層23，以及包括構件之半導體層2’。
構件因此被恢復至它們被製造之組態。
這移除步驟可使用熟習本技術者所習知的任何技術被實作。
例如，施體基片可經由其後表面被變薄，包括藉由化學及/或物理蝕刻(鉋光)之材料移除。
對於這支承構件之層的轉移方法之實作例，也可參考至文件US6,911,375說明之其實作範例。
應注意到，如果層23是矽氧化物層，其是充分地薄，因而不在裝置中形成熱障壁。
複數個具有高電阻率以及高熱傳導性之支承基片，適合於這方法之使用，接著將被說明。
具有修改表面層之支承基片
第3圖展示進一步之一實施例，包括遭受提高熱傳導性及/或電阻率性質之基片表面層的表面處理之大基片的使用。
於這觀點中，具有多孔的表面層之矽支承基片是適用於這第二方法之實作。
依據另一實作例，鋁基片被氧化或被氮化。
氧化處理導致高至幾十個μm厚之氧化鋁塗層14對於基片形成。
此外，形成的層較厚時，其多孔性也是較高的。
鋁基片之氮化處理引起氮化鋁塗層14對於基片形成。
得到此一氮化鋁層之進一步的方法是包含進行氧化鋁層的碳還原法而塗層於基片。
這氮化鋁層厚度是高的，亦即，具有一般大於5μm之厚度。
一進一步的選擇是，使金擴散在矽基片頂部面之一相對主要厚度之上(亦即，至少5μm並且最好是幾十個μm)，以便在這層中得到大於1015 at/cm3 的金濃度。
此一支承基片被得到，例如，藉由將一金層沉積在矽基片頂部面上，並且藉由施加熱處理而在矽基片厚度中引起金原子之擴散。
熱處理條件，尤其是其持續期間，被決定以至於金僅擴散在基片表面層中，在大約為5μm厚度之上，並且不遍及其厚度。
D. M. Jordan等人之論文“用於微波裝置之半絕緣矽”，固態現象，第156-158卷(2010)第101-106頁，揭示用以藉由擴散金遍及基片而摻雜於矽基片的方法，但是，對於SOI型式結構之形成，需要包容層之使用。
獲得裝置
如第1E以及4F圖中之一般展示，一晶圓因此被得到，包括支承構件之薄層2’，在至少最接近支承構件之半導體層的層上具有高電阻率以及高熱傳導性之支承基片1上。
尤其是，該晶圓在其結構中不包括熱障壁，因為被配置在支承構件的層以及支承基片間之選擇的結合層是由不是作用如熱絕緣體(例如，鋁、氮化鋁或高電阻率多晶矽)，或充分精細之矽氧化物(亦即，具有小於50nm之厚度)的材料所組成，因而其熱絕緣性質不削弱在支承基片之內的熱消散。
第2以及3圖說明依據支承基片性質之各種晶圓實施例。
該晶圓有利地具有大於150mm之直徑，最好是大於200mm。
該晶圓接著可沿著其厚度被切割，以便分開分別的晶片，該切割技術是熟習本技術者所習知的。
晶片之形成也可包括使支承基片變薄。
實際上，該基片具有相對主要的厚度(一般是1mm級數)以在實作方法的步驟期間顯示足夠之剛硬度，但是晶片可以較薄之支承基片(一般是50、或20μm之級數)而作用。
最後，清楚地，上面所給予的範例僅是特定說明而不是對關於本發明應用領域之限定。
1．．．支承基片
2．．．半導體層
2’．．．半導體層
3．．．矽氧化物層
4．．．中間基片
12．．．基底基片
13．．．表層
14．．．氮化鋁塗層
20．．．施體基片
21．．．脆化區域
22．．．基片
23．．．層
第1A至1E圖分解地展示依據本發明用以製造一裝置之第一種方法的主要步驟，
第2圖是依據本發明之裝置的實施例之分解圖，
第3圖是依據本發明之裝置的另一實施例之分解圖，
第4A至4F圖分解地展示依據本發明用以製造一裝置之第二種方法的主要步驟。
1．．．支承基片
2’．．．半導體層
3．．．矽氧化物層
12．．．基底基片
13．．．表層

Claims (17)

  1. 一種用於射頻或功率應用之電子裝置，其包括在一支承基片上支承電子構件之一半導體層，其特徵在於包含在該支承基片與支承該等構件之該半導體層之間的一結合層，該結合層係由具有小於50nm厚度的一個氧化矽層、一個氮化鋁、氧化鋁(alumina)或高電阻率多晶矽之層體組成，且其特徵亦在於該支承基片包括具有至少30W/m K熱傳導性之一基層以及具有至少5μm厚度之一表層，該表層具有至少3000Ohm.cm之電阻率以及至少30W/m K之熱傳導性。
  2. 依據申請專利範圍第1項之電子裝置，具特徵於該支承基片是一雙層基片，該雙層基片包括在一矽基底基片上具有大於5μm厚度之氮化鋁、氧化鋁或非結晶形類鑽碳的一表層。
  3. 依據申請專利範圍第1項之電子裝置，具特徵於該支承基片是包括具有大於5μm厚度之一多孔表面區域的一矽基片。
  4. 依據申請專利範圍第1項之電子裝置，具特徵於該支承基片是以具有大於5μm厚度之氮化鋁或氧化鋁塗層所包裝之一鋁基片。
  5. 依據申請專利範圍第1項之電子裝置，具特徵於該支承基片是包括以大於1015 at/cm3 之濃度摻雜金並且具有大於5μm厚度之一表面區域的一矽基片。
  6. 依據申請專利範圍第1至5項中任一項之電子裝置，具特 徵於支承該等構件之該半導體層由矽、鍺或III-V族合金所構成。
  7. 依據申請專利範圍第1至5項中任一項之電子裝置，具特徵於其是具有直徑大於或等於150mm之一晶圓。
  8. 依據申請專利範圍第1至5項中任一項之電子裝置，具特徵於其是一晶片。
  9. 依據申請專利範圍第1至5項中任一項之電子裝置，具特徵於該表層是在該基層以及該半導體層之間。
  10. 一種用於射頻或功率應用之裝置的製造方法，該裝置包括在一支承基片上支承電子構件之一層體，該製造方法包括下列步驟：(a)形成包括一半導體層之一結構，該半導體層經由一形成於其上的結合層而結合於該支承基片上，該結合層係由具有小於50nm厚度的一個氧化矽層、一個氮化鋁、氧化鋁(alumina)或高電阻率多晶矽之層體組成；(b)在該半導體層中製造該等構件，其特徵在於，在步驟(a)中，包括具有至少30W/m K熱傳導性之一基層以及具有至少5μm厚度之一表層的一支承基片被使用，該表層具有至少3000Ohm.cm之電阻率以及至少30W/m K之熱傳導性。
  11. 依據申請專利範圍第10項之方法，具特徵於該支承基片是一雙層基片，該雙層基片包括在一矽基底基片上具有大於5μm厚度之氮化鋁、氧化鋁或非結晶形類鑽碳之一層體。
  12. 依據申請專利範圍第10項之方法，具特徵於該支承基片是包括具有大於5μm厚度之一多孔表面區域的一矽基片。
  13. 一種用於射頻或功率應用之裝置的製造方法，該裝置包括在一支承基片上支承電子構件之一層體，該製造方法包括下列步驟：(a)在一施體基片之一半導體層中製造該等構件，該施體基片包含在支承該等構件之該層體與一第一基片之間的一結合層，該結合層係由具有小於50nm厚度的一個氧化矽層、一個氮化鋁、氧化鋁(alumina)或高電阻率多晶矽之層體組成，(b)結合支承該等構件的該半導體層於一中間基片上，(c)移除該施體基片之剩餘部，以將支承該等構件之該層體及該結合層轉移至該中間層上，(d)結合支承該等構件的該層體於該支承基片上，該結合層係位在該支承基片與支承該等構件的該層體之間的介面處，(e)移除該中間基片，具特徵於，步驟(d)中，包括具有至少30W/m K熱傳導性之一基層以及具有至少5μm厚度之一表層的一支承基片被使用，該表層具有至少3000Ohm.cm之電阻率以及至少30W/m K之熱傳導性。
  14. 依據申請專利範圍第13項之方法，具特徵於該支承基片是一雙層基片，該雙層基片包括在一矽基底基片上具有 大於5μm厚度之氮化鋁、氧化鋁或非結晶形類鑽碳之一層體。
  15. 依據申請專利範圍第14項之方法，具特徵於該支承基片是包括具有大於5μm厚度之一多孔表面區域的一矽基片。
  16. 依據申請專利範圍第13項之方法，具特徵於該支承基片是以具有大於5μm厚度之氮化鋁或氧化鋁塗層所包裝之一鋁基片。
  17. 依據申請專利範圍第13項之方法，具特徵於該支承基片是包括以大於1015 at/cm3 之濃度摻雜金並且具有大於5μm厚度之一表面區域的一矽基片。
TW100141594A 2010-11-19 2011-11-15 用於射頻或功率應用的電子裝置及其製造方法 TWI503951B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1059539A FR2967812B1 (fr) 2010-11-19 2010-11-19 Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif

Publications (2)

Publication Number Publication Date
TW201225256A TW201225256A (en) 2012-06-16
TWI503951B true TWI503951B (zh) 2015-10-11

Family

ID=44041749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100141594A TWI503951B (zh) 2010-11-19 2011-11-15 用於射頻或功率應用的電子裝置及其製造方法

Country Status (9)

Country Link
US (1) US9198294B2 (zh)
EP (1) EP2641265B1 (zh)
JP (2) JP6089252B2 (zh)
KR (1) KR101876912B1 (zh)
CN (1) CN103168342B (zh)
FR (1) FR2967812B1 (zh)
SG (1) SG189443A1 (zh)
TW (1) TWI503951B (zh)
WO (1) WO2012066021A1 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140118984A (ko) * 2011-11-04 2014-10-08 더 실라나 그룹 피티와이 리미티드 실리콘-온-인슐레이터 물품 제조방법
EP2736065B1 (en) * 2012-07-18 2017-09-06 NGK Insulators, Ltd. Composite wafer and manufacturing method therefor
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
JP6024400B2 (ja) 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
KR20160024361A (ko) * 2013-06-27 2016-03-04 소이텍 희생 재료로 충전된 공동을 포함하는 반도체 구조를 제조하는 방법들
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High Resistive Silicon Substrate with Reduced RF Loss for RF Integrated Passive Device
JP6454716B2 (ja) 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer
FR3024587B1 (fr) 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
WO2016081356A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited High resistivity semiconductor-on-insulator wafer and a method of manufacturing
WO2016081313A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
JP6345107B2 (ja) * 2014-12-25 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10283402B2 (en) 2015-03-03 2019-05-07 Globalwafers Co., Ltd. Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
WO2016196011A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing silicon germanium-on-insulator
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
FR3037443B1 (fr) 2015-06-12 2018-07-13 Soitec Heterostructure et methode de fabrication
CN108780776B (zh) 2015-11-20 2023-09-29 环球晶圆股份有限公司 使半导体表面平整的制造方法
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
US10573550B2 (en) 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US10354910B2 (en) * 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer
KR102439602B1 (ko) 2016-06-08 2022-09-01 글로벌웨이퍼스 씨오., 엘티디. 높은 비저항의 단결정 실리콘 잉곳 및 개선된 기계적 강도를 갖는 웨이퍼
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
CN115763496A (zh) 2016-10-26 2023-03-07 环球晶圆股份有限公司 具有增强电荷俘获效率的高电阻率绝缘体上硅衬底
WO2018083961A1 (ja) * 2016-11-01 2018-05-11 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板
CN110352484B (zh) 2016-12-05 2022-12-06 环球晶圆股份有限公司 高电阻率绝缘体上硅结构及其制造方法
CN114093764A (zh) 2016-12-28 2022-02-25 太阳能爱迪生半导体有限公司 单晶硅晶片
US10388518B2 (en) * 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same
WO2018182680A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Thermally resistive intercalation layers in a resistive switch device
EP3652780B1 (en) 2017-07-14 2022-01-05 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
SG11202009989YA (en) 2018-04-27 2020-11-27 Globalwafers Co Ltd Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate
SG11202011553SA (en) 2018-06-08 2020-12-30 Globalwafers Co Ltd Method for transfer of a thin layer of silicon
TWI698029B (zh) * 2018-11-28 2020-07-01 財團法人金屬工業研究發展中心 形成半導體結構之方法
JP2022541172A (ja) * 2019-07-19 2022-09-22 アイキューイー ピーエルシー 調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料
JP7192757B2 (ja) * 2019-12-19 2022-12-20 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法並びにｘ線検出センサ
CN112113449B (zh) * 2020-09-04 2022-05-20 Oppo广东移动通信有限公司 均热板、均热板的制作方法、电子器件和电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002598A1 (en) * 1995-06-30 1997-01-23 Harris Corporation Semi-insulating wafer
US7148079B1 (en) * 2002-11-01 2006-12-12 Advanced Micro Devices, Inc. Diamond like carbon silicon on insulator substrates and methods of fabrication thereof
TWM389354U (en) * 2010-05-05 2010-09-21 Paragon Technologies Co Ltd Substrate with metallized surface

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624163U (zh) * 1979-08-01 1981-03-04
US5053283A (en) * 1988-12-23 1991-10-01 Spectrol Electronics Corporation Thick film ink composition
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
JPH10335615A (ja) * 1997-05-22 1998-12-18 Harris Corp 半導体デバイスに関する改良
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2781082B1 (fr) * 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
JP4556255B2 (ja) * 1998-12-07 2010-10-06 株式会社デンソー 半導体装置の製造方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP2002299263A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 半導体装置の作製方法
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
JP3551187B2 (ja) 2002-11-28 2004-08-04 セイコーエプソン株式会社 光学素子及び照明装置並びに投射型表示装置
FR2851079B1 (fr) * 2003-02-12 2005-08-26 Soitec Silicon On Insulator Structure semi-conductrice sur substrat a forte rugosite
US6911375B2 (en) 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US20070032040A1 (en) 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US9813152B2 (en) * 2004-01-14 2017-11-07 Luxtera, Inc. Method and system for optoelectronics transceivers integrated on a CMOS chip
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
JP4559839B2 (ja) 2004-12-13 2010-10-13 トヨタ自動車株式会社 半導体装置の製造方法
JP2007012897A (ja) 2005-06-30 2007-01-18 Nec Electronics Corp 半導体装置およびその製造方法
KR101358361B1 (ko) * 2006-12-26 2014-02-06 소이텍 절연체 상 반도체 구조물을 제조하는 방법
JP4380709B2 (ja) * 2007-01-31 2009-12-09 セイコーエプソン株式会社 半導体装置の製造方法
JP2009027604A (ja) 2007-07-23 2009-02-05 Elmo Co Ltd ノイズ低減装置およびノイズ低減方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2947380B1 (fr) * 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002598A1 (en) * 1995-06-30 1997-01-23 Harris Corporation Semi-insulating wafer
US7148079B1 (en) * 2002-11-01 2006-12-12 Advanced Micro Devices, Inc. Diamond like carbon silicon on insulator substrates and methods of fabrication thereof
TWM389354U (en) * 2010-05-05 2010-09-21 Paragon Technologies Co Ltd Substrate with metallized surface

Also Published As

Publication number Publication date
EP2641265A1 (en) 2013-09-25
TW201225256A (en) 2012-06-16
JP2016219833A (ja) 2016-12-22
SG189443A1 (en) 2013-05-31
JP2013543276A (ja) 2013-11-28
WO2012066021A1 (en) 2012-05-24
CN103168342B (zh) 2015-09-30
CN103168342A (zh) 2013-06-19
US9198294B2 (en) 2015-11-24
JP6089252B2 (ja) 2017-03-08
WO2012066021A4 (en) 2012-07-19
KR101876912B1 (ko) 2018-07-11
KR20140005900A (ko) 2014-01-15
JP6286780B2 (ja) 2018-03-07
FR2967812A1 (fr) 2012-05-25
EP2641265B1 (en) 2019-01-02
FR2967812B1 (fr) 2016-06-10
US20130294038A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
TWI503951B (zh) 用於射頻或功率應用的電子裝置及其製造方法
US6991995B2 (en) Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
US9142448B2 (en) Method of producing a silicon-on-insulator article
US7749863B1 (en) Thermal management substrates
TWI241653B (en) SOI structure with recess resistant buried insulator and manufacture method thereof
TW201027672A (en) Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
TW201230181A (en) Process for cleaving a substrate
TWI717504B (zh) 貼合式soi晶圓的製造方法
TW201123282A (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
JP2008526009A (ja) 回路を接地面に移動する方法
EP2849207B1 (en) Heat dissipation substrate and method for producing same
US7695564B1 (en) Thermal management substrate
JP2002525839A (ja) 熱伝導層を有する薄膜層型半導体構造体
KR20220163388A (ko) 복합 기판 및 그 제조 방법
JP5942948B2 (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
TW201729339A (zh) 絕緣體上半導體型基板
TWI588886B (zh) 製造半導體裝置之方法
US10734281B2 (en) Method and structure to fabricate a nanoporous membrane
TW202105780A (zh) 用於製備鐵電材料薄膜之方法
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
JP2011155059A (ja) 半導体装置の製造方法