JP4987470B2 - 自立を誘発することによって薄肉化された極薄層の製造方法 - Google Patents
自立を誘発することによって薄肉化された極薄層の製造方法 Download PDFInfo
- Publication number
- JP4987470B2 JP4987470B2 JP2006508363A JP2006508363A JP4987470B2 JP 4987470 B2 JP4987470 B2 JP 4987470B2 JP 2006508363 A JP2006508363 A JP 2006508363A JP 2006508363 A JP2006508363 A JP 2006508363A JP 4987470 B2 JP4987470 B2 JP 4987470B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- thick layer
- weakening zone
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 230000001939 inductive effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims description 59
- 239000000463 material Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 43
- 230000003313 weakening effect Effects 0.000 claims description 26
- 238000002513 implantation Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000003776 cleavage reaction Methods 0.000 claims description 13
- 230000007017 scission Effects 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- -1 hydrogen ions Chemical class 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 230000010070 molecular adhesion Effects 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000000137 annealing Methods 0.000 description 7
- 238000004381 surface treatment Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000003351 stiffener Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 206010073385 Blister rupture Diseases 0.000 description 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、基板上において薄層を得るための方法に関するものであり、特に、典型的には０．１μｍよりも薄いものといったような極薄層を得るための方法に関するものである。
本発明は、特に、ＳＯＩタイプの構造の製造に応用することができる。
特許文献１（特許文献２に対応）には、ＳＯＩタイプの基板を提供し得るよう、支持体上に薄いシリコン層を得るための方法が開示されている。この方法においては、シリコン基板または初期基板に対して例えば水素イオンといったようなイオンを打ち込み、これにより、基板の打込面のところから薄いシリコン層を規定する脆弱化ゾーンを形成するという、第１ステップを行う。第２ステップにおいては、スティフナー（あるいは、補剛体）または最終基板を、初期基板の打込面に対して固定する。第３ステップにおいては、得られた積層構造を、脆弱化ゾーンの高さ位置で、分離させる。この分離により、薄いシリコン層が支持体上へと移送され、初期基板の残部は、再使用可能とされる。このプロセスは、特に、スマートカット（登録商標）という名称で公知である。
このプロセスを使用することにより、例えば分子接着といったような接着により、単結晶からなるまたは多結晶からなる薄い層を支持した積層構造を形成することができる。これにより、非常に良好な結果がもたらされ、０．１μｍという程度の薄い層を移送することができる。しかしながら、極薄層（典型的には、０．１μｍよりも薄いような厚さ）を得ようとしたときには、接着界面を起点とした例えばブリスタといったような欠陥の存在に基づいて、問題が発生する。
極薄層を得るための１つの手法においては、まず最初に、より厚い薄層を形成し、その後、所望の厚さが得られるまで、余剰材料を除去する。しかしながら、従来技術（化学的機械的研磨すなわちＣＭＰ、熱処理、化学的エッチング、イオンエッチング、等）を使用して過度に除去を行うと、薄層の一様性を低減させてしまう。この劣化は、除去される厚さがが大きいほど、より顕著なものとなる。したがって、移送された層の厚さの一様性という観点で捉えた場合の品質は、スマートカット（登録商標）プロセスによって得ることができるものと比較して、劣化する。
他の問題点は、薄肉化すべき層をなす材料が、ＣＭＰによる薄肉化を困難なものとするような特性を有している場合に、発生する。これは、例えばサファイアやＳｉＣやダイアモンドといったような過度に硬い材料の場合である。また、それは、積層を形成するために使用された接着がそのような技術の使用を不可能としているような場合である。例えばＣＭＰや湿式化学エッチングは、接着エネルギーが小さすぎる場合には、使用することができない。
例えば、打込を行って高温で熱処理を行いなおかつスティフナーを使用しないといったような純粋な剥離方法（特許文献３に記載されている手法）においては、ＣＭＰや水素アニールや他の公知の表面処理によっては補償し得ないほどあまりにも大きな表面粗さを残してしまう。したがって、ブリスタ破裂現象（剥離）が起こって、表面上において除去するのが非常に困難なモルフォロジーを残してしまう。ブリスタ破裂は、低周波（典型的には、数十μｍという程度の幅）におけるステップシーケンスと比較することができる。
仏国特許出願公開第２ ６８１ ４７２号明細書
米国特許第５，３７４，５６４号明細書
米国特許第６，１０３，５９９号明細書
本発明においては、上記問題点を解決し得るよう、移送されるべき材料からなる比較的厚い層を、所望の支持体上へと移送し、その後、この厚い層に対して固定された付加的な層の存在に基づいて、打込とこの打込に関連する劈開とによって、薄肉化を行う、という方法を提供する。これにより、支持体上において、良好な品質の極薄層を得ることができる。
したがって、本発明の目的は、第２材料から形成されかつ最終基板と称される基板上に、第１材料から形成された薄層を得るための方法であって、
−最終基板の１つの主面を界面として、その主面に対して第１材料からなる厚い層を接着し；
−第１材料からなる厚い層に対してガス種の打込を行い、これにより、脆弱化ゾーンを形成し、これにより、界面と脆弱化ゾーンとの間に薄層を形成し；
−第１材料からなる厚い層の自由面上に、自立層と称されるような第３材料からなる層を成膜し；
−最終基板と、第１材料からなる厚い層と、第３材料からなる層と、から構成された構造の内部において、脆弱化ゾーンの高さ位置において劈開を行い、これにより、第３材料からなる層によって支持された薄層を得る；
という方法である。
−最終基板の１つの主面を界面として、その主面に対して第１材料からなる厚い層を接着し；
−第１材料からなる厚い層に対してガス種の打込を行い、これにより、脆弱化ゾーンを形成し、これにより、界面と脆弱化ゾーンとの間に薄層を形成し；
−第１材料からなる厚い層の自由面上に、自立層と称されるような第３材料からなる層を成膜し；
−最終基板と、第１材料からなる厚い層と、第３材料からなる層と、から構成された構造の内部において、脆弱化ゾーンの高さ位置において劈開を行い、これにより、第３材料からなる層によって支持された薄層を得る；
という方法である。
本発明において結果的に得られる層は、スマートカット（登録商標）プロセスを使用して従来的に移送される層と比較して、厚さが数桁薄いような極薄層であって、界面におけるバブルという問題点を有しておらず、厚さの一様性が良好である。
第１材料からなる厚い層内へと、同じガス種によるまたは異なるガス種による１つまたは複数の打込を行うことができ、ガス種は、水素とヘリウムとの中から選択することができる。
第１材料からなる厚い層は、１つまたは複数の材料から構成することができる。第１材料からなる厚い層は、初期基板内に脆弱化ゾーンを形成するためのガス種打込によって形成された層とすることができ、第１材料からなる厚い層と、初期基板の残部と、の間における劈開ステップは、最終基板上へと第１材料からなる厚い層を接着した後に、行うことができる。
初期基板内へのガス種の打込は、水素イオンによる打込とすることができる。
第１実施形態においては、第１材料からなる厚い層内へのガス種打込ステップは、第１材料からなる厚い層と初期基板の残部との間の劈開後に、行われる。
第２実施形態においては、第１材料からなる厚い層内へのガス種打込ステップは、第１材料からなる厚い層を最終基板上へと接着する前に、行われる。一般に、複数回にわたる打込は、第１脆弱化ゾーン（初期基板内における脆弱化ゾーン）の方が第２脆弱化ゾーン（厚い層内における脆弱化ゾーン）よりも深い位置に位置するようにして、行われる。例えば、劈開ステップを熱処理によって行う場合には、ガス種の打込は、第１材料からなる厚い層と初期基板の残部との間において劈開が起こる温度よりも低い温度条件下において、行われる。
有利には、自立層は、第１材料からなる厚い層上への第３材料の成膜によって、第１材料からなる厚い層上へと、固定される。
第１材料からなる厚い層は、分子接着によって、最終基板上へと接着することができる。
一変形例においては、自立層の一部を成膜し、この部分的な成膜後に、第１材料からなる厚い層内へとガス種を打ち込む。
添付図面を参照しつつ、本発明を何ら限定するものではなく単なる例示としての好ましい実施形態に関する以下の詳細な説明を読むことにより、本発明がより明瞭に理解され、本発明の他の特徴点や利点が、より明瞭となるであろう。
図１Ａ〜図１Ｆは、支持体上にシリコンからなる薄層を得るための、本発明によるプロセスの第１実施形態を示している。当然のことながら、開示した技術は、シリコン以外の他の材料に対しても、適用することができる。例えば、ＳｉＣや、ゲルマニウムや、III −V 材料や、IV−IV材料や、窒化物（例えば、ＧａＮ）や、あるいは、他の結晶材料に対しても、適用することができる。これら材料は、単独でも、また、組み合わせても、使用することができる。
図１Ａは、シリコンからなる初期基板１０を示している。この初期基板１０は、表面に、典型的には０．０５μｍという厚さの、酸化物層１９を備えている。酸化物層１９の一方の主面をなす酸化面１１は、一様なイオン打込を受けている。これにより、面１１から所定深さのところに、脆弱化ゾーン１２が形成されている。打込は、加速された高エネルギーの水素イオン（例えば、２１０ｋｅＶ）を使用して行われ、これにより、脆弱化ゾーン１２は、打込面１１から比較的深いところに形成される。これにより、厚さが１．９μｍである層１３が、面１１と脆弱化ゾーン１２との間に、形成される。初期基板の残部には、符号１４が付されている。層１３は、厚い層と称すことができる。打込イオンの照射量は、スマートカット（登録商標）プロセスに基づいて、選択される。これにより、その後、例えば熱処理といった手法を使用することによって、脆弱化ゾーンの高さ位置で劈開を行うことができる。熱処理は、機械的処理によって補助することができる。あるいは、熱処理の代わりに、機械的処理を行うことができる。以下の説明においては、単純化の目的のために、熱処理という用語のみを使用することとする。
図１Ｂは、最終基板２０の面２１上へと、初期基板１０の面１１を固定した様子を示している。例えば、固定は、分子接着によって行われる。
その後、得られた構造は、約４８０℃といったような温度でもって、熱処理を受ける。この熱処理は、脆弱化ゾーンの高さ位置において、構造に劈開を引き起こす。初期基板の残部１４を除去した後には、図１Ｃに示すような積層構造が得られる。この積層構造は、最終基板２０と、この最終基板２０に対して接着された１．９μｍ厚さの厚い層１３と、から構成されている。厚い層１３は、自由面１５を有している。
積層構造は、さらなる熱処理を受ける。これにより、接着界面の強度が強化される。例えば、そのような熱処理は、約２時間にわたって約１１００℃で行われる。
面１５に対して、表面処理（ＣＭＰによって、水素アニールによって、等）を適用することができる。これにより、表面粗さを除去することができる。例えば、ＣＭＰを使用して厚さを５０ｎｍ程度低減させる場合には、厚い層に関して、厚さに関する良好な一様性を維持することができる。
一変形例においては、例えば約０．２μｍ厚さといった程度の薄い酸化物層を、成膜するまたは熱的に生成する。
その後、例えば水素イオンを使用して、第２のイオン打込を行う。この様子は、図１Ｄに示されている。例えば、使用される打込エネルギーは、１８５ｋｅＶとすることができ、イオン照射量は、その後に例えば熱処理を行うことによって脆弱化ゾーン１６の高さ位置において劈開を行い得るようなものとして、選択される。脆弱化ゾーン１６は、面１５からの深さが、約１．５μｍとされる。これにより、厚い層１３が、２つの部分層１７，１８へと分離される。ここで、部分層１７が、所望の薄層を形成する。
次なるステップにおいては、自立層１と称される層１を、面１５上に成膜する。この様子は、図１Ｅに示されている。層１は、ＰＥＣＶＤによって成膜された４μｍ厚さのシリコン酸化物層とすることができる。
もし、第２のイオン打込の前に薄い酸化物層が既に成膜されていたならば、酸化物層は、ここで完成している。
その後、例えば６００℃での等温アニールといったような熱処理を行うことにより、劈開を得ることができる。この様子は、図１Ｆに示されている。この時点で、構造は、第１部分と、第２部分とに、分離される。第１部分は、自立した２層構造体であって、自立層１と、部分層１８と、を備えている。第２部分は、最終基板２０と、この最終基板２０に対して酸化物層１９を介して結合された薄層１７と、から構成されている。２層構造体は、再使用可能である。
その後、最終基板２０および薄層１７に対して、クリーニングステップを施すことができる。クリーニングステップは、薄層を薄肉化して安定化させるための複数の従来的ステップとされ、例えば仏国特許出願公開第２ ７７７ １１５号明細書に図示されたものとされる。それら従来的ステップは、順次的に適用され、最適な組合せで適用される。この時点で、シリコンからなる薄層は、約１００ｎｍという厚さのものとすることができる。
使用される最終基板は、様々な特性を有することができる。最終基板は、半導体材料から形成することができる、あるいは、絶縁材料から形成することができる、あるいは、積層体（例えば、シリコン酸化物層によって被覆されたシリコン基板）から形成することができる。
図２Ａ〜図２Ｆは、支持体上にシリコンからなる薄層を得るための、本発明によるプロセスの第２実施形態を示している。
図２Ａは、シリコンからなる初期基板３０を示している。この初期基板３０の一方の主面をなす面３１は、一様なイオン打込を受けている。これにより、面３１から所定深さのところに、脆弱化ゾーン３２が形成されている。面３１には、例えば数ｎｍ厚さのものといったような、酸化物層を設けることもできる。本発明の第１実施形態の場合と同様に、打込は、水素イオンを使用して、２１０ｋｅＶというエネルギーで、行われる。この打込により、厚さが１．９μｍ程度である厚い層３３が、面３１と脆弱化ゾーン３２との間に、形成される。初期基板の残部には、符号３４が付されている。
図２Ｂに示す次なるステップにおいては、面３１を通して、第２のイオン打込を行う。この第２打込は、第１打込よりも浅いものとされ、照射量も小さなものとされる。打込エネルギーは、５０ｋｅＶの程度とすることができる。この第２打込によって、厚い層３３の内部に、脆弱化ゾーン３６が形成される。脆弱化ゾーン３６は、面３１を起点とする薄層３７を形成する。厚い層３３の残部、すなわち、部分層は、符号３８によって示されている。
図２Ｃは、典型的には０．０５μｍ厚さといったような酸化物層４２を表面上に備えている最終基板４０の面４１上へと、初期基板３０の面３１を固定した様子を示している。固定は、分子接着によって行うことができる。
その後、得られた構造に対して、約４３０℃といったような比較的低い温度でもって、熱処理を行うことができる。これにより、第１脆弱化ゾーンの高さ位置において、すなわち、脆弱化ゾーン３２の高さ位置において、劈開を引き起こすことができる。２つの脆弱化ゾーンに関する条件は、第２脆弱化ゾーンの高さ位置において劈開を生成しないようになおかつ剥離さえ生成しないように、選択されている。厚い層を移送する前に第２打込を行うことの利点は、第２打込を浅い位置とし得ることであり、また、通常は良好な品質の表面（劈開によって得られた面よりも品質的に良好である表面）を通して、第２打込を行い得ることである。したがって、より浅いところに脆弱化ゾーンが形成され、したがって、最終的な劈開後の表面粗さを、より小さなものとすることができる。得られた構造は、図２Ｄに示されている。
プロセスのこの時点において、表面処理ステップを省略することができる。なぜなら、自立層を、直接的に成膜することができるからである。しかしながら、表面粗さの全部または一部を除去し得るよう、最小の表面処理を行うことができる。そのような表面処理は、ＣＭＰによって、あるいは、例えば水素雰囲気下や当業者に公知の他の適切な雰囲気下においてアニールを行うことによって、あるいは、湿式化学的エッチングを行うことによって、あるいは、イオンエッチングを行うことによって、実行することができる。表面処理は、数ｎｍ〜数十ｎｍという厚さを除去することができ、これにより、厚さの良好な一様性を維持することができる。ＳｉＯ２ からなる自立層の場合には、この最小の表面処理は、埋設されたＳｉ−ＳｉＯ２ 界面をごくわずかに粗いものとすることができる。
次なるステップにおいては、自立層と称される層２を、厚い層３３上に成膜する。この様子は、図２Ｅに示されている。上述した場合と同様に、層２は、ＰＥＣＶＤによって成膜された４μｍ厚さのシリコン酸化物層とすることができる。
その後、例えば６００℃での等温アニールといったような熱処理を行うことにより、劈開を得ることができる。この様子は、図２Ｆに示されている。この時点で、構造は、第１部分と、第２部分とに、分離される。第１部分は、自立した２層構造体であって、自立層２と、部分層３８と、を備えている。第２部分は、最終基板４０と、この最終基板４０に対して酸化物層４２を介して結合された薄層３７と、から構成されている。２層構造体は、再使用可能である。
上述した場合と同様に、得られた積層構造に対して、クリーニングステップおよび最終仕上げステップを施すことができる。
上記２つの実施形態は、互いに組み合わせ得るようなあるいは順序を入れ替え得るような様々なステップを提案している。例えば、自立層の全部または一部を成膜し、この成膜の後に、第２打込を行うことができる。この場合、打込エネルギーは、ステップの順序を考慮して、修正される。
自立層は、酸化シリコンとすることができる。あるいは、自立層は、他の材料から形成することができる。例えば、Ｓｉ３Ｎ４や、ＳｉＯｘ や、ＳｉｘＮｙや、ＳｉｘＮｙＯｚ や、Ａｌ２Ｏ３や、ＳｉＣや、サファイアや、ダイヤモンド、等から形成することができる。
自立層の厚さは、実験によって選択することができる。シリコンからなる厚い層上に成膜されたＳｉＯ２ 製の自立層の場合には、以下のような実験を行うことにより、アニール温度に関しての成膜酸化物厚さの影響を評価することができ、自立シリコン層の劈開を得るのに必要な厚さを評価することができる。打込条件は、４００ｎｍ厚さのＳｉＯ２ 製保護のフィルムを通しての、７６ｋｅＶという打込エネルギー、および、６×１０１６ Ｈ＋／ｃｍ２ という照射量とされた。
図３のグラフにおいては、縦軸が、ＳｉＯ２ 製成膜体の厚さｅを示しており、横軸が、アニール温度Ｔを示している。このグラフにおいて示されている曲線は、自立シリコン層の移送を行い得る領域（曲線よりも上側に位置した領域）と、シリコン層上において『ブリスタ』が発生してしまう領域（曲線よりも下側に位置した領域）と、を区分している。
このグラフは、自立式２層構造体の移送を伴った分離（あるいは、剥離）を行い得る温度が、成膜された酸化物の厚さに正に依存することを示している。温度が高くなるほど、酸化物の厚さは、薄くなる。したがって、劈開されるシリコン層の厚さを、この酸化物の厚さに追加する必要がある。したがって、特に、ある特定の温度において劈開を誘起するのに必要な酸化物層の最小厚さを決定することができる。したがって、６００℃において劈開を行い得る『しきい値』厚さは、成膜された酸化物の厚さとして、４μｍ以上であることがわかる。
したがって、成膜された自立層の厚さを制御することによって、薄肉化操作を制御することができる。これにより、成膜層の厚さが『しきい値』厚さよりも薄い場合に発生してしまうような『ブリスタ』の発生および剥離現象を、阻止することができる。
１ 自立層
２ 自立層
１２ 脆弱化ゾーン
１３ 厚い層
１４ 残部
１５ 自由面
１６ 脆弱化ゾーン
１７ 薄層
２０ 最終基板
３２ 脆弱化ゾーン
３３ 厚い層
３４ 残部
３６ 脆弱化ゾーン
３７ 薄層
４０ 最終基板
２ 自立層
１２ 脆弱化ゾーン
１３ 厚い層
１４ 残部
１５ 自由面
１６ 脆弱化ゾーン
１７ 薄層
２０ 最終基板
３２ 脆弱化ゾーン
３３ 厚い層
３４ 残部
３６ 脆弱化ゾーン
３７ 薄層
４０ 最終基板
Claims (6)
- 第２材料から形成されかつ最終基板（４０）と称される基板上に、第１材料から形成された薄層（３７）を得るための方法であって、
−前記第１材料からなる初期基板の主面（３１）を通してガス種の打込を行い、これにより、前記初期基板内に第１脆弱化ゾーン（３２）を形成し、これにより、前記主面（３１）と前記第１脆弱化ゾーン（３２）との間に厚い層（３３）を形成し；
−前記初期基板の前記主面（３１）を通してガス種の打込を行い、これにより、前記厚い層内に第２脆弱化ゾーン（３６）を形成し、これにより、前記主面（３１）と前記第２脆弱化ゾーン（３６）との間に薄層（３７）を形成し；
−前記初期基板（３０）の前記主面（３１）が前記最終基板（４０）の面（４１）に当接するようにして、前記初期基板（３０）を前記最終基板（４０）上へと接着し；
−前記最終基板（４０）と前記初期基板（３０）とから構成された構造の内部において、前記第１脆弱化ゾーン（３２）の高さ位置において劈開を行い、これにより、前記厚い層が自由面を有するようにして前記厚い層（３３）を支持した状態で前記最終基板（４０）を形成し；
−前記第１材料からなる前記厚い層（３３）の前記自由面上に、自立層（２）と称されるような第３材料からなる層を成膜し；
−前記最終基板（４０）と、前記第１材料からなる前記厚い層（３３）と、前記第３材料からなる前記層（２）と、から構成された構造の内部において、前記第２脆弱化ゾーン（３６）の高さ位置において劈開を行い、これにより、前記最終基板によって支持された前記薄層を得る；
ことを特徴とする方法。 - 請求項１記載の方法において、
前記第２脆弱化ゾーン（３６）を形成する目的で、前記第１材料からなる前記厚い層（３３）内へと、同じガス種によるまたは異なるガス種による１つまたは複数の打込を行うことを特徴とする方法。 - 請求項２記載の方法において、
前記第２脆弱化ゾーン（３６）を形成するための前記ガス種を、水素とヘリウムとの中から選択することを特徴とする方法。 - 請求項１記載の方法において、
前記第１脆弱化ゾーン（３２）を形成するための前記初期基板内への前記ガス種打込を、水素イオンによる打込とすることを特徴とする方法。 - 請求項１記載の方法において、
前記劈開ステップを、熱処理によって行い、
前記ガス種打込ステップを、前記第１材料からなる前記厚い層（３３）と前記初期基板（３０）の残部（３４）との間において劈開が起こる温度よりも低い温度条件下において、行うことを特徴とする方法。 - 請求項１〜５のいずれか１項に記載の方法において、
前記第１材料からなる前記厚い層（３３）を、分子接着によって、前記最終基板（４０）上へと接着することを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0350207 | 2003-06-06 | ||
| FR0350207A FR2855910B1 (fr) | 2003-06-06 | 2003-06-06 | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque |
| PCT/FR2004/050212 WO2004112125A1 (fr) | 2003-06-06 | 2004-06-03 | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006527480A JP2006527480A (ja) | 2006-11-30 |
| JP4987470B2 true JP4987470B2 (ja) | 2012-07-25 |
Family
ID=33443291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006508363A Expired - Lifetime JP4987470B2 (ja) | 2003-06-06 | 2004-06-03 | 自立を誘発することによって薄肉化された極薄層の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7776714B2 (ja) |
| EP (1) | EP1631982B1 (ja) |
| JP (1) | JP4987470B2 (ja) |
| FR (1) | FR2855910B1 (ja) |
| WO (1) | WO2004112125A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| JP2007500435A (ja) * | 2003-07-29 | 2007-01-11 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 共注入と熱アニールによって特性の改善された薄層を得るための方法 |
| FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| WO2009106330A1 (en) * | 2008-02-26 | 2009-09-03 | S.O.I. Tec Silicon On Insulator Technologies | Method for fabricating a semiconductor substrate |
| FR2934924B1 (fr) * | 2008-08-06 | 2011-04-22 | Soitec Silicon On Insulator | Procede de multi implantation dans un substrat. |
| JP5478199B2 (ja) * | 2008-11-13 | 2014-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| US8314018B2 (en) * | 2009-10-15 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| FR2993095B1 (fr) | 2012-07-03 | 2014-08-08 | Commissariat Energie Atomique | Detachement d’une couche autoportee de silicium <100> |
| US20170339117A1 (en) * | 2016-05-18 | 2017-11-23 | Nec Platforms, Ltd. | Information system, personal computer, drive device, control method, and program |
| JP6652008B2 (ja) | 2016-07-21 | 2020-02-19 | 株式会社デンソー | スプール弁 |
| FR3073082B1 (fr) * | 2017-10-31 | 2019-10-11 | Soitec | Procede de fabrication d'un film sur un support presentant une surface non plane |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| JPH10223496A (ja) * | 1997-02-12 | 1998-08-21 | Ion Kogaku Kenkyusho:Kk | 単結晶ウエハおよびその製造方法 |
| CA2233096C (en) * | 1997-03-26 | 2003-01-07 | Canon Kabushiki Kaisha | Substrate and production method thereof |
| US6245161B1 (en) * | 1997-05-12 | 2001-06-12 | Silicon Genesis Corporation | Economical silicon-on-silicon hybrid wafer assembly |
| FR2774214B1 (fr) * | 1998-01-28 | 2002-02-08 | Commissariat Energie Atomique | PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI |
| US6274459B1 (en) * | 1998-02-17 | 2001-08-14 | Silicon Genesis Corporation | Method for non mass selected ion implant profile control |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| FR2789517B1 (fr) * | 1999-02-10 | 2001-03-09 | Commissariat Energie Atomique | Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques |
| JP3975634B2 (ja) * | 2000-01-25 | 2007-09-12 | 信越半導体株式会社 | 半導体ウェハの製作法 |
| US6420243B1 (en) * | 2000-12-04 | 2002-07-16 | Motorola, Inc. | Method for producing SOI wafers by delamination |
| JP2002348198A (ja) * | 2001-05-28 | 2002-12-04 | Nissin Electric Co Ltd | 半導体素子エピタキシャル成長用基板及びその製造方法 |
| US6566158B2 (en) * | 2001-08-17 | 2003-05-20 | Rosemount Aerospace Inc. | Method of preparing a semiconductor using ion implantation in a SiC layer |
| US20030064535A1 (en) * | 2001-09-28 | 2003-04-03 | Kub Francis J. | Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate |
| US7084046B2 (en) * | 2001-11-29 | 2006-08-01 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating SOI wafer |
| EP1484794A1 (en) * | 2003-06-06 | 2004-12-08 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method for fabricating a carrier substrate |
| FR2855909B1 (fr) * | 2003-06-06 | 2005-08-26 | Soitec Silicon On Insulator | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat |
-
2003
- 2003-06-06 FR FR0350207A patent/FR2855910B1/fr not_active Expired - Fee Related
-
2004
- 2004-06-03 EP EP04742879.2A patent/EP1631982B1/fr not_active Expired - Lifetime
- 2004-06-03 WO PCT/FR2004/050212 patent/WO2004112125A1/fr active Search and Examination
- 2004-06-03 US US10/558,621 patent/US7776714B2/en active Active
- 2004-06-03 JP JP2006508363A patent/JP4987470B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1631982A1 (fr) | 2006-03-08 |
| FR2855910A1 (fr) | 2004-12-10 |
| US20070020895A1 (en) | 2007-01-25 |
| US7776714B2 (en) | 2010-08-17 |
| EP1631982B1 (fr) | 2015-04-08 |
| WO2004112125A1 (fr) | 2004-12-23 |
| FR2855910B1 (fr) | 2005-07-15 |
| JP2006527480A (ja) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6991995B2 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
| JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
| US7892951B2 (en) | SOI substrates with a fine buried insulating layer | |
| JP4425631B2 (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
| JP4407127B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7008860B2 (en) | Substrate manufacturing method | |
| JP4730581B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US20070037363A1 (en) | Method for forming a brittle zone in a substrate by co-implantation | |
| US20070048968A1 (en) | Semiconductor on glass insulator with deposited barrier layer | |
| US7833877B2 (en) | Method for producing a semiconductor substrate | |
| JP2012160754A (ja) | 材料ブロックを切り取るための方法ならびに薄膜の形成方法 | |
| JPH1197379A (ja) | 半導体基板及び半導体基板の製造方法 | |
| US20120018855A1 (en) | Method of producing a heterostructure with local adaptation of the thermal expansion coefficient | |
| US6326285B1 (en) | Simultaneous multiple silicon on insulator (SOI) wafer production | |
| US8367519B2 (en) | Method for the preparation of a multi-layered crystalline structure | |
| KR20100027947A (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| JP5497626B2 (ja) | 複合基板を製造するための工程 | |
| JPH11186187A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2007173694A (ja) | 半導体基板の作製方法 | |
| JP5135713B2 (ja) | 半導体基板の製造方法 | |
| JP2003179216A (ja) | Ｓｏｉウエーハ | |
| JP2005347301A (ja) | 基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110719 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4987470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |