JPH1084100A

JPH1084100A - Ｓｏｉ基板の製造方法

Info

Publication number: JPH1084100A
Application number: JP25775796A
Authority: JP
Inventors: Koji Aga; 浩司阿賀; Kiyoshi Mitani; 清三谷; Kazuya Tomii; 和弥冨井; Masayasu Katayama; 正健片山; Hideyuki Unno; 秀之海野; Kazuo Imai; 和雄今井
Original assignee: Nippon Telegraph and Telephone Corp; Shin Etsu Handotai Co Ltd
Current assignee: Nippon Telegraph and Telephone Corp; Shin Etsu Handotai Co Ltd
Priority date: 1996-09-06
Filing date: 1996-09-06
Publication date: 1998-03-31

Abstract

(57)【要約】（修正有）【課題】ＳＯＩ基板を還元性雰囲気中で熱処理する場
合において、埋め込み酸化膜に空洞等を生ずることのな
い、ＳＯＩ基板の製造方法を提供する。【解決手段】所望の導電型不純物を第１不純物濃度で
有する第１の半導体基板の一面に、該第１不純物濃度よ
り高い第２不純物濃度で該所望の導電型不純物を有する
厚さが０．５ミクロンより厚い半導体層を形成する工程
と、該第１の半導体基板の該半導体層の表面を、絶縁膜
で覆われた第２の半導体基板に接着する工程と、該半導
体層の形成されていない側の面から第１の半導体基板を
薄膜化して該半導体層を露出する工程と、該半導体層の
接着された基板を還元性雰囲気中で加熱して、該半導体
層の不純物濃度を低減する工程と、該半導体層をさらに
薄膜化して所望厚さのＳＯＩ層に仕上げる工程とからな
る、ことを特徴とするＳＯＩ層の厚さが０．５ミクロン
以下のＳＯＩ基板の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁層上にシリコ
ン膜が形成されたＳＯＩ（Silicon on Insulator）基板
を、２枚のシリコン基板を接着剤を用いないで貼り合わ
せた後、一方の基板を薄膜化してＳＯＩ基板を製造する
方法に係り、特にはＳＯＩ層の厚さが０．５ミクロン以
下の極薄のＳＯＩ基板の製造方法に関する。

【０００２】

【従来の技術】電子デバイスにとって理想的な構造とい
われ、将来の大規模・高性能ＬＳＩ用基板として、ＳＯ
Ｉ基板が有望視されている。このＳＯＩ基板の製造方法
としては、酸素イオンを結晶に高濃度で打ち込み、熱処
理で酸化膜を形成するＳＩＭＯＸ（Separation by Impl
anted Oxygen）が有力なＳＯＩ基板として注目され研究
が続けられている。しかし、酸化膜の信頼性や一度アモ
ルファス状態になったシリコン層について１３００℃以
上の結晶性回復熱処理が必要であることなど問題点が多
い。

【０００３】一方、二枚のシリコン基板のうち、少なく
とも一方に酸化膜を形成した後接着剤を用いないで接合
し、片方の基板を薄膜化することによってＳＯＩ基板を
得るいわゆる貼り合わせ法は、平坦度、清浄度等の薄膜
化技術の向上とあいまって、近年特に注目を浴びてい
る。このような貼り合わせによるＳＯＩ基板は、前記Ｓ
ＩＭＯＸにくらべ酸化膜の完全性が高いため、漏れ電流
が少なく、高耐圧である等の電気特性の優れたものとな
る。

【０００４】この貼り合わせ法の概略は、例えば図２に
示したように、まず１枚のシリコン基板１を熱酸化し
て、その周囲に酸化膜２を形成する（Ａ）。次に、この
基板１を支持基板となるシリコン基板３と接合し、熱処
理を加えて強固に貼り合わせる（Ｂ）。その後、基板１
の上面を研削研磨により薄膜に加工し、（Ｃ）に示され
るように所望厚さのＳＯＩ層を有するＳＯＩ基板を作製
することができる。

【０００５】しかし、従来この貼り合わせ法では、研削
研磨によって形成できるＳＯＩ層の厚さは約２ミクロン
程度までで、近年要求されている１ミクロン以下、特に
は０．５ミクロン以下といった極薄のＳＯＩ層を得るた
めには、さらに高精度の薄膜化技術を用いる必要があ
る。

【０００６】このようなＳＯＩ層を１ミクロン以下の厚
さにできる技術として、ＰＡＣＥ（Plasma Assisted Ch
emical Etching：プラズマによる化学的エッチング）技
術が最近報告されている。これは、先に述べた研削研磨
技術によりＳＯＩ層を２ミクロン程度の厚さにしたＳＯ
Ｉ基板を、さらにプラズマエッチングにより、例えば
０．１ミクロン程度までＳＯＩ層を薄くすることができ
る技術である。しかし、この技術は生産性、コストの面
で問題がある上に、エッチング処理したＳＯＩ層の表面
に結晶欠陥が生じたり、あらたに面粗れが生じたりする
という欠点を有している。

【０００７】また、ＳＯＩ層を１ミクロン以下の厚さに
できる他の技術として、エッチストップ法がある。この
方法の一例としては、例えば図３に示したように、まず
活性層を形成する低濃度シリコン基板１０に、イオン注
入法あるいは拡散法により、Ｐ型高濃度シリコン層１１
形成して、活性層側基板１５を形成する（Ａ）。次に、
この活性層側基板１５のＰ型高濃度シリコン層１１と、
シリコン基板１６を熱酸化してシリコン酸化膜１７をそ
の表面に形成した支持基板１３とを貼り合わせる
（Ｂ）。

【０００８】次に、ＫＯＨ（水酸化カリウム）液あるい
はＥＰＷ（Ethylenediamine Pyrocatechol Water：エチ
レンジアミンピロカテコール水）液等を用いて活性層側
の低濃度シリコン基板１０側を選択エッチングする
（Ｃ）。次に、Ｐ型高濃度シリコン層１１が、すべて酸
化膜に変わらないように酸化条件を制御しながら、Ｐ型
高濃度シリコン層１１の一部を酸化する。すると、シリ
コンと酸化膜の偏析係数の違いにより、高濃度Ｐ型シリ
コン層中のボロンは、形成されたシリコン酸化膜１８側
へ吸い出される。そして、残ったシリコン層中の不純物
濃度は酸化前に比べて低下し、低・中濃度シリコン層１
９が形成される（Ｄ）。そして、シリコン酸化膜１８を
除去すると、支持基板１３のシリコン酸化膜１７上に、
低・中濃度のシリコン層１９が形成された薄膜ＳＯＩ基
板を得ることができる。

【０００９】この方法によれば、最終ＳＯＩ層の膜厚を
選択エッチング後の酸化反応により制御できるので、膜
厚の制御性が良く、結晶性も良好なものが得られるとい
う利点がある。しかし、この方法では酸化によるＰ型高
濃度層の不純物の吸い出しが不十分となり、ＳＯＩ層の
膜厚を例えば０．１ミクロンといった極薄のものとしな
い限り、ボロン濃度は例えば約１×１０¹⁸／ｃｍ³ 以上
となって、デバイスの作製ができないものとなってしま
う。

【００１０】そこで、このエッチストップ法におけるＳ
ＯＩ層の不純物濃度を十分に低減すべく、エッチング後
の薄膜化された半導体層を有する基板を、還元性雰囲気
中、または真空中で熱処理して、Ｐ型不純物をＰ型高濃
度シリコン層の表面から大気中に拡散させる方法が開発
され、先に提案された（特開平８−１３９２９７号公報
参照）。この方法では、ＳＯＩ層のボロン濃度を十分に
低減することができるので、結晶性、膜厚均一性が良好
で、かつデバイス製造が十分に可能なＳＯＩ層を有する
ＳＯＩ基板を製造することができる。

【００１１】ところが、このように還元性雰囲気中でＳ
ＯＩ層の熱処理を行うと、還元性ガスがＳＯＩ層中に存
在する結晶欠陥等を通って、埋め込まれた酸化膜まで到
達し、還元反応によって酸化膜が昇華したり、空洞が生
じたりしてＳＯＩ構造が破壊されることがある。

【００１２】そこで、先の提案では、このような場合に
は還元性雰囲気ではなく、真空中で熱処理するか、ある
いは最初に還元性雰囲気で熱処理して表面の自然酸化膜
を除去し、その後還元性ガスから不活性ガスへ切り換え
て熱処理する対策が取られた。しかし、真空中で熱処理
する方法は、高真空が必要で装置が複雑かつ高価なもの
となり、生産性、コスト的に大きな問題がある。また、
不活性ガスに切り換える方法は、不純物の低減効果が不
十分となりやすい。

【００１３】

【発明が解決しようとする課題】そこで、本発明は上記
問題点に鑑みなされたもので、半導体基板を貼り合わ
せ、エッチストップ法により薄膜化した後、ＳＯＩ層の
不純物濃度を十分に低減すべく、エッチング後の薄膜化
された半導体層を有する基板を還元性雰囲気中で熱処理
して、不純物を半導体層の表面から大気中に拡散させる
場合において、還元性ガスにより埋め込まれた酸化膜
が、還元反応によって昇華したり、空洞を生じたりする
ことなく、ＳＯＩ層の不純物濃度を十分に低減すること
ができる方法を提供し、結晶性、膜厚均一性が良好で、
かつ０．５ミクロン以下という極薄のＳＯＩ層を有する
ＳＯＩ基板を低コストで得ることを目的とする。

【００１４】

【課題を解決するための手段】上記課題を解決するため
本発明の請求項１に記載した発明は、ＳＯＩ基板を還元
性雰囲気中で加熱処理する工程を有するＳＯＩ基板の製
造方法において、該基板を還元性雰囲気中で熱処理する
工程は、ＳＯＩ層の厚さを０．５ミクロンより厚いもの
として行われる、ことを特徴とするＳＯＩ基板の製造方
法である。

【００１５】このように、基板を還元性雰囲気中で熱処
理する場合に、ＳＯＩ層の厚さを０．５ミクロンより厚
いものとすれば、還元性ガスがＳＯＩ層を通って埋め込
まれた酸化膜に到達し、酸化膜が還元反応によって昇華
したり、空洞を生じたりするようなことをなくすことが
できる。

【００１６】また、本発明の請求項２に記載した発明
は、ＳＯＩ基板を還元性雰囲気中で加熱処理する工程を
有するＳＯＩ層の厚さが０．５ミクロン以下のＳＯＩ基
板の製造方法において、該基板を還元性雰囲気中で熱処
理する工程は、ＳＯＩ層の厚さを０．５ミクロンより厚
いものとして行われ、その後ＳＯＩ層を薄膜化して所望
厚さのＳＯＩ層に仕上げる、ことを特徴とするＳＯＩ層
の厚さが０．５ミクロン以下のＳＯＩ基板の製造方法で
ある。

【００１７】このように、還元性雰囲気中で熱処理する
工程は、ＳＯＩ層の厚さを０．５ミクロンより厚いもの
とし、その後所望厚さのＳＯＩ層に仕上げるようにすれ
ば、還元性ガスがＳＯＩ層を通って埋め込まれた酸化膜
に到達し、酸化膜が還元反応によって昇華したり、空洞
を生じたりすることなく、ＳＯＩ層の厚さが０．５ミク
ロン以下の極薄のＳＯＩ基板を製造することができる。

【００１８】本発明の請求項３に記載した発明は、所望
の導電型不純物を第１不純物濃度で有する第１の半導体
基板の一面に、該第１不純物濃度より高い第２不純物濃
度で該所望の導電型不純物を有する厚さが０．５ミクロ
ンより厚い半導体層を形成する工程と、該第１の半導体
基板の該半導体層の表面を、絶縁膜で覆われた第２の半
導体基板に接着する工程と、該半導体層の形成されてい
ない側の面から第１の半導体基板を薄膜化して該半導体
層を露出する工程と、該半導体層の接着された基板を還
元性雰囲気中で加熱して、該半導体層の不純物濃度を低
減する工程と、該半導体層をさらに薄膜化して所望厚さ
のＳＯＩ層に仕上げる工程とからなる、ことを特徴とす
るＳＯＩ層の厚さが０．５ミクロン以下のＳＯＩ基板の
製造方法である。

【００１９】このように、エッチストップ法において高
不純物濃度半導体層の厚さを０．５ミクロンより厚いも
のとし、還元性雰囲気中で熱処理される時の半導体層の
厚さを０．５ミクロンより厚いものとすれば、還元性ガ
スがＳＯＩ層を通って埋め込まれた酸化膜に到達し、酸
化膜が還元反応によって昇華したり、空洞を生じたりす
ることなく、ＳＯＩ層の不純物濃度を十分に低減するこ
とができる。そして、しかるのちに半導体層に薄膜化処
理を施して所望厚さに仕上げることにすれば、ＳＯＩ層
の厚さが０．５ミクロン以下の極薄のＳＯＩ基板を製造
することができる。

【００２０】この場合、第１の半導体基板を薄膜化して
半導体層を露出する工程は、第１の半導体基板を研削・
研磨した後エッチングする工程とすれば、全部エッチン
グにより薄膜化するよりエッチング時間を短縮でき効率
的である（請求項４）。

【００２１】また、基板を還元性雰囲気中で加熱して、
半導体層の不純物濃度を低減する工程は、水素ガスを含
む雰囲気中で行えば、効率的に不純物を除去することが
できるとともに、ＳＯＩ層の結晶性を向上させることが
できる（請求項５）。

【００２２】また、半導体層をさらに薄膜化して所望厚
さのＳＯＩ層に仕上げる工程は、酸化性雰囲気中で基板
を酸化して酸化膜を形成する工程と、この酸化膜を除去
する工程とからなるものとすれば、正確に所望極薄の厚
さに仕上げることができるとともに、さらに不純物を除
去することができる（請求項６）。

【００２３】さらに、本法で用いられる所望の導電型不
純物としては、ボロンが好適である。ボロンを高濃度と
してエッチストップ法により、選択エッチングによって
薄膜化すれば、結晶性、膜厚均一性の良いＳＯＩ層を低
コストで得ることができる（請求項７）。

【００２４】以下、本発明をさらに詳細に説明するが、
本発明はこれらに限定されるものではない。本発明者ら
は、還元性雰囲気中でＳＯＩ基板を熱処理すると、埋め
込み酸化膜が昇華あるいは空洞が生じる原因について検
討したところ、これはＳＯＩ層中にピンホールが存在
し、これを通って還元性ガスが侵入し、埋め込み酸化膜
まで到達した場合は酸化膜を還元するのではないかと考
えた。

【００２５】このようなピンホールは、ＳＯＩ加工で生
じるものではなく、もともとシリコン基板中に存在して
いた結晶欠陥ではないかと推測される。すなわち、例え
ばシリコン基板中には、ＣＯＰ（Crystal Originated P
article ）等の結晶欠陥が存在することが知られており
（J.Ryuta,E.Morita,T.Tanaka and Y.Shimanuki;Jpn.J.
Appl.Phys.29(1990) L1947）、またシリコンと埋め込み
酸化膜との界面に欠陥や未結合部が存在した場合、それ
は当然ＳＯＩ中にも存在することになる。そして、薄膜
化後のＳＯＩ層中に存在する結晶欠陥等が、表面から埋
め込み酸化膜まで到達している場合には、ＳＯＩ層を貫
通したピンホールとなり、ここから侵入した還元性ガス
が酸化膜を還元するものと思われる。

【００２６】とすれば、このようなＣＯＰ等の結晶欠陥
のサイズ（ほとんど０．３ミクロン以下）より、ＳＯＩ
層の厚さを厚くすれば、例えＳＯＩ層中に結晶欠陥が存
在しても貫通したピンホールとはならず、還元性ガスの
酸化膜までの侵入を防げることになる。

【００２７】そこで、還元性雰囲気中での熱処理後に発
生する埋め込み酸化膜中の空洞のＳＯＩ層膜厚依存性を
調べたところ、ＳＯＩ層膜厚が厚くなるほど空洞の密度
は減少し、ＳＯＩ層を０．５ミクロンより厚くすると、
空洞の発生はほぼ抑制できることがわかった。

【００２８】したがって、例えばエッチストップ法によ
って０．５ミクロン以下の極薄のＳＯＩ層を有するＳＯ
Ｉ基板を作製する場合には、まず高不純物濃度半導体層
の厚さを０．５ミクロンより厚いものとすることによっ
て、還元性雰囲気中熱処理時のＳＯＩ層の膜厚を０．５
ミクロンより厚くして、不純物濃度の低減化を行い、し
かるのちに目的の膜厚まで薄膜化を行えば、酸化膜の昇
華や空洞を生じることなく、ＳＯＩ層の不純物濃度を十
分に低減させた極薄のＳＯＩ層を有するＳＯＩ基板を製
造することができる。

【００２９】そして本発明によれば、埋め込み酸化膜中
の空洞の発生が抑制できるため、長時間の還元性雰囲気
中の熱処理が可能となり、ＳｉのリフローによってＳＯ
Ｉ層の膜質の改善ができるという有利性もある。すなわ
ち、このＳｉのリフローによって、例えばＳＯＩ層の表
面モフォロジーの改善、結晶欠陥の回復がなされるほ
か、ＳＯＩ層中に存在していた、貫通していないピンホ
ール等を消滅させることもできる。

【００３０】なお、ここでいうＳｉのリフローは、１０
００℃以上の高温で熱処理した場合に起こるＳｉのリフ
ロー現象のことで、これは例えば貼り合わせたＳＯＩ基
板のシリコンと酸化膜との界面をＳＴＭ（Scanning Tun
neling Microscope ）で観察した時に、１０００℃、２
時間以上の熱処理をすると界面が滑らかになることから
示される（M.Horiuchi and S.Aoki,J.Electrochem.Soc.
Vol.139,p.2586(1992)参照）。

【００３１】また本法で、還元性雰囲気としては、水素
ガスを含む雰囲気とすれば、水素は還元力が強いので、
効率的に不純物を除去することができる。この場合、水
素ガス１００％の雰囲気としてもよいし、アルゴン等の
不活性ガスと混合して使用してもよい。

【００３２】

【発明の実施の形態】以下、本発明の実施の形態を、実
施例により説明するが、本発明はこれらに限定されるも
のではない。

【００３３】

【実施例】以下、本発明の実施例、比較例をあげる。（実施例、比較例）ＳＯＩ層の膜厚が０．１５〜１．２
３ミクロンの異なる厚さをもつＳＯＩ基板を、水素雰囲
気中で熱処理した後、埋め込み酸化膜に生じる空洞の密
度を測定することによって、空洞のＳＯＩ層膜厚依存性
を調査した。

【００３４】試料は、ボロンを高濃度に拡散して、エチ
レンジアミンピロカテコール水溶液により薄膜化するエ
ッチストップ法により作製した。ＳＯＩ層の厚さは、ボ
ロンを高濃度に拡散する深さにより調整したが、ＳＯＩ
層の厚さが０．５ミクロンより薄いものは、エッチスト
ップ法でエチレンジアミンピロカテコール水溶液により
０．４５ミクロンまで薄膜化し、その後基板を酸化して
酸化膜を形成し、これをエッチング除去することによっ
て作製した。これらの試料を、１１５０℃で３時間水素
雰囲気中で熱処理した後、表面を光学顕微鏡で基板全面
観察して、空洞の密度を測定した。結果を図１に示す。

【００３５】図１より、空洞の密度はＳＯＩ層の膜厚に
依存し、ＳＯＩ層の膜厚が０．２ミクロンでは約８個ｃ
ｍ^-2の空洞が生じているが、ＳＯＩ層の膜厚が０．５ミ
クロンより厚いと空洞の発生はほぼ抑制されている。

【００３６】したがって、０．５ミクロン以下の極薄の
ＳＯＩ層を作製するには、まずＳＯＩ層の厚さを０．５
ミクロンより厚いものとし、この厚さで還元性雰囲気中
で熱処理を行い、しかる後に酸化膜形成、除去等の高精
度の薄膜化技術により、所望の膜厚とすればよいことが
わかる。

【００３７】尚、本発明は、上記実施形態に限定される
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。

【００３８】例えば、上記実施形態では還元性雰囲気中
で熱処理後、ＳＯＩ層を薄膜化して所望の極薄の厚さに
仕上げる工程は、酸化膜形成、除去による方法を用いた
が、本発明はこれには限定されず、高精度で所望厚さに
薄膜化できる技術であればよく、前記ＰＡＣＥ法や高精
度研磨あるいはＫＯＨエッチング等によって薄膜化して
もよい。

【００３９】また、還元性雰囲気中で熱処理するのは、
エッチストップ法における高濃度不純物の吸い出しの場
合に限られず、表面モフォロジーの改善あるいは結晶欠
陥の改善等のために行われる場合もあり、これらの場合
においても埋め込み酸化膜が還元される恐れがあるとい
う事情はまったく同じであるから、本法が同様に適用可
能であることは言うまでもない。

【００４０】

【発明の効果】以上のように本発明では、半導体基板を
貼り合わせ、エッチストップ法により薄膜化した後、Ｓ
ＯＩ層の不純物濃度を十分に低減すべく、エッチング後
の薄膜化された半導体層を有する基板を還元性雰囲気中
で熱処理して、不純物を半導体層の表面から大気中に拡
散させる場合において、高不純物濃度半導体層の厚さを
０．５ミクロンより厚いものとし、還元性雰囲気中で熱
処理される時の半導体層の厚さを０．５ミクロンより厚
いものとして熱処理をするので、還元性ガスがＳＯＩ層
を通って埋め込まれた酸化膜に到達し、酸化膜が還元反
応によって昇華したり、空洞を生じたりすることなく、
ＳＯＩ層の不純物濃度を十分に低減することができる。
そして、しかるのちに半導体層に薄膜化処理を施して所
望厚さに仕上げることによって、結晶性および膜厚均一
性の高い、ＳＯＩ層の厚さが０．５ミクロン以下の極薄
のＳＯＩ基板を低コストで製造することができる。

【図面の簡単な説明】

【図１】実施例における、空洞のＳＯＩ層膜厚依存性を
調査した結果である。

【図２】（Ａ）〜（Ｃ）は貼り合わせ法の概略を示す説
明図である。

【図３】（Ａ）〜（Ｅ）はエッチストップ法の概略を示
す説明図である。

【符号の説明】

１…シリコン基板、２…酸化膜、３…支
持基板、１０…低濃度シリコン基板、１１…Ｐ型
高濃度シリコン層、１３…支持基板、
１５…活性層側基板、１６…シリコン基板、
１７…酸化膜、１８…シリコン酸化膜、１
９…低・中濃度シリコン層。

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/762 Ｈ０１Ｌ 21/76 Ｄ (72)発明者冨井和弥福島県西白河郡西郷村大字小田倉字大平 150番地信越半導体株式会社白河工場内 (72)発明者片山正健群馬県安中市磯部２丁目13番１号信越半導体株式会社半導体磯部研究所内 (72)発明者海野秀之東京都新宿区西新宿３丁目19番２号日本電信電話株式会社内 (72)発明者今井和雄東京都新宿区西新宿３丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】ＳＯＩ基板を還元性雰囲気中で加熱処理
する工程を有するＳＯＩ基板の製造方法において、該基板を還元性雰囲気中で熱処理する工程は、ＳＯＩ層
の厚さを０．５ミクロンより厚いものとして行われる、ことを特徴とするＳＯＩ基板の製造方法。
【請求項２】ＳＯＩ基板を還元性雰囲気中で加熱処理
する工程を有するＳＯＩ層の厚さが０．５ミクロン以下
のＳＯＩ基板の製造方法において、該基板を還元性雰囲気中で熱処理する工程は、ＳＯＩ層
の厚さを０．５ミクロンより厚いものとして行われ、その後ＳＯＩ層を薄膜化して所望厚さのＳＯＩ層に仕上
げる、ことを特徴とするＳＯＩ層の厚さが０．５ミクロン以下
のＳＯＩ基板の製造方法。
【請求項３】所望の導電型不純物を第１不純物濃度で
有する第１の半導体基板の一面に、該第１不純物濃度よ
り高い第２不純物濃度で該所望の導電型不純物を有する
厚さが０．５ミクロンより厚い半導体層を形成する工程
と、該第１の半導体基板の該半導体層の表面を、絶縁膜で覆
われた第２の半導体基板に接着する工程と、該半導体層の形成されていない側の面から第１の半導体
基板を薄膜化して該半導体層を露出する工程と、該半導体層の接着された基板を還元性雰囲気中で加熱し
て、該半導体層の不純物濃度を低減する工程と、該半導体層をさらに薄膜化して所望厚さのＳＯＩ層に仕
上げる工程とからなる、ことを特徴とするＳＯＩ層の厚さが０．５ミクロン以下
のＳＯＩ基板の製造方法。
【請求項４】請求項３に記載のＳＯＩ基板の製造方法
において、前記第１の半導体基板を薄膜化して半導体層を露出する
工程は、前記第１の半導体基板を研削・研磨した後エッ
チングする工程である、ことを特徴とするＳＯＩ基板の製造方法。
【請求項５】請求項３または請求項４に記載のＳＯＩ
基板の製造方法において、前記基板を還元性雰囲気中で加熱して、半導体層の不純
物濃度を低減する工程は、水素ガスを含む雰囲気中で行
われる、ことを特徴とするＳＯＩ基板の製造方法。
【請求項６】請求項３ないし請求項５のいずれか１項
に記載のＳＯＩ基板の製造方法において、前記半導体層をさらに薄膜化して所望厚さのＳＯＩ層に
仕上げる工程は、酸化性雰囲気中で基板を酸化して酸化
膜を形成する工程と、この酸化膜を除去する工程とから
なる、ことを特徴とするＳＯＩ基板の製造方法。
【請求項７】請求項３ないし請求項６のいずれか１項
に記載のＳＯＩ基板の製造方法において、前記所望の導電型不純物は、ボロンである、ことを特徴とするＳＯＩ基板の製造方法。