JP5093091B2 - セラミック基板 - Google Patents
セラミック基板 Download PDFInfo
- Publication number
- JP5093091B2 JP5093091B2 JP2008332087A JP2008332087A JP5093091B2 JP 5093091 B2 JP5093091 B2 JP 5093091B2 JP 2008332087 A JP2008332087 A JP 2008332087A JP 2008332087 A JP2008332087 A JP 2008332087A JP 5093091 B2 JP5093091 B2 JP 5093091B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- weight
- low
- ceramic substrate
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
(1)SiO2を47〜67重量%、BaCO3を27〜52重量%、Al2O3を10〜18重量%含むとともに、これらSiO2、BaCO3およびAl2O3の合計100重量部に対して、CeO2を1〜5重量部含む、混合物を仮焼し、それによって仮焼粉を作製する工程と、
(2)上記仮焼粉に、MnCO3を、SiO2、BaCO3、Al2O3およびCeO2の合計100重量部に対して、4〜9重量部添加する工程と
を経て製造される。
(1)SiO2を47〜67重量%、BaCO3を27〜52重量%、Al2O3を10〜18重量%含むとともに、これらSiO2、BaCO3およびAl2O3の合計100重量部に対して、CeO2を1〜5重量部含む、混合物を仮焼し、それによって仮焼粉を作製する工程と、
(2)上記仮焼粉に、MnCO3を、SiO2、BaCO3、Al2O3およびCeO2の合計100重量部に対して、4〜9重量部添加するとともに、有機バインダを添加し、それによってセラミックスラリーを作製する工程と、
(3)前記セラミックスラリーを成形し、それによってセラミックグリーン層を形成する工程と
を経て製造される。
2 セラミック層
3 積層体
4,5 外部導体膜
6 内部導体膜
7 ビアホール導体
Claims (8)
- 低温焼結セラミック材料をシート状に成形し焼成してなるセラミック層を有するセラミック基板であって、前記セラミック層は、厚みが4〜10μm、空隙率が3体積%以下であり、かつ、前記低温焼結セラミック材料は、主成分として、47〜67重量%のSiO 2 、21〜41重量%のBaO、および10〜18重量%のAl 2 O 3 を含有するが、その焼結助剤成分として、B2O3およびR2O(R:アルカリ金属)を実質的に含有しないことを特徴とする、セラミック基板。
- 前記低温焼結セラミック材料は、前記焼結助剤成分として、2.5〜5.5重量%のMnOを含有する、請求項1に記載のセラミック基板。
- 前記低温焼結セラミック材料は、前記主成分であるSiO2、BaOおよびAl2O3を仮焼してなる仮焼粉に、前記焼結助剤成分であって仮焼されていないMnOを混合してなる材料である、請求項2に記載のセラミック基板。
- 前記低温焼結セラミック材料は、前記主成分の合計100重量部に対し、添加成分として、1〜5重量部のCeO2を含有する、請求項1ないし3のいずれかに記載のセラミック基板。
- 前記低温焼結セラミック材料は、前記主成分の合計100重量部に対し、添加成分として、ZrO2、TiO2、ZnO、Nb2O5、MgOおよびFe2O3からなる群より選ばれる少なくとも1種を0.1〜5重量部含有する、請求項1ないし4のいずれかに記載のセラミック基板。
- 前記低温焼結セラミック材料は、前記主成分の合計100重量部に対し、添加成分として、CoOおよびV2O5のうち少なくとも一方を0.1〜5重量部含有する、請求項1ないし5のいずれかに記載のセラミック基板。
- 前記低温焼結セラミック材料に含まれる主成分および焼結助剤成分の平均粒径(D50)が0.8μm以下である、請求項1ないし6のいずれかに記載のセラミック基板。
- 複数の前記セラミック層を積層してなるもので、表面および内部にAu、AgまたはCuを主成分とする導体パターンを有する多層セラミック基板である、請求項1ないし7のいずれかに記載のセラミック基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332087A JP5093091B2 (ja) | 2008-12-26 | 2008-12-26 | セラミック基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008332087A JP5093091B2 (ja) | 2008-12-26 | 2008-12-26 | セラミック基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153694A JP2010153694A (ja) | 2010-07-08 |
JP5093091B2 true JP5093091B2 (ja) | 2012-12-05 |
Family
ID=42572451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008332087A Active JP5093091B2 (ja) | 2008-12-26 | 2008-12-26 | セラミック基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5093091B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116715512A (zh) * | 2018-10-22 | 2023-09-08 | 日本碍子株式会社 | 陶瓷坯体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005015284A (ja) * | 2003-06-26 | 2005-01-20 | Kyocera Corp | 低温焼成磁器およびその製造方法、並びに配線基板 |
JP4736342B2 (ja) * | 2004-04-09 | 2011-07-27 | 株式会社村田製作所 | ガラスセラミック原料組成物、ガラスセラミック焼結体およびガラスセラミック多層基板 |
JP4570423B2 (ja) * | 2004-08-27 | 2010-10-27 | 京セラ株式会社 | 電子部品の製造方法 |
JP4986594B2 (ja) * | 2005-12-20 | 2012-07-25 | 三洋電機株式会社 | セラミックグリーンシート及びセラミック基板 |
JP5015550B2 (ja) * | 2006-10-31 | 2012-08-29 | 京セラ株式会社 | ガラスセラミック回路基板およびその製造方法 |
-
2008
- 2008-12-26 JP JP2008332087A patent/JP5093091B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010153694A (ja) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3908715B2 (ja) | 積層セラミックコンデンサ | |
JP4821357B2 (ja) | 電子部品、誘電体磁器組成物およびその製造方法 | |
KR102412983B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
JPWO2009025156A1 (ja) | セラミック組成物およびその製造方法、セラミック基板、ならびにセラミックグリーン層の製造方法 | |
JP5533674B2 (ja) | 低温焼結セラミック材料およびセラミック基板 | |
JP2007063040A (ja) | 誘電体磁器組成物の製造方法、および電子部品 | |
CN114914085A (zh) | 电介质组合物、电子部件及层叠电子部件 | |
JP2008305844A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
WO2012023406A1 (ja) | 積層セラミック電子部品 | |
JP3940421B2 (ja) | 積層セラミック部品およびその製造方法 | |
JP2004128328A (ja) | 電子部品およびその製造方法 | |
JP2008044829A (ja) | 誘電体セラミック組成物およびセラミック基板 | |
US8231961B2 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
JP2005101317A (ja) | セラミック電子部品及びその製造方法 | |
JP5780035B2 (ja) | セラミック電子部品 | |
JP5093091B2 (ja) | セラミック基板 | |
JP4547945B2 (ja) | 電子部品、誘電体磁器組成物およびその製造方法 | |
JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
JP5803688B2 (ja) | 誘電体磁器組成物および積層セラミックコンデンサ | |
JP2002343669A (ja) | 積層セラミック電子部品 | |
JP2004296708A (ja) | 積層型電子部品およびその製法 | |
JP4387150B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP4449344B2 (ja) | 酸化物磁器組成物、及びセラミック多層基板 | |
JP5429393B2 (ja) | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 | |
JP2002231560A (ja) | 誘電体セラミックおよび積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5093091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |