JP5078962B2 - 半導体装置、表示装置、及び電子機器 - Google Patents
半導体装置、表示装置、及び電子機器 Download PDFInfo
- Publication number
- JP5078962B2 JP5078962B2 JP2009209299A JP2009209299A JP5078962B2 JP 5078962 B2 JP5078962 B2 JP 5078962B2 JP 2009209299 A JP2009209299 A JP 2009209299A JP 2009209299 A JP2009209299 A JP 2009209299A JP 5078962 B2 JP5078962 B2 JP 5078962B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- switch
- circuit
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 107
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003503 early effect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/028—Current mode circuits, e.g. switched current memories
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
ラツキの影響を低減する回路技術に関する。
る。例えば、アモルファス(非晶質)シリコンを用いたTFTを各画素に配置した液晶デ
ィスプレイ(LCD)が、ノート型パーソナルコンピュータや携帯機器などに広く用いら
れている。
すことが出来ない。そこで、ポリクリスタル(多結晶)シリコンを用いたTFTをガラス
基板上に形成することが行われている。ポリクリスタルシリコンのTFTは、移動度が高
い。よって、ガラス上に駆動回路も集積することが出来る。駆動回路には、主にデジタル
回路が搭載されることが多い。しかし、最近は、ガラス上にあらゆる回路を搭載した、シ
ステムオンパネルの実現に向けて、研究が進められている。つまり、デジタル回路だけで
なく、アナログ回路を搭載することも検討されている。
に、ソースフォロワ回路の回路図を示す。トランジスタTR1のゲート端子4308には、入力
電圧Viが入力される。トランジスタTR2のゲート端子4309には、バイアス電圧Vbが加えら
れる。そして、トランジスタTR1のゲート・ソース間電圧をVgs1とする。なお、簡単のた
め、低電位側電源(Vss)の電位は、0Vであるとする。すると、トランジスタTR1のソース
端子4310の電圧(出力電圧Vo)は、以下の式(1)を満たす。
イズ(ゲート長L、ゲート幅W)などが同一であるとする。ここで、トランジスタTR1と
トランジスタTR2は、直列に接続されているため、各々のトランジスタには、同量の電流
が流れる。よって、トランジスタTR1とトランジスタTR2とが、両方とも飽和領域で動作す
る場合は、トランジスタTR1のゲート・ソース間電圧Vgs1が、トランジスタTR2のゲート・
ソース間電圧、すなわち、バイアス電圧Vbと等しくなる。従って、以下の式(2)を満た
す。
、ゲート幅W)を同一にして設計しても、実際に製造すると、各々のサイズがばらついた
りしてしまう。また、ゲート絶縁膜の膜厚のバラツキや、チャネル形成領域の結晶状態の
バラツキなどが要因となって、トランジスタの電流特性、例えば、しきい値電圧や移動度
などが、ばらついてしまう。
のしきい値電圧は、ばらついて、3Vになっているとする。なお、トランジスタに流れる
電流は、ゲート・ソース間電圧からしきい値電圧を差し引いた値に応じて変化する。した
がって、トランジスタTR2に流れる電流と同量の電流をトランジスタTR1に流すためには、
しきい値電圧が1V小さいため、トランジスタTR1のゲート・ソース間電圧も1V小さく
なってしまう。その結果、トランジスタTR1とトランジスタTR2のしきい値電圧が同じ場合
と比較すると、式(1)、式(2)より、出力電圧Voが1V高くなってしまうことが分か
る。
どがばらつくと、出力電圧Voもばらついてしまう。
えば、ばらつきを補正したソースフォロワ回路が報告されている(非特許文献1参照。)
。
01から4406のうち、スイッチ4401、4406、4404をオンにする。なお、スイッチは、オンに
すると、導通状態になるものとする。そして、入力端子4407入力電圧Viが加えられる。次
に、スイッチ4401、4406をオフにして、スイッチ4402をオンにする。すると、容量4409に
、最初のオフセット電圧が保存される。次に、スイッチ4402、4404をオフにして、スイッ
チ4403をオンにする。すると、容量4410に、2番目のオフセット電圧が保存される。以上
の動作の結果、出力電圧Voのばらつきは、補正される。
を必要とする。つまり、スイッチ4401から4406のオンオフを何回も繰り返し、ようやく、
補正が完了する。そのため、通常の動作を開始させるためには、補正を行うための多くの
時間が必要となってしまう。
造上の歩留まりを低下させる要因にもなる。
ばらつくと、正常に動作しなかったり、出力結果がばらついたりしてしまう。
響を抑制した電気回路を提供することを課題とする。より詳しくは、アナログ信号を取り
扱う電気回路において、トランジスタの特性バラツキの影響を抑制して、所望の動作を行
うことができる電気回路を提供することを課題とする。
第1の端子と第2の端子と第2のトランジスタと第2の容量素子と第2のスイッチと第3
の端子と第4の端子とを有するアナログ回路であって、前記第1のトランジスタのゲート
端子と前記第1の容量素子の一方の端子とが電気的に接続され、前記第2のトランジスタ
のゲート端子と前記第2の容量素子の一方の端子とが電気的に接続され、前記第1のトラ
ンジスタのソース端子と第2のトランジスタのソース端子とが電気的に接続され、前記第
1の端子と、前記第1の容量素子の一方の端子とは、前記第1のスイッチを介して電気的
に接続され、前記第3の端子と、前記第2の容量素子の一方の端子とは、前記第2のスイ
ッチを介して電気的に接続され、前記第1の容量素子の他方の端子と、前記第2の端子ま
たは前記第1のトランジスタのソース端子のいずれか一つの端子とが電気的に接続される
手段を有し、前記第2の容量素子の他方の端子と、前記第4の端子または前記第2のトラ
ンジスタのソース端子のいずれか一つの端子と電気的に接続される手段を有していること
を特徴とするアナログ回路が提供される。
つが、補正動作であり、もう1つが、通常動作である。補正動作においては、バラツキの
影響を補正するための情報を取得する。そして、通常動作において、補正動作で得た情報
を入力信号に上乗せし、本来の回路の動作を行う。このように、補正動作で得た情報を入
力信号に上乗せするため、通常動作においては、バラツキの影響が低減されている。
前記保存しておいた情報を用いる。その結果、通常動作を行う度に補正動作を行う必要は
ない。
のゲート端子とソース端子との間に、容量素子104が配置されている。容量素子104の一方
の端子とトランジスタTR1のゲート端子とは、電気的に接続されており、容量素子104の他
方の端子とトランジスタTR1のソース端子とは、電気的に接続されている。ここで、各端
子は電気的に接続されているため、端子間の配線上には、オン状態のスイッチや受動素子
や能動素子などが配置されていてもよい。なお、以後、本明細書において、接続されてい
るとは、電気的に接続されていることと同じであるとする。したがって、本発明が開示す
る構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(
例えば、別の素子やスイッチなど)が配置されていてもよい。また、トランジスタTR1の
ゲート端子、ドレイン端子、ソース端子は、各々、別の素子(スイッチ、トランジスタの
ような能動素子、受動素子等)や配線などに電気的に接続されている。
端子とが接続され、前記第1の端子と前記第1の容量素子の一方の端子とが接続され、前
記第1の容量素子の他方の端子と前記第2の端子とが非接続になり、前記第1の容量素子
の他方の端子と前記第1のトランジスタのソース端子とが接続されていることに相当する
。
電流が流れている。なお、その電流の値は、ゼロを含み、任意である。そして、容量素子
104には、前記電流が流れているときのトランジスタTR1のゲート・ソース間電圧Vgsが保
存される。トランジスタTR1のゲート・ソース間電圧Vgsの大きさは、トランジスタTR1の
ドレイン・ソース間に流れる電流の大きさに応じた大きさとなる。したがって、トランジ
スタTR1の電流特性やトランジスタサイズなどがばらつけば、トランジスタTR1のゲート・
ソース間電圧Vgsの大きさも、それによって、異なった値となる。ただし、トランジスタ
がばらついても、トランジスタTR1のゲート・ソース間電圧Vgsの大きさは、トランジスタ
TR1のドレイン・ソース間に流れる電流の大きさに応じた大きさとなることには、変わり
はない。
トランジスタTR1のゲート・ソース間電圧を取得する。
のゲート端子と入力端子108との間に、容量素子104が配置されている。容量素子104の一
方の端子とトランジスタTR1のゲート端子とは電気的に接続されており、容量素子104の他
方の端子と入力端子108とは、電気的に接続されている。そして、入力端子108には、入力
電圧Viが加えられる。ここで、容量素子104には、補正動作の時に得た電荷が、保存され
ている。したがって、トランジスタTR1のゲート端子には、入力電圧Viに、容量素子104に
保存されている電圧を上乗せした電圧が加わることになる。
端子とが接続され、前記第1の端子と前記第1の容量素子の一方の端子とが非接続になり
、前記第1の容量素子の他方の端子と前記第2の端子とが接続され、前記第1の容量素子
の他方の端子と前記第1のトランジスタのソース端子とが非接続になっていることに相当
する。
なく、容量素子104に保存されている電圧が上乗せされて、加えられる。容量素子104に保
存されている電圧の大きさは、トランジスタTR1の電流特性やトランジスタサイズなどに
応じた大きさになる。つまり、トランジスタTR1の電流特性やトランジスタサイズなどが
ばらついても、それに応じて、容量素子104に保存されている電圧の大きさが変わるため
、結果として、トランジスタTR1のバラツキの影響を低減することが可能となる。
を補正することができるようになる。つまり、前記第1のトランジスタや前記第2のトラ
ンジスタや、回路を構成する様々なトランジスタに対して、適用することにより、ばらつ
きを補正することが可能となる。
に電気的に接続されるためには、ある端子とある端子との間にスイッチを配置すれば実現
できる。そのようなスイッチは、数個あればよい。
限定されず、pチャネル型で構成することも可能である。pチャネル型で構成する場合も
、補正動作を行うときには、容量素子104をトランジスタTR1のゲート・ソース間に配置す
ることに注意すれば、容易に、変形できる。
素子104に、適切な電圧が保持されていれば、通常動作を行うことができる。ただし、容
量素子104に保存されている電荷は、ノイズやもれ電流などが原因となって、徐々に、変
化してしまう場合がある。その時には、容量素子104に保存されている電荷が、大きく変
化してしまう前に、再び、補正動作を行えばよい。
て、トランジスタの特性ばらつきの影響を低減することが出来る。そのため、駆動タイミ
ングが複雑になることもなく、動作が簡単になる。
ウト面積が小さくできる。その結果、製造上の歩留まりが低下することを防いだり、小型
化させたりすることが出来る。
トランジスタでもよいし、どうのようなタイプのトランジスタでもよい。例えば、薄膜ト
ランジスタ(TFT)でもよい。TFTのなかでも、半導体層が非晶質(アモルファス)
のものでもよいし、多結晶(ポリクリスタル)でも、単結晶のものでもよい。その他のト
ランジスタとして、単結晶基板において作られたトランジスタでもよいし、SOI基板に
おいて作られたトランジスタでもよいし、プラスチック基板の上に形成されたトランジス
タでもよいし、ガラス基板上に形成されたトランジスタでもよい。その他にも、有機物や
カーボンナノチューブで形成されたトランジスタでもよい。また、MOS型トランジスタ
でもよいし、バイポーラ型トランジスタでもよい。
タのソース端子と、前記電流を供給する手段とが電気的に接続されていることを特徴とす
るアナログ回路が提供される。
することが可能となる。
と、第2のトランジスタに流れる電流を遮断する手段とを有していることを特徴とするア
ナログ回路が提供される。
うことが可能となる。
接続され、前記第3の端子と前記第4の端子とが、電気的に接続されていることを特徴と
するアナログ回路が提供される。
ことが可能となる。
量素子に保存されている電圧が上乗せされて、加えられる。前記容量素子に保存されてい
る電圧の大きさは、前記トランジスタの電流特性やトランジスタサイズなどに応じた大き
さになる。そのため、、トランジスタの電流特性やトランジスタサイズなどがばらついて
も、それに応じて、前記容量素子に保存されている電圧の大きさが変わるため、結果とし
て、前記トランジスタのバラツキの影響を低減することが可能となる。
えばよい。すると、その後の通常動作において、トランジスタの特性ばらつきの影響を低
減することが出来る。そのため、駆動タイミングが複雑になることもなく、動作が簡単に
なる。
。その結果、製造上の歩留まりが低下することを防いだり、小型化させたりすることが出
来る。
本発明は、アナログ回路、例えば、差動回路、増幅回路、オペアンプなどに代表される
演算回路など、さまざまな回路に適用することが出来る。そこで、本実施の形態では、一
例として、本発明を適用した差動回路について説明する。
では、電流源として動作し、回路のバイアスを設定するトランジスタTR21が配置され、差
動動作するためのトランジスタTR11のソース端子と、トランジスタTR12のソース端子とが
、トランジスタTR21のドレイン端子に接続されている。トランジスタTR11のドレイン端子
は、負荷1812などを介して高電位側電源(Vdd)に接続され、トランジスタTR12のドレイ
ン端子も、負荷1813などを介して高電位側電源(Vdd)に接続される。
13などを追加している。
チとして動作するため、トランジスタの極性は特に限定されない。ただし、オフ電流が少
ない方が望ましい場合、例えば、容量素子1812、1813に接続されているスイッチなどでは
、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ない
トランジスタとしては、LDD領域を設けているもの等がある。また、スイッチとして動
作させるトランジスタのソース端子の電位が、低電位側電源(Vss、Vgnd、0Vなど)に近
い状態で動作する場合はnチャネル型を、反対に、ソース端子の電位が、高電位側電源(
Vddなど)に近い状態で動作する場合はpチャネル型を用いることが望ましい。なぜなら
、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいか
らである。なお、nチャネル型とpチャネル型の両方を用いて、CMOS型にしてもよい
。
制御できるものなら、何でも良い。トランジスタでもよいし、ダイオードでもよいし、そ
れらを組み合わせた論理回路でもよい。
時に補正動作を行ってもよい。しかし、電流源として動作するトランジスタTR21は1個だ
けであり、同じトランジスタを用いて補正動作を行う方が精度が高いと考えられる。した
がって、まず、トランジスタTR11とトランジスタTR21を用いて補正動作を行い、その後、
トランジスタTR12とトランジスタTR21を用いて補正動作を行う。なお、この順序は、逆に
してもよい。
う。この時、トランジスタTR21を流れる電流が、トランジスタTR11の方には流れて、トラ
ンジスタTR12の方には流れないようにする。もし、トランジスタTR12の方にも流れてしま
ったら、その分だけ、誤差が生じてしまうことになるからである。そこで、トランジスタ
TR21を流れる電流が、トランジスタTR12の方には流れないようにするため、スイッチ1801
〜1804を用いて、電流を制御する。
チ1801は、第2高電位側電源(Vdd2)に接続されている。ただし、スイッチ1801は、負荷
1812などが接続されている第1高電位側電源(Vdd1)に接続されていてもよい。つまり、
トランジスタTR11に電流が流れて、トランジスタTR12に電流が流れないようになっていれ
ばよい。従って、スイッチ1802やスイッチ1803の配置を変更し、例えば、トランジスタTR
11のソース端子とトランジスタTR21のドレイン端子との間にスイッチ1802を配置するなど
のようにしてもよい。あるいは、負荷1812、1813の中に、電流を制御する機能を入れても
よい。あるいは、スイッチ1801と第2高電位側電源(Vdd2)を削除し、スイッチ1802を制
御するようにしてもよい。その場合は、負荷1812が、電流を流すことが可能な状態になっ
ている必要がある。
存される。図3に示すように、スイッチ1806や1808などをオフにすれば、容量素子1812に
蓄積された電荷は、保持される。
を行う。各スイッチのオンオフは、図2、図3と同様に行えばよい。容量素子1813に、ト
ランジスタTR12のゲート・ソース間電圧Va2が保存される。以上により、補正動作が終了
する。
素子1812、1813に、適切な電圧が保持されていれば、何回でも通常動作を行うことができ
る。ただし、容量素子1812、1813に保存されている電荷は、ノイズやもれ電流などが原因
となって、徐々に、変化してしまう場合がある。その時には、容量素子1812、1813に保存
されている電荷が、大きく変化してしまう前に、再び、補正動作を行えばよい。
、1809、1811をオフにし、スイッチ1802、1803、1805、1807、1810をオンにする。すると
、トランジスタTR11とトランジスタTR12の特性がばらついても、それが、ゲート・ソース
間電圧Va1、Va2に反映されるため、ばらつきの影響を低減できる。なお、通常動作時にお
いて、トランジスタTR11及びトランジスタTR12に流れる電流量によっては、各トランジス
タのゲート・ソース間電圧は、変化する場合がある。その場合、ゲート・ソース間電圧が
、Va1やVa2とは、等しくならない場合がある。しかしながら、特性バラツキに反映された
値が、トランジスタのゲート端子に加えられるため、トランジスタのばらつきの影響は低
減される。
高い場合は、省略してもよい。あるいは、負荷1812、1813の構成によっては、スイッチ18
05などが必要ない場合もある。
、負荷1812、1813として、抵抗素子や能動負荷回路を用いれば、差動増幅回路を構成する
ことができる。また、負荷1812、1813として、ダイオード接続(ゲート端子とドレイン端
子を接続)されたトランジスタを配置することにより、OTA(Operational Transconductan
ce Amplifier)の回路の一部を構成することが出来る。また、さらに、これらの回路を組
み合わせれば、オペアンプやセンスアンプ、コンパレータなどの回路を構成することも可
能となる。
として、構成に関して工夫した例を述べる。
例について述べる。
い場合が挙げられる。その場合、トランジスタTR21を流れる電流は、トランジスタTR11と
トランジスタTR12とに、各々半分づつの量で電流が流れる。
方が望ましい。そこで、動作点を近づけるため、補正動作を行う時の電流量を、通常動作
の時の電流量の半分にしてもよい。その場合の例を図25と図26に示す。
いる。トランジスタTR21とトランジスタTR22のトランジスタサイズは同一にすることが望
ましい。そして、各々のゲート端子には、同一のバイアス電圧Vbを加える。そして、トラ
ンジスタTR22には、直列にスイッチ2501を配置する。そして、スイッチ2501のオンオフを
切り替えることにより、補正動作を行う時の電流量を、通常動作の時の電流量の半分にす
る。なお、スイッチ2501は、電流量を制御できるなら、どこに配置しても良い。
。トランジスタTR21とトランジスタTR22のトランジスタサイズは同一にすることが望まし
い。そして、トランジスタTR21のゲート端子には、バイアス電圧Vbを加える。そして、ト
ランジスタTR22のゲート端子に加える電圧を、補正動作の時と通常動作の時とで、変える
。具体的には、補正動作の時には、トランジスタTR22がオフするように、低電位側電源(
Vss)を加える。通常動作時には、バイアス電圧Vbを加える。これにより、補正動作を行
う時の電流量を、通常動作の時の電流量の半分にする。
正動作時と通常動作時とで、動作点を近くすることが出来る。動作点が近い方が、より、
誤差が小さくなる。
した場合の例について述べる。
負荷1812、1813として、能動負荷回路を用いた差動増幅回路において、スイッチ1801〜18
04の配置を変更した場合の例を示す。図27に、スイッチ1801を省いた場合を示す。
ジスタTR12に電流を流さない場合は、スイッチ1802をオンにし、スイッチ1803をオンにし
て、スイッチ1804をオフにする。すると、トランジスタ1813のゲート・ソース間電圧が0
Vになるため、トランジスタ1813はオフする。トランジスタ1812もオフするが、スイッチ
1803からスイッチ1802を通って電流が流れる。次に、トランジスタTR11に電流を流さず、
トランジスタTR12に電流を流す場合は、スイッチ1802をオフにし、スイッチ1803は、どち
らでもよく、スイッチ1804をオンにする。すると、トランジスタTR12にのみ電流が流れる
。最後に、トランジスタTR11とトランジスタTR12とに電流を流す場合は、つまり、通常動
作の場合は、スイッチ1802をオンにし、スイッチ1803をオフにして、スイッチ1804をオフ
にすればよい。
れない。
来る。
ついて述べてきた。しかし、pチャネル型にした場合にも、容易に適用できる。一例とし
て、図1の回路をpチャネル型にした場合を、図28に示す。
接点や端子に接続してもよい。例えば、図1において、基準電圧Vx1、Vx2を与えている端
子は、入力電圧Vi1、Vi2を与えている端子と接続してもよいし、トランジスタのドレイン
端子と接続してもよい。
本実施の形態では、本発明のアナログ回路の一例として、ソースフォロワ回路を示し、
その構成と動作について説明する。まず、本発明のソースフォロワ回路の構成を図18を用
いて説明する。
せる機能を有する。トランジスタTR2はnチャネル型のトランジスタであり、通常は、電
流源として動作し、ソースフォロワ回路に対するバイアスを決定している。容量素子104
は、トランジスタTR1のゲート・ソース間電圧を保持する機能を有する。また、101〜103
、105は、スイッチであり、好ましくはトランジスタなどの半導体素子が用いられる。ス
イッチ101〜103、105を制御することによって、補正動作の時と通常動作の時とで、ソー
スフォロワ回路の接続状況を変える。
いる。トランジスタTR2のソース端子は、低電位側電源(Vss)に接続されている。なお、
簡単のため、低電位側電源(Vss)の電位は、0Vであるとする。端子106は、トランジスタ
TR1のソース端子であり、トランジスタTR2のドレイン端子と接続されており、スイッチ10
5を介して、出力端子110と接続されている。
のゲート端子、容量素子104の一方の端子と接続されている。入力端子108には、入力電圧
Viが加えられており、スイッチ102を介して、容量素子104の他方の端子と接続されている
。そして、容量素子104の他方の端子は、スイッチ103を介して、トランジスタTR1のソー
ス端子106と接続されている。トランジスタTR2のゲート端子109には、バイアス電圧Vbが
加えられている。
05をオフにして非導通状態にする。トランジスタTR2のゲート端子109には、バイアス電圧
Vbが加えられているので、トランジスタTR2に電流が流れる。この時、端子106は、端子10
7と容量素子104を介して接続されており、端子107には、基準電圧Vxが加えられている。
よって、端子107から端子106の間に電流が流れる。そして、容量素子104の両端の電圧が
、トランジスタTR1のしきい値電圧よりも大きくなると、トランジスタTR1がオンし、トラ
ンジスタTR1のソース・ドレイン間にも電流が流れるようになる。そして、トランジスタT
R2のソース・ドレイン間に流れる電流値と、トランジスタTR1のソース・ドレイン間に流
れる電流値が等しくなると、容量素子104には電流が流れなくなり、定常状態となる。
TR1に流れるのに必要な電圧、つまり、トランジスタTR1のゲート・ソース間電圧が保持さ
れている。したがって、トランジスタTR1の電流特性やトランジスタサイズなどがばらつ
けば、トランジスタTR1のゲート・ソース間電圧の大きさも、それによって、異なった値
となる。この時のトランジスタTR1のゲート・ソース間電圧の大きさをVaとする。すると
、端子106の電位は、基準電圧Vxよりも、Vaだけ低い電位になる。
ため、スイッチ101、103をオフにしても、問題ない。その結果、容量素子104の電荷は保
持され、容量素子104の両端の電圧は、電荷保存の法則により、変化しなくなる。
な電圧が保持されることになる。
端子110の入力インピーダンスが十分高いならば、スイッチ105は省略して、端子106と出
力端子110を直接接続してもよい。
素子104に、適切な電圧が保持されていれば、何回でも通常動作を行うことができる。た
だし、容量素子104に保存されている電荷は、ノイズやもれ電流などが原因となって、徐
々に、変化してしまう場合がある。その時には、容量素子104に保存されている電荷が、
大きく変化してしまう前に、再び、補正動作を行えばよい。
フにする。端子108には、入力電圧Viが加えられている。よって、トランジスタTR1のゲー
ト端子には、入力電圧Viに、容量素子104の電圧Vaが上乗せされた電圧が加えられること
になる。そして、定常状態になると、トランジスタTR2のソース・ドレイン間に流れる電
流値と、トランジスタTR1のソース・ドレイン間に流れる電流値が等しくなる。その時の
トランジスタTR1のゲート・ソース間電圧は、Vaである。
スタTR1のゲート・ソース間電圧であるVaだけ、低い電位になる。そして、トランジスタT
R1のゲート端子の電位は、入力電圧ViよりVaだけ、高い電位になる。以上のことから、端
子106の電位は、入力電圧Viと等しくなる。つまり、出力電圧Voは、入力電圧Viと等しく
なる。
さが、どのような大きさであっても、問題ない、ということを表していることになる。つ
まり、正常に補正動作を行えれば、基準電圧Vxの大きさは任意である。ただし、基準電圧
Vxの大きさは、トランジスタTR1とトランジスタTR2とが、飽和領域で動作できる大きさに
することが、より望ましい。なぜなら、通常、ソースフォロワ回路では、飽和領域で動作
させることが多いためである。
続してもよい。例えば、端子107を入力端子108に接続してもよい。このとき、基準電圧Vx
の大きさは任意であるので、補正動作を行っているときの入力電圧Viの大きさも、任意で
ある。よって、補正動作を行っている時と、通常動作を行っている時とで、入力電圧Viの
大きさが異なっていてもよい。
レイン端子に接続してもよいし、出力端子110に接続してもよいし、端子109に接続しても
よい。このように、端子107は、任意の場所に接続することが可能である。
・ソース間電圧Vaにも依存しない。これは、Vaの大きさが、どのような大きさであっても
、問題ない、ということを表していることになる。つまり、トランジスタTR1の電流特性
(移動度やしきい値電圧など)やトランジスタサイズ(ゲート長L、ゲート幅W)などが
ばらついても、その影響が出ない、ということを表している。
電流の大きさにも依存しない。つまり、出力電圧Voは、トランジスタTR2のゲート端子109
に加えられているバイアス電圧Vbの大きさに依存しない。また、トランジスタTR2の電流
特性(移動度やしきい値電圧など)やトランジスタサイズ(ゲート長L、ゲート幅W)に
も依存しない。
ま加わるのではなく、容量素子104に保存されている電圧が上乗せされて、加えられる。
容量素子104に保存されている電圧の大きさは、状況に応じた大きさになる。つまり、ト
ランジスタTR1やトランジスタTR2の電流特性やトランジスタサイズなどがばらついても、
それに応じて、容量素子104に保存されている電圧の大きさが変わる。そのため、結果と
して、トランジスタTR1やトランジスタTR2のバラツキの影響を低減することが可能となる
。
した。しかし、pチャネル型の場合にも、本発明を容易に適用できる。図13に、トランジ
スタTR1やトランジスタTR2がpチャネル型の場合のソースフォロワ回路について示す。ト
ランジスタTR1は、電流を増幅させる機能を有している。トランジスタTR2は、通常は、電
流源として動作し、ソースフォロワ回路に対するバイアスを決定している。104は容量素
子であり、トランジスタTR1のゲート・ソース間電圧を保持する機能を有する。なお、動
作や構成に関しては、nチャネル型の場合と同様なので、詳しい説明を省略する。
決定しているトランジスタTR2が配置されていた。しかし、トランジスタTR2が配置されて
いなくてもよい。これは、トランジスタTR2の電流値が0である場合に相当する。
を図7に示す。スイッチ701が、端子106と低電位側電源(Vss)との間に接続されている。
スイッチ701により、補正動作の時に、トランジスタTR1をオン状態にすることが出来る。
したがって、補正動作の時に、トランジスタTR1をオン状態にすることが出来るのなら、
スイッチ701を別の場所に接続してもよいし、スイッチ701自体を配置しなくてもよい。
る。
トランジスタTR1がオン状態になるようにする。その後、第2段階では、トランジスタTR1
のゲート・ソース間電圧が、トランジスタTR1のしきい値電圧に概ね等しい電圧になるよ
うにする。
回路の場合、補正動作における各段階によって、回路の接続状況などを変更する必要があ
る。
オフにすることにより、トランジスタTR1がオン状態になるようにしている。よって、こ
の時のトランジスタTR1のゲート・ソース間電圧は、トランジスタTR1のしきい値電圧より
も大きい。
に限定されない。例えば、スイッチ701を除去し、端子106と低電位側電源(Vss)が接続
されないような状況にして、スイッチ102もオンになるようにし、基準電圧Vxと入力電圧V
iの値を調節すれば、トランジスタTR1をオン状態にすることができる。
701をオフにする。これにより、トランジスタTR1のソース端子は、容量素子104にのみ、
接続されるようになる。すると、トランジスタTR1がオン状態なら、トランジスタTR1のソ
ース・ドレイン間に電流が流れる。その電流は、容量素子104の方へ流れる。その結果、
容量素子104に保存されている電荷が放電されていく。これは、トランジスタTR1がオフす
るまで、つまり、トランジスタTR1のゲート・ソース間電圧が、トランジスタTR1のしきい
値電圧に等しくなるまで続く。トランジスタTR1のゲート・ソース間電圧が、トランジス
タTR1のしきい値電圧に等しくなると、トランジスタTR1や容量素子104には、電流がほと
んど流れなくなる。
れていないため、スイッチ101、103をオフにしても、問題ない。その結果、容量素子104
の電荷は保持され、容量素子104の両端の電圧は、電荷保存の法則により、変化しなくな
る。
ンジスタTR1のしきい値電圧が保持されることになる。
を続けているが、必ずしも、その必要はない。容量素子104の電圧が、トランジスタTR1の
しきい値電圧に、概ね等しくなればよい。
1をオフにする。端子108には、入力電圧Viが加えられている。よって、トランジスタTR1
のゲート端子には、入力電圧Viに、容量素子104の電圧、つまり、トランジスタTR1のしき
い値電圧が上乗せされた電圧が加えられることになる。そして、定常状態になると、トラ
ンジスタTR1のソース・ドレイン間に電流がほとんど流れなくなる。その時のトランジス
タTR1のゲート・ソース間電圧は、トランジスタTR1のしきい値電圧に概ね等しい。
スタTR1のしきい値電圧だけ、低い電位になる。そして、トランジスタTR1のゲート端子の
電位は、入力電圧Viより、容量素子104の電圧、つまり、トランジスタTR1のしきい値電圧
だけ、高い電位になる。以上のことから、端子106の電位は、入力電圧Viと等しくなる。
つまり、出力電圧Voは、入力電圧Viと等しくなる。
、図7の回路において、トランジスタTR2を配置してもよい。その時の回路図を図15に示す
。動作に関しては、補正動作に関しては同様であり、容量素子104には、しきい値電圧が
保持される。ただし、通常動作を行う場合は、トランジスタTR2が電流源として動作しな
ければならないので、図15におけるスイッチ701をオンにしておく必要がある。
電圧を保存し、トランジスタTR2のバラツキを補正するようにしてもよい。
きる。よって、基準電圧Vxが任意なことや、トランジスタTR1の電流特性(移動度やしき
い値電圧など)やトランジスタサイズ(ゲート長L、ゲート幅W)などがばらついても、
その影響が出ないことなども同様である。また、図7では、トランジスタTR1がnチャネル
型の場合について示したが、pチャネル型の場合にも、容易に適用できる。
て、両方を増幅用トランジスタとして用いて、プッシュプル形式にしてもよい。その場合
の回路図を図14に示す。pチャネル型のトランジスタTR1pは、低電位側電源(Vss)に接
続されており、ゲート・ソース間には、容量素子104pが接続されている。nチャネル型の
トランジスタTR1nは、高電位側電源(Vdd)に接続されており、ゲート・ソース間には、
容量素子104nが接続されている。動作などについては、図7の場合などと同様であるため
、説明を省略する。
のではなく、トランジスタのしきい値電圧をさせることは、ソースフォロワ回路だけでな
く、差動回路に対して適用してもよい。例えば、図1に適用する場合は、トランジスタTR1
1のソース端子とトランジスタTR21のドレイン端子の間と、トランジスタTR12のソース端
子とトランジスタTR21のドレイン端子の間とに、各々スイッチを入れる必要がある。
ソースフォロワ回路と非常に構成が類似した回路として、カスコード回路があり、それに
も、本発明を適用できる。カスコード回路がソースフォロワ回路と異なるのは、図21で考
えると、トランジスタTR2のゲート端子4309が入力端子になっており、トランジスタTR1の
ゲート端子4308がバイアス電圧を加える端子になっており、トランジスタTR1のドレイン
端子と高電位側電源(Vdd)との間に、抵抗素子などの負荷が配置され、前記負荷とトラ
ンジスタTR1のドレイン端子の間の接点が、出力端子になっている、という点である。
タTR1のドレイン端子と高電位側電源(Vdd)の間に、負荷1601が配置されている。なお、
図16では、トランジスタTR1、トランジスタTR2がnチャネル型であるが、pチャネル型の
場合にも適用できることは、もちろんである。なお、動作などは、ソースフォロワ回路と
同様であるので、説明は省略する。
であっても、電流が流れ続ける場合が多い。例えば、ソースフォロワ回路では、通常、定
常状態であっても、トランジスタTR1からトランジスタTR2へと、電流が流れ続ける。その
ため、消費電力が大きい。そこで、定常状態の時に流れ続ける電流を遮断すれば、消費電
力を低減することが可能となる。例として、図18の回路に対して、消費電力を低減するた
めの工夫を施した回路を、図17に示す。図17では、高電位側電源(Vdd)と、トランジス
タTR1のドレイン端子との間に、スイッチ1701を配置している。このスイッチを制御する
ことにより、定常状態であっても、トランジスタTR1からトランジスタTR2へと、流れ続け
る電流を遮断することが出来る。なお、スイッチ1701は、流れ続ける電流を遮断すること
が出来れば、どこに配置してもよい。また、スイッチ1701を配置せずに、流れ続ける電流
を遮断してもよい。例えば、トランジスタTR2のゲート端子109の電圧Vbを調節することに
より、トランジスタTR2に電流が流れないようにしてもよい。同様に、トランジスタTR1の
ゲート端子の電位を調節することにより、電流が流れないようにしてもよい。
ソースフォロワ回路だけでなく、差動回路に適用してもよい。
明した内容は、実施の形態1にも適用できる。
前述した実施の形態1、2では、本発明を適用したソースフォロワ回路や差動回路につ
いて説明した。それらの回路をさらに組み合わせれば、様々な回路にも、適用できる。そ
こで、本実施の形態では、一例として、本発明を適用したオペアンプについて説明する。
回路構成は、本実施の形態に限定されない。本発明は、さまざまな構成のオペアンプに適
用できる。
わせた構成によるオペアンプについて述べる。図29に示すように、差動回路として図1の
回路を用い、差動回路の負荷として、能動回路を用い、ソースフォロワ回路として図18の
回路を用いている。点線で囲った領域2910がソースフォロワ回路に相当する。プラス側入
力端子2901とマイナス側入力端子2902から信号を入力し、出力端子2903から信号を取り出
す。バイアス端子2904に加える電圧を調節して、バイアスとして流す電流の大きさを制御
する。端子2905〜2909までの端子に入力する信号のタイミングを制御することにより、各
部分の補正動作と通常動作とを切り替える。なお、端子2905〜2909などへの接続を変更す
ることにより、同時に複数の回路部分において、補正動作を行ったりすることが可能であ
る。
す。プッシュプル形式のソースフォロワ回路として、図14の回路を用いている。点線で囲
った領域3011がプッシュプル形式のソースフォロワ回路に相当する。図30では、プラス側
入力端子3001とマイナス側入力端子3002から信号を入力し、出力端子3003から信号を取り
出す。バイアス端子3004に加える電圧を調節して、バイアスとして流す電流の大きさを制
御する。端子3005〜3010までの端子に入力する信号のタイミングを制御することにより、
各部分の補正動作と通常動作とを切り替える。なお、端子3005〜3010などへの接続を変更
することにより、同時に複数の回路部分において、補正動作を行ったりすることが可能で
ある。
ース接地増幅回路を用いている。点線で囲った領域3111がソース接地増幅回路に相当する
。図31では、プラス側入力端子3101とマイナス側入力端子3102から信号を入力し、出力端
子3103から信号を取り出す。バイアス端子3104に加える電圧を調節して、バイアスとして
流す電流の大きさを制御する。端子3105〜3109までの端子に入力する信号のタイミングを
制御することにより、各部分の補正動作と通常動作とを切り替える。なお、端子3105〜31
09などへの接続を変更することにより、同時に複数の回路部分において、補正動作を行っ
たりすることが可能である。
し、容量素子3110と直列に抵抗も配置してもよい。また、2段目の増幅段の先に、さらに
、ソースフォロワ回路を配置してもよい。
ス接地増幅回路を示す。
4のドレイン端子と、増幅用のトランジスタTR3のドレイン端子とが接続され、そこが出力
端子となっている。トランジスタTR3もトランジスタTR4もソース端子が接地されており、
その結果、互いのトランジスタ極性は逆になる。トランジスタTR4のゲート端子に、バイ
アス用電圧が加えられて、トランジスタTR3のゲート端子には、入力電圧が加えられる。
3204が追加されている。なお、出力端子3210の入力インピーダンスが高い場合は、スイッ
チ3205を省略し、トランジスタTR3のドレインと出力端子3210を直接接続することが可能
である。
、補正動作を行う。図33に示すように、スイッチ3203、3202をオンにして、スイッチ3201
、3205をオフにする。すると、容量素子3204に、トランジスタTR3のゲート・ソース間電
圧Vaが保存される。
ッチ3202、3203をオフにする。そして、入力端子3208から入力電圧Viを加える。すると、
容量素子3204に保存した電圧Vaが、入力電圧Viに上乗せされて、トランジスタTR3のゲー
ト端子に加えられる。容量素子3204に保存した電圧Vaは、トランジスタTR3の電流特性に
応じた大きさとなる。したがって、トランジスタTR3がばらついても、その影響を低減す
ることが可能となる。
の場合と同様である。
電圧になるようにしてもよい。
オペアンプの位相補償を行うための容量や抵抗が、ソース接地増幅回路に配置されること
がある。例として、図35には、入力端子3208とトランジスタTR3のドレイン端子との間に
、容量素子3501を配置した場合の回路図を示す。なお、オペアンプの位相補償を行うこと
が出来るのであれば、どこに、どのような素子を配置してもよい。
る。
接点や端子に接続してもよい。
ランジスタのしきい値電圧をさせるようにしてもよい。
いても、本実施の形態にも適用できる。
た。しかし、pチャネル型にした場合にも、容易に適用できる。
A(Operational Transconductance Amplifier)、センスアンプ、コンパレータなどの回路
に適用することも可能である。また、トランジスタの接続をカスケード接続にした場合な
ども、本発明を適用できる。
本実施の形態では、本発明を適用した電気回路において、時間を節約する方法について
説明する。
がある。補正動作は、頻繁に行う必要はないが、通常動作を行う前には、少なくとも1回
行う必要がある。
ワ回路)がある場合、補正動作を行うタイミングには、以下のようなものがある。
例えば、ある期間、信号を入出力する場合に、その期間を2つに分け、前半の期間に補正
動作を行い、後半の期間に通常動作を行う。
、通常動作を何回も行う、というものである。
ことが考えられる。その場合、1組(1対)の入力端子と出力端子の間に、1個の回路の
みを配置する構成では、補正動作と通常動作とを同時に行うことが出来ない。。そこで、
1組の入力端子と出力端子の間に、例えば、2個以上の回路を並列に配置する。すると、
各々の回路での動作を制御することにより、補正動作を行いながら、同時に通常動作を行
うことが出来る。
した場合の例を示す。入力端子3601と出力端子3602の間に、回路3603が配置されている。
回路3603には、ソースフォロワ回路3604、3605が配置されている。そして、一方のソース
フォロワ回路において通常動作を行って、出力端子3602に信号を出力し、同時に、他方の
ソースフォロワ回路において補正動作を行う。どちらのソースフォロワ回路で、どちらの
動作を行うかは、端子3606から入力する信号を用いて、切り替える。図8では、端子3606
がH信号の場合、ソースフォロワ回路3604において補正動作を行い、端子3606がL信号の
場合、ソースフォロワ回路3605において補正動作を行う。
。その結果、同時に2つのことができ、動作に無駄がなく、無駄な時間が必要なくなり、
各動作を行う時間を、長くとることができる。よって、補正動作において、定常状態にな
るまで動作を行うことができるので、補正が正確に行えるようになる。
に、2個以上の回路を配置することは、差動回路やオペアンプなどの別の回路にも、適用
することができる。
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について
、説明する。信号線駆動回路の一部に、本発明の回路を適用することができる。
0を有している。ゲート線駆動回路3702は、画素3701に選択信号を順次出力する。信号線
駆動回路3710は、画素3701にビデオ信号を順次出力する。画素3701では、ビデオ信号に従
って、光の状態を制御することにより、画像を表示する。信号線駆動回路3710から画素37
01へ入力するビデオ信号は、電圧であることが多い。つまり、画素に配置された表示素子
や表示素子を制御する素子は、信号線駆動回路3710から入力されるビデオ信号(電圧)に
よって、状態を変化させるものであることが多い。画素に配置する表示素子の例としては
、液晶(LCD)や有機ELやFED(フィールドエミッションディスプレイ)などがあ
げられる。
フトレジスタ3703、第1ラッチ回路3704、第2ラッチ回路3705、デジタル・アナログ変換
回路3706、バッファ回路(増幅回路)3707に分けられる。
プフロップ回路(FF)等を複数列用いて構成され、クロック信号(S-CLK)、スタートパ
ルス(SP)、クロック反転信号(S-CLKb)が入力される、これらの信号のタイミングに従って
、順次サンプリングパルスが出力される。
される。第1ラッチ回路3704には、ビデオ信号線3708より、ビデオ信号が入力されており
、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持してい
く。なお、デジタル・アナログ変換回路3706を配置している場合は、ビデオ信号はデジタ
ル値である。
間中に、ラッチ制御線3709よりラッチパルス(Latch Pulse)が入力され、第1ラッチ回
路3704に保持されていたビデオ信号は、一斉に第2ラッチ回路3705に転送される。その後
、第2ラッチ回路3705に保持されたビデオ信号は、1行分が同時に、デジタル・アナログ
変換回路3706へと入力される。そして、デジタル・アナログ変換回路3706から出力される
信号は、バッファ回路(増幅回路)3707へ入力される。そして、バッファ回路(増幅回路
)3707から画素3701へ信号が入力される。
され、そして、画素3701に入力されている間、シフトレジスタ3703においては再びサンプ
リングパルスが出力される。つまり、同時に2つの動作が行われる。これにより、線順次
駆動が可能となる。以後、この動作を繰り返す。
に、本発明を適用できる。バッファ回路(増幅回路)3707は、画素3701に多くの電流を供
給する能力を有している。つまり、バッファ回路(増幅回路)3707は、インピーダンスを
変換する機能を有している。このバッファ回路(増幅回路)3707に、ソースフォロワ回路
や差動増幅回路やオペアンプなどを用いることができる。差動増幅回路やオペアンプを用
いる場合、出力端子をマイナス側入力端子に接続し、信号を帰還させることなどによって
、電圧フォロワ回路などとして機能させることができる。
して、補正動作や通常動作を同時に行えるようにしてもよい。
る場合は、デジタル・アナログ変換回路3706は省略できる場合が多い。また、画素3701に
出力するデータが2値、つまり、デジタル値である場合は、デジタル・アナログ変換回路
3706は省略できる場合が多い。また、デジタル・アナログ変換回路3706には、ガンマ補正
回路が内蔵されている場合もある。このように、信号線駆動回路3710の構成は、図9に限
定されず、様々なものがある。
ある場合の信号線駆動回路3710を図10に示す。ビデオ信号線3708より、アナログ値のビデ
オ信号が入力される。第1ラッチ回路3704と第2ラッチ回路3705の1列分3801の例を、図
11に示す。前記1列分3801には、1列分の第1ラッチ回路3704と1列分の第2ラッチ回路
3705とを有する。1列分の第1ラッチ回路3704は、容量素子3901とバッファ回路(増幅回
路)3902を有している。1列分の第2ラッチ回路3705は、容量素子3903とバッファ回路(
増幅回路)3904を有している。
ず、ビデオ信号線3708から、アナログのビデオ信号が容量素子3901に入力され、そこで保
存される。そして、ラッチ制御線3709の信号により、容量素子3901に保存されているデー
タが容量素子3903に転送される。このとき、バッファ回路(増幅回路)3902は、インピー
ダンスを変換している。よって、容量素子3901、3902の大きさを調節すれば、バッファ回
路(増幅回路)3902を省くことが可能となる。そして、容量素子3903に保存された信号を
バッファ回路(増幅回路)3904を通って、画素へ出力する。
ペアンプなどを用いることができる。例として、バッファ回路(増幅回路)としてソース
フォロワ回路を用いた場合の回路図を図12に示す。また、図8のように、バッファ回路(
増幅回路)を複数配置して、補正動作や通常動作を同時に行えるようにしてもよい。
である。
本実施の形態では、本発明を用いた電気回路のレイアウト図について説明する。
ついて述べる。図19に、図18のソースフォロワ回路の回路図を、レイアウト図と類似させ
て記述した場合の回路図を示す。
ランジスタとして考えたときに、ソース端子とドレイン端子を接続して、その接点を容量
の一方の端子とし、ゲート端子を容量の他方の端子とする。このようにMOS容量を用い
て容量素子を形成すると、容量値を大きくすることができる。なお、この場合、容量素子
104をトランジスタだと考えた場合の極性は、トランジスタTR1と同じ極性にすることが望
ましい。なぜなら、この場合のMOS容量は、トランジスタだと考えた場合、そのトラン
ジスタがオンしている状態にしておく必要がある。もし、そのトランジスタがオフしてい
る状態になると、MOS容量の容量値は0になる。そのため、容量素子104オンしている
状態にするには、トランジスタTR1と同じ極性にすることが望まれる。
る半導体層4201の上の層にゲート絶縁膜の層があり、その上の層にゲート配線(第1配線
)4202がある部分がトランジスタである。ゲート配線(第1配線)4202の上の層には、層
間絶縁膜があり、その上には第2配線4204がある。第2配線4204と半導体層4201や、第2
配線4204とゲート配線(第1配線)4202は、コンタクト4203を開口することにより、接続
している。
することが出来る。
理想的なトランジスタは、飽和領域では、ソース・ドレイン間の電圧が変化しても、ソー
ス・ドレイン間に流れる電流量は、変化しない。しかし、実際には、キンク効果やアーリ
ー効果などと呼ばれる現象により、飽和領域においても、トランジスタのソース・ドレイ
ン間に流れる電流量が変化してしまう。そのため、電流値が変化してしまい、誤差が生じ
てしまう。そこで、キンク効果やアーリー効果などを低減するため、図20では、トランジ
スタTR1とトランジスタTR2のゲート長Lを大きくしている。なお、キンク効果やアーリー
効果などを低減するための方法は、直列にトランジスタを追加することなど、他にもあり
、それを本願に適用することもできる。
作のときとで、変化しない。しかし実際には、容量素子104がゲート端子に接続されてい
るトランジスタ(ここでは、トランジスタTR1)の寄生容量(ゲート容量)により、加え
た電圧が分圧されてしまう。その結果、容量素子104の電圧は、補正動作のときと、通常
動作のときとで、わずかに変化してしまう。その結果、誤差が生じてしまう。その誤差を
小さくするためには、容量素子104の容量値を、容量素子104がゲート端子に接続されてい
るトランジスタの寄生容量(ゲート容量)よりも、十分大きくしておく必要がある。具体
的には、少なくとも、容量素子104の容量値を、容量素子104がゲート端子に接続されてい
るトランジスタの寄生容量(ゲート容量)の5倍以上にすることが望まれる。
。
本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプ
レイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオ
ーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯
情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録
媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体
を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら
の電子機器の具体例を図36に示す。
、スピーカー部13004、ビデオ入力端子13005等を含む。本発明は表示部130
03を構成する電気回路に用いることができる。また本発明により、図36(A)に示す表
示装置が完成される。表示部13003は、有機ELディスプレイや、液晶ディスプレイ
などを用いることができる。なお、表示装置は、パソコン用、TV放送受信用、広告表示
用などの全ての情報表示用表示装置が含まれる。
部13103、操作キー13104、外部接続ポート13105、シャッター13106
等を含む。本発明は、表示部13102を構成する電気回路に用いることができる。また
本発明により、図36(B)に示すデジタルスチルカメラが完成される。
2、表示部13203、キーボード13204、外部接続ポート13205、ポインティ
ングマウス13206等を含む。本発明は、表示部13203を構成する電気回路に用い
ることができる。また本発明により、図36(C)に示す表示装置が完成される。
ッチ13303、操作キー13304、赤外線ポート13305等を含む。本発明は、表
示部13302を構成する電気回路に用いることができる。また本発明により、図36(D
)に示すモバイルコンピュータが完成される。
あり、本体13401、筐体13402、表示部A13403、表示部B13404、記
録媒体(DVD等)読み込み部13405、操作キー13406、スピーカー部1340
7等を含む。表示部A13403は主として画像情報を表示し、表示部B13404は主
として文字情報を表示するが、本発明は、表示部A、B13403、13404を構成す
る電気回路に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲー
ム機器なども含まれる。また本発明により、図36(E)に示すDVD再生装置が完成され
る。
3501、表示部13502、アーム部13503を含む。本発明は、表示部13502
を構成する電気回路に用いることができる。また本発明により、図36(F)に示すゴーグ
ル型ディスプレイが完成される。
3、外部接続ポート13604、リモコン受信部13605、受像部13606、バッテ
リー13607、音声入力部13608、操作キー13609等を含む。本発明は、表示
部13602を構成する電気回路に用いることができる。また本発明により、図36(G)
に示すビデオカメラが完成される。
音声入力部13704、音声出力部13705、操作キー13706、外部接続ポート1
3707、アンテナ13708等を含む。本発明は、表示部13703を構成する電気回
路に用いることができる。なお、表示部13703は黒色の背景に白色の文字を表示する
ことで携帯電話の消費電流を抑えることができる。また本発明により、図36(H)に示す
携帯電話が完成される。
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
。
線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増
してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。
可能である。また本実施の形態の電子機器は、実施の形態1〜実施の形態6に示したいず
れの構成の電気回路、又は半導体装置を用いても良い。
Claims (9)
- 第1及び第2のトランジスタと、第1及び第2の容量素子とを有し、
前記第1のトランジスタのドレインは、第1の配線と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1の容量素子の一方の電極と電気的に接続され、
前記第1のトランジスタのソースは、第1のスイッチの一方の端子と電気的に接続され、
前記第1のスイッチの他方の端子は、前記第1の容量素子の他方の電極と電気的に接続され、
前記第1の容量素子の一方の電極は、第2のスイッチの一方の端子と電気的に接続され、
前記第1の容量素子の他方の電極は、第3のスイッチの一方の端子と電気的に接続され、
前記第2のトランジスタのドレインは、第2の配線と電気的に接続され、
前記第2のトランジスタのゲートは、前記第2の容量素子の一方の電極と電気的に接続され、
前記第2のトランジスタのソースは、第4のスイッチの一方の端子と電気的に接続され、
前記第4のスイッチの他方の端子は、前記第2の容量素子の他方の電極と電気的に接続され、
前記第2の容量素子の一方の電極は、第5のスイッチの一方の端子と電気的に接続され、
前記第2の容量素子の他方の電極は、第6のスイッチの一方の端子と電気的に接続され、
前記第1のトランジスタのソースは、第7のスイッチを介して前記第2のトランジスタのソースと電気的に接続されていることを特徴とする半導体装置。 - 第1及び第2のトランジスタと、第1及び第2の容量素子とを有し、
前記第1のトランジスタのドレインは、第1の配線と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1の容量素子の一方の電極と電気的に接続され、
前記第1のトランジスタのソースは、第1のスイッチの一方の端子と電気的に接続され、
前記第1のスイッチの他方の端子は、前記第1の容量素子の他方の電極と電気的に接続され、
前記第1の容量素子の一方の電極は、第2のスイッチの一方の端子と電気的に接続され、
前記第1の容量素子の他方の電極は、第3のスイッチの一方の端子と電気的に接続され、
前記第2のスイッチの他方の端子は、前記第3のスイッチの他方の端子と電気的に接続され、
前記第2のトランジスタのドレインは、第2の配線と電気的に接続され、
前記第2のトランジスタのゲートは、前記第2の容量素子の一方の電極と電気的に接続され、
前記第2のトランジスタのソースは、第4のスイッチの一方の端子と電気的に接続され、
前記第4のスイッチの他方の端子は、前記第2の容量素子の他方の電極と電気的に接続され、
前記第2の容量素子の一方の電極は、第5のスイッチの一方の端子と電気的に接続され、
前記第2の容量素子の他方の電極は、第6のスイッチの一方の端子と電気的に接続され、
前記第5のスイッチの他方の端子は、前記第6のスイッチの他方の端子と電気的に接続され、
前記第1のトランジスタのソースは、第7のスイッチを介して前記第2のトランジスタのソースと電気的に接続されていることを特徴とする半導体装置。 - 第1及び第2のトランジスタと、第1及び第2の容量素子とを有し、
前記第1のトランジスタのドレインは、第1の配線と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1の容量素子の一方の電極と電気的に接続され、
前記第1のトランジスタのソースは、第1のスイッチの一方の端子と電気的に接続され、
前記第1のスイッチの他方の端子は、前記第1の容量素子の他方の電極と電気的に接続され、
前記第1の容量素子の一方の電極は、第2のスイッチの一方の端子と電気的に接続され、
前記第1の容量素子の他方の電極は、第3のスイッチの一方の端子と電気的に接続され、
前記第2のトランジスタのドレインは、第2の配線と電気的に接続され、
前記第2のトランジスタのゲートは、前記第2の容量素子の一方の電極と電気的に接続され、
前記第2のトランジスタのソースは、第4のスイッチの一方の端子と電気的に接続され、
前記第4のスイッチの他方の端子は、前記第2の容量素子の他方の電極と電気的に接続され、
前記第2の容量素子の一方の電極は、第5のスイッチの一方の端子と電気的に接続され、
前記第2の容量素子の他方の電極は、第6のスイッチの一方の端子と電気的に接続され、
前記第2のスイッチの他方の端子は、前記第5のスイッチの他方の端子と電気的に接続され、
前記第1のトランジスタのソースは、第7のスイッチを介して前記第2のトランジスタのソースと電気的に接続されていることを特徴とする半導体装置。 - 第1及び第2のトランジスタと、第1及び第2の容量素子とを有し、
前記第1のトランジスタのドレインは、第1の配線と電気的に接続され、
前記第1のトランジスタのゲートは、前記第1の容量素子の一方の電極と電気的に接続され、
前記第1のトランジスタのソースは、第1のスイッチの一方の端子と電気的に接続され、
前記第1のスイッチの他方の端子は、前記第1の容量素子の他方の電極と電気的に接続され、
前記第1の容量素子の一方の電極は、第2のスイッチの一方の端子と電気的に接続され、
前記第1の容量素子の他方の電極は、第3のスイッチの一方の端子と電気的に接続され、
前記第2のスイッチの他方の端子は、前記第3のスイッチの他方の端子と電気的に接続され、
前記第2のトランジスタのドレインは、第2の配線と電気的に接続され、
前記第2のトランジスタのゲートは、前記第2の容量素子の一方の電極と電気的に接続され、
前記第2のトランジスタのソースは、第4のスイッチの一方の端子と電気的に接続され、
前記第4のスイッチの他方の端子は、前記第2の容量素子の他方の電極と電気的に接続され、
前記第2の容量素子の一方の電極は、第5のスイッチの一方の端子と電気的に接続され、
前記第2の容量素子の他方の電極は、第6のスイッチの一方の端子と電気的に接続され、
前記第5のスイッチの他方の端子は、前記第6のスイッチの他方の端子と電気的に接続され、
前記第2のスイッチの他方の端子は、前記第5のスイッチの他方の端子と電気的に接続され、
前記第1のトランジスタのソースは、第7のスイッチを介して前記第2のトランジスタのソースと電気的に接続されていることを特徴とする半導体装置。 - 請求項1乃至請求項4のいずれか一において、
前記第1のトランジスタのソースは、第8のスイッチの一方の端子と電気的に接続されることを特徴とする半導体装置。 - 請求項1乃至請求項5のいずれか一において、
前記第1のトランジスタは、nチャネル型であり、前記第2のトランジスタは、pチャネル型トランジスタであることを特徴とする半導体装置。 - 請求項1乃至請求項6のいずれか一において、
前記第1の配線は、前記第2の配線が有する電位よりも高い電位を有することを特徴とする半導体装置。 - 請求項1乃至請求項7のいずれか一において、
前記半導体装置と表示素子とを具備することを特徴とする表示装置。 - 請求項1乃至請求項7のいずれか一に記載の半導体装置、若しくは請求項8に記載の表示装置と、スピーカーと、音声入力部と、アンテナと、又は操作キーを具備することを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009209299A JP5078962B2 (ja) | 2002-12-03 | 2009-09-10 | 半導体装置、表示装置、及び電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002351685 | 2002-12-03 | ||
JP2002351685 | 2002-12-03 | ||
JP2009209299A JP5078962B2 (ja) | 2002-12-03 | 2009-09-10 | 半導体装置、表示装置、及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003401634A Division JP4515082B2 (ja) | 2002-12-03 | 2003-12-01 | アナログ回路並びにアナログ回路を用いた表示装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009296643A JP2009296643A (ja) | 2009-12-17 |
JP5078962B2 true JP5078962B2 (ja) | 2012-11-21 |
Family
ID=32948305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009209299A Expired - Fee Related JP5078962B2 (ja) | 2002-12-03 | 2009-09-10 | 半導体装置、表示装置、及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (6) | US6958651B2 (ja) |
JP (1) | JP5078962B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003283271A (ja) | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
US7119600B2 (en) * | 2004-04-20 | 2006-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology |
WO2006057321A1 (en) * | 2004-11-24 | 2006-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
TWI302060B (en) * | 2004-12-30 | 2008-10-11 | Au Optronics Corp | Light emitting diode display panel and digital-analogy converter of the same |
TWI485681B (zh) * | 2005-08-12 | 2015-05-21 | Semiconductor Energy Lab | 顯示裝置 |
JP4610446B2 (ja) * | 2005-08-29 | 2011-01-12 | パナソニック株式会社 | 電流出力回路 |
TWI449009B (zh) * | 2005-12-02 | 2014-08-11 | Semiconductor Energy Lab | 顯示裝置和使用該顯示裝置的電子裝置 |
RU2445666C2 (ru) * | 2006-06-02 | 2012-03-20 | Компаунд Фотоникс Лимитед | Оптически адресуемый полутоновый пространственный модулятор света с накоплением электрического заряда |
TWI514348B (zh) * | 2006-09-29 | 2015-12-21 | Semiconductor Energy Lab | 顯示裝置和電子裝置 |
JP2008151963A (ja) * | 2006-12-15 | 2008-07-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
US7858918B2 (en) * | 2007-02-05 | 2010-12-28 | Ludwig Lester F | Molecular transistor circuits compatible with carbon nanotube sensors and transducers |
US7838809B2 (en) * | 2007-02-17 | 2010-11-23 | Ludwig Lester F | Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials |
JP2008252029A (ja) * | 2007-03-30 | 2008-10-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7495515B1 (en) * | 2007-08-24 | 2009-02-24 | Freescale Semiconductor, Inc. | Low-noise amplifier |
US20090104873A1 (en) * | 2007-10-18 | 2009-04-23 | Broadcom Corporation | Fully integrated compact cross-coupled low noise amplifier |
US9406674B2 (en) * | 2013-07-12 | 2016-08-02 | Infineon Technologies Americas Corp. | Integrated III-nitride D-mode HFET with cascoded pair half bridge |
KR20160105085A (ko) * | 2015-02-27 | 2016-09-06 | 에스케이하이닉스 주식회사 | 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템 |
US9704554B2 (en) | 2015-08-25 | 2017-07-11 | Texas Instruments Incorporated | Sense amplifier with offset compensation |
JP6114796B1 (ja) * | 2015-10-05 | 2017-04-12 | 力晶科技股▲ふん▼有限公司 | 不揮発性記憶装置のためのセンス回路及び不揮発性記憶装置 |
JP2017111844A (ja) * | 2015-12-16 | 2017-06-22 | ソニー株式会社 | サンプルホールド回路、および表示装置 |
CN108781061B (zh) * | 2016-03-11 | 2022-04-08 | 株式会社索思未来 | 放大电路、接收电路以及半导体集成电路 |
US10333394B2 (en) * | 2016-05-13 | 2019-06-25 | Mediatek Inc. | Switched-capacitor buffer and related methods |
CN108063905B (zh) * | 2016-11-09 | 2020-04-14 | 京东方科技集团股份有限公司 | 像素感应电路及其驱动方法、图像传感器、电子设备 |
US10608592B2 (en) * | 2017-02-23 | 2020-03-31 | Mediatek Inc. | Linear amplifier having higher efficiency for envelope tracking modulator |
JP6344583B1 (ja) * | 2017-07-24 | 2018-06-20 | リコー電子デバイス株式会社 | 定電圧回路 |
KR20220017046A (ko) * | 2020-08-03 | 2022-02-11 | 삼성디스플레이 주식회사 | 표시장치 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5838965B2 (ja) * | 1974-10-31 | 1983-08-26 | ソニー株式会社 | ゾウフクカイロ |
JPS6039180B2 (ja) * | 1978-11-28 | 1985-09-04 | 日本電気株式会社 | センスアンプ |
US4518926A (en) | 1982-12-20 | 1985-05-21 | At&T Bell Laboratories | Gate-coupled field-effect transistor pair amplifier |
JPS60229404A (ja) * | 1984-04-26 | 1985-11-14 | Toshiba Corp | 増幅回路 |
JPS61131171A (ja) | 1984-11-30 | 1986-06-18 | Toshiba Corp | 図形エレメント選択装置 |
EP0190973B1 (en) * | 1985-02-04 | 1992-06-03 | Sony Corporation | Sample-and-hold circuit |
JPH0617280Y2 (ja) * | 1985-02-04 | 1994-05-02 | ソニー株式会社 | サンプルホ−ルド回路 |
JPS61212907A (ja) | 1985-03-18 | 1986-09-20 | Fujitsu Ltd | 半導体集積回路 |
US4577162A (en) * | 1985-04-29 | 1986-03-18 | Motorola, Inc. | Clocked gain stage having differential inputs and outputs |
JPH0654421B2 (ja) | 1987-12-07 | 1994-07-20 | シャープ株式会社 | マトリクス型液晶表示装置の列電極駆動回路 |
US4781437A (en) | 1987-12-21 | 1988-11-01 | Hughes Aircraft Company | Display line driver with automatic uniformity compensation |
US5061920A (en) | 1988-12-20 | 1991-10-29 | Honeywell Inc. | Saturating column driver for grey scale LCD |
US5266936A (en) | 1989-05-09 | 1993-11-30 | Nec Corporation | Driving circuit for liquid crystal display |
JPH03139908A (ja) | 1989-10-25 | 1991-06-14 | Olympus Optical Co Ltd | ソースフォロワ回路 |
JP2659473B2 (ja) | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
US5274284A (en) * | 1991-01-24 | 1993-12-28 | Texas Instruments Incorporated | Output buffer circuits with controlled Miller effect capacitance |
JP2965777B2 (ja) * | 1992-01-29 | 1999-10-18 | オリンパス光学工業株式会社 | 固体撮像装置 |
US5900856A (en) | 1992-03-05 | 1999-05-04 | Seiko Epson Corporation | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus |
US5361041A (en) | 1993-06-17 | 1994-11-01 | Unitrode Corporation | Push-pull amplifier |
US5365199A (en) | 1993-08-02 | 1994-11-15 | Motorola, Inc. | Amplifier with feedback having high power supply rejection |
US5707703A (en) * | 1994-03-10 | 1998-01-13 | Minnesota Mining And Manufacturing Company | Refastenable tube and cable restraint for medical use |
JP3139908B2 (ja) | 1994-03-15 | 2001-03-05 | 株式会社クボタ | 管端面の防食キャップ |
JP2667373B2 (ja) | 1994-12-13 | 1997-10-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | アナログ・ビデオ信号補正装置及びtft液晶表示装置 |
US5739805A (en) | 1994-12-15 | 1998-04-14 | David Sarnoff Research Center, Inc. | Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits |
US5572153A (en) | 1995-03-03 | 1996-11-05 | Lucent Technologies Inc. | Low offset comparators based on current copiers |
JP3518086B2 (ja) | 1995-09-07 | 2004-04-12 | ソニー株式会社 | 映像信号処理装置 |
JPH09130708A (ja) | 1995-10-31 | 1997-05-16 | Victor Co Of Japan Ltd | 液晶画像表示装置 |
JP3305946B2 (ja) | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
JPH10289993A (ja) | 1997-04-15 | 1998-10-27 | Sony Corp | 固体撮像装置とその製造方法 |
JP3613940B2 (ja) | 1997-08-29 | 2005-01-26 | ソニー株式会社 | ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路 |
JP4046811B2 (ja) * | 1997-08-29 | 2008-02-13 | ソニー株式会社 | 液晶表示装置 |
US6545656B1 (en) | 1999-05-14 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device in which a black display is performed by a reset signal during one sub-frame |
KR100549154B1 (ko) | 1999-07-30 | 2006-02-06 | 가부시키가이샤 히타치세이사쿠쇼 | 화상 표시 장치 |
JP2001085989A (ja) | 1999-09-16 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 信号レベル変換回路および信号レベル変換回路を備えたアクティブマトリクス型液晶表示装置 |
GB9923591D0 (en) | 1999-10-07 | 1999-12-08 | Koninkl Philips Electronics Nv | Current source and display device using the same |
JP3667186B2 (ja) | 2000-02-29 | 2005-07-06 | キヤノン株式会社 | 信号転送装置及びそれを用いた固体撮像装置 |
JP4183222B2 (ja) | 2000-06-02 | 2008-11-19 | 日本電気株式会社 | 携帯電話機の省電力駆動方法 |
JP4449189B2 (ja) | 2000-07-21 | 2010-04-14 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
KR100696266B1 (ko) * | 2000-08-11 | 2007-03-19 | 엘지.필립스 엘시디 주식회사 | 아날로그 버퍼 및 그의 구동방법 |
JPWO2002075709A1 (ja) | 2001-03-21 | 2004-07-08 | キヤノン株式会社 | アクティブマトリクス型発光素子の駆動回路 |
EP1442518B1 (en) * | 2001-10-25 | 2009-09-23 | Nxp B.V. | Operational amplifier with chopped input transistor pair |
JP3800404B2 (ja) | 2001-12-19 | 2006-07-26 | 株式会社日立製作所 | 画像表示装置 |
JP2003283271A (ja) * | 2002-01-17 | 2003-10-03 | Semiconductor Energy Lab Co Ltd | 電気回路 |
JP4168668B2 (ja) | 2002-05-31 | 2008-10-22 | ソニー株式会社 | アナログバッファ回路、表示装置および携帯端末 |
JP4195500B1 (ja) * | 2008-01-22 | 2008-12-10 | 有限会社リニアセル・デザイン | スイッチトキャパシタ増幅回路 |
US7719363B2 (en) * | 2008-08-01 | 2010-05-18 | Nuvoton Technology Corporation | Method and apparatus for output amplifier protection |
US8063699B2 (en) * | 2009-06-19 | 2011-11-22 | Conexant Systems, Inc. | Anti-pop circuit |
US8643419B2 (en) * | 2011-11-04 | 2014-02-04 | Silicon Laboratories Inc. | Flexible low power slew-rate controlled output buffer |
-
2003
- 2003-11-24 US US10/719,023 patent/US6958651B2/en not_active Expired - Lifetime
-
2005
- 2005-10-21 US US11/254,791 patent/US7773058B2/en not_active Expired - Fee Related
-
2009
- 2009-09-10 JP JP2009209299A patent/JP5078962B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-05 US US12/851,217 patent/US8305138B2/en not_active Expired - Lifetime
-
2012
- 2012-11-01 US US13/666,090 patent/US8441315B2/en not_active Expired - Lifetime
-
2013
- 2013-05-09 US US13/890,313 patent/US8680917B2/en not_active Expired - Lifetime
-
2014
- 2014-03-11 US US14/203,642 patent/US8836420B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US8441315B2 (en) | 2013-05-14 |
US20140184324A1 (en) | 2014-07-03 |
US8836420B2 (en) | 2014-09-16 |
US7773058B2 (en) | 2010-08-10 |
JP2009296643A (ja) | 2009-12-17 |
US20110169556A1 (en) | 2011-07-14 |
US8680917B2 (en) | 2014-03-25 |
US8305138B2 (en) | 2012-11-06 |
US20130057345A1 (en) | 2013-03-07 |
US6958651B2 (en) | 2005-10-25 |
US20060238251A1 (en) | 2006-10-26 |
US20040178849A1 (en) | 2004-09-16 |
US20130240891A1 (en) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5078962B2 (ja) | 半導体装置、表示装置、及び電子機器 | |
JP6007215B2 (ja) | 半導体装置 | |
KR101021576B1 (ko) | 전기회로 | |
JP4515082B2 (ja) | アナログ回路並びにアナログ回路を用いた表示装置及び電子機器 | |
JP5796119B2 (ja) | 半導体装置及び電子機器 | |
JP4316859B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
JP4141851B2 (ja) | 半導体装置及びそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5078962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |