JP5066390B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP5066390B2
JP5066390B2 JP2007128779A JP2007128779A JP5066390B2 JP 5066390 B2 JP5066390 B2 JP 5066390B2 JP 2007128779 A JP2007128779 A JP 2007128779A JP 2007128779 A JP2007128779 A JP 2007128779A JP 5066390 B2 JP5066390 B2 JP 5066390B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting diode
diode chip
voltage
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007128779A
Other languages
English (en)
Other versions
JP2008288231A (ja
Inventor
惣彦 別田
貞人 今井
孝一 深沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2007128779A priority Critical patent/JP5066390B2/ja
Publication of JP2008288231A publication Critical patent/JP2008288231A/ja
Application granted granted Critical
Publication of JP5066390B2 publication Critical patent/JP5066390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は複数個の発光ダイオードを並列接続して強い発光量を得る発光装置に関する。
近年発光ダイオードの大容量化が進み、単体の発光ダイオードでも強い発光量が得られるが、大きな発光量を得るには、複数の発光ダイオードを直列接続、または並列接続する。直列接続は、直列接続する発光ダイオードの数に応じて駆動電圧を高くしなければならない。また、並列接続は、並列接続する各発光ダイオードに電流制限抵抗を付加するか、順方向電圧特性を揃えなければならない。更に、大きな発光量を得るには、発光ダイオードを直列接続、および並列接続を組み合わせるのである。
上に述べたように、従来は、複数の発光ダイオードを並列接続し、電流制限抵抗を極力少なくするために、発光ダイオードの順方向電圧特性を選別し、特性の揃った発光ダイオードを並列接続してひとつのパッケージを形成する方法があった。(例えば、特許文献1)
以下、図面を用いて従来技術における複数個の発光ダイオードを並列接続した構造について説明する。図6は、従来の複数の発光ダイオードチップを並列接続した発光ダイオードパッケージの回路図である。60は発光ダイオードパッケージ、63a、63b、63c、63nは発光ダイオードチップ、61は発光ダイオードパッケージ60のアノード、62は発光ダイオードパッケージ60のカソードを示す。
発光ダイオードパッケージ60を構成するには、並列接続する発光ダイオードチップ63a、63b、63c、63nの特性、例えば、順電圧VF5が揃っている必要がある。仮に、順電圧VF5にバラツキがあると、最も順電圧が低い発光ダイオードチップに過大な電流が流れ、他の並列発光ダイオードチップの電流は少なくなり、電流バランスが悪く発光効率の悪い発光ダイオードパッケージとなる。
従って、同一発光ダイオードパッケージ60に搭載し、並列接続する発光ダイオードチップ63a、63b、63c、63nの特性を揃えることが必要となる。
図7は、一般的な発光ダイオードチップの順方向電圧と順方向電流の特性図である。70は従来の発光ダイオードチップの電圧と電流特性で、X軸は順方向電圧VF、Y軸は順方向電流IFで示す。71は複数の発光ダイオードチップの順方向電圧と順方向電流のVF−IF特性を示す。このようにバラツキのある発光ダイオードチップの特性を揃える方法として、一定の順方向電流を各発光ダイオードチップに印加し、そのときの順方向電圧を一定のランク毎に選択するのである。
つまり、従来の発光ダイオードチップのランク分けは、符号72で示す一定の順方向電流を各発光ダイオードチップに印加し、このときの順方向電圧を73、74、75で示す各順方向の電圧巾で選別するのである。従来例では、順方向電圧のバラツキ巾を0.1V以下で選別すれば実用上並列接続に供することができ、並列接続に必要とされていた各発光ダイオードチップの電流制限抵抗を削減し、信頼性の高い発光装置が得られるとしている。
特開2006−222412号
しかしながら、複数の発光ダイオードチップを先行技術でランク分けして並列接続し、発光ダイオードパッケージを構成しても、各発光ダイオードチップのわずかな順方向電圧の違いで、並列接続した各発光ダイオードチップを流れる順方向電流値には差異を生じる。環境温度が変化して、例えば、温度が上昇すれば同一電流でも順方向電圧値は低下し、順方向電圧と順方向電流特性が各々違った変化をして電流バランスが崩れる場合がある。殊に、異なるウェーハーからの多品種発光ダイオードチップをランク分けした場合は、カバーしきれない電流のアンバランスを生じるという問題もあった。
すなわち、本発明の目的は、先行技術でカバーしきれないような、多品種発光ダイオードチップの順方向電圧特性のバラツキを押さえて並列接続することで発光ダイオードパッケージを構成し、電流バランスの良い、信頼性の高い発光装置を提供することにある。
上記目的を達成するための本発明の発光装置の発光ダイオードチップの選択方法は、基本的には下記記載の構成要件を採用するものである。
順方向電圧−順方向電流特性を選択的に揃えた複数の発光ダイオードチップを並列接続して発光ダイオードパッケージを構成する発光装置の発光ダイオードチップの選択方法において、前記発光ダイオードチップの順方向電圧の選択範囲の下限値である一定電圧VFにおける発光ダイオードチップの定格電流点をA、前記一定電圧VFにおける発光ダイオードチップの定格電流の1/2点をB、前記一定電圧VF+ΔVにおける発光ダイオードチップの定格電流点をCとし、前記ΔVは0.4V以下であることとし、被選択発光ダイオードチップの選択の第1特性条件は、前記被選択発光ダイオードチップの順方向電圧−順方向電流特性がA−Bの線分と交わり、第2特性条件は、前記被選択発光ダイオードチップの順方向電圧−順方向電流特性がA−Cの線分と交わる、ふたつの特性条件を同時に満たすことを選択基準にして、前記A点及びC点における前記発光ダイオードチップの順方向電圧を選択範囲として選択し、該順方向電圧のバラツキを小さくして発光ダイオードパッケージを構成したことを特徴とする。
また、前記複数の発光ダイオードチップを基板の上に直列接続した複合体である発光ダイオードパッケージを複数個並列接続して構成する発光装置の発光ダイオードチップの選択方法であって、前記発光装置を構成する複数の発光ダイオードパッケージは、順方向電圧−順方向電流特性の前記第1、および第2のふたつの特性条件を同時に満たすことを選択基準にして、前記A点及びC点における発光ダイオードチップの順方向電圧を選択範囲として選択し、該順方向電圧のバラツキを小さくして発光ダイオードパッケージを構成したことを特徴とする。
つまり、本発明によれば、順方向電圧−順方向電流特性において、A、B、Cの3点を通る前述のふたつの特性条件を選択基準にして、発光ダイオードチップを並列接続することで発光ダイオードパッケージを構成するため、印加する順方向電圧が多少変動しても、発光ダイオードパッケージ内の発光ダイオードチップのバラツキが少なく、かつ、B点の電流を定格電流の1/2とすることで、発光ダイオードパッケージ内の発光ダイオードチップの電流は定格の50%以上の電流値を満足する発光装置を提供できる。
以下、本発明の実施形態について図面に基づいて説明する。まず、本発明による発光装置の構成、構造の詳細を説明する。
図1aは、本発明による発光装置の回路図であり、図1bは、本発明による発光装置の平面図であり、図1cは、本発明による発光装置の斜視図である。
図1a、図1b、および図1cにおいて、10は発光ダイオードパッケージ、11a、11b、11cは発光ダイオードチップ、12は発光ダイオードパッケージ10のアノード電極、13は発光ダイオードパッケージ10のカソード電極、14は発光ダイオードパッケージ10の基板である。また、図1aにおいて、15は発光ダイオードパッケージ10を発光装置として使用する際の電流制限抵抗である。
発光ダイオードパッケージ10を構成する複数の発光ダイオードチップ11a、11b、11cは、後述する選択基準により組み合わせて、図1aに示すように並列接続する。
また、発光ダイオードチップ11a、11b、11cは、図1b、および図1cに示すように、発光ダイオードパッケージ10を形成する基板14上のカソード電極13と導通する電極13aにダイボンディングで導通固定し、各発光ダイオードチップのアノードはアノード電極12と導通する電極12aにワイヤボンディングで導通する。図示していないが、各発光ダイオードチップ、およびボンディング部は、光透過樹脂でモールドする。
次に示す図2a、図2bは、発光ダイオードチップの電極構造が異なる形状の本発明による発光装置例である。図2aは、本発明による発光装置の他の回路図であり、図2bは、本発明による発光装置の他の平面図である。
図2a、図2bにおいて、20は発光ダイオードパッケージ、21a、21b、21c、21nは発光ダイオードチップ、22は発光ダイオードパッケージ20のアノード電極、23は発光ダイオードパッケージ20のカソード電極、24は発光ダイオードパッケージ20の基板である。また、図2aにおいて、25は発光ダイオードパッケージ20を発光装置として使用する際の電流制限抵抗である。
つまり、複数の発光ダイオードチップ21a、21b、21c、21nのアノードおよびカソードの双方は発光ダイオードチップの上面に露呈している。従って、発光ダイオードチップ21a、21b、21c、21nは発光ダイオードパッケージ20の基板24に接着等で固定した後、各アノードは発光ダイオードパッケージ20のアノード電極22とワイヤボンディングで導通し、各カソードは発光ダイオードパッケージ20のカソード電極23とワイヤボンディングで導通する。
ワイヤボンディング後の発光ダイオードパッケージ20は、図1a〜図1cで説明したように、各発光ダイオードチップ、およびボンディング部を、光透過樹脂でモールドする。
次に、本発明による発光装置の構成要件の詳細を説明する。以下は、発光ダイオードチップのアノードおよびカソードの配置にかかわらず同じ構成要件である。
図3は、本発明による発光ダイオードチップ選択基準の特性図である。図3において、30は複数の発光ダイオードチップの順方向電圧−順方向電流特性でX軸は順方向電圧、Y軸は順方向電流を示す。符号A、B、Cは発光ダイオードチップの選択基準点である。
まず、符号A点は、一定電圧VFにおける発光ダイオードチップの定格電流点である。符号B点は、前記一定電圧VFにおける発光ダイオードチップの定格電流の1/N点である。符号C点は、前記一定電圧VF+ΔVにおける発光ダイオードチップの定格電流点である。ここで一定電圧VFは、発光ダイオードチップの一般的な動作順方向電圧範囲の任意の電圧である。ΔVは、前述の一定電圧VFより高い電圧の差分であって、この差分電圧ΔVの大きさは、発光ダイオードチップの選択基準値のひとつである。一定電圧VFと差分電圧ΔVについては、具体的な数値例と併せて後に詳述する。
つまり、本発明による発光ダイオードパッケージ内に並列接続する発光ダイオードチップの選択基準は、発光ダイオードチップの順方向電圧−順方向電流特性が、前述のA、B、Cの3点を通る以下のふたつの条件を満たすことである。
第1特性条件は、発光ダイオードチップの順方向電圧−順方向電流特性がA点とB点の線分間を横切ること。第2特性条件は、発光ダイオードチップの順方向電圧−順方向電流特性がA点とC点の線分間を横切ることである。
さらに、具体的な数値例を挙げて説明する。A点、B点の電圧VFを3V、また、A点の電流は、発光ダイオードチップの定格電流値150mAとする。B点はN=2として、定格電流値の1/2、つまり75mAとする。また、ΔV=0.4とする。従って、C点の電圧は3.4Vである。
この結果、符号31、32、33、34で示す発光ダイオードチップの順方向電圧−順方向電流特性のうち、31および33は第1特性条件と第2特性条件を満たすので選択基準内である。32は第1特性条件を満たすが、第2特性条件は満たしていない。34は両方を満たしていない。
すなわち、本発明による発光ダイオードパッケージ内に並列接続する発光ダイオードチップの選択基準は、前述のように、A点(3V、150mA)、B点(3V、75mA)、C点(3.4V、150mA)の3点を定義し、第1特性条件と第2特性条件を満たすことである。
なお、実際に並列接続の可否を選択するための発光ダイオードチップの測定は、各発光ダイオードチップに定格電流(150mA)と定格電流の1/Nの電流、ここでは、定格電流値の1/2(75mA)を流し、このときの定格電流の順方向電圧VFS、1/2定格電流の順方向電圧VFHを記録する。このVFH記録データを基準にVFSがVFH+ΔV、ここでは、VFH+0.4V以内の発光ダイオードチップを並列接続可能なランクとするのである。
図3にもとづく本発明による発光装置の構成要件をさらに詳細に説明する。
図4は、本発明による複数の発光ダイオードチップ選択基準の特性図である。図4において、40は複数の発光ダイオードチップの順方向電圧−順方向電流特性で、X軸は順方向電圧、Y軸は順方向電流を示す。符号41aで示す線は発光ダイオードチップの定格電流値、41bで示す線は発光ダイオードチップの1/2定格電流値である。42、43、44、45、46、47、48は各発光ダイオードチップの順方向電圧−順方向電流特性を示す。
ここで、特性42と44は、1/2定格電流値41aと交点42a、44aで交差し、
定格電流値41bと交点42b、44bで交差している。また、順方向電圧VF3において、1/2定格電流値41aと定格電流値41bとの間で交差し、かつ、定格電流値41bの順方向電圧VF3とVF3に差分電圧ΔVF3を加えたVF3+ΔVF3との間で交差し、先の第1条件と第2条件を満たしているので、同一ランクとなる。
また、特性47と48は、1/2定格電流値41aと交点47a、48aで交差し、定格電流値41bと交点47b、48bで交差している。また、順方向電圧VF4において、1/2定格電流値41aと定格電流値41bとの間で交差し、かつ、定格電流値41bの順方向電圧VF4とVF4に差分電圧ΔVF4を加えたVF4+ΔVF4との間で交差し、先の第1条件と第2条件を満たしているので、同一ランクとなる。
特性43、45、46は上記条件を満たさないが、VFの基準電圧をずらすことで、基準条件を満たす別なランクに組み入れられる。
つまり、先に図3にもとづいて述べたA点、B点の順方向電圧VFは、はじめから定義しているのではなく、定格電流印加時の順方向電圧VFSと1/2定格電流印加時の順方向電圧VFHを測定後に導かれる数値である。ΔVは、狭めれば発光ダイオードパッケージ内の電流バラツキは少なくなるが、ランク分けの数が増加する。一例として挙げた0.4Vは実用的な値である。
また、B点の電流は、一例として挙げたN=2、つまり定格電流の1/2は、この条件で選択し、並列接続した発光ダイオードパッケージ内の各発光ダイオードチップは、上記2条件を満足することにより、定格電流の50%以上の順方向電流値が流れることを意味する。
以上に述べたように、本発明によれば、順方向電圧−順方向電流特性において、A、B、Cの3点を通るふたつの特性条件を選択基準にして、発光ダイオードチップを並列接続することで発光ダイオードパッケージを構成するため、発光ダイオードパッケージ内の発光ダイオードチップのバラツキが少なく、かつ、B点の電流を定格電流の1/2とすることで、発光ダイオードパッケージ内の発光ダイオードチップの電流は定格の50%以上の電流値を満足する発光装置を提供できるのである。
次に、本発明の第2の実施形態について図面に基づいて説明する。図5は、本発明による複数の発光ダイオードの直並列回路図である。
図5において、50は発光ダイオードパッケージ、51a、51b、51c、51nは直列発光ダイオード、52は発光ダイオードパッケージ50のアノード電極、53は発光ダイオードパッケージ50のカソード電極である。
つまり、直列発光ダイオード51a、51b、51c、51nの各々は、複数の発光ダイオードチップを基板等の上に直列接続した複合体である。この直列発光ダイオード51a、51b、51c、51nも前述の発光ダイオードチップを並列接続して発光ダイオードパッケージを構成する手法と同様な選択基準で直列発光ダイオードの各複合体をランク分けして、ひとつの発光ダイオードパッケージ50を構成するのである。
すなわち、第2の実施形態においては、直列発光ダイオードを並列接続してひとつの発光ダイオードパッケージを構成するので、発光強度が強く、電流バランスの良い、信頼性の高い発光装置を提供できるのである。
本発明による発光装置の回路図である。 本発明による発光装置の平面図である。 本発明による発光装置の斜視図である。 本発明による発光装置の他の回路図である。 本発明による発光装置の他の平面図である。 本発明による発光ダイオードチップ選択基準の特性図である。 本発明による複数の発光ダイオードチップ選択基準の特性図である。 本発明による複数の発光ダイオードの直並列回路図である。 従来の複数の発光ダイオードチップを並列接続した発光ダイオードパッケージの回路図である 一般的な発光ダイオードチップの順方向電圧と順方向電流の特性図である。
符号の説明
10、50 発光ダイオードパッケージ
11a、11b、11c、21a、21b、21c、21n 発光ダイオードチップ
12、22、52 アノード電極
13、23、53 カソード電極
14、24 基板
15、25 電流制限抵抗
30、40 順方向電圧−順方向電流特性
41a 定格電流値
41b 1/2定格電流値
51a、51b、51c、51n 直列発光ダイオード
A、B、C 選択基準点
VF、VF3、VF4 順方向電圧
ΔV、ΔVF3、ΔVF4 差分電圧

Claims (2)

  1. 順方向電圧−順方向電流特性を選択的に揃えた複数の発光ダイオードチップを並列接続して発光ダイオードパッケージを構成する発光装置の発光ダイオードチップの選択方法において、前記発光ダイオードチップの順方向電圧の選択範囲の下限値である一定電圧VFにおける発光ダイオードチップの定格電流点をA、前記一定電圧VFにおける発光ダイオードチップの定格電流の1/2点をB、前記一定電圧VF+ΔVにおける発光ダイオードチップの定格電流点をCとし、前記ΔVは0.4V以下であることとし、被選択発光ダイオードチップの選択の第1特性条件は、前記被選択発光ダイオードチップの順方向電圧−順方向電流特性がA−Bの線分と交わり、第2特性条件は、前記被選択発光ダイオードチップの順方向電圧−順方向電流特性がA−Cの線分と交わる、ふたつの特性条件を同時に満たすことを選択基準にして、前記A点及びC点における前記発光ダイオードチップの順方向電圧を選択範囲として選択し、該順方向電圧のバラツキを小さくして発光ダイオードパッケージを構成したことを特徴とする発光装置の発光ダイオードチップの選択方法。
  2. 前記複数の発光ダイオードチップを基板の上に直列接続した複合体である発光ダイオードパッケージを複数個並列接続して構成する発光装置の発光ダイオードチップの選択方法であって、前記発光装置を構成する複数の発光ダイオードパッケージは、順方向電圧−順方向電流特性の前記第1、および第2のふたつの特性条件を同時に満たすことを選択基準にして前記A点及びC点における前記発光ダイオードチップの順方向電圧を選択範囲として選択し該順方向電圧のバラツキを小さくして発光ダイオードパッケージを構成したことを特徴とする請求項記載の発光装置の発光ダイオードチップの選択方法。
JP2007128779A 2007-05-15 2007-05-15 発光装置 Active JP5066390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007128779A JP5066390B2 (ja) 2007-05-15 2007-05-15 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007128779A JP5066390B2 (ja) 2007-05-15 2007-05-15 発光装置

Publications (2)

Publication Number Publication Date
JP2008288231A JP2008288231A (ja) 2008-11-27
JP5066390B2 true JP5066390B2 (ja) 2012-11-07

Family

ID=40147707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007128779A Active JP5066390B2 (ja) 2007-05-15 2007-05-15 発光装置

Country Status (1)

Country Link
JP (1) JP5066390B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8915610B2 (en) 2008-08-11 2014-12-23 Rohm Co., Ltd. Lighting device
JP4962638B2 (ja) * 2010-05-27 2012-06-27 鳥取電子株式会社 照明装置
JP2014027214A (ja) * 2012-07-30 2014-02-06 Ushio Inc 光源ユニット
JP5803835B2 (ja) * 2012-07-30 2015-11-04 ウシオ電機株式会社 光源ユニット
US9755126B2 (en) 2012-07-30 2017-09-05 Ushio Denki Kabushiki Kaisha Light source unit
JP6376485B2 (ja) * 2013-03-19 2018-08-22 パナソニックIpマネジメント株式会社 Ledモジュール、照明器具、及びledモジュールの製造方法
CN114664702A (zh) * 2022-03-18 2022-06-24 东莞市中麒光电技术有限公司 Led芯片筛选方法及显示屏

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142278A (ja) * 1983-12-28 1985-07-27 Sharp Corp Ledレベルメ−タユニツトの検査装置
JPH0397276A (ja) * 1989-09-11 1991-04-23 Fujitsu Ltd 発光ダイオードアレイ装置
JP2892534B2 (ja) * 1991-06-29 1999-05-17 京セラ株式会社 画像形成装置
JP2779560B2 (ja) * 1991-09-30 1998-07-23 京セラ株式会社 Ledプリンタヘッドの組立方法
JP3091787B2 (ja) * 1992-03-30 2000-09-25 三菱電機株式会社 発光素子選別方法および発光素子選別装置
JP3132927B2 (ja) * 1992-10-15 2001-02-05 日本インター株式会社 半導体チップの検査方法
JP3375411B2 (ja) * 1994-02-25 2003-02-10 富士写真フイルム株式会社 発光ダイオードの選別方法
JP2004034742A (ja) * 2002-06-28 2004-02-05 Ichikoh Ind Ltd 車両用灯具の発光素子駆動回路
JP3450001B1 (ja) * 2002-11-21 2003-09-22 株式会社テクノローグ Ledの劣化検査方法
JP4822499B2 (ja) * 2005-06-03 2011-11-24 シチズン電子株式会社 チップ型led
JP2007065133A (ja) * 2005-08-30 2007-03-15 Sanyo Epson Imaging Devices Corp 照明装置、電気光学装置及び電子機器
WO2008041587A1 (en) * 2006-09-27 2008-04-10 Masaaki Kano Electric device power supply circuit, light emitting diode illumination device, and battery having charge power supply circuit
JP2008192797A (ja) * 2007-02-05 2008-08-21 Sony Corp 光源モジュール及びその製造方法、光源装置、並びに液晶表示装置

Also Published As

Publication number Publication date
JP2008288231A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
JP5066390B2 (ja) 発光装置
US7714334B2 (en) Polarless surface mounting light emitting diode
US8168450B2 (en) Semiconductor package, stacked semiconductor package having the same, and a method for selecting one semiconductor chip in a stacked semiconductor package
JP5311355B2 (ja) 交流駆動発光装置
JP4863432B2 (ja) 発光ダイオード及びその製造方法
US11621381B2 (en) Mounting structure for mounting micro LED
US7811842B2 (en) LED array
US20180122984A1 (en) Method for manufacturing light emitting unit
US7999271B2 (en) Luminous element having a plurality of cells
CN104521324B (zh) Led电路
US20120235142A1 (en) Semiconductor light emitting diode chip, method of manufacturing thereof and method for quality control thereof
US8847239B2 (en) AC LED device and method for fabricating the same
US20080150359A1 (en) Semiconductor device and power supply for the same
US6621105B2 (en) Array of light-emitting elements with multilayer wiring
CA2368988A1 (en) Light-emitting thyristor matrix array and driver circuit for the array
JP4822499B2 (ja) チップ型led
US20140132163A1 (en) High-voltage led multichip module and method for adjusting an led multichip module
JP2015126077A (ja) 発光部品および発光装置とこれらの製造方法
US20120012885A1 (en) Lead frame
US20130286644A1 (en) Led light bar with balanced resistance for light emtitting diodes thereof
TWI532215B (zh) 發光二極體元件
CN109791965A (zh) 环状led灯珠、灯串及其控制电路
JP2010103357A (ja) 半導体発光モジュール、それを用いた照明装置、および半導体発光モジュールの製造方法
US20070092994A1 (en) Method of manufacturing semiconductor device and a semiconductor device
US20100225233A1 (en) Alternating current light emitting diode device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

R150 Certificate of patent or registration of utility model

Ref document number: 5066390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250