JP5052705B2 - スイッチング電源装置 - Google Patents

Description

本発明は、例えばレーザ加工装置の電源装置等に適用可能なスイッチング電源装置に関する。

従来、コンバータ回路、チョッパ回路、インバータ回路などを有するスイッチング電源装置に対する力率改善手法の一つとして、昇圧チョッパ回路の出力側に平滑コンデンサを取り付ける高力率コンバータ方式がある。

この方式のスイッチング電源装置では、昇圧チョッパ回路の出力側において、電圧を平滑する平滑用コンデンサに対し、スイッチング素子のサージ吸収を目的としたサージ吸収用コンデンサが並列に接続されることが多々ある。例えば下記特許文献１には、動作開始時の共振振動による出力電圧の波打ち現象を防止するためのサージ吸収用コンデンサ（第１のコンデンサ）が設けられると共に、インダクタンスを介してπ型平滑回路を成す２つの平滑コンデンサ（第２、第３のコンデンサ）がそれぞれ並列に接続され、さらに第３のコンデンサには、直列にダンピング抵抗が接続されている。

実用新案登録第３０５４９９６号公報

従来のチョッパ回路に使用する複数のコンデンサにおいて、平滑コンデンサとサージ吸収用コンデンサとを比較すると、一般的には平滑コンデンサの方が容量が大きくなっている。上記特許文献１に示される回路では、容量の大きな平滑コンデンサにダンピング抵抗が接続されている。

しかしながら、容量の大きな平滑コンデンサには、この平滑コンデンサを充電する際に大きな電流が流れるのと共に、平滑コンデンサとサージ吸収用コンデンサとの間の配線線路によるインダクタンスと、サージ吸収用コンデンサのキャパシタンスとに起因する共振電流が平滑コンデンサに加わるため、平滑コンデンサに直列に接続されるダンピング抵抗での損失が大きくなり、効率が低下するという問題点があった。また、ダンピング抵抗での発熱量が多くなるため、許容電力の大きなものを使用しなければならず、コスト増に繋がるという課題があった。

一方、ダンピング抵抗を使用しない構成も考えられるが、この場合、ダンピング抵抗がない分、平滑コンデンサに対する共振電流が大きくなり、平滑コンデンサ自体の発熱が大きくなる。このため、平滑コンデンサの使用個数（分割数）を増やして平滑コンデンサの発熱を分散するなどの対策が必要になり、装置のコストやサイズが増大するという問題点があった。

本発明は、上記に鑑みてなされたものであって、平滑コンデンサの容量を大きくした場合であっても、ダンピング抵抗での損失を小さくして効率の低下を抑制することができるスイッチング電源装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明は、リアクトルを介して入力される直流電圧を所望の直流電圧に調整するチョッパ回路と、前記チョッパ回路の出力を所望の交流電圧に変換するインバータ回路と、前記チョッパ回路と前記インバータ回路とを接続する直流母線間に挿入される第１のコンデンサと、前記第１のコンデンサに並列に接続され、前記第１のコンデンサよりも容量値の大きな第２のコンデンサと、前記直流母線間に挿入され、前記第１のコンデンサのみに接続される抵抗と、を備えたことを特徴とする。

この発明によれば、平滑コンデンサの容量を大きくした場合であっても、ダンピング抵抗での損失を小さくして効率の低下を抑制することができるという効果を奏する。

図１は、実施の形態１，２に共通するスイッチング電源装置の回路構成例を示す図である。 図２は、チョッパ回路のスイッチング素子がオンするときの電流経路を示す図である。 図３は、チョッパ回路のスイッチング素子がオフするときの電流経路を示す図である。 図４は、サージ吸収用コンデンサと配線インダクタンスとによって生じ得る共振電流を説明する図である。 図５は、実施の形態１にかかるスイッチング電源装置の回路基板上における素子配置の一例を示す図である。 図６は、図５に示す素子を配置するための多層基板におけるある層の配線パターンの一例を示す図である。 図７は、図６の多層基板における図６とは異なる層の配線パターンの一例を示す図である。 図８は、図６，７に示す配線パターンの位置を図１の回路図上に示した図である。 図９は、図６，７に示す多層基板におけるある部分の断面構造を模式的に示す図である。 図１０は、図５とは異なる素子配置の一例を示す上面図である。

以下に添付図面を参照し、本発明の実施の形態にかかるスイッチング電源装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、下述する各実施の形態に共通するスイッチング電源装置の回路構成例を示す図である。このスイッチング電源装置は、図１に示すように、電源回路１００、チョッパ回路１１０および、インバータ回路１２０による３つの回路ブロックに区分される。電源回路１００は、直流電力の供給源であり、チョッパ回路１１０は、入力される直流電圧を所望の直流電圧に調整する。また、インバータ回路１２０は、チョッパ回路１１０の出力を所望の交流電圧に変換する。

電源回路１００は、直流入力電源１を備えている。この直流入力電源１は、例えば交流電圧を整流する整流回路、交流電圧を所望の直流電圧に変換するコンバータ、あるいは直流電圧を所望の直流電圧に調整するＤＣ／ＤＣコンバータなどを含む概念である。

チョッパ回路１１０は、リアクトル２、ダイオード３、スイッチング素子５、平滑コンデンサ８および、サージ吸収回路２０を備え、サージ吸収回路２０は、ダンピング抵抗６とサージ吸収用コンデンサ７を直列に接続して構成される。このチョッパ回路１１０では、正側直流母線である直流母線２２と負側直流母線である直流母線２４との間に、スイッチング素子５、サージ吸収回路２０、平滑コンデンサ８が、これらの順に、且つ、直流入力電源１に対して並列に接続される。

インバータ回路１２０は、スイッチング素子９１〜９４およびサージ吸収用コンデンサ１０を備えている。スイッチング素子９１，９４およびスイッチング素子９２，９３はそれぞれが直列に接続されて一相分のアームを構成すると共に、各アーム同士が直流母線２２，２４間に並列に接続されて単相のインバータ回路を構成している。また、サージ吸収用コンデンサ１０は、各アームに対応させて直流母線２２，２４間に挿入されている。

なお、図１において、サージ吸収回路２０と平滑コンデンサ８との間の直流母線２２上に示される配線インダクタンス４Ａは、サージ吸収回路２０と平滑コンデンサ８とを電気的に接続する際に生じ得る配線インダクタンスである。また、平滑コンデンサ８とインバータ回路１２０との間の直流母線２２上に示される配線インダクタンス４Ｂは、平滑コンデンサ８とインバータ回路１２０とを電気的に接続する際に生じ得る配線インダクタンスである。なお、図１では、正側の直流母線２２のみに配線インダクタンスを示しているが、これは負側の直流母線２４上にも生じ得る配線インダクタンスをも含んでいる。

つぎに、実施の形態１にかかるスイッチング電源装置の動作について図２の図面を参照して説明する。図２および図３は、図１に示すスイッチング電源装置におけるチョッパ回路１１０の動作を説明する図であり、図２は、スイッチング素子５がオンするときの電流経路を示し、図３は、スイッチング素子５がオフするときの電流経路を示している。

スイッチング素子５がオンするとき、図２に示すように、直流入力電源１の正極→リアクトル２→スイッチング素子５→直流入力電源１の負極という経路の電流が流れる。このとき、リアクトル２には、電磁エネルギーが蓄積される。一方、スイッチング素子５がオフするとき、図３に示すように、直流入力電源１の正極→リアクトル２→ダイオード３→配線インダクタンス４Ａ→平滑コンデンサ８→直流入力電源１の負極という経路の電流が流れる。このときに流れる電流は、リアクトル２に蓄積された電磁エネルギーが元となっており、直流入力電源１の電圧とリアクトル２に発生する電圧との和が、平滑コンデンサ８の端子電圧よりも高い場合には、矢印の向きの電流が流れ、平滑コンデンサ８の端子電圧よりも低い場合には、矢印とは逆向きの電流が流れる。

なお、リアクトル２に発生する電圧は、スイッチング素子５のオン時間とオフ時間との比であるオンオフ時比率を変更することにより制御できる。したがって、リアクトル２に流す電流や平滑コンデンサ８の端子電圧は、このオンオフ時比率を制御することにより、可変することができる。

つぎに、サージ吸収用コンデンサ７と配線インダクタンス４Ａとによって生じ得る共振電流について図４を参照して説明する。図４は、この共振電流を説明する図である。

上述のように直流母線２２，２４には、スイッチング素子５のオンオフにより時間的に変化する電流が流れる。また、このとき流れる電流の変化率（ｄｉ／ｄｔ）は、スイッチング素子５をオンオフするときのスイッチング速度によって変化するので、例えばスイッチング速度が速くなれば電流変化率が大きくなる。このため、スイッチング素子５のスイッチング速度が速くなればなるほど、平滑コンデンサ８とダンピング抵抗６との間の配線インダクタンス４Ａの大きさも回路動作上無視できなくなる。

配線インダクタンス４Ａの大きさが無視できない場合、図４に示すような共振電流が大きくなる。ここで、配線インダクタンス４ＡのインダクタンスをＬ、平滑コンデンサ８のキャパシタンスをＣ₀、サージ吸収用コンデンサ７のキャパシタンスをＣ₁とおけば、Ｃ₀とＣ₁との間には、Ｃ₀>>Ｃ₁の関係があり、共振周波数ｆｒは、次式のように表される。

ｆｒ＝１／２π√(ＬＣ₁)・√{１＋(Ｃ₁／Ｃ₀)}≒１／２π√(ＬＣ₁) ……（１）

このように、配線インダクタンス４Ａの大きさが無視できない場合、上記（１）式に示されるような、サージ吸収用コンデンサ７のキャパシタンスＣ₁と配線インダクタンス４ＡのインダクタンスＬとによって決まる共振周波数ｆｒで振動する共振電流が流れ、この共振電流が平滑コンデンサ８に対する充電電流に加わることになる。

つぎに、ダンピング抵抗６の役割について説明する。ダンピング抵抗６が存在しない場合、上記の共振ループには抵抗成分が存在しないので、非常に大きな共振電流が平滑コンデンサ８に流れることになる。一方、ダンピング抵抗６が存在する場合、上記の共振ループにダンピング抵抗６の抵抗成分が加わるので、共振電流の大きさをこのダンピング抵抗６によって制限することができる。よって、平滑コンデンサ８に加わる共振電流を小さくすることができる。

また、本実施の形態のスイッチング電源装置では、ダンピング抵抗６をサージ吸収用コンデンサ７に直列に接続されるように挿入しているが、この挿入位置にも上記「発明が解決しようとする課題」の項で説明したように大きな意味がある。上述した特許文献１の回路では、平滑コンデンサ側にダンピング抵抗を挿入している。本願の図２〜４の回路であれば、平滑コンデンサ８にダンピング抵抗６を直列に接続していること等価になる。

平滑コンデンサ８にダンピング抵抗６を接続した場合、図４に示す共振電流の大きさは殆ど変わらないが、図３に示す充電電流の経路において、ダンピング抵抗６が充電電流を制限してしまう。このため、ダンピング抵抗６の大きさをあまり大きくすることはできない。一方、ダンピング抵抗６が小さい場合、ダンピング抵抗６に流れる電流（充電電流）が大きくなるので、ダンピング抵抗６での発熱量が大きくなり、許容電力の大きなものを使用しなければならなくなる。また、ダンピング抵抗６が小さい場合、共振電流が大きくなるので、共振電流の抑制能力が低下するという問題点も生ずる。

このように、実施の形態１のスイッチング電源装置では、容量値の大きな平滑コンデンサ側ではなく、容量値の小さなサージ吸収用コンデンサ側にダンピング抵抗を挿入しているので、配線インダクタンスに起因して発生し得る共振電流を制限することができ、その結果、平滑コンデンサに流れ得る共振電流を小さくすることができ、共振電流に起因する平滑コンデンサの発熱を抑制することが可能となる。

なお、実施の形態１では、サージ吸収用コンデンサ７にダンピング抵抗６を挿入する実施形態について説明したが、この実施形態に限定されるものではない。例えば、図１に示すように、インバータ回路１２０を構成するアームの両端にサージ吸収用コンデンサ１０が挿入される場合において、インバータ回路１２０と平滑コンデンサ８との間の配線インダクタンス４Ｂと、サージ吸収用コンデンサ１０とによる共振が無視できない場合には、サージ吸収用コンデンサ１０にもダンピング抵抗を接続することが好ましい。

また、実施の形態１では、サージ吸収用コンデンサ７にダンピング抵抗６を挿入する実施形態について説明したが、この種のサージ吸収用コンデンサに限定されるものではない。例えば、直流母線間にサージ吸収用以外の目的で挿入されるコンデンサがあり、且つ、平滑コンデンサとの間の配線インダクタンスによる共振が無視できない場合には、サージ吸収用コンデンサと同様にダンピング抵抗を挿入することが好ましい。つまり、直流母線間に接続される平滑コンデンサである第１のコンデンサに対し、同じく、直流母線間に接続され、且つ、第１のコンデンサよりも容量値の小さな第２のコンデンサが存在する場合、この第２のコンデンサに直列にダンピング抵抗を接続する実施態様も本発明の要旨に含まれる。

つぎに、実施の形態１にかかる素子配置の一例について図５〜図９の図面を参照して説明する。図５は、実施の形態１にかかるスイッチング電源装置の回路基板上における素子配置の一例を示す上面図であり、図６は、図５に示す素子を配置するための多層基板におけるある層の配線パターンの一例を示す図であり、図７は、図６の多層基板における図６とは異なる層（隣接する上層または下層）の配線パターンの一例を示す図であり、図８は、図６，７に示す配線パターンの位置を図１の回路図上に示した図であり、図９は、図６，７に示す多層基板におけるある部分の断面構造を模式的に示す図である。

図１に示した各素子は、例えば図５に示すように、複数の層を有する多層基板１１の最上面上に配置される。なお、図５に付した符号は、それぞれが図１に対応している。図５に示す回路素子を配置する場合、例えば図６，７に示す多層基板を使用する。これらの図の多層基板では、絶縁材料１８に銅箔パターン１２〜１７がプリントされている。

銅箔パターン１２は、直流入力電源１の正極とリアクトル２の一端とが接続される電極を成す（図８の回路図参照）。同様に、銅箔パターン１３は、リアクトル２の他端とスイッチング素子５の一端とダイオード３のアノード端とが接続される電極を成し、銅箔パターン１７は、スイッチング素子５の他端とサージ吸収用コンデンサ７の一端とが接続される電極を成す。銅箔パターン１４は、図６では、３つのパターンが示されているが、何れか２つのパターンのそれぞれにダンピング抵抗６の一端もしくはダイオード３のカソード端が接続される。なお、図６，７に示す銅箔パターンにおいて、符号を同じくするものは、層間を接続するビア等により電気的に接続される。また、電極を成す銅箔パターン１７と銅箔パターン１６についても層間にて電気的に接続される。

また、銅箔パターン１５，１６は、図９に示すように回路基板を挟んで平行となるようにプリントされている。配線インダクタンスを小さくするためには、（１）配線長を短くする、（２）電流が流れることによって発生する磁界を小さくする、ことが必要となる。図９に示すようなプリントとすることにより、銅箔パターン１５，１６間にて往復電流（折り返し電流）を流すことができる。この場合、銅箔パターン１５に流れる電流により発生する磁界の方向と、銅箔パターン１６に流れる電流により発生する磁界の方向とは反対の関係となり、相互の磁界を打ち消しあうことができる。したがって、銅箔パターン１５，１６を、図９に示すように配置すれば、配線インダクタンス４Ａ，４Ｂを小さくすることができる。その結果、上記（１）式に示す共振周波数を高い側にシフトさせることができ、共振電流を低減してダンピング抵抗６の損失を小さくすることができる。また、共振電流が小さくなるので、ダンピング抵抗６の抵抗値を小さくすることができ、回路全体の損失を小さくすることができる。

また、図５の基板構成によれば、チョッパ回路およびインバータ回路を同一基板に配置すると共に、平滑コンデンサ８の近くにサージ吸収用コンデンサ７を配置し、スイッチング素子９１〜９４の近くにサージ吸収用コンデンサ１０を配置しているので、それぞれの配線長を短くすることができ、配線インダクタンス４Ａ，４Ｂを小さくすることができる。

また、図５の基板構成では、リアクトル２を実装していないが、リアクトル２を小型軽量化できる場合には、基板に実装してもよい。この場合、スイッチング電源装置全体のサイズを小型化することができる。

なお、図５は、単一の素子を多層基板上に配置する構成であったが、スイッチング電源装置を大容量化する場合には、例えば図１０に示すように複数の素子を並列的に配置すればよい（インバータ回路におけるスイッチング素子９１〜９４は３並列、その他の素子は２並列）。なお、平滑コンデンサ８を大容量化したい場合、図１０に示すように基板上に配置した複数のコンデンサを並列に接続してもよいが、基板上に配置できない場合も想定される。このような場合には、コネクタまたは端子台などにより外部のコンデンサに接続してもよい。ただし、このような構成を採用する場合、配線インダクタンスが小さくなるようにプリント基板の近くに配置することが望ましい。

以上説明したように、実施の形態１のスイッチング電源装置によれば、共振ループに挿入すべきダンピング抵抗を平滑コンデンサではなくサージ吸収用コンデンサに接続したので、平滑コンデンサの容量を大きくした場合であっても、ダンピング抵抗での損失を小さくして効率の低下を抑制することができ、また、平滑コンデンサの容量を大きくした場合であっても、平滑コンデンサの使用個数を増加させるなどの発熱対策を特に行う必要がなくなるという効果が得られる。

実施の形態２．
実施の形態２では、スイッチング電源装置のチョッパ回路およびインバータ回路に具備されるスイッチング素子について説明する。チョッパ回路で用いられるスイッチング素子としては、珪素（Ｓｉ）を素材とする半導体トランジスタ素子（ＩＧＢＴ、ＭＯＳＦＥＴなど）が一般的であり、インバータ回路で用いられるスイッチング素子としては、珪素（Ｓｉ）を素材とする半導体トランジスタ素子（ＩＧＢＴ、ＭＯＳＦＥＴなど）と、同じく珪素を素材とする半導体ダイオード素子とを逆並列に接続した構成のものが一般的である。上記実施の形態１で説明した技術は、この一般的なスイッチング素子を具備するチョッパ回路およびインバータ回路に用いることができる。

一方、上記実施の形態１の技術は、珪素を素材として形成されたスイッチング素子に限定されるものではない。この珪素に代え、近年注目されている炭化珪素（ＳｉＣ）を素材とするスイッチング素子をチョッパ回路およびインバータ回路に用いることも無論可能である。

ここで、炭化珪素は、高温度での使用が可能であるという特徴を有しているので、チョッパ回路およびインバータ回路に具備されるスイッチング素子として炭化珪素を素材とするものを用いれば、スイッチング素子モジュールの許容動作温度を高くすることができるので、キャリア周波数を高めて、スイッチング速度を増加させることが可能である。

その一方で、炭化珪素を素材とするスイッチング素子は、サージ電圧耐性が低いという性質もある。このため、スイッチング速度を増加させた場合、電流の変化率（ｄｉ／ｄｔ）が大きくなり、配線インダクタンスの影響を強く受けるので、単純にキャリア周波数を高める制御を行うことは難しい。

ところが、実施の形態１に係る技術によれば、チョッパ回路およびインバータ回路の各スイッチング素子の近傍にサージ吸収用コンデンサを配置することで配線長を短くし、また、多層基板を使用することにより一方の配線（例えば正側直流母線）と他方の配線（例えば負側直流母線）とを隣接する上下層の配線で構成し、かつ、それらの配線間で往復電流が流れるように構成したので、サージ電圧そのものを小さくすることが可能となる。このため、サージ電圧耐性が低いという性質を有する炭化珪素を素材とするスイッチング素子の弱点を補強することが可能となり、高温度での使用が可能であるという炭化珪素を素材とするスイッチング素子の特徴を充分に活用することが可能となる。

なお、炭化珪素（ＳｉＣ）は、珪素（Ｓｉ）よりもバンドギャップが大きいという特性を捉えて、ワイドバンドギャップ半導体と称される半導体の一例である。この炭化珪素以外にも、例えば窒化ガリウム系材料または、ダイヤモンドを用いて形成される半導体もワイドバンドギャップ半導体に属しており、それらの特性も炭化珪素に類似した点が多い。したがって、炭化珪素以外の他のワイドバンドギャップ半導体を用いる構成も、本発明の要旨を成すものである。

また、このようなワイドバンドギャップ半導体によって形成されたトランジスタ素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、トランジスタ素子やダイオード素子の小型化が可能であり、これら小型化されたトランジスタ素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。

また、ワイドバンドギャップ半導体によって形成されたトランジスタ素子やダイオード素子は、耐熱性も高いため、ヒートシンクの小型化が可能となり、スイッチング素子モジュールの更なる小型化が可能になる。

さらに、ワイドバンドギャップ半導体によって形成されたトランジスタ素子やダイオード素子は、電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、延いてはスイッチング素子モジュールの高効率化が可能になる。

なお、以上の実施の形態１，２に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

以上のように、本発明は、ダンピング抵抗での損失を小さくして効率の低下を抑制することができるスイッチング電源装置として有用である。

１ 直流入力電源
２ リアクトル（チョッパ回路）
３ ダイオード（チョッパ回路）
４Ａ，４Ｂ 配線インダクタンス
５ スイッチング素子（チョッパ回路）
６ ダンピング抵抗
７ サージ吸収用コンデンサ（チョッパ回路）
８ 平滑コンデンサ
１０ サージ吸収用コンデンサ（インバータ回路）
１１ 多層基板
１２〜１７ 銅箔パターン
１８ 絶縁材料
２０ サージ吸収回路（チョッパ回路）
２２，２４ 直流母線
９１〜９４ スイッチング素子（インバータ回路）
１００ 電源回路
１１０ チョッパ回路
１２０ インバータ回路

Claims (8)

1. スイッチング素子のオンオフ動作により、リアクトルを介して入力される直流電圧を所望の直流電圧に調整するチョッパ回路と、
   前記チョッパ回路の出力を所望の交流電圧に変換するインバータ回路と、
   前記スイッチング素子よりも前記インバータ回路側に設けられ、且つ、前記チョッパ回路と前記インバータ回路とを接続する直流母線間に挿入される第１のコンデンサと、
   前記スイッチング素子よりも前記インバータ回路側に設けられ、且つ、前記第１のコンデンサに並列に接続され、前記第１のコンデンサよりも容量値の小さな第２のコンデンサと、
   前記第１のコンデンサ、前記第２のコンデンサおよび、前記チョッパ回路と前記インバータ回路との間の配線インダクタンスの３つの構成要素による共振ループ内にあって、前記第２のコンデンサに直列に接続されて前記直流母線間に挿入される抵抗と、
   を備えたことを特徴とするスイッチング電源装置。
2. 前記第１のコンデンサは、前記チョッパ回路の出力を平滑する平滑コンデンサであることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第２のコンデンサは、チョッパダイオードの近傍に配置されるサージ吸収用コンデンサであることを特徴とする請求項１に記載のスイッチング電源装置。
4. 前記第２のコンデンサは、前記インバータ回路を構成するアームの近傍に配置されるサージ吸収用コンデンサであることを特徴とする請求項１に記載のスイッチング電源装置。
5. 前記チョッパ回路および前記インバータ回路を同一基板上に配置したことを特徴とする請求項１に記載のスイッチング電源装置。
6. 前記チョッパ回路および前記インバータ回路を２層以上の多層基板で構成し、前記直流母線の一方と他方とを隣接する上下層の配線で構成したことを特徴とする請求項１に記載のスイッチング電源装置。
7. 前記チョッパ回路および前記インバータ回路の各スイッチング素子は、ワイドバンドギャップ半導体にて形成されることを特徴とする請求項１〜６の何れか１項に記載のスイッチング電源装置。
8. 前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイヤモンドを用いた半導体であることを特徴とする請求項７に記載のスイッチング電源装置。

Images